JP6142980B2 - 厚さ方向同軸構造体を備えた多層電子構造体 - Google Patents

Description

本発明は、同軸ビアを含む新規な相互接続構造体およびそれを製作するための方法に関する。

ますます複雑な電子構成部品の小型化に対するますます大きな需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。

この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。

これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。

しかしながら、複数の欠点が、ドリルアンドフィルビアアプローチにはある。

各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。

大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。

さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。

穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。

穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。この金属堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。

特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難である。

レーザー穴開けが丸いビアチャネルを作り出すために最良である。スロット形状のビアチャネルがレーザーミリングによって製作されることができるとはいえ、それでもやはり、『ドリルアンドフィル』によって製作されることができる幾何学形状の範囲はいくぶん限定される。ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。

受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定すると予測される。

ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。

パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がシード層の上に置かれ、その後パターンを作り出すために露光されて、それがシード層を露出させる溝を残すために選択的に除去される。ビア柱が、フォトレジスト溝内に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。機械研削、研磨、化学エッチングおよび化学機械研摩のような種々の技法およびプロセスが、次いで誘電材料の一部を除去するために、かつビア柱の上部を露出するために使用され、次の金属層を構築することを可能にする。薄くするプロセスが、平坦化または薄層化と称されることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が連続層の上に置かれてパターンがその中に現像される。現像されたフォトレジストのパターンが剥離されて、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。

未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。

上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的にビア柱層およびフィーチャ層として公知である。銅が、両層に対する好ましい金属である。

理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、ますます小さい、より薄いおよびより軽い、およびより強力な製品を製作する方へ向けられるということである。厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますます高い密度の構造体を作り出すために、ますます小さい接続部のますます多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。

メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平面性を達成するのを補助する。

高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができ、一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。

例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載する。この方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備える、方法を記載する。第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐接着材エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐接着材エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」 米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」 米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」

本発明の第１の態様が、ＸＹ平面内に延在する複数の誘電層を備え、かつＸＹ平面に対して実質的に垂直であるＺ方向に少なくとも１つの誘電層を通して延在するスタックされた柱の少なくとも１つの同軸対をさらに備える多層電子構造体であって、スタックされたビア柱の同軸対が、誘電材料の分離チューブによって中央柱から隔てられるトロイダル柱によって取り囲まれる中央柱を備えることを特徴とする構造体を提供することに向けられる。

いくつかの実施態様において、スタックされた柱の同軸対が多層スタックの複数の層を通して延在する。

いくつかの実施態様において、中央柱がトロイダル柱の上に突き出る。

いくつかの実施態様において、スタックされた柱の同軸対が多層複合電子構造体の全ての層を通して延在する。

いくつかの実施態様において、中央柱が少なくとも３０ミクロンの直径を有し、トロイダル柱が少なくとも１５０ミクロンの外径を有し、および、誘電材料の分離チューブが少なくとも３０ミクロンの厚さを有する。

いくつかの実施態様において、柱のスタックの各柱がシード層および電気メッキされた層を備える。

いくつかの実施態様において、スタックが交互のビア層およびフィーチャ層を備える。

いくつかの実施態様において、シード層が銅を備える。

いくつかの実施態様において、シード層がＴｉ、Ｃｒ、Ｔａ、Ｗおよびその組合せを含む群から選択される下位接着層を更に備える。

いくつかの実施態様において、接着層がまた、下層銅をエッチング除去されることから保護するエッチングバリアとして機能することができる。

いくつかの実施態様において、電気メッキされた層が銅を備える。

いくつかの実施態様において、誘電材料がポリマーを備える。

いくつかの実施態様において、誘電材料がセラミックまたはガラスを更に備える。

いくつかの実施態様において、ポリマーがポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択される。

いくつかの実施態様において、誘電材料がガラスファイバを更に備える。

いくつかの実施態様において、誘電材料が粒子フィラーを更に備える。

本発明の第二態様が、請求項１の多層複合電子構造体を製作する一方法であって、以下のステップ、すなわち、（ａ）基板を得るステップと、（ｂ）耐エッチング液バリア層を堆積するステップと、（ｃ）シード層を堆積するステップと、（ｄ）シード層の上にフォトレジスト層を堆積するステップと、（ｅ）柱の少なくとも１つの同軸対を備えるネガパターンを形成するためにフォトレジストを露光するステップと、（ｆ）ネガパターンに金属層を電気メッキするステップと、（ｇ）フォトレジストを剥離して、柱の少なくとも１つの同軸対を直立したままにするステップと、（ｈ）シード層を除去するステップと、（ｉ）ビア層内の柱の少なくとも１つの同軸対の上に誘電材料を積層するステップと、（ｊ）金属層を露出するために誘電材料を薄くするステップと、を含む方法に向けられる。

この方法は、ステップ（ｃ）から（ｊ）を繰り返すことによって追加的な層を堆積するステップを更に含むことができる。

この方法は、基板をエッチング除去するステップを更に含むことができる。

多層複合電子構造体を製作する一変形方法が、以下のステップ、すなわち、（ｉ）基板を得るステップと、（ｉｉ）耐エッチングバリア層によって基板を覆うステップと、（ｉｉｉ）シード層によって耐エッチングバリア層を覆うステップと、（ｉｖ）シード層の上に金属パネル層を電気メッキするステップと、（ｖ）金属パネル層の上にフォトレジスト層を置くステップと、（ｖｉ）柱の少なくとも１つの同軸対を含むパターンを形成するためにフォトレジストを露光するステップと、（ｖｉｉ）金属層およびシード層をエッチング除去するステップと、（ｖｉｉｉ）フォトレジストを剥離して柱の少なくとも１つの同軸対を直立したままにするステップと、（ｉｘ）ビア層内の柱の少なくとも１つの同軸対の上に誘電材料を積層するステップと、（ｘ）金属層を露出するために誘電材料を薄くするステップと、を含む。

この方法は、ステップ（ｉｉｉ）から（ｘ）を繰り返すことによって追加的な層を堆積するステップを更に含むことができる。

本発明の第３の態様が、ＸＹ平面内に延在する複数の誘電層を備え、かつＸＹ平面に対して実質的に垂直であるＺ方向に少なくとも１つの誘電層を通して延在するスタックされた柱の少なくとも１つの同軸対を備える多層複合電子構造体であって、スタックされたビア柱の同軸対が、誘電材料の分離チューブによって中央ビア柱から隔てられるトロイダル柱によって取り囲まれる中央柱を備えることを特徴とする構造体を備える電子装置に向けられる。

用語ミクロンまたはμｍは、マイクロメートルまたは１０^−６ｍを指す。

本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。

次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：

従来技術の多層複合支持構造体の簡略断面図である。 信号を供給することができるかまたはデータ線として機能することができる同軸構造体の概略図である。 同軸柱のスタックを含む多層複合電子構造体の切欠断面図である。 柱の同軸対を含む層を作り出す１つの方法が提供されることを示す流れ図である。および 柱の同軸対を含む層を作り出す第２の方法が提供されることを示す流れ図である。

種々の図面内の同様な参照番号および指示は、同様な要素を示した。

以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。

ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。

図１は、従来技術の多層複合支持構造体の簡略断面図である。従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。

Ａｍｉｔｅｃｈ（Ａｃｃｅｓｓの）私有技術が、相互接続およびプリント回路基板のような支持構造体を製作することに役立つと見いだされてかつ電話用のＲＦ用途、インターネットへのおよびそれからのデータ転送のような通信、などにおいて広範囲に使用されている。

選択的銅堆積（パターンメッキ）によってまたはメッキおよびエッチング除去によって作り出される構成要素の面内方向寸法に対して実質的に何のサイズ上限値もないということが認識される。

高いデータ転送速度を容易にするために、従来の銅の配線が制限される。無線周波数信号用の伝送線として使用される１つの確立された技術は、同軸ケーブル（Ｃｏａｘ）である。同軸ケーブルは、一般的に編金属編組であるシールド層によってそれ自体封入される、絶縁層によって取り囲まれる、通常柔軟な中実または撚り線銅ワイヤである内部導体を用いて、電気信号を導通する。同軸ケーブルは、外側の絶縁ジャケットによってしばしば保護される。通常、シールドが接地電位に保たれ、電圧が電気信号を供給するために中心導体に印加される。同軸設計の利点は、電界および磁界がシールドの外側のほんの少しのリークで誘電体に閉じ込められるのに対して、同時にケーブルの外側の電界および磁界が主にケーブル内部の信号に対して干渉を引き起こすことが抑えられることである。この特性は同軸ケーブルを、環境からの干渉を許容することができない弱い信号、または隣接する構造体または回路に放射するかまたは連結することを可能にされてはならないより大きい電気信号を供給するための良い選択肢にする。

同軸ケーブルの一般的な用途は、ビデオおよびＣＡＴＶ配信、ＲＦおよびマイクロ波伝送ならびにコンピュータおよび計測データ接続を含む。一般に、この構造体の特性インピーダンスは内側絶縁体の誘電率および内側と外側の導体の半径によって決定される。

ソースおよび負荷インピーダンスが最大電力伝送および最小定在波比を確実にするためにマッチされるべきであるので、制御可能な特性インピーダンスは重要である。同軸構造体の他の重要な特性は、周波数の関数としての減衰、電圧処理能力およびシールド品質を含む。

他のタイプの無線通信線に比べて同軸の１つの利点は、理想的な同軸ケーブルでは、信号を供給する電磁界が内側と外側の導体の間の空間内にだけ存在するということである。これは、同軸ケーブルが、他のタイプの伝送線で生じる電力損失を伴わずに側溝のような金属物体の隣に設置されるように走ることを可能にする。同様に、基板または相互接続内の同軸データ線が、電力損失、漏話および信号放射を防ぐことができる。同軸構造体はさらに、外部電磁障害からの信号の保護を与える。それゆえに、再充電可能セルで動作する携帯型機器および増え続けるデータ転送速度によって、同軸データ線が多くの用途に対する良い設計選択肢であるということが認識される。

理解されるであろうことは、同軸構造体の物理的サイズ、周波数性能、減衰および電力処理能力に関する設計選択肢は、十分に理解されていることである。

同軸信号線は、絶縁（誘電体）材料の内部構造体が中心導体とシールドとの間に間隔を維持することを必要とする。Ａｍｉｔｅｃによって特許権を得られ、現在Ａｃｃｅｓｓによって所有されるメッキ積層技術は、これらのパラメータの正確な制御を提供する。

図２を参照して、誘電体２０６によって隔てられるリング２０４構造体内の金属コア２０２が、示される。これは、信号を供給することができるかまたはデータ線として機能することができる同軸構造体２０８を提供する。

Ａｍｉｔｅｃの技術を使用して、同軸構造体２０８は銅からパターンまたはパネルメッキされることができ、そして次に、誘電材料２１０がその上に積層され、内部導体２０２を取り囲む絶縁体２０６および外部導体リング２０４を取り囲む絶縁体２０８を与えることができる。絶縁のために使用される誘電材料は、フィラーの有無にかかわらず、かつファイバ強化材の有無にかかわらず、熱可塑性、熱硬化性材料で製作されることができる。

誘電材料は、ポリマーマトリクス、おそらくポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を備えることができる。誘電材料は、ガラスファイバおよびセラミック粒子フィラーのようなセラミックまたはガラス強化材を更に備えることができる。

この種の材料は、プリプレグとして入手可能で、外側のリング柱２０８から内側の柱２０２を隔てる誘電絶縁体２０６を作り出すために直立した同軸金属柱の同軸構造体２０８の上に置かれることができる。

可能な用途はフィード線ならびに無線送信機および受信機をそれらのアンテナと接続するためのフィード線用の終端層、コンピューターネットワーク（インターネット）接続、および、ケーブルテレビジョン信号を配信することを含む。

積層技術が続く電着は、同軸ビアおよびコアのまわりの連続フレームを有する他の構造体を作り出すことができる。例えば、ファラデーシールド用のような少しも対称でない構造体であるので、正確な円柱形の構成が可能である。

到達可能寸法は、数十から数百ミクロン、一般的に３０ミクロンから２００ミクロンにわたるが、内側柱２０２に対して２０ミクロンの低さであることができる。

誘電絶縁体２０６は、５０から２００ミクロンまでの範囲内の半径を有することができる。外側のリング柱２０８は、厚さ３０ミクロンであることができる。

１つ以上の同軸接続部２１０を含む相互接続構造体２００が、ダイを同軸ケーブルに連結するために使用されることができる。同軸接続部２１０は、高いデータ転送速度を可能にしてかつ、例えば、データネットワーク、ブルートゥース、ＲＦＩＤ、精密制御レーザー直接画像形成のような種々の用途で使用されることができる。

図３を参照して、多層複合電子構造体３００の一部を切り取った断面図が示される。多層複合電子構造体３００は、ＸＹ平面内に延在する複数の誘電層３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄから製作され、その少なくとも一部および一般にその全てが、ＸＹ平面に対して実質的に垂直なＺ方向、すなわちビア方向に誘電層（複数層）を通して延在する柱の少なくとも１つの同軸対３０４を含み、柱の同軸対３０４が、誘電材料３１２の分離チューブ３１０によって中央柱３０６から隔てられるトロイダル柱３０８によって取り囲まれる中央柱３０６を備える。誘電材料３１２は一般的に、それがその中に見いだされる誘電層のそれと同じ材料であり、かつ層の残りと共に製作される。

いくつかの実施態様において、柱の同軸対３０４は、多層複合電子構造体３００の複数の層３０２を通して延在する柱の同軸対のスタックとしてスタックされる。いくつかの実施態様において、中央柱３０６が、その上にＸＹ平面内の導体への接続を容易にするために、トロイダル柱３０８を越えて延在する。一般的に、柱の同軸対３０４のスタックが多層複合電子構造体３００の全ての層を通して延在する。

いくつかの実施態様において、中央柱３０６が少なくとも３０ミクロンの直径を有し、トロイダル柱３０８が少なくとも１５０ミクロンの直径を有し、および、誘電材料の分離チューブ３１０が少なくとも３０ミクロンの厚さを有する。

いくつかの実施態様において、柱の同軸対のスタックの各柱が、一般的に銅の、シード層３１６およびまた一般的に銅の、電気メッキされた層３１８を備える。

多層複合電子構造体３００は、Ｚ方向に、すなわち多層複合電子構造体３００の厚さを通して、１本以上の同軸データ線３０４または信号経路を与える柱の同軸対の１つ以上のスタックを含むことに加えて、さらに、既知の、フィーチャ層内の他のフィーチャ３２０およびビア層内のビア３２２、および、おそらくヒートシンク、補強材および他の要素（図示せず）を含む。

誘電材料３１２は、ポリマーマトリクス、おそらくポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を備えることができる。誘電材料は、ガラスファイバおよびセラミック粒子フィラーのような、セラミックまたはガラス強化材を更に備えることができる。いくつかの実施態様において、誘電材料がポリマー樹脂内の編ガラスファイバを備えるプリプレグとして塗布される。

図４を参照して、柱の同軸対を含む層を作り出す１つの方法が、次のステップを含む：基板を得る−ステップ（ａ）、エッチングバリア層によって基板を覆う−ステップ（ｂ）。エッチングバリア層は、タンタル、タングステン、クロム、チタン、チタンタングステンの組合せ、チタンタンタルの組合せ、ニッケル、金、金層が続くニッケル層、ニッケル層が続く金層、スズ、鉛、鉛層が続くスズの層、スズ鉛合金およびスズ銀合金で製作されることができ、および、物理蒸着プロセスによって塗布されることができる。一般的に、エッチングバリア層は例えば、チタンＴｉ、クロムＣｒ、タンタルＴａ、タングステンＷおよびその組合せのような金属である。次いで、一般的に銅であるシード層が塗布される−ステップ（ｃ）。シード層は、例えばスパッタリングまたは無電解メッキによって堆積されることができて、一般的に厚さ０．５から１．５ミクロンである。フォトレジスト層がシード層の上に堆積されることができる−（ｄ）。フォトレジストが、柱の少なくとも１つの同軸対を備えるネガパターンを形成するために次いで露光される−ステップ（ｅ）。金属層が、ネガパターンに堆積される−ステップ（ｆ）。フォトレジストが、次いで剥離され−ステップ（ｇ）、柱の少なくとも１つの同軸対を直立したままにし、および、シード層が除去される−ステップ（ｈ）。これは、例えば、水酸化アンモニウムまたは塩化銅のウエットエッチングに構造体をさらすことによって達成されることができる。誘電材料が、ビア層内の柱の少なくとも１つの同軸対の上に次いで積層される−ステップ（ｉ）。誘電体が、金属層を露出するために次いで薄くされる−ステップ（ｊ）。

薄層化のステップが、構造体を平坦化してかつ、その上の誘電体を機械研削するか、研磨するかまたは化学機械研摩（ＣＭＰ）して除去することによって銅柱の端部を露出する。

追加的な層が、ステップ（ｃ）から（ｊ）を繰り返すことによって堆積されることができる。任意選択で、接着層、一般的に０．０４から０．１ミクロンのチタンまたはタンタルが、塗布される。

基板が、次いでエッチング除去されることができ、バリア層が銅を保護する。バリア層が、次いで選択的に除去され銅を残すことができる。例えば、Ｔｉ、Ｗ、Ｔａが、選択的に除去するためにＣＦ_４／Ｏ_２またはＣＦ_４／Ａｒを備えるプラズマエッチングを使用して除去され、Ｃｕを残すことができる。あるいは、１−３％ＨＦ溶液がＴｉを除去するのに非常に効果的であり、銅を残す。バリア層がニッケルである場合、公知の選択的ニッケルストリッパが使用されることができる。

図５を参照して、柱の同軸対を含む層を作り出す代替方式が、以下の諸ステップを含む：基板を得る−ステップ（ｉ）、およびエッチングバリア層によって基板を覆う−ステップ（ｉｉ）、それは、チタンＴｉ、クロムＣｒ、タンタルＴａ、タングステンＷおよびその組合せを備えるリストまたは前述のその他の材料から選択されることができる。一般的にスパッタリングによってまたは無電解メッキによって、一般的に銅であるシード層が、エッチングバリア層の上に次いで塗布される−ステップ（ｉｉｉ）。銅のパネルが、シード層の上に堆積される−ステップ（ｉｖ）。フォトレジスト層が、パネルの上に塗布される−ステップ（ｖ）。フォトレジストが、柱の同軸対の間に少なくとも１つのセパレータを備える金属柱のネガパターンを形成するために露光される−ステップ（ｖｉ）。銅が、柱の少なくとも１つの同軸対を含む金属柱のパターンを直立したままにしておくためにエッチング除去される−ステップ（ｖｉｉ）。エッチングは、例えば、水酸化アンモニウムまたは塩化銅のようなウエットエッチングを使用して達成されることができる。フォトレジストが、次いで剥離される−ステップ（ｖｉｉｉ）。次に、誘電材料が柱の少なくとも１つの同軸対の上に積層され−ステップ（ｉｘ）、および、誘電材料が金属層を露出するために薄くされる−ステップ（ｘ）。薄層化のステップが、構造体を平坦化してかつ、その上の誘電体を機械研削するか、研磨するかまたは化学機械研摩（ＣＭＰ）して除去することによって銅柱の端部を露出する。

追加的な層が、ステップ（ｉｉｉ）から（ｘ）を繰り返すことによって堆積されることができる。

誘電体上へシード層を堆積する所で、チタンまたはタンタルの接着層が最初に塗布されることができる。この種の接着層は、一般的に厚さ０．０４ミクロンから０．１ミクロンである。

外側の層を誘電体によってまたはフォトレジストによって保護されるままにしておいて、基板がエッチング除去され、バリア層が銅を保護することができる。

本願明細書に記載される同軸のスタックされた柱構造体３０４を含む多層電子支持構造体３００が、多層電子支持構造体３００の厚さを通しての高速通信速度が役立つ広範囲にわたる電子装置に組み込まれることができる。多層電子支持構造体３００は、例えば、多層電子支持構造体の下のプリント回路基板に多層電子支持構造体の上にチップを接続するために使用されることができる。支持構造体内の共堆積された同軸フィーチャの１つの用途は、同軸ケーブルを終端するためまたは同軸ケーブル上へ構成要素を連結するためである。

したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。

請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。

１００ 多層支持構造体
１０２、１０４、１０６ 機能層またはフィーチャ層
１０８ フィーチャ
１１０、１１２、１１４、１１６ 誘電体
１１８ ビア
２００ 相互接続構造体
２０２ 金属コア 内部導体
２０４ 外部導体リング
２０６ 誘電体 絶縁体
２０８ 同軸構造体 絶縁体
２１０ 誘電材料 同軸接続部
３００ 多層複合電子構造体
３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄ 誘電層
３０４ 柱の同軸対
３０６ 中央柱
３０８ トロイダル柱
３１０ 分離チューブ
３１２ 誘電材料
３１６ シード層
３１８ 電気メッキされた層
３２０ フィーチャ
３２２ ビア

Claims (19)

1. ＸＹ平面内に延在する複数の誘電層を備え、かつ前記ＸＹ平面に対して実質的に垂直であるＺ方向に少なくとも１つの誘電層を通して延在するスタックされた柱の少なくとも１つの同軸対を備える多層電子支持構造体であって、前記スタックされたビア柱の同軸対が、誘電材料の分離チューブによって中央柱から隔てられるトロイダルビア柱によって取り囲まれる前記中央柱を備え、前記柱のスタックの各柱が、シード層及び電気メッキされた層を備えることを特徴とする構造体。
2. 前記スタックされた柱の同軸対が、前記多層電子支持構造体の複数の層を通して延在することを特徴とする請求項１に記載の多層電子支持構造体。
3. 前記中央柱が、前記トロイダルビア柱の上に突き出ることを特徴とする請求項１に記載の多層電子支持構造体。
4. 前記スタックされた柱の同軸対が、前記多層電子支持構造体の全ての層を通して延在することを特徴とする請求項１に記載の多層電子支持構造体。
5. 前記中央柱が少なくとも３０ミクロンの直径を有し、前記トロイダルビア柱が少なくとも１５０ミクロンの外径を有し、および、前記誘電材料の分離チューブが少なくとも３０ミクロンの厚さを有することを特徴とする請求項１に記載の多層電子支持構造体。
6. 請求項１に記載の多層電子支持構造体であって、前記シード層が、以下の選択肢、すなわち、
   （ｉ）Ｔｉ、Ｃｒ、Ｔａ、Ｗおよびその組合せを備えるリストから選択される接着層、
   （ｉｉ）銅層が続くＴｉ、Ｃｒ、Ｔａ、Ｗおよびその組合せを備えるリストから選択される接着層、および
   （ｉｉｉ）銅
   のうち１つを備えることを特徴とする構造体。
7. 前記電気メッキされた層が、銅を備えることを特徴とする請求項１に記載の多層電子支持構造体。
8. 前記誘電材料が、ポリマーを備えることを特徴とする請求項１に記載の多層電子支持構造体。
9. 前記誘電材料が、セラミックまたはガラス強化材を更に備えることを特徴とする請求項８に記載の多層電子支持構造体。
10. 前記ポリマーが、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を備えることを特徴とする請求項８に記載の多層電子支持構造体。
11. 前記強化材が、ガラスファイバを備えることを特徴とする請求項９に記載の多層電子支持構造体。
12. 前記強化材が、粒子フィラーを備えることを特徴とする請求項９に記載の多層電子支持構造体。
13. 請求項１に記載の多層複合電子構造体を製作する方法であって、以下のステップ、すなわち、
    （ａ）基板を得るステップと、
    （ｂ）エッチングバリア層によって前記基板を覆うステップと、
    （ｃ）前記エッチングバリア層の上にシード層を塗布するステップと、
    （ｄ）前記シード層の上にフォトレジスト層を堆積するステップと、
    （ｅ）柱の少なくとも１つの同軸対を備えるネガパターンを形成するために前記フォトレジストを露光するステップと、
    （ｆ）前記ネガパターンに金属層を堆積するステップと、
    （ｇ）前記フォトレジストを剥離して、前記柱の少なくとも１つの同軸対を直立したままにするステップと、
    （ｈ）前記シード層を除去するステップと、
    （ｉ）前記ビア層内の前記柱の少なくとも１つの同軸対の上に誘電材料を積層するステップと、
    （ｊ）前記金属層を露出するために前記誘電材料を薄くするステップと、を含む方法。
14. ステップ（ｃ）から（ｊ）を繰り返すことによって追加的な層を堆積するステップを更に含む請求項１３に記載の方法。
15. 前記基板をエッチング除去するステップを更に含む請求項１３に記載の方法。
16. 請求項１に記載の多層複合電子構造体を製作する方法であって、以下のステップ、すなわち、
    （ｉ）基板を得るステップと、
    （ｉｉ）エッチングバリア層によって前記基板を覆うステップと、
    （ｉｉｉ）一般的に銅であるシード層を塗布するステップと、
    （ｉｖ）前記シード層の上に銅のパネルを堆積するステップと、
    （ｖ）前記パネルの上にフォトレジスト層を塗布するステップと、
    （ｖｉ）柱の同軸対の間に少なくとも１つのセパレータを備える金属柱のネガパターンを形成するために前記フォトレジストを露光するステップと、
    （ｖｉｉ）柱の少なくとも１つの同軸対を含む前記金属柱のパターンを直立したままにするために前記銅をエッチング除去するステップと、
    （ｖｉｉｉ）前記フォトレジストを剥離するステップと、
    （ｉｘ）前記ビア層内の前記柱の少なくとも１つの同軸対の上に誘電材料を積層するステップと、
    （ｘ）前記金属層を露出するために前記誘電材料を薄くするステップと、を含む方法。
17. ステップ（ｉｉｉ）から（ｘ）を繰り返すことによって追加的な層を堆積するステップを更に含む請求項１６に記載の方法。
18. 前記基板をエッチング除去するステップを更に含む請求項１６に記載の方法。
19. 請求項１に記載の電子基板を備える電子装置。