JP6146007B2 - 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール - Google Patents
接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール Download PDFInfo
- Publication number
- JP6146007B2 JP6146007B2 JP2012283971A JP2012283971A JP6146007B2 JP 6146007 B2 JP6146007 B2 JP 6146007B2 JP 2012283971 A JP2012283971 A JP 2012283971A JP 2012283971 A JP2012283971 A JP 2012283971A JP 6146007 B2 JP6146007 B2 JP 6146007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- power module
- circuit layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/332—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
例えば、特許文献1に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。
特に、最近では、シリコン半導体からSiC又はGaNなど化合物半導体素子の実用化が期待され、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。
金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、金属酸化物粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。
特許文献4に記載された金属ペーストにおいては、金属粒子と有機物とを含有しており、金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。
また、特許文献4に記載されたように、金属粒子と有機物とを有する金属ペーストを焼成する際には、有機物の分解反応によってガスが発生する。
このような問題は、上述したパワーモジュールのみでなく、LED等の他の半導体装置においても同様である。
一方、溝部の面積比が5.40%以下とされているので、溝部の面積が必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。
この場合、溝部の幅が80μm以上、深さが1μm以上、長さが1.5mm以上とされているので、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の幅が1500μm以下、長さが3mm以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。さらに、溝部の深さが200μm以下とされているので、接合時に半導体素子等に曲げ応力が負荷されることを抑制でき、半導体素子の破損を未然に防止することができる。
この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。
本実施形態である接合体の製造方法は、半導体素子3を第一部材とし、パワーモジュール用基板10の回路層12を第二部材とし、これら半導体素子3と回路層12(パワーモジュール用基板10)とを接合することにより、接合体としてのパワーモジュール1を製造するものである。図1に、本実施形態であるパワーモジュール1を示す。
この回路層12の一方の面には、後述するガラス含有Agペーストの焼成体からなる下地層31が形成されている。
なお、下地層31及び接合層38は、図1に示すように、回路層12の表面全体には形成されておらず、半導体素子3が配設される部分、すなわち、半導体素子3との接合面にのみ選択的に形成されている。
ガラス層32内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層32内の導電性粒子は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層33の内部には、粒径が数マイクロメートル程度の微細なガラス粒子が分散されている。
無鉛ガラス粉末は、主成分としてBi2O3、ZnO、B2O3を含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層38に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ag、酢酸Ag、プロピオン酸Ag、安息香酸Ag、シュウ酸Agなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
この溝部35は、下地層31がパターン状に配置されることによって画成されたものであり、溝部35の部分には下地層31が形成されていない。
また、本実施形態では、図3に示すように、半導体素子3との接合面の中央部から接合面がなす四角形の各辺に向かう4本の溝部35が配設されている。
まず、セラミックス基板11の上面に回路層12となる厚さ0.6mmのアルミニウム板と、下面に金属層13となる厚さ1.6mmのアルミニウム板を、ろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層形成工程S01、金属層形成工程S02)。なお、このろう付けの温度は、620℃〜650℃に設定されている。
まず、回路層12の表面に、下地層31となるガラス含有Agペーストを塗布する(下地ペースト塗布工程S41)。
なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストを回路層12の半導体素子3が接合される接合面に形成した。
このとき、ガラス含有Agペーストを、溝部35を形成する領域には塗布しないように、パターン状に塗布することになる。
下地ペースト塗布工程S41及び第一焼成工程S42により、回路層12の一方の面に、ガラス層32とAg層33とを備えた下地層31が形成される。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
そして、半導体素子3とパワーモジュール用基板10とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う(第二焼成工程S07)。このとき、荷重を0〜10MPaとし、焼成温度を150〜400℃とする。
また、望ましくは半導体素子3とパワーモジュール用基板10とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は0.5〜10MPaが望ましい。
この第二焼成工程S07においては、酸化銀ペーストが焼成される際に、酸化銀の還元反応及び有機物の分解反応によるガスが発生する。
このようにして、下地層31の上に接合層38が形成され、半導体素子3と回路層12とが接合される。これにより、本実施形態であるパワーモジュール1が製造される。
また、溝部の面積比が7.5%以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子3と回路層12との間の熱抵抗が大きくなることを抑制できる。
また、溝部35の幅WがW≦1500μm、溝部35の長さLがL≦3mmとされているので、溝部35のサイズが必要以上に大きくならず、半導体素子3と回路層12との間の熱抵抗が大きくなることを抑制できる。さらに、溝部35の深さHがH≦200μmとされているので、接合時に半導体素子3に曲げ応力が負荷されることを抑制でき、半導体素子3の破損を未然に防止することができる。
しかも、本実施形態では、ガラス層32内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層32においても導電性が確保されており、具体的には、ガラス層32を含めた下地層31の厚さ方向の電気抵抗値Pが0.5Ω以下に設定されているので、下地層31及び接合層38を介して半導体素子3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
例えば、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層及び金属層がアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。あるいは、回路層が銅板又は銅合金板で構成され、金属層がアルミニウム板又はアルミニウム合金板で構成されていてもよい。
なお、回路層112の一方の面に溝部135を形成する際には、プレス、研削、エッチング、表面処理等の手法を適用することができる。
なお、半導体素子203の接合面に、Ni、Au等の表面処理膜203aをパターン状に形成することで、上述の溝部235を形成することができる。
あるいは、図9に示すように、回路層412上に形成された下地層431において、接合面の中央から接合面がなす四角形の各辺に向かうように複数の溝部435を形成してもよい。
また、酸化銀粉末と銀粉末とが混合されたペーストを用いることもできる。さらに、金や銅など他の金属粒子または金属酸化物粒子を含むペーストであってもよい。
例えば、図11に示すように、LED素子(半導体素子)を搭載したLED装置(半導体装置)であってもよい。
このようなLED装置701においても、回路層712の接合面、発光素子703の接合面又は接合層738の少なくともいずれかに、接合面の周縁部に開口する溝部を形成することで、有機物の分解反応や金属酸化物粒子の還元反応によるガスを、溝部を介して外部へと排出することができ、接合層738内にガスが残存することを抑制できる。
まず、本実施形態で例示したパワーモジュール用基板を用いて、溝部の形状、パターンを変更し、本発明例2,5,6,7,9及び参考例1,3,4,8のパワーモジュールを作製した。本発明例2,5,6及び参考例1,3,4は回路層をアルミニウム板で構成し、本発明例7,9及び参考例8は回路層を銅板で構成した。
また、従来例として、溝部を形成せずに、回路層と半導体素子とを接合し、パワーモジュールを作製した。なお、従来例1は回路層をアルミニウム板で構成し、従来例2は銅板で構成した。
半導体素子は、IGBT素子とし、サイズは、13mm×10mm×0.25mmのものを使用した。
半導体素子は、IGBT素子とし、サイズは、13mm×10mm×0.25mmのものを使用した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 = (初期接合面積−非接合面積)/初期接合面積
なお、溝部を形成しなかった従来例1、2をそれぞれの基準として1とし、この従来例1、2との比率で評価した。回路層をアルミニウム板で構成した本発明例2,5,6、参考例1,3,4及び従来例1の評価結果を表1に示す。回路層を銅板で構成した本発明例7,9、参考例8及び従来例2の評価結果を表2に示す。
一方、溝部を形成した本発明例2,5,6、参考例1,3,4及び本発明例7,9、参考例8においては、初期接合率が高く、熱抵抗も、従来例1及び従来例2に比べて低くなっていることが確認される。酸化銀の還元反応や有機成分の分解反応によるガスが接合層の外部へと排出されたためと推測される。
3、103、203、503、703 半導体素子(第一部材)
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12、112、212、312、412、512、712 回路層(第二部材)
35、135、235、335、435、535 溝部
38、138、238、538、738 接合層
701 LED装置(接合体)
Claims (5)
- 第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、
前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程と、
前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配置する接合材配置工程と、
前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程と、を備え、
前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記溝部形成工程では、前記下地層に前記溝部を形成するとともに、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされており、
前記第一部材と前記第二部材とを、前記接合材の焼成体からなる接合層を介して接合することを特徴とする接合体の製造方法。 - 前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に形成される溝部の幅が80μm以上1500μm以下、前記溝部の深さが1μm以上200μm以下、前記溝部の長さが1.5mm以上3mm以下、とされていることを特徴とする請求項1に記載の接合体の製造方法。
- 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、
前記回路層と前記半導体素子とを、請求項1又は請求項2に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。 - 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板であって、
前記回路層上に半導体素子が搭載される構成とされており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴とするパワーモジュール用基板。 - 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、
前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴とするパワーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012283971A JP6146007B2 (ja) | 2012-03-30 | 2012-12-27 | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012083248 | 2012-03-30 | ||
| JP2012083248 | 2012-03-30 | ||
| JP2012283971A JP6146007B2 (ja) | 2012-03-30 | 2012-12-27 | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013229561A JP2013229561A (ja) | 2013-11-07 |
| JP6146007B2 true JP6146007B2 (ja) | 2017-06-14 |
Family
ID=49676873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012283971A Expired - Fee Related JP6146007B2 (ja) | 2012-03-30 | 2012-12-27 | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6146007B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6160037B2 (ja) * | 2012-07-31 | 2017-07-12 | 三菱マテリアル株式会社 | 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 |
| JP6014419B2 (ja) * | 2012-08-29 | 2016-10-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| WO2017013808A1 (ja) * | 2015-07-23 | 2017-01-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6638282B2 (ja) * | 2015-09-25 | 2020-01-29 | 三菱マテリアル株式会社 | 冷却器付き発光モジュールおよび冷却器付き発光モジュールの製造方法 |
| JP2017063127A (ja) * | 2015-09-25 | 2017-03-30 | 三菱マテリアル株式会社 | 発光モジュール用基板、発光モジュール、冷却器付き発光モジュール用基板、および発光モジュール用基板の製造方法 |
| JPWO2017077729A1 (ja) * | 2015-11-05 | 2017-11-02 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
| EP3611761A1 (de) * | 2018-08-13 | 2020-02-19 | Heraeus Deutschland GmbH & Co KG | Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur |
| JP7623066B2 (ja) * | 2021-09-07 | 2025-01-28 | ミネベアパワーデバイス株式会社 | 半導体装置 |
| JP2023122750A (ja) * | 2022-02-24 | 2023-09-05 | 株式会社 日立パワーデバイス | 半導体装置および半導体装置の製造方法 |
| JP7820642B2 (ja) * | 2022-03-23 | 2026-02-26 | ミネベアパワーデバイス株式会社 | 半導体装置および電力変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62178532U (ja) * | 1986-04-30 | 1987-11-12 | ||
| JPH0236541A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体装置 |
| JPH06314718A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | 半導体集積回路ペレット |
| JP2009164203A (ja) * | 2007-12-28 | 2009-07-23 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| TWI456707B (zh) * | 2008-01-28 | 2014-10-11 | 瑞薩電子股份有限公司 | 半導體裝置及其製造方法 |
-
2012
- 2012-12-27 JP JP2012283971A patent/JP6146007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013229561A (ja) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
| JP5664625B2 (ja) | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 | |
| JP5614485B2 (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法 | |
| TWI637466B (zh) | 接合體及功率模組用基板 | |
| TW201325330A (zh) | 配線基板及其製造方法以及半導體裝置 | |
| US11114355B2 (en) | Power module and method for manufacturing power module | |
| JP6613929B2 (ja) | Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法 | |
| KR20200135395A (ko) | 전자 부품 실장 모듈의 제조 방법 | |
| JP6677886B2 (ja) | 半導体装置 | |
| JP6142584B2 (ja) | 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法 | |
| CN111819684A (zh) | 电子组件安装模块 | |
| JP6399906B2 (ja) | パワーモジュール | |
| JP2014160707A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
| CN106489198B (zh) | 具有Ag基底层的功率模块用基板及功率模块 | |
| JP6269116B2 (ja) | 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法 | |
| JP6160037B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 | |
| JP6115215B2 (ja) | パワーモジュール用基板の製造方法及びパワーモジュールの製造方法 | |
| JP6565673B2 (ja) | 回路基板の製造方法、回路基板、および半導体装置 | |
| JP2018195662A (ja) | 電子装置及び電子装置の製造方法 | |
| TWI733011B (zh) | 電子零件安裝模組之製造方法 | |
| JP4876612B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
| TW201943055A (zh) | 電子零件安裝模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6146007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |