Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6146007B2 - 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール - Google Patents
[go: Go Back, main page]

JP6146007B2 - 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール - Google Patents

接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール Download PDF

Info

Publication number
JP6146007B2
JP6146007B2 JP2012283971A JP2012283971A JP6146007B2 JP 6146007 B2 JP6146007 B2 JP 6146007B2 JP 2012283971 A JP2012283971 A JP 2012283971A JP 2012283971 A JP2012283971 A JP 2012283971A JP 6146007 B2 JP6146007 B2 JP 6146007B2
Authority
JP
Japan
Prior art keywords
layer
bonding
power module
circuit layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012283971A
Other languages
English (en)
Other versions
JP2013229561A (ja
Inventor
修司 西元
修司 西元
東洋 大橋
東洋 大橋
長友 義幸
義幸 長友
長瀬 敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012283971A priority Critical patent/JP6146007B2/ja
Publication of JP2013229561A publication Critical patent/JP2013229561A/ja
Application granted granted Critical
Publication of JP6146007B2 publication Critical patent/JP6146007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/331Shapes of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/331Shapes of die-attach connectors
    • H10W72/332Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Description

この発明は、第一部材と第二部材とが接合されてなる接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールに関するものである。
LEDやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、特許文献1に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。
ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献1に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系等の鉛フリーはんだが主流となっている。
ところで、特許文献1に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からSiC又はGaNなど化合物半導体素子の実用化が期待され、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。
そこで、はんだ材の代替として、特許文献2、3には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、金属酸化物粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。
また、特許文献4には、金属粒子と有機物とを有する金属ペーストを用いて半導体素子を接合する技術が提案されている。
特許文献4に記載された金属ペーストにおいては、金属粒子と有機物とを含有しており、金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。
このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。
特開2004−172378号公報 特開2008−208442号公報 特開2009−267374号公報 特開2006−202938号公報
ところで、特許文献2,3に記載されたように、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いた場合には、この酸化物ペーストを焼成して導電性の焼成体を形成することになる。ここで、酸化物ペーストが焼結される際には、金属酸化物粒子の還元反応や有機物の分解反応によるガスが発生する。
また、特許文献4に記載されたように、金属粒子と有機物とを有する金属ペーストを焼成する際には、有機物の分解反応によってガスが発生する。
例えば、上述したパワーモジュールにおいて、半導体素子と回路層とを金属ペースト又は酸化物ペーストによって接合する場合、金属ペースト又は酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行してしまう場合がある。このため、接合面の中央部で金属ペースト又は酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した有機物の分解反応や金属酸化物粒子の還元反応によるガスが接合層内部に残存してしまい、半導体素子と回路層とを接合できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができなくなるおそれがあった。
このような問題は、上述したパワーモジュールのみでなく、LED等の他の半導体装置においても同様である。
この発明は、前述した事情に鑑みてなされたものであって、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明の接合体の製造方法は、第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程と、前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配置する接合材配置工程と、前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程と、を備え、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記溝部形成工程では、前記下地層に前記溝部を形成するとともに、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされており、前記第一部材と前記第二部材とを、前記接合材の焼成体からなる接合層を介して接合することを特徴としている。
この構成の接合体の製造方法によれば、前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程を備えているので、前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程において、第一部材及び第二部材の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスが前述の溝部を介して外部へと排出されることになり、接合材の焼成体からなる接合層内にガスが残存しない。よって、第一部材と第二部材とを確実に接合することが可能となる。
また、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成され、この下地層に前記溝部を形成する構成とされているので、前記第一部材及び前記第二部材の少なくとも一方を加工する必要がなく、下地層をパターン状に設けることで上述の溝部を形成することが可能となる。また、溝部の寸法や形状を比較的簡単に設定することができ、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスを、確実に接合層の外部へと排出することが可能となる。
また、前記接合層の面積に対する溝部の面積の比率が前記接合面の面積に対する前記溝部の面積の比率が1.08%以上とされているので、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の面積比が5.40%以下とされているので、溝部の面積が必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。
また、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に形成される溝部の幅が80μm以上1500μm以下、前記溝部の深さが1μm以上200μm以下、前記溝部の長さが1.5mm以上3mm以下、とされていることが好ましい。
この場合、溝部の幅が80μm以上、深さが1μm以上、長さが1.5mm以上とされているので、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の幅が1500μm以下、長さが3mm以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。さらに、溝部の深さが200μm以下とされているので、接合時に半導体素子等に曲げ応力が負荷されることを抑制でき、半導体素子の破損を未然に防止することができる。
本発明のパワーモジュールの製造方法は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層と前記半導体素子とを、前述の接合体の製造方法によって接合することを特徴としている。
この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。
本発明のパワーモジュール用基板は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板であって、前記回路層上に半導体素子が搭載される構成とされており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴としている。
この構成のパワーモジュール用基板によれば、前記回路層の表面のうち半導体素子との接合面に、当該接合面の周縁部まで延在する溝部が形成されていることから、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を用いて回路層の表面に半導体素子を接合しても、半導体素子と回路層との間の接合層内に有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。
また、前記回路層上に下地層が形成されており、前記下地層に、前記溝部が形成されているので、回路層に加工を行うことなく、下地層をパターン状に設けることで、前述の溝部を形成することが可能となる。
本発明のパワーモジュールは、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴としている。
この構成のパワーモジュールによれば、半導体素子と回路層とが金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されており、この接合層内に有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することが抑制されることから、半導体素子と回路層との間の熱抵抗が小さく、半導体素子で発生する熱をパワーモジュール用基板側へと効率良く伝達することが可能となる。
本発明によれば、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することができる。
本発明の一実施形態であるパワーモジュールの概略説明図である。 図1に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 図1に示すパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。 図1に示すパワーモジュールに用いられるパワーモジュール用基板の断面図である。 図1に示すパワーモジュールの製造方法を示すフロー図である。 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。 本発明の他の実施形態である半導体装置(LED装置)の概略説明図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態である接合体の製造方法は、半導体素子3を第一部材とし、パワーモジュール用基板10の回路層12を第二部材とし、これら半導体素子3と回路層12(パワーモジュール用基板10)とを接合することにより、接合体としてのパワーモジュール1を製造するものである。図1に、本実施形態であるパワーモジュール1を示す。
このパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の一方の面(図1において上面)に接合された半導体素子3と、パワーモジュール用基板10の他方側に配設された冷却器40とを備えている。
パワーモジュール用基板10は、図1に示すように、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層12と、セラミックス基板11の他方の面(図1において下面)に配設された金属層13とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高いAlN(窒化アルミ)、Si(窒化ケイ素)、Al(アルミナ)等で構成されている。本実施形態では、放熱性の優れたAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
回路層12は、セラミックス基板11の一方の面に、導電性を有するアルミニウム、銅等の金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度99.99質量%以上のアルミニウムの圧延板を接合することで形成されている。なお、回路層12の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。また、この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子3が接合される接合面とされている。
この回路層12の一方の面には、後述するガラス含有Agペーストの焼成体からなる下地層31が形成されている。
金属層13は、セラミックス基板11の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板(金属層13)は、純度が99質量%以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が99.99質量%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板とされている。ここで、金属層13の厚さは、0.2mm以上3.0mm以下の範囲内に設定されており、本実施形態では、1.6mmに設定されている。
冷却器40は、前述のパワーモジュール用基板10を冷却するためのものであり、パワーモジュール用基板10と接合される天板部41と、この天板部41から下方に向けて垂設された放熱フィン42と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。この冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(アルミニウム合金)で構成されている。
半導体素子3は、Si等の半導体材料で構成されており、回路層12との接合面には、Ni、Au等からなる表面処理膜3aが形成されている。
そして、図1に示すパワーモジュール1においては、回路層12と半導体素子3との間に、前述した下地層31及び接合層38が形成されている。
なお、下地層31及び接合層38は、図1に示すように、回路層12の表面全体には形成されておらず、半導体素子3が配設される部分、すなわち、半導体素子3との接合面にのみ選択的に形成されている。
ここで、下地層31は、ガラス成分を含むガラス含有Agペーストの焼成体とされている。この下地層31は、図2に示すように、回路層12側に形成されたガラス層32と、このガラス層32上に形成されたAg層33と、を備えている。
ガラス層32内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層32内の導電性粒子は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層33の内部には、粒径が数マイクロメートル程度の微細なガラス粒子が分散されている。
なお、この下地層31の厚さ方向の電気抵抗値Pが0.5Ω以下とされている。ここで、本実施形態においては、下地層31の厚さ方向における電気抵抗値Pは、下地層31の上面と回路層12の上面との間の電気抵抗値としている。これは、回路層12を構成する無酸素銅(OFC)の電気抵抗が下地層31の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層31の上面中央点と、下地層31の前記上面中央点から下地層31端部までの距離と同距離分だけ下地層31端部から離れた回路層12上の点と、の間の電気抵抗を測定することとしている。
下地層31を構成するガラス含有Agペーストは、Ag粉末と、ZnOを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Agペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Agペースト全体の85質量%とされている。
無鉛ガラス粉末は、主成分としてBi、ZnO、Bを含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
この下地層31の上、すなわちAg層33の上に形成された接合層38は、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層38は、酸化銀が還元されたAgの焼成体とされているのである。ここで、酸化銀を還元することにより生成されるAg層33表面に析出する粒子は、例えば粒径10nm〜1μmと非常に微細であることから、緻密なAgの焼成層が形成されることになる。なお、この接合層38においては、下地層31のAg層33で観察されたガラス粒子は存在していない、若しくは、非常に少ない。
この接合層38を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層38に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ag、酢酸Ag、プロピオン酸Ag、安息香酸Ag、シュウ酸Agなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
そして、本実施形態においては、図3及び図4に示すように、回路層12の一方の面のうち半導体素子3との接合面には、この接合面の周縁部に開口する溝部35が形成されている。すなわち、溝部35は、回路層12の一方の面のうち下地層31が形成された領域の周縁部にまで延在するように形成されているのである。
この溝部35は、下地層31がパターン状に配置されることによって画成されたものであり、溝部35の部分には下地層31が形成されていない。
ここで、溝部35の幅Wは、80μm≦W≦1500μm、溝部35の深さHは、1μm≦H≦200μm、溝部35の長さLは、0.5mm≦L≦3mm、の範囲内にそれぞれ設定されている。さらに、半導体素子3(第一部材)の接合面とパワーモジュール用基板10の回路層12(第二部材)の接合面とが接合する面積に対する溝部の面積の比率は0.1%以上7.5%以下の範囲内に設定されている。
また、本実施形態では、図3に示すように、半導体素子3との接合面の中央部から接合面がなす四角形の各辺に向かう4本の溝部35が配設されている。
次に、本実施形態であるパワーモジュール1の製造方法について、図5に示すフロー図を参照して説明する。
まず、セラミックス基板11の上面に回路層12となる厚さ0.6mmのアルミニウム板と、下面に金属層13となる厚さ1.6mmのアルミニウム板を、ろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層形成工程S01、金属層形成工程S02)。なお、このろう付けの温度は、620℃〜650℃に設定されている。
次に、金属層13の他方の面側に、冷却器40をろう材を介して接合する(冷却器接合工程S03)。なお、冷却器40のろう付けの温度は、590℃〜610℃に設定されている。
次に、回路層12の表面に下地層31を形成するとともに、溝部35を形成する(溝部形成工程S04)。
まず、回路層12の表面に、下地層31となるガラス含有Agペーストを塗布する(下地ペースト塗布工程S41)。
なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストを回路層12の半導体素子3が接合される接合面に形成した。
このとき、ガラス含有Agペーストを、溝部35を形成する領域には塗布しないように、パターン状に塗布することになる。
次に、回路層12表面にガラス含有Agペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Agペーストの焼成を行う(第一焼成工程S42)。なお、このときの焼成温度は350〜645℃に設定されている。
下地ペースト塗布工程S41及び第一焼成工程S42により、回路層12の一方の面に、ガラス層32とAg層33とを備えた下地層31が形成される。
このようにして、回路層12の一方の面に溝部35が形成されたパワーモジュール用基板10が製造されることになる。
次に、下地層31の表面に、酸化銀ペーストを塗布する(酸化銀ペースト塗布工程S05)。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
次に、酸化銀ペーストを塗布した状態で乾燥(例えば、室温、大気雰囲気で24時間保管)した後、酸化銀ペーストの上に半導体素子3を積層する(半導体素子積層工程S06)。
そして、半導体素子3とパワーモジュール用基板10とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う(第二焼成工程S07)。このとき、荷重を0〜10MPaとし、焼成温度を150〜400℃とする。
また、望ましくは半導体素子3とパワーモジュール用基板10とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は0.5〜10MPaが望ましい。
この第二焼成工程S07においては、酸化銀ペーストが焼成される際に、酸化銀の還元反応及び有機物の分解反応によるガスが発生する。
このとき、酸化銀ペーストは、下地層31の表面に存在するため、図2に示すように、下地層31に形成された溝部35の領域には、接合層38が形成されないこととなる。
このようにして、下地層31の上に接合層38が形成され、半導体素子3と回路層12とが接合される。これにより、本実施形態であるパワーモジュール1が製造される。
以上のような構成とされた本実施形態によれば、回路層12のうち半導体素子3との接合面に形成された下地層31に、この接合面の周縁部に開口する溝部35を形成し、この下地層31の上に酸化銀ペーストを介在させて半導体素子3を接合しているので、酸化銀ペーストの焼成によって、接合面の中央部で酸化銀の還元反応及び有機物の分解反応によるガスが発生しても、このガスを、溝部35を介して外部へと排出することができ、半導体素子3と下地層31との間に形成される接合層38の内部にガスが残存することを抑制できる。よって、半導体素子と回路層とを確実に接合でき、半導体素子と回路層との間の熱抵抗を抑えられ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。
また、本実施形態では、回路層12の一方の面に形成された下地層31に溝部35を形成しているので、回路層12自体に加工を行う必要がなく、下地層31となるガラス含有Agペーストをパターン状に塗布し、焼成することで、溝部35を形成することが可能となる。よって、溝部35の形状、パターンを比較的自由に設計することができ、酸化銀の還元反応及び有機物の分解反応によるガスを確実に接合層38の外部へと排出することができる。
また、本実施形態では、接合層38の面積に対する溝部の面積の比率が0.1%以上7.5%以下とされているので、酸化銀の還元反応及び有機物の分解反応によるガスを接合層38の外部へと円滑に排出することができる。
また、溝部の面積比が7.5%以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子3と回路層12との間の熱抵抗が大きくなることを抑制できる。
また、本実施形態では、溝部35の幅WがW≧80μm、溝部35の深さHがH≧1μm、溝部35の長さLがL≧0.5mm、とされているので、酸化銀の還元反応及び有機物の分解反応によるガスを接合層38の外部へと円滑に排出することができる。
また、溝部35の幅WがW≦1500μm、溝部35の長さLがL≦3mmとされているので、溝部35のサイズが必要以上に大きくならず、半導体素子3と回路層12との間の熱抵抗が大きくなることを抑制できる。さらに、溝部35の深さHがH≦200μmとされているので、接合時に半導体素子3に曲げ応力が負荷されることを抑制でき、半導体素子3の破損を未然に防止することができる。
また、本実施形態では、下地層31が、回路層12の一方の面に形成されたガラス層32と、このガラス層32上に積層されたAg層33と、を備えているので、回路層12の表面に形成されている酸化皮膜をガラス層32に反応させて除去することができ、回路層12と半導体素子3とを確実に接合することができる。
しかも、本実施形態では、ガラス層32内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層32においても導電性が確保されており、具体的には、ガラス層32を含めた下地層31の厚さ方向の電気抵抗値Pが0.5Ω以下に設定されているので、下地層31及び接合層38を介して半導体素子3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
また、本実施形態では、接合層38が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層38を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層38中に残存しにくく、接合層38における導電性及び強度を確保することができる。さらに、例えば300℃といった比較的低温条件で焼成することが可能となるため、半導体素子3の接合温度を低く抑えることができ、半導体素子3への熱負荷を低減することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層及び金属層がアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。あるいは、回路層が銅板又は銅合金板で構成され、金属層がアルミニウム板又はアルミニウム合金板で構成されていてもよい。
また、本実施形態では、回路層の一方の面に形成された下地層に溝部を形成したものとして説明したが、これに限定されることはなく、例えば図6に示すパワーモジュール101のように、回路層112の一方の面に溝部135を形成し、その上に、下地層131を形成し、接合層138を介して半導体素子103を接合してもよい。
なお、回路層112の一方の面に溝部135を形成する際には、プレス、研削、エッチング、表面処理等の手法を適用することができる。
あるいは、図7に示すパワーモジュール201のように、半導体素子203の接合面に形成された表面処理膜203aに溝部235を形成し、接合層238を介して、下地層231が形成された回路層212と半導体素子203とを接合してもよい。
なお、半導体素子203の接合面に、Ni、Au等の表面処理膜203aをパターン状に形成することで、上述の溝部235を形成することができる。
また、本実施形態では、図3に示すパターンで溝部35を形成したもので説明したが、溝部の形成パターンに限定はない。例えば、図8に示すように、回路層312上に形成された下地層331において、接合面の中央から接合面がなす四角形の角部に向かうように溝部335を形成してもよい。
あるいは、図9に示すように、回路層412上に形成された下地層431において、接合面の中央から接合面がなす四角形の各辺に向かうように複数の溝部435を形成してもよい。
また、本実施形態では、下地層の表面に酸化銀ペーストを塗布したが、下地層表面及び溝部上部に酸化銀ペーストを塗布してもよい。この場合、図10に示すパワーモジュール501のように、溝部535の上部にも接合層538が形成されるが、酸化銀ペーストの塗布時に、溝部535には酸化銀ペーストが一部しか充填されないため、空隙Sが確保される。よって、この空隙Sを介して、酸化銀の還元反応及び有機物の分解反応によるガスを接合層538の外部へと排出することができる。
さらに、本実施形態では、酸化銀を含む酸化銀ペーストを用いるものとして説明したが、これに限定されることはなく、銀粉末と、樹脂と、溶剤とからなるAgペーストを用いてもよい。この場合、加熱時に銀粉末が焼結するとともに、樹脂や溶剤などの有機物の分解反応によるガスが溝部を介して外部へと排出されることで、緻密な接合層を形成することができる。
また、酸化銀粉末と銀粉末とが混合されたペーストを用いることもできる。さらに、金や銅など他の金属粒子または金属酸化物粒子を含むペーストであってもよい。
また、本実施形態では、半導体装置として、パワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
例えば、図11に示すように、LED素子(半導体素子)を搭載したLED装置(半導体装置)であってもよい。
図11に示すLED装置701は、発光素子703と、導電性材料からなる回路層712と、を備えている。なお、発光素子703は、ボンディングワイヤ707によって回路層712と電気的に接続されており、発光素子703及びボンディングワイヤ707が封止材708によって封止された構造とされている。回路層712の一方の面には、下地層731が設けられており、発光素子703の裏面には、導電性反射膜716及び保護膜715が設けられている。そして、下地層731の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層738が形成されており、発光素子703と回路層712とが、下地層731及び接合層738を介して接合された構造とされている。
このようなLED装置701においても、回路層712の接合面、発光素子703の接合面又は接合層738の少なくともいずれかに、接合面の周縁部に開口する溝部を形成することで、有機物の分解反応や金属酸化物粒子の還元反応によるガスを、溝部を介して外部へと排出することができ、接合層738内にガスが残存することを抑制できる。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
まず、本実施形態で例示したパワーモジュール用基板を用いて、溝部の形状、パターンを変更し、本発明例2,5,6,7,9及び参考例1,3,4,8のパワーモジュールを作製した。本発明例2,5,6及び参考例1,3,4は回路層をアルミニウム板で構成し、本発明例7,9及び参考例8は回路層を銅板で構成した。
また、従来例として、溝部を形成せずに、回路層と半導体素子とを接合し、パワーモジュールを作製した。なお、従来例1は回路層をアルミニウム板で構成し、従来例2は銅板で構成した。
本発明例2,5,6、参考例1,3,4及び、従来例1のパワーモジュール用基板については、まず、セラミックス基板の両方の面に回路層および金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、AlNとし、サイズは27mm×17mm×0.6mmとした。回路層となるアルミニウム板は、純度99.99質量%以上の4Nアルミニウムとし、サイズは25mm×15mm×0.3mmとした。金属層となるアルミニウム板は、純度99.99%以上の4Nアルミニウムとし、サイズは25mm×15mm×0.6mmとした。
半導体素子は、IGBT素子とし、サイズは、13mm×10mm×0.25mmのものを使用した。
そして、実施形態で例示したガラス含有Agペーストを用いて下地層を形成した。この下地層をパターン状に形成することで、溝部を形成した。従来例1のパワーモジュール用基板については溝部を形成しなかった。なお、焼成条件は、ガラス含有Agペーストの塗布厚さを10μmとし、焼成温度を575℃、焼成時間を10分とした。
そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、焼成条件は、酸化銀ペーストの塗布厚さを50μmとし、焼成温度を300℃、焼成時間を2時間とした。さらに、半導体素子の加圧圧力を3MPaとした。
次に、本発明例7,9、参考例8及び、従来例2のパワーモジュール用基板については、まず、セラミックス基板の一方の面に回路層となる銅板を接合し、セラミックス基板の他方の面には金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、AlNとし、サイズは27mm×17mm×0.6mmとした。回路層となる銅板は、純度99.99質量%の無酸素銅とし、サイズは25mm×15mm×0.3mmとした。金属層となるアルミニウム板は、純度99.99%以上の4Nアルミニウムとし、サイズは25mm×15mm×0.6mmとした。
半導体素子は、IGBT素子とし、サイズは、13mm×10mm×0.25mmのものを使用した。
そして、実施形態で例示したガラス含有Agペーストを用いて下地層を形成した。この下地層をパターン状に形成することで、溝部を形成した。従来例2のパワーモジュール用基板については溝部を形成しなかった。なお、焼成条件は、ガラス含有Agペーストの塗布厚さを10μmとし、焼成温度を575℃、焼成時間を10分とした。
そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、焼成条件は、酸化銀ペーストの塗布厚さを50μmとし、焼成温度を300℃、焼成時間を2時間とした。さらに、半導体素子の加圧圧力を3MPaとした。
得られた各種パワーモジュールについて、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 = (初期接合面積−非接合面積)/初期接合面積
熱抵抗は、次のようにして測定した。ヒータチップを100Wの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、ヒートシンクを流通する冷却媒体(エチレングリコール:水=9:1)の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、溝部を形成しなかった従来例1、2をそれぞれの基準として1とし、この従来例1、2との比率で評価した。回路層をアルミニウム板で構成した本発明例2,5,6、参考例1,3,4及び従来例1の評価結果を表1に示す。回路層を銅板で構成した本発明例7,9、参考例8及び従来例2の評価結果を表2に示す。
Figure 0006146007
Figure 0006146007
溝部を形成しなかった従来例1及び従来例2においては、初期接合率が70%、69%と低かった。これは、酸化銀の還元反応や有機成分の分解反応によるガスが接合層内部に残存したためと推測される。
一方、溝部を形成した本発明例2,5,6、参考例1,3,4及び本発明例7,9、参考例8においては、初期接合率が高く、熱抵抗も、従来例1及び従来例2に比べて低くなっていることが確認される。酸化銀の還元反応や有機成分の分解反応によるガスが接合層の外部へと排出されたためと推測される。
1、101、201、501 パワーモジュール(接合体)
3、103、203、503、703 半導体素子(第一部材)
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12、112、212、312、412、512、712 回路層(第二部材)
35、135、235、335、435、535 溝部
38、138、238、538、738 接合層
701 LED装置(接合体)

Claims (5)

  1. 第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、
    前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程と、
    前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配置する接合材配置工程と、
    前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程と、を備え、
    前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記溝部形成工程では、前記下地層に前記溝部を形成するとともに、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされており、
    前記第一部材と前記第二部材とを、前記接合材の焼成体からなる接合層を介して接合することを特徴とする接合体の製造方法。
  2. 前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に形成される溝部の幅が80μm以上1500μm以下、前記溝部の深さが1μm以上200μm以下、前記溝部の長さが1.5mm以上3mm以下、とされていることを特徴とする請求項1に記載の接合体の製造方法。
  3. 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
    前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、
    前記回路層と前記半導体素子とを、請求項1又は請求項2に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。
  4. 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板であって、
    前記回路層上に半導体素子が搭載される構成とされており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴とするパワーモジュール用基板。
  5. 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
    前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、
    前記回路層の接合面側にガラス層とこのガラス層上に形成されたAg層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が1.08%以上5.40%以下とされ、前記溝部の長さが1.5mm以上とされていることを特徴とするパワーモジュール。
JP2012283971A 2012-03-30 2012-12-27 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール Expired - Fee Related JP6146007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012283971A JP6146007B2 (ja) 2012-03-30 2012-12-27 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012083248 2012-03-30
JP2012083248 2012-03-30
JP2012283971A JP6146007B2 (ja) 2012-03-30 2012-12-27 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール

Publications (2)

Publication Number Publication Date
JP2013229561A JP2013229561A (ja) 2013-11-07
JP6146007B2 true JP6146007B2 (ja) 2017-06-14

Family

ID=49676873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012283971A Expired - Fee Related JP6146007B2 (ja) 2012-03-30 2012-12-27 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール

Country Status (1)

Country Link
JP (1) JP6146007B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6160037B2 (ja) * 2012-07-31 2017-07-12 三菱マテリアル株式会社 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP6014419B2 (ja) * 2012-08-29 2016-10-25 日立オートモティブシステムズ株式会社 電子制御装置
WO2017013808A1 (ja) * 2015-07-23 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6638282B2 (ja) * 2015-09-25 2020-01-29 三菱マテリアル株式会社 冷却器付き発光モジュールおよび冷却器付き発光モジュールの製造方法
JP2017063127A (ja) * 2015-09-25 2017-03-30 三菱マテリアル株式会社 発光モジュール用基板、発光モジュール、冷却器付き発光モジュール用基板、および発光モジュール用基板の製造方法
JPWO2017077729A1 (ja) * 2015-11-05 2017-11-02 三菱電機株式会社 半導体モジュール及びその製造方法
EP3611761A1 (de) * 2018-08-13 2020-02-19 Heraeus Deutschland GmbH & Co KG Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
JP7623066B2 (ja) * 2021-09-07 2025-01-28 ミネベアパワーデバイス株式会社 半導体装置
JP2023122750A (ja) * 2022-02-24 2023-09-05 株式会社 日立パワーデバイス 半導体装置および半導体装置の製造方法
JP7820642B2 (ja) * 2022-03-23 2026-02-26 ミネベアパワーデバイス株式会社 半導体装置および電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178532U (ja) * 1986-04-30 1987-11-12
JPH0236541A (ja) * 1988-07-27 1990-02-06 Hitachi Ltd 半導体装置
JPH06314718A (ja) * 1993-04-28 1994-11-08 Nec Corp 半導体集積回路ペレット
JP2009164203A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 瑞薩電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
JP2013229561A (ja) 2013-11-07

Similar Documents

Publication Publication Date Title
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP5614485B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
TWI637466B (zh) 接合體及功率模組用基板
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
US11114355B2 (en) Power module and method for manufacturing power module
JP6613929B2 (ja) Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
JP6677886B2 (ja) 半導体装置
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
CN111819684A (zh) 电子组件安装模块
JP6399906B2 (ja) パワーモジュール
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
CN106489198B (zh) 具有Ag基底层的功率模块用基板及功率模块
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP6115215B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP6565673B2 (ja) 回路基板の製造方法、回路基板、および半導体装置
JP2018195662A (ja) 電子装置及び電子装置の製造方法
TWI733011B (zh) 電子零件安裝模組之製造方法
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
TW201943055A (zh) 電子零件安裝模組

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees