JP6146055B2 - 制御装置、電気光学装置、電子機器及び制御方法 - Google Patents

Description

本発明は、記憶性を有する表示素子を制御する技術に関する。

特許文献１には、電気泳動方式の表示装置において、ブラック、ダークグレー、ライトグレー及びホワイトの４階調を表示する技術が開示されている。この表示装置においては、画素をダークグレーにする場合、画素をブラックにしてからダークグレーに遷移させ、画素をライトグレーにする場合、画素ホワイトにしてからライトグレーに遷移させている。なお、特許文献１においては、画素の駆動方法として、パルス幅変調駆動法を用いる構成が開示されており、画素へ印加する駆動電圧の印加時間や極性などを制御することにより、画素の階調を制御している。

特表２００７−５１３３６８号公報

特許文献１の発明においては、表示する画像を書き換える場合、画素によって駆動時間が異なる場合が生じる。
例えば、特許文献１の図面に示されているように、ブラックからダークグレーにする画素については、ブラックからホワイト（又はホワイトからブラック）へ変化させるために必要な全パルス幅の１／３のパルス幅で負極性の電圧を印加することにより、ダークグレーに変化させている。一方、ホワイトからダークグレーにする画素については、全パルス幅で正極性の電圧を印加してブラックにした後、１／３のパルス幅で負極性の電圧を印加することによりダークグレーに変化させている。

ブラックからダークグレーにする場合とホワイトからダークグレーにする場合を比較すると、ブラックからダークグレーにする場合、静止している電気泳動粒子を動かすのに対し、ホワイトからダークグレーにする場合、ホワイトからブラックにして電気泳動粒子が動きやすくなった状態で、１／３のパルス幅で負極性の電圧を印加することにより、さらに電気泳動粒子を動かしている。
静止した状態から電気泳動粒子を動かす場合と、動きやすい状態となった電気泳動粒子を動かす場合とでは、電気泳動粒子の動きに差がでるため、同じ階調を表示しようとしても、書き換え前の画像によって、表示される階調に差が生じてしまう。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、書き換え後の画像が書き換え前の画像によって影響を受けるのを防ぐことにある。

上記目的を達成するために、本発明に係る制御装置は、複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置の制御装置であって、調整フェーズを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ複数フレームで変化させるフェーズであり、前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加回数で、前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加回数を多くし、かつ前記電圧の印加が開始されるフレームを早くする構成を備える。
この構成によれば、調整フェーズにより全ての画素の階調を揃えるため、画素毎に階調を変化させるときには、全ての画素について、階調の制御を開始するフレームが同じになり、書き換え後の画像が書き換え前の画像によって影響を受けるのを防ぐことができる。

前記制御装置においては、前記画像書き換え期間は、前記調整フェーズより後のフェーズであって、画像データに応じて前記画素の階調を変化させる電圧を前記第１電極へ印加し、前記画素の階調を複数フレームで変化させる階調制御フェーズを有し、前記階調制御部は、当該階調制御フェーズの開始時の階調から階調を変化させる各画素については、階調を変化させる電圧の印加を開始するフレームを同じにする構成としてもよい。
この構成によれば、調整フェーズにより全ての画素の階調を揃えた後、階調を変化させるときには、全ての画素について、階調の制御を開始するフレームが同じになるため、書き換え後の画像が書き換え前の画像によって影響を受けるのを防ぐことができる。

また、前記制御装置においては、前記階調制御部は、前記調整フェーズ及び前記階調制御フェーズにおいては、前記電圧を前記印加回数連続して前記第１電極に印加する構成としてもよい。
この構成によれば、電気光学材料に連続して電圧を印加することが出来るため、電圧印加直後、及び電圧印加終了直後の電気光学材料の挙動のバラつきの影響を最小化することができる。

また、前記制御装置においては、前記画像書き換え期間は、前記調整フェーズと前記階調制御フェーズの間に設けられ、前記複数の画素を少なくとも一回は前記一方の基準階調へ変化させ、前記画素を少なくとも一回は前記他方の基準階調へ変化させる消去フェーズを有する構成としてもよい。
この構成によれば、画素の階調が一方の基準階調から他方の基準階調へ変化させられ、電気光学材料が撹拌されるため、書き換え前の画像の残像を消去することができる。

前記電気光学材料は、前記電気光学材料は、電気泳動粒子であり、前記調整フェーズ、前記消去フェーズ及び前記階調制御フェーズの少なくとも１つのフェーズにおいては、前記階調制御部は、当該フェーズの終了時に前記電気泳動粒子の移動を止める電圧を前記第１電極に印加する構成としてもよい。
この構成によれば、電気泳動粒子が止まった状態から第１電極への電圧の印加が始まるため、電気光学材料の挙動のバラつきを抑えることができる。

また、前記制御装置においては、前記階調制御部は、前記画素が前記一方の基準階調へ変化するまでは、前記第１電極へ印加する電圧の極性を一方の極性とし、前記画素が前記他方の基準階調へ変化するまでは、前記第１電極へ印加する電圧の極性を他方の極性とする構成としてもよい。
この構成によれば、画素の階調を変化させる方向が特定の方向となるため、次回駆動時の調整フェーズにおいて、短い時間で全画素の階調を揃える事ができる。

また、本発明に係る制御装置は、複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置の制御装置であって、調整フェーズを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ所定の期間で変化させるフェーズであり、前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加時間だけ前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加時間を長くし、かつ前記電圧の印加が開始されるタイミングを早くする構成を備える。
この構成によれば、調整フェーズにより全ての画素の階調を揃えるため、画素毎に階調を変化させるときには、全ての画素について、階調の制御を開始するフレームが同じになり、書き換え後の画像が書き換え前の画像によって影響を受けるのを防ぐことができる。

また、上記目的を達成するために本発明に係る電気光学装置は、複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置であって、調整フェーズを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ複数フレームで変化させるフェーズであり、前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加回数で、前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加回数を多くし、かつ前記電圧の印加が開始されるフレームを早くする構成を備える。
この構成によれば、調整フェーズにより全ての画素の階調を揃えるため、画素毎に階調を変化させるときには、全ての画素について、階調の制御を開始するフレームが同じになり、書き換え後の画像が書き換え前の画像によって影響を受けるのを防ぐことができる。

なお、本発明は、制御装置及び電気光学装置のみならず、電気光学装置の制御方法、当該電気光学装置を有する電子機器としても概念することが可能である。

表示装置１０００のハードウェア構成を示した図。 表示領域１００の断面を示した図。 画素１１０の等価回路を示した図。 コントローラー５の構成を示した図。 記憶領域の構成を示した図。 第１実施形態のＬＵＴ５０３が有するテーブルの一例を示した図。 第１実施形態の動作を説明するための図。 第１実施形態の動作を説明するための図。 第２実施形態のＬＵＴ５０３が有するテーブルの一例を示した図。 第２実施形態の動作を説明するための図。 第２実施形態の動作を説明するための図。 電子ブックリーダー２０００の外観図。

［第１実施形態］
（第１実施形態の構成）
図１は、本発明の一実施形態に係る表示装置１０００のハードウェア構成を示したブロック図である。表示装置１０００は、画像を表示する装置であり、電気泳動方式の電気光学装置１と、制御部２を備えている。また、電気光学装置１は、表示部１０とコントローラー５を備えている。

制御部２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピューターであり、コントローラー５を制御する。また、制御部２は、表示領域１００に表示させる画像を示す画像データを、図示を省略した記録媒体から取得し、コントローラー５に供給する。
コントローラー５は、表示部１０の表示領域１００に画像を表示させるための各種信号を、表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給するものである。コントローラー５は、電気光学装置１の制御装置に相当する。なお、制御部２とコントローラー５を合わせた部分を電気光学装置１の制御装置と定義することもできる。

表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、各走査線１１２と各データ線１１４との交差に対応して、画素１１０がそれぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列して表示領域１００を構成することになる。

図２は、表示領域１００の断面を示した図である。表示領域１００は、図２に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。
回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄ（第１電極）を有している。

電気光学材料の一例である電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。

バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂ（第２電極）で構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。

図３は、画素１１０の等価回路を示した図である。なお、本実施形態では、各走査線１１２を区別するために、図１に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図１に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
図３においては、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応した画素１１０の等価回路を示している。他のデータ線１１４と走査線１１２との交差に対応した画素１１０も構成は図に示した構成と同じであるため、ここでは、代表してｉ行目のデータ線１１４とｊ列目の走査線１１２との交差に対応した画素１１０の等価回路について説明し、他の画素１１０の等価回路については説明を省略する。

図３に示したように、各画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素１１０にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間にはマイクロカプセル１０２ａを含む電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが印加される。

図１に戻り、走査線駆動回路１３０は、表示領域１００の各走査線１１２と接続されている。走査線駆動回路１３０は、コントローラー５による制御にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給するものである。
データ線駆動回路１４０は、表示領域の各データ線１１４と接続されており、選択された走査線１１２に接続されている画素１１０の画素電極１０１ｄへ印加する電圧を示すデータをコントローラー５から取得する。データ線駆動回路１４０は、取得したデータに応じて各列のデータ線１１４にデータ信号をそれぞれ供給する。

走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）において各走査線１１２は一回づつ選択され、各画素１１０には１フレームに一回づつデータ信号が供給される。
走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。

例えば、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が＋１５Ｖである場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧が−１５Ｖである場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。なお、画素電極１０１ｄの電圧は、上述した電圧に限定されるものではなく、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラス（正極）の電圧またはマイナス（負極）の電圧であれば、上述した＋１５Ｖや−１５Ｖ以外の電圧であってもよい。

本実施形態においては、各画素１１０の表示状態を変化させる際には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給することにより表示状態を変化させる。例えば、画素１１０の表示状態を白（Ｗ）から黒（Ｂ）へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素１１０に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。なお、１フレームだけ電気泳動粒子に電位差を与えても黒又は白にならないことを利用し、本実施形態においては、画素電極１０１ｄに＋１５Ｖ又は−１５Ｖの電圧を印加する回数を制御することにより、ダークグレー（ＤＧ）とライトグレー（ＬＧ）の表示を行う。

また本実施形態においては、１フレーム内である画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が高くなる正極とし、同じフレーム内で他の画素１１０の画素電極１０１ｄを共通電極層１０３ｂに対して電位が低くなる負極とすることができる。つまり、１フレーム内で共通電極層１０３ｂに対して正極と負極の両方の極を選択できる駆動（以下、両極駆動という）となっている。より詳しくは、１フレーム内において、階調を高階調側に変更する画素１１０の画素電極１０１ｄは負極とし、階調を低階調側に変更する画素１１０の画素電極１０１ｄは正極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側に変更する画素１１０の画素電極１０１ｄは正極とし、階調を低階調側に変更する画素１１０の画素電極１０１ｄは負極とすればよい。

次にコントローラー５の構成について説明する。図４は、本実施形態のコントローラー５の構成を示したブロック図である。コントローラー５は、ＲＡＭ５０１、階調制御部５０２、ＬＵＴ５０３を有する。
ＲＡＭ５０１には、後述する各フェーズにおいて、何番目のフレームを制御しているかを管理するフレーム番号を記憶する記憶領域が設けられている。
また、ＲＡＭ５０１には、制御部２により供給された画像データを記憶する第１記憶領域と、表示した画像の画像データを記憶する第２記憶領域とが設けられている。各記憶領域は、ｍ行×ｎ列で配列された画素１１０毎に記憶領域（バッファー）を有している。画像データは、各画素１１０の階調を表す画素データを含んでおり、一の画素１１０の階調を表す画素データは、ＲＡＭ５０１において当該画素１１０に対応した一の記憶領域に記憶される。なお、第１記憶領域に記憶された画像データに対応した画像の表示が終了すると、第２記憶領域に記憶されていた画像データが第１記憶領域に記憶されていた画像データで上書きされる。

図５は、表示領域１００の画素１１０の一部と、これらの画素１１０に対応する各記憶領域を示した図である。図５の（ａ）は、画素１１０の配列を示した図である。画素Ｐ（ｉ，ｊ）は、ｉ行ｊ列目にある一つの画素１１０を表している。添字のｉは、行列に配置された画素１１０の行番号を表し、添字のｊは、列番号を表している。図５の（ｂ）は、第１記憶領域において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図であり、図５の（ｃ）は、第２記憶領域において、図５の（ａ）に示した画素１１０の各々に対応したバッファーを示した図である。
例えば、第１記憶領域のバッファーＡ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＡ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）に表示させる階調を示す画素データが書き込まれる。なお、画素１１０を黒にする場合には値が「０」である画素データが書き込まれ、画素１１０を白にする場合には値が「３」である画素データが書き込まれる。また、画素１１０をダークグレーにする場合には値が「１」である画素データが書き込まれ、画素１１０をライトグレーにする場合には値が「２」である画素データが書き込まれる。また、第２記憶領域のバッファーＢ（ｉ，ｊ）は、画素Ｐ（ｉ，ｊ）に対応した記憶領域である。バッファーＢ（ｉ，ｊ）には、画素Ｐ（ｉ，ｊ）が表示した階調を示す画素データが書き込まれる。
なお、ＲＡＭ５０１は、コントローラー５に内蔵される構成に限定されるものではなく、外付けされる構成であってもよい。

ＬＵＴ５０３は、表示する画像を書き換えるときに、フレーム期間において画素電極１０１ｄに印加する電圧を記憶したルックアップテーブル（Look Up Table）である。階調制御部５０２がＬＵＴ５０３に対し、書き換えにより新たに表示する新階調（第１記憶領域に記憶された画素データ）や、書き換える前に表示していた旧階調（第２記憶領域に記憶された画素データ）、フレーム番号などを入力すると、入力されたフレーム番号のフレームにおいて画素電極１０１ｄに印加する電圧が階調制御部５０２へ出力される。

階調制御部５０２は、画素１１０の階調を制御するブロックである。階調制御部５０２は、走査線駆動回路１３０とデータ線駆動回路１４０を制御し、＋１５Ｖの電圧又は−１５Ｖの電圧をフレーム期間において画素電極１０１ｄへ印加することにより、画素１１０の階調を制御する。具体的には、本実施形態においては、階調制御部５０２は、画像を書き換える書き換え期間において、調整フェーズ、消去フェーズ、階調制御フェーズを用いて画像を書き換える。

調整フェーズは、画像の書き換えに際し、全ての画素１１０の階調を揃えるフェーズである。本実施形態においては、調整フェーズにより、全ての画素１１０の階調が白に揃えられる。なお、本実施形態においては、調整フェーズのフレーム数は１３フレームとなっている。つまり、画像を書き換えるときの最初のフレームの番号を１とした場合、１〜１３番目までのフレームが調整フェーズとなる。

消去フェーズは、調整フェーズの後、表示領域１００に残った残像を消去するフェーズである。消去フェーズにおいては、調整フェーズで白にされた全ての画素１１０の階調を、黒にした後、再度白にする。なお、本実施形態においては、消去フェーズのフレーム数は２６フレームとなっている。画像を書き換えるときの最初のフレームの番号を１とした場合、１４〜３９番目までのフレームが消去フェーズとなる。

階調制御フェーズは、消去フェーズの後、画素１１０の階調を制御するフェーズである。階調制御フェーズにおいては、第１記憶領域に記憶された画素データに応じて画素１１０の階調が制御される。なお、本実施形態においては、階調制御フェーズのフレーム数は２６フレームとなっている。画像を書き換えるときの最初のフレームの番号を１とした場合、４０〜６５番目までのフレームが階調制御フェーズとなる。

（第１実施形態の動作例）
次に第１実施形態において画素の階調を書き換えるときの動作例について説明する。なお、以下の説明においては、画素Ｐ（１，１）の画素を画素Ａ、画素Ｐ（１，２）の画素を画素Ｂ、画素Ｐ（１，３）の画素を画素Ｃ、画素Ｐ（１，４）の画素を画素Ｄとし、書き換え前において、階調が黒の画素Ａ、ダークグレーの画素Ｂ、ライトグレーの画素Ｃ、白の画素Ｄについて、画素Ａの階調を白、画素Ｂの階調をライトグレー、画素Ｃの階調をダークグレー、画素Ｄの階調を黒に書き換えるときの動作について説明する。

図６は、ＬＵＴ５０３が記憶しているテーブルの一例を示した図、図７は、各フェーズにおける画素Ａ〜画素Ｄの階調の遷移を示した図である。図６においては、「＋」は、画素電極１０１ｄに＋１５Ｖの電圧を印加することを示し、「−」は画素電極１０１ｄに−１５Ｖの電圧を印加することを示している。なお、「０」は、画素電極１０１ｄに電圧Ｖｃｏｍを印加し、画素電極１０１ｄと共通電極層１０３ｂとの電位差を０Ｖにすることを示している。また、図７においては、横軸をフレーム番号とし、縦軸を画素の明度（階調）としている。図７（ａ）は、画素Ａの階調の遷移を示した図であり、図７（ｂ）は、画素Ｂの階調の遷移を示した図である。また、図８（ａ）は、画素Ｃの階調の遷移を示した図であり、図８（ｂ）は、画素Ｄの階調の遷移を示した図である。
本実施形態においては、図７（ａ）でフレーム番号が０のときの階調を黒（一方の基準階調）、フレーム番号が２のときの階調をダークグレー、フレーム番号が４のときの階調をライトグレー、フレーム番号が１２のときの階調を白（他方の基準階調）としている。

制御部２は、表示領域１００の画像を書き換える場合、画像データをコントローラー５へ出力する。コントローラー５は、制御部２が出力した画像データを取得すると、取得した画像データをＲＡＭ５０１の第１記憶領域に書き込む。なお、第２記憶領域には、画像データを取得する前に表示していた画像の画像データが書き込まれている。階調制御部５０２は、第１記憶領域に新たな画像データが書き込まれると、調整フェーズを開始する。

階調制御部５０２は、調整フェーズにおいては、まず複数フレームに渡って画素１１０の階調を制御するにあたり、何番目のフレームを制御しているかを管理するフレーム番号を初期化して１にする。階調制御部５０２は、フレーム番号を初期化した後、第２記憶領域の画素データを取得する。

階調制御部５０２は、画素Ａの画素データ（０）を第２記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、画素データとフレーム番号を取得すると、取得した番号のフレームにおいて画素Ａの画素電極１０１ｄに印加する電圧を出力する。ここで、ＬＵＴ５０３は、取得したフレーム番号が１であり、画素データの値が０（黒）であると、図６（ａ）のテーブルを参照し、階調が黒の行でフレーム番号が１の列にある「−」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ａの画素電極１０１ｄに印加する電圧として「−」を取得すると、画素Ａの画素電極１０１ｄへ印加する電圧を−１５Ｖとするよう指示する信号をデータ線駆動回路１４０へ出力する。
データ線駆動回路１４０が、１フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、−１５Ｖの電圧が画素Ａの画素電極１０１ｄに印加され、図７（ａ）に示したように、１フレーム目においては、画素Ａの階調が白に近づく。

また、階調制御部５０２は、画素Ｂの画素データ（１）を第２記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ここで、ＬＵＴ５０３は、取得したフレーム番号が１であり、画素データの値が１（ダークグレー）であるため、図６（ａ）のテーブルを参照し、階調がダークグレーの行でフレーム番号が１の列にある「０」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｂの画素電極１０１ｄに印加する電圧として「０」を取得すると、画素Ｂの画素電極１０１ｄへ印加する電圧を電圧Ｖｃｏｍとするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、１フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、電圧Ｖｃｏｍが画素Ｂの画素電極１０１ｄに印加され、図７（ｂ）に示したように、１フレーム目においては、画素Ｂの階調は、書き換え前から変化しないこととなる。

また、階調制御部５０２は、画素Ｃの画素データ（２）を第２記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ここで、ＬＵＴ５０３は、取得したフレーム番号が１であり、画素データの値が２（ライトグレー）であるため、図６（ａ）のテーブルを参照し、階調がライトグレーの行でフレーム番号が１の列にある「０」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｃの画素電極１０１ｄに印加する電圧として「０」を取得すると、画素Ｃの画素電極１０１ｄへ印加する電圧を電圧Ｖｃｏｍとするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、１フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、電圧Ｖｃｏｍが画素Ｃの画素電極１０１ｄに印加され、図８（ａ）に示したように、１フレーム目においては、画素Ｃの階調は、書き換え前から変化しないこととなる。

また、階調制御部５０２は、画素Ｄの画素データ（３）を第２記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ここで、ＬＵＴ５０３は、取得したフレーム番号が１であり、画素データの値が３（白）であるため、図６（ａ）のテーブルを参照し、階調が白の行でフレーム番号が１の列にある「０」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｄの画素電極１０１ｄに印加する電圧として「０」を取得すると、画素Ｄの画素電極１０１ｄへ印加する電圧を電圧Ｖｃｏｍとするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、１フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、電圧Ｖｃｏｍが画素Ｄの画素電極１０１ｄに印加され、図８（ｂ）に示したように、１フレーム目においては、画素Ｄの階調は、書き換え前から変化しないこととなる。

階調制御部５０２は、階調制御フェーズが終了するまでは、一フレーム期間が終了する毎に、フレーム番号に１を加算し、次のフレームで画素電極１０１ｄへ印加する電圧をＬＵＴ５０３から取得し、画素１１０の階調を制御する。画素Ａは、書き換え前の階調が黒であるため、図６（ａ）によると、２フレーム目から１２フレーム目まで画素電極１０１ｄに−１５Ｖの電圧が印加されることとなる。このため、図７（ａ）に示したように、調整フェーズにおいては、画素Ａの階調が白に近づき、１２フレーム目で白となる。
また、画素Ｂは、書き換え前の階調がダークグレーであるため、図６（ａ）によると、２フレーム目まで電圧Ｖｃｏｍを画素電極１０１ｄに印加した後、３フレーム目から１２フレーム目まで−１５Ｖの電圧が印加されることとなる。これにより、図７（ｂ）に示したように、調整フェーズにおいては、画素Ｂの階調が白に近づき、１２フレーム目で白となる。
また、画素Ｃは、書き換え前の階調がライトグレーであるため、図６（ａ）を見ると、２フレーム目から４フレーム目まで電圧Ｖｃｏｍを画素電極１０１ｄに印加した後、５フレーム目から１２フレーム目までは−１５Ｖの電圧を印加することとなる。このため、図８（ａ）に示したように、画素Ｃの階調が白に近づき、１２フレーム目で白となる。
また、画素Ｄは、書き換え前の階調が白であるため、図６（ａ）によると、１フレーム目から１２フレーム目まで電圧Ｖｃｏｍが画素電極１０１ｄに印加されることとなる。つまり、画像の書き換え前において画素１１０の階調が白であった場合、調整フェーズにおいては、画素１１０の階調は変化しないこととなる。
なお、調整フェーズの最後のフレームである１３フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。
このように、調整フェーズにおいては、画素電極１０１ｄに−１５Ｖの電圧を印加し始めるフレームを画素によって異ならせることで、各画素が白表示に到達するタイミングを揃えることができる。本実施形態では、１２フレーム目で、元から白表示であった画素を除くすべての画素が白表示に到達している。このようにすることで、１２フレーム目において電気泳動粒子の挙動を画素間で揃えることができる。これにより、以降のフェーズにおける電気泳動粒子の挙動を画素間で揃えることができ、表示輝度のばらつきを防止することができる。

階調制御部５０２は、調整フェーズが終了すると、次に消去フェーズを開始する。消去フェーズにおいては、１４フレーム目から２５フレーム目までは、全画素１１０の画素電極１０１ｄへ＋１５Ｖの電圧が印加される。このため、図７、８に示したように、画素Ａ〜画素Ｄは、１４フレーム目から階調が黒に近づき、２５フレーム目で階調が黒になる。なお、２６フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。また、消去フェーズにおいては、２７フレーム目から３８フレーム目までは、全画素１１０の画素電極１０１ｄへ−１５Ｖの電圧が印加される。このため、図７、８に示したように、画素Ａ〜画素Ｄは、２７フレーム目から階調が白に近づき、３８フレーム目で階調が白になる。なお、３９フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。
このように、消去フレーズにおいて全ての画素１１０の階調を白→黒→白と遷移させることにより、白と黒の電気泳動粒子が撹拌され、書き換え前の画像の残像が消去される。

階調制御部５０２は、消去フェーズが終了すると階調制御フェーズを開始する。まず、階調制御部５０２は、第１記憶領域の画素データを取得する。階調制御部５０２は、画素Ａの画素データ（３）を第１記憶領域から取得すると、取得した画素データと、階調制御フェーズの開始時のフレーム番号（ここでは４０）をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、画素データとフレーム番号を取得すると、取得した番号のフレームにおいて画素電極１０１ｄに印加する電圧を出力する。
ＬＵＴ５０３は、取得したフレーム番号が４０であり、画素データの値が３（白）である場合、図６（ｂ）のテーブルを参照し、階調が白の行でフレーム番号が４０の列にある「０」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ａの画素電極１０１ｄに印加する電圧として「０」を取得すると、画素Ａの画素電極１０１ｄへ印加する電圧を電圧Ｖｃｏｍとするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、４０フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、電圧Ｖｃｏｍが画素Ａの画素電極１０１ｄに印加され、図７（ａ）に示したように、４０フレーム目においては、画素Ａの階調が変化しない。

また、階調制御部５０２は、画素Ｂの画素データ（２）を第１記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、取得したフレーム番号が４０であり、画素データの値が２（ライトグレー）である場合、図６（ｂ）のテーブルを参照し、階調がライトグレーの行でフレーム番号が４０の列にある「＋」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｂの画素電極１０１ｄに印加する電圧として「＋」を取得すると、画素Ｂの画素電極１０１ｄへ印加する電圧を＋１５とするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、４０フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、＋１５Ｖの電圧が画素Ｂの画素電極１０１ｄに印加され、図７（ｂ）に示したように、４０フレーム目においては、画素Ｂの階調は、白から黒へ近づくこととなる。

また、階調制御部５０２は、画素Ｃの画素データ（１）を第１記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、取得したフレーム番号が４０であり、画素データの値が１（ダークグレー）である場合、図６（ｂ）のテーブルを参照し、階調がダークグレーの行でフレーム番号が４０の列にある「＋」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｃの画素電極１０１ｄに印加する電圧として「＋」を取得すると、画素Ｃの画素電極１０１ｄへ印加する電圧を＋１５とするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、４０フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、＋１５Ｖの電圧が画素Ｃの画素電極１０１ｄに印加され、図８（ａ）に示したように、４０フレーム目においては、画素Ｃの階調は、白から黒へ近づくこととなる。

また、階調制御部５０２は、画素Ｄの画素データ（０）を第１記憶領域から取得すると、取得した画素データと、フレーム番号をＬＵＴ５０３へ出力する。ＬＵＴ５０３は、取得したフレーム番号が４０であり、画素データの値が０（黒）である場合、図６（ｂ）のテーブルを参照し、階調が黒の行でフレーム番号が４０の列にある「＋」を階調制御部５０２へ出力する。階調制御部５０２は、画素Ｄの画素電極１０１ｄに印加する電圧として「＋」を取得すると、画素Ｄの画素電極１０１ｄへ印加する電圧を＋１５とするよう指示する信号をデータ線駆動回路１４０へ出力する。データ線駆動回路１４０が、４０フレーム目において、この信号に基いてデータ線１１４にデータ信号を出力すると、＋１５Ｖの電圧が画素Ｄの画素電極１０１ｄに印加され、図８（ｂ）に示したように、４０フレーム目においては、画素Ｄの階調は、白から黒へ近づくこととなる。

以下、階調制御部５０２は、一フレーム期間が終了する毎に、フレーム番号に１を加算し、次のフレームで画素電極１０１ｄへ印加する電圧をＬＵＴ５０３から取得し、画素１１０の階調を制御する。
書き換え後に白にする画素Ａは、図６（ｂ）によると、４１フレーム目から５１フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。これにより、図７（ａ）に示したように、４１フレーム目から５１フレーム目までは、画素Ａの階調は変化せず白のままとなる。
また、書き換え後に白以外の階調となる画素Ｂ〜画素Ｄは、図６（ｂ）によると、４１フレーム目から５１フレーム目までは、画素電極１０１ｄに＋１５Ｖの電圧が印加されることとなる。これにより、図７（ｂ）、図８（ａ）、図８（ｂ）に示したように、画素Ｂ〜画素Ｄの階調は５１フレーム目で黒となる。なお、５２フレーム目においては、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。

次に５３フレーム目以降については、画素Ａと画素Ｄは、図６（ｂ）によると、５３フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。これにより、図７（ａ）に示したように、５３フレーム目から６４フレーム目までは、画素Ａの階調は３７フレーム目から変化せず白のままとなり、図８（ｂ）に示したように、画素Ｄの階調は５３フレーム目から変化せず黒のままとなる。

また、書き換え後にライトグレーにする画素Ｂは、図６（ｂ）によると、５３フレーム目から５６フレーム目までは−１５Ｖの電圧を画素電極１０１ｄへ印加し、５７フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。これにより、図７（ｂ）に示したように、５３フレーム目で階調が白に近づき、５６フレーム目で階調がライトグレーになったあと、５７フレーム目からは階調が変化せずライトグレーのままとなる。
また、書き換え後にダークグレーにする画素Ｃは、図６（ｂ）によると、５３フレーム目と５４フレーム目で−１５Ｖの電圧を画素電極１０１ｄへ印加し、５５フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。このため、図８（ａ）に示したように、５４フレーム目で階調がダークグレーとなったあと、５５フレーム目からは階調が変化せずダークグレーのままとなる。
なお、６５フレーム目においては、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。

以上説明したように、本実施形態においては、調整フェーズにより全ての画素１１０の階調を揃えるため、階調制御フェーズにおいては、全ての画素１１０について、階調の制御を開始するフレームを同じにすることができる。
また、本実施形態においては、全画素１１０の階調が揃えられた後、全ての画素１１０の画素電極１０１ｄに電圧Ｖｃｏｍが印加される。この制御により、階調制御フェーズを開始するときには、電気泳動粒子が止まっているため、全ての画素１１０で電気泳動粒子の動きやすさが同じ状態から階調の制御を行うこととなり、同じ階調を表示する画素１１０同士においては階調に差が生じにくくなる。
また、本実施形態においては、ライトグレーとダークグレーを表示する際には、いずれも黒の状態から−１５Ｖの電圧を画素電極１０１ｄに印加し、電圧の印加回数を異ならせることにより階調を制御するため、ライトグレーとダークグレーの階調差にバラつきが生じにくくなる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。本発明の第２実施形態は、第１実施形態と比較すると、ＬＵＴ５０３の構成と、消去フェーズが第１実施形態と異なる。以下、第１実施形態と同じ構成については説明を省略し、相違点について説明する。

図９（ａ）と図９（ｂ）は、本実施形態に係るＬＵＴ５０３が記憶しているテーブルを示した図である。図９（ａ）は、第２実施形態の調整フェーズで画素電極１０１ｄに印加する電圧を格納したテーブルであり、図９（ｂ）は、第２実施形態の階調制御フェーズで画素電極１０１ｄに印加する電圧を格納したテーブルである。
図９（ａ）に示したように、本実施形態においては、調整フェーズにおいて画素電極１０１ｄに印加する電圧の極性が第１実施形態と異なり、＋１５Ｖの電圧又は電圧Ｖｃｏｍを印加する構成となっている。また、図９（ｂ）に示したように、本実施形態においては、階調制御フェーズにおいて画素電極１０１ｄに印加する電圧の順番が異なり、階調制御フェーズの前半で−１５Ｖの電圧を画素電極１０１ｄに印加し、後半では＋１５Ｖの電圧又は電圧Ｖｃｏｍを印加する構成となっている。

次に第２実施形態において画素の階調を書き換えるときの動作例について説明する。なお、以下の説明においては、画素Ｐ（１，１）の画素を画素Ａ、画素Ｐ（１，２）の画素を画素Ｂ、画素Ｐ（１，３）の画素を画素Ｃ、画素Ｐ（１，４）の画素を画素Ｄとし、書き換え前において、階調が黒の画素Ａ、ダークグレーの画素Ｂ、ライトグレーの画素Ｃ、白の画素Ｄについて、画素Ａの階調を白、画素Ｂの階調をライトグレー、画素Ｃの階調をダークグレー、画素Ｄの階調を黒に書き換えるときの動作について説明する。
なお、本実施形態においては、白を一方の基準階調、黒を他方の基準階調としている。

階調制御部５０２は、制御部２が出力した画像データを取得すると、取得した画像データを第１記憶領域に書き込み、調整フェーズを開始する。調整フェーズにおいては、ＬＵＴ５０３は、図９（ａ）のテーブルを用いる。
画素Ａの場合、書き換え前の階調が黒であるため、図９（ａ）によると、１フレーム目から１２フレーム目までは画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。つまり、第２実施形態においては、画像の書き換え前において画素１１０の階調が黒であった場合、調整フェーズにおいては、画素１１０の階調は変化しないこととなる。

次に画素Ｂの場合、書き換え前の階調がダークグレーであるため、図９（ａ）によると、１フレーム目から４フレーム目では画素電極１０１ｄに電圧Ｖｃｏｍが印加され、５フレーム目から１２フレーム目までは画素電極１０１ｄに＋１５Ｖが印加されることとなる。これにより、図１０（ｂ）に示したように、画素Ｂの階調は、５フレーム目から黒に近づき、１２フレーム目で黒となる。

また画素Ｃの場合、書き換え前の階調がライトグレーであるため、図９（ａ）によると、１フレーム目及び２フレーム目では画素電極１０１ｄに電圧Ｖｃｏｍが印加され、３フレーム目から１２フレーム目までは画素電極１０１ｄに＋１５Ｖが印加されることとなる。これにより、図１１（ａ）に示したように、画素Ｃの階調は、３フレーム目から黒に近づき、１２フレーム目で黒となる。

また画素Ｄの場合、書き換え前の階調が白であるため、図９（ａ）によると、１フレーム目から１２フレーム目まで画素電極１０１ｄに＋１５Ｖが印加されることとなる。これにより、図１１（ｂ）に示したように、画素Ｄの階調は、１フレーム目から黒に近づき、１２フレーム目で黒となる。
なお、調整フェーズの最後のフレームである１３フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。
本実施形態においては、調整フェーズにおいては、画素電極１０１ｄに＋１５Ｖの電圧を印加し始めるフレームを画素によって異ならせることで、各画素が黒表示に到達するタイミングを揃えることができる。本実施形態では、１２フレーム目で、元から黒表示であった画素を除くすべての画素が黒表示に到達している。このようにすることで、１２フレーム目において電気泳動粒子の挙動を画素間で揃えることができる。これにより、以降のフェーズにおける電気泳動粒子の挙動を画素間で揃えることができ、表示輝度のばらつきを防止することができる。

階調制御部５０２は、調整フェーズが終了すると、次に消去フェーズを開始する。消去フェーズにおいては、１４０フレーム目から２５フレーム目までは、全画素１１０の画素電極１０１ｄへ−１５Ｖの電圧が印加される。このため、図１０、１１に示したように、画素Ａ〜画素Ｄは、１４フレーム目から階調が白に近づき、２５フレーム目で階調が白になる。なお、２６フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。また、消去フェーズにおいては、２７フレーム目から３８フレーム目までは、全画素１１０の画素電極１０１ｄへ＋１５Ｖの電圧が印加される。このため、図１０、１１に示したように、画素Ａ〜画素Ｄは、２７フレーム目から階調が黒に近づき、３８フレーム目で階調が黒になる。なお、３９フレーム目では、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。
このように、消去フレーズにおいて全ての画素１１０の階調を黒→白→黒と遷移させることにより、白と黒の電気泳動粒子が撹拌され、書き換え前の画像の残像が消去される。

階調制御部５０２は、消去フェーズが終了すると階調制御フェーズを開始する。図９（ｂ）によると、まず、４０フレーム目から５１フレーム目まで、全ての画素１１０の画素電極１０１ｄに、−１５Ｖの電圧が印加されることとなる。これにより、全ての画素１１０は、階調制御フェーズにおいて一旦、白となる。また、図９（ｂ）によると、５２フレーム目においては、全ての画素１１０の画素電極１０１ｄに、電圧Ｖｃｏｍが印加されることとなる。
次に５３フレーム目以降については、画素Ａは、図９（ｂ）によると、５３フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。これにより、図１０（ａ）に示したように、５３フレーム目から６４フレーム目までは、画素Ａの階調は５３フレーム目から変化せず白のままとなる。

また、書き換え後にライトグレーにする画素Ｂは、図９（ｂ）によると、５３フレーム目及び５４フレーム目で＋１５Ｖの電圧を画素電極１０１ｄへ印加し、５５フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。これにより、図１０（ｂ）に示したように、５４フレーム目で階調がライトグレーになったあと、５５フレーム目からは階調が変化せずライトグレーのままとなる。
また、書き換え後にダークグレーにする画素Ｃは、図９（ｂ）によると、５３フレーム目から５６フレーム目まで＋１５Ｖの電圧を画素電極１０１ｄへ印加し、５７フレーム目から６４フレーム目まで画素電極１０１ｄに電圧Ｖｃｏｍが印加されることとなる。このため、図１１（ａ）に示したように、５６フレーム目で階調がダークグレーとなったあと、５７フレーム目からは階調が変化せずダークグレーのままとなる。
また、書き換え後に黒にする画素Ｄは、図９（ｂ）によると、５３フレームから６４フレーム目まで画素電極１０１ｄに＋１５Ｖの電圧が印加されることとなる。このため、図１１（ｂ）に示したように、６４フレーム目で階調が黒となる。
なお、６５フレーム目においては、全ての画素１１０においては、画素電極１０１ｄの電圧が電圧Ｖｃｏｍにされる。

以上説明したように、本実施形態においても、調整フェーズにより全ての画素１１０の階調を揃えるため、階調制御フェーズにおいては、全ての画素１１０について、階調の制御を開始するフレームを同じにすることができる。
また、本実施形態においても、全画素１１０の階調が揃えられた後、全ての画素１１０の画素電極１０１ｄに電圧Ｖｃｏｍが印加される。この制御により、階調制御フェーズを開始するときには、電気泳動粒子が止まっているため、全ての画素１１０で電気泳動粒子の動きやすさが同じ状態から階調の制御を行うこととなり、同じ階調を表示する画素１１０同士においては階調に差が生じにくくなる。
また、本実施形態においては、ライトグレーとダークグレーを表示する際には、いずれも白の状態から＋１５Ｖの電圧を画素電極１０１ｄに印加し、電圧の印加回数を異ならせることにより階調を制御するため、ライトグレーとダークグレーの階調差にバラつきが生じにくくなる。

［電子機器］
次に、上述した実施形態に係る表示装置１０００を適用した電子機器の例について説明する。図１２は、上述した実施形態に係る表示装置１０００を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー２０００は、板状のフレーム２００１と、ボタン９Ａ〜９Ｆと、上述した実施形態に係る電気光学装置１と制御部２を備えている。電子ブックリーダー２０００においては表示領域１００が露出している。電子ブックリーダー２０００においては、電子書籍の内容が表示領域１００に表示され、ボタン９Ａ〜９Ｆを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置１が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した実施形態においては、表示領域１００の全ての画素１１０に対して調整フェーズ、消去フェーズ及び階調制御フェーズを実行し、表示する画像を書き換えているが、この構成に限定されるものではない。例えば、画像を書き換える際に書き換え前と書き換え後とで階調の変化が生じる領域を特定し、特定した領域については、上記の三つのフェーズを実行し、他の領域にある画素１１０については、画素電極１０１ｄに電圧Ｖｃｏｍを印加するようにしてもよい。

本発明においては、各フェーズにおけるフレーム数は、上述した数に限定されるものはなく、他の数であってもよい。また、上述した実施形態においては、階調を白から黒にするときに画素電極１０１ｄに＋１５Ｖの電圧を１２回印加しているが、１１回以下又は１３回以上であってもよい。また、上述した実施形態においては、階調を黒から白にするときに画素電極１０１ｄに−１５Ｖの電圧を１２回印加しているが、１１回以下又は１３回以上であってもよい。また、中間調を表示する際に印加する−１５Ｖ又は＋１５Ｖの電圧の印加回数についても、上述した実施形態の数に限定されるものではなく、他の印加回数であってもよい。
また、上述した実施形態においては、温度センサーで表示領域１００の温度を測定し、測定した温度に応じて、各フェーズにおけるフレーム数、＋１５Ｖや−１５Ｖの電圧の印加回数を変更するようにしてもよい。

上述した実施形態においては、アクティブマトリックス型の電気光学装置を例に説明したが、これに限定する趣旨ではない。電気光学装置は、第１電極としてセグメント電極を有するセグメント型の構成であってもよい。この場合、セグメント電極に電圧を印加する時間に応じて電気泳動粒子の移動距離、すなわち階調変化の大きさが決まる。このため、上記実施形態の説明において、画素電極１０１ｄに電圧を印加するフレーム数を、セグメント電極へ電圧を印加する時間と読み替えればセグメント型の電気光学装置の実施形態とすることができる。セグメント型の電気光学装置では、階調制御部は、調整フェーズにおいては、画素の階調を他方の階調の方向へ変化させる電圧を、変化前の画素の階調と他方の基準階調との階調差に応じた印加時間だけセグメント電極へ印加し、当該階調差が大きい画素ほど、電圧の印加時間を長くし、かつ電圧の印加が開始されるタイミングを早くする。

上述した実施形態においては、電気光学装置として電気泳動層１０２を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電気光学材料として電子粉流体を用いた電気光学装置であってもよい。

上述した実施形態においては、電気光学装置１は、黒、ダークグレー、ライトグレー、白の４階調を表示する構成となっているが、表示する階調は４階調に限定されるものではない。例えば、ダークグレー又はライトグレーのいずれか一方を表示しない構成、即ち、３階調を表示する構成としてもよい。また、中間調としてダークグレーやライトグレー以外の階調も表示し、５階調以上の階調を表示するようにしてもよい。

上述した実施形態においては、各フェーズの最後のフレームで画素電極１０１ｄに電圧Ｖｃｏｍを印加する構成となっているが、この構成に限定されるものではない。例えば、３つのフェーズの少なくとも１つのフェーズの最後のフレームで画素電極１０１ｄに電圧Ｖｃｏｍを印加する構成であってもよい。

１…電気光学装置、２…制御部、５…コントローラー、１０…表示部、１００…表示領域、１０１…第１基板、１０１ａ…基板、１０１ｂ…接着層、１０１ｃ…回路層、１０１ｄ…画素電極、１０２…電気泳動層、１０２ａ…マイクロカプセル、１０２ｂ…バインダー、１０３…第２基板、１０３ａ…フィルム、１０３ｂ…共通電極層、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、１３０…走査線駆動回路、１４０…データ線駆動回路、５０１…ＲＡＭ、５０２…階調制御部、５０３…ＬＵＴ、１０００…表示装置、２０００…電子ブックリーダー、２００１…フレーム

Claims (10)

1. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置の制御装置であって、
   調整フェーズと階調制御フェーズとを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、
   前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ複数フレームで変化させるフェーズであり、
   前記階調制御フェーズは、前記調整フェーズより後のフェーズであって、前記画素の階調を画像データに応じた階調に複数フレームで変化させるフェーズであり、
   前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加回数で、前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加回数を多くし、かつ前記電圧の印加が開始されるフレームを早くし、前記調整フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加をそれぞれ所定のフレームで終了させ、当該階調制御フェーズにおいては、画像データに応じて前記画素の階調を変化させる電圧を前記第１電極へ印加し、当該階調制御フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加を開始するフレームを同じにする、
   制御装置。
2. 前記階調制御部は、当該調整フェーズにおいては、前記調整フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加を終了するフレームを同じにする、
   ことを特徴とする請求項１に記載の制御装置。
3. 前記階調制御部は、前記調整フェーズ及び前記階調制御フェーズにおいては、前記電圧を前記印加回数連続して前記第１電極に印加すること
   を特徴とする請求項１または２に記載の制御装置。
4. 前記画像書き換え期間は、前記調整フェーズと前記階調制御フェーズの間に設けられ、前記複数の画素を少なくとも一回は前記一方の基準階調へ変化させ、前記画素を少なくとも一回は前記他方の基準階調へ変化させる消去フェーズ
   を有することを特徴とする請求項１乃至請求項３のいずれか一項に記載の制御装置。
5. 前記電気光学材料は、電気泳動粒子であり、
   前記調整フェーズ、前記消去フェーズ及び前記階調制御フェーズの少なくとも１つのフェーズにおいては、前記階調制御部は、当該フェーズの終了時に前記電気泳動粒子の移動を止める電圧を前記第１電極に印加すること
   を特徴とする請求項４に記載の制御装置。
6. 前記階調制御部は、前記画素が前記一方の基準階調へ変化するまでは、前記第１電極へ印加する電圧の極性を一方の極性とし、前記画素が前記他方の基準階調へ変化するまでは、前記第１電極へ印加する電圧の極性を他方の極性とすること
   を特徴とする請求項１乃至請求項５のいずれか一項に記載の制御装置。
7. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置の制御装置であって、
   調整フェーズと階調制御フェーズとを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、
   前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ所定の期間で変化させるフェーズであり、
   前記階調制御フェーズは、前記調整フェーズより後のフェーズであって、前記画素の階調を画像データに応じた階調に所定の期間で変化させるフェーズであり、
   前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加時間だけ前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加時間を長くし、かつ前記電圧の印加が開始されるタイミングを早くし、前記調整フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加をそれぞれ所定のタイミングで終了させ、当該階調制御フェーズにおいては、画像データに応じて前記画素の階調を変化させる電圧を前記第１電極へ印加し、当該階調制御フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加を開始するタイミングを同じにする、
   制御装置。
8. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置であって、
   調整フェーズと階調制御フェーズとを有する画像書き換え期間において前記画素により表示される画像を書き換える階調制御部を有し、
   前記調整フェーズは、前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ複数フレームで変化させるフェーズであり、
   前記階調制御フェーズは、前記調整フェーズより後のフェーズであって、前記画素の階調を画像データに応じた階調に複数フレームで変化させるフェーズであり、
   前記階調制御部は、当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加回数で、前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加回数を多くし、かつ前記電圧の印加が開始されるフレームを早くし、前記調整フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加をそれぞれ所定のフレームで終了させ、当該階調制御フェーズにおいては、画像データに応じて前記画素の階調を変化させる電圧を前記第１電極へ印加し、当該階調制御フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加を開始するフレームを同じにする、
   電気光学装置。
9. 請求項８に記載の電気光学装置を有する電子機器。
10. 複数の画素ごとに設けられた第１電極と、前記第１電極に対向して配置された第２電極と、前記第１電極と前記第２電極との間に配置された記憶性を有する電気光学材料と、を備える電気光学装置の制御方法であって、
    前記画素の階調を中間調又は予め定められた一方の基準階調から、予め定められた他方の基準階調へ複数フレームで変化させる調整フェーズと、
    前記調整フェーズより後のフェーズであって、前記画素の階調を画像データに応じた階調に複数フレームで変化させる階調制御フェーズと、
    を有し、
    当該調整フェーズにおいては、前記画素の階調を前記他方の階調の方向へ変化させる電圧を、変化前の画素の階調と前記他方の基準階調との階調差に応じた印加回数で、前記第１電極へ印加し、当該階調差が大きい画素ほど、前記印加回数を多くし、かつ前記電圧の印加が開始されるフレームを早くし、前記調整フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加をそれぞれ所定のフレームで終了させ、当該階調制御フェーズにおいては、画像データに応じて前記画素の階調を変化させる電圧を前記第１電極へ印加し、当該階調制御フェーズの開始時の階調から階調を変化させる各画素について、階調を変化させる電圧の印加を開始するフレームを同じにする制御方法。

Images