JP6152701B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

Description

この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。

炭化珪素（ＳｉＣ）を半導体材料に用いた半導体素子は、シリコン（Ｓｉ）を半導体材料に用いた半導体素子の次世代の半導体素子として期待されている。その理由は、ＳｉＣ半導体素子がＳｉ半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であること、より高温（例えば２００℃以上）の環境下で使用可能であることなど、様々な利点があるからである。これらの利点は、ＳｉＣのバンドギャップがＳｉに対して３倍程度大きく、ＳｉＣの絶縁破壊電界強度がＳｉよりも１桁近く大きいというＳｉＣ自体の特長により得られるものである。

ＳｉＣデバイス（炭化珪素半導体装置）としては、現在までに、ショットキーバリアダイオード（ＳＢＤ）、プレーナー構造の縦型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）などが製品化されている。近年、ＳｉＣデバイスのさらなる低抵抗化を図る方法として、ＳｉＣを半導体材料に用いたＳＢＤ（以下、ＳｉＣ−ＳＢＤとする）において、従来、３５０μｍ程度の厚さとしていた半導体基板を薄化し、１５０μｍ以下の厚さにまで薄くする方法が提案されている（例えば、下記非特許文献１参照）。

アール・ラップ（Ｒ．Ｒｕｐｐ）、外４名、パフォーマンス オブ ア ６５０Ｖ ＳｉＣ ダイオード ウィズ リデュースト チップ シックネス（Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ６５０Ｖ ＳｉＣ Ｄｉｏｄｅ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｃｈｉｐ Ｔｈｉｃｋｎｅｓｓ）、マテリアルズ サイエンス フォーラム ボリュームス ７１７−７２０（２０１２）（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｕｍｅｓ ７１７−７２０（２０１２））、（スイス）、トランス テック パブリケーションズ（Ｔｒａｎｓ Ｔｅｃｈ Ｐｕｂｌｉｃａｔｉｏｎｓ）、２０１２年５月、ｐ．９２１−９２４

しかしながら、発明者が鋭意研究を重ねた結果、新たに次のことが判明した。上記非特許文献１のようにＳｉＣ基板の薄化によって低抵抗化を図る場合、ＳｉＣ基板の研削後の裏面にニッケル（Ｎｉ）膜を形成し、このＮｉ膜をシリサイド化（化学反応）することにより裏面電極となるＮｉシリサイド合金電極を形成する。このとき、裏面電極を可能な限り薄くすることによって、ＳｉＣ基板と裏面電極とのコンタクト抵抗が低減されるとともに、Ｎｉ膜のシリサイド化の副生成物であるカーボン（Ｃ）の析出量が抑えられ、裏面電極が剥離しにくくなる。

しかしながら、裏面研削によってＳｉＣ基板の裏面にダメージ層が生じた場合、ダメージ層が生じた部分の結晶性が損なわれているため、この部分でＮｉ膜のシリサイド化が過度に進行し、裏面電極の厚さが局所的に厚くなってしまう。その結果、ＳｉＣ基板と裏面電極とのコンタクト抵抗が局所的に増大したり、裏面電極が剥離しやすくなるという問題が生じる。このため、ＳｉＣ基板の裏面に裏面電極を形成する前に、ＳｉＣ基板の裏面に残るダメージ層を数十ｎｍ程度の厚さまで除去しておく必要がある。

従来、Ｓｉを半導体材料に用いた例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのＳｉデバイスでは、裏面研削後にＳｉ基板の裏面に残るダメージ層を薬液によるエッチングによって除去している。しかし、ＳｉＣは化学的に安定であるため、薬液によるエッチングではＳｉＣ基板の研削面に残るダメージ層を除去することができない。また、上記非特許文献１では、裏面研削後にウェハ裏面に残るダメージ層を除去せずに、ウェハ裏面に裏面電極を形成しているが、ウェハ面内でウェハと裏面電極とのコンタクト抵抗がばらつくことや、裏面電極が剥離しやすいことについて言及されていない。

この発明は、上述した従来技術による問題点を解消するため、素子の抵抗を低減することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、電極剥離を防止することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明者は、鋭意研究を重ねた結果、研削に用いるホイールの砥粒の粒径（直径）を徐々に小さくして複数回の研削工程を行うことによりダメージ層の厚さを薄くした後、ドライエッチングや犠牲酸化によりダメージ層の残部を除去することによって、ＳｉＣデバイスの低抵抗化を図るとともに、電極剥離を防止することができることを見出した。本発明は、このような知見に基づいてなされたものである。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の裏面を研削し、前記半導体基板の厚さを薄くする研削工程を行う。次に、前記研削工程による研削後に前記半導体基板の裏面に残るダメージ層を酸化し、前記半導体基板の前記研削工程による研削後の裏面に犠牲酸化膜を形成する酸化工程を行う。次に、前記犠牲酸化膜を除去する除去工程を行う。前記酸化工程の前に、前記ダメージ層の厚さを取得し、前記ダメージ層の厚さに基づいて、前記酸化工程における前記犠牲酸化膜の厚さを規定する。

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の裏面を研削し、前記半導体基板の厚さを薄くする研削工程を行う。次に、前記研削工程による研削後に前記半導体基板の裏面に残るダメージ層をエッチングし、前記ダメージ層の厚さを薄くするエッチング工程を行う。次に、前記エッチング工程によるエッチング後に前記半導体基板の裏面に残る前記ダメージ層を酸化し、前記半導体基板の前記エッチング工程によるエッチング後の裏面に犠牲酸化膜を形成する酸化工程を行う。次に、前記犠牲酸化膜を除去する除去工程を行う。前記エッチング工程の前に、前記ダメージ層の厚さを取得し、前記ダメージ層の厚さに基づいて、前記エッチング工程における前記半導体基板の裏面の除去量を規定する。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記研削工程は、粒径の異なる砥石を用いた前記研削を２回以上繰り返し行い、前記研削を繰り返すごとに前記砥石の粒径を小さくすることを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、さらに、次の特徴を有する。前記研削工程前に、前記半導体基板のおもて面側に、活性領域を囲む耐圧構造を形成する第１形成工程と、前記第１形成工程後に、前記半導体基板のおもて面に保護膜を形成する第２形成工程と、を行う。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記研削工程では、前記研削工程の後に前記半導体基板の裏面に残る前記ダメージ層の厚さを、前記酸化工程における前記犠牲酸化膜の厚さ以下に調整することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記研削工程では、前記研削工程の後に前記半導体基板の裏面に残る前記ダメージ層の厚さを、前記エッチング工程における前記半導体基板の裏面の除去量以下に調整することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記研削工程では、前記半導体基板の厚さを２００μｍ以下まで薄くすることを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ダメージ層は、結晶性が損なわれた層であることを特徴とする。

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、上述した炭化珪素半導体装置の製造方法を用いて製造されたことを特徴とする。

上述した発明によれば、裏面研削後に半導体基板の裏面に残るダメージ層をエッチングによって除去することにより、従来よりも薄い厚さで、かつ厚さが均一な裏面電極を形成することができる。裏面電極の厚さを薄くすることができるため、ＳｉＣ基板と裏面電極とのコンタクト抵抗を低減することができる。また、裏面電極の厚さを均一に形成することができるため、コンタクト抵抗が局所的に増大することを防止するとともに、ＳｉＣ基板と裏面電極との界面に析出するカーボンの析出量を抑制することができる。

本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、素子の抵抗を低減することができるという効果を奏する。また、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、電極剥離を防止することができるという効果を奏する。

実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の製造方法について、ＳｉＣを半導体材料に用いたショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）を作製（製造）する場合を例に説明する。図１〜５は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、図１に示すように、ｎ半導体基板（以下、ＳｉＣ基板とする）１として、例えば、直径３インチのｎ型４Ｈ−ＳｉＣ単結晶のエピタキシャル基板を用意する。ＳｉＣ基板１の初期（薄化前）の厚さは、例えば３５０μｍであってもよい。ＳｉＣ基板１のおもて面２は、例えば（０００１）面（いわゆるＳｉ面）であってもよい。

次に、ＳｉＣ基板１のおもて面２上に形成したレジスト膜や酸化膜をパターニングしてイオン注入用マスク（不図示）を形成する工程と、このイオン注入用マスクをマスクとして不純物をイオン注入１１する工程と、を繰り返し行い、ＳｉＣ基板１のおもて面２の表面層に選択的に耐圧構造４を形成する。耐圧構造４は、ＳｉＣ基板１のおもて面２側の電界を緩和し耐圧を保持する領域であり、オン状態のときに電流が流れる活性領域の外周を囲む。耐圧構造４として、例えば、アルミニウム（Ａｌ）などのｐ型不純物を注入してｐ型領域のガードリングを形成してもよいし、さらにリン（Ｐ）などのｎ型不純物を注入してｐ型領域のガードリングの内部にｎ型領域を形成しダブルガードリングとしてもよい。

次に、熱処理を行い、ＳｉＣ基板１にイオン注入１１した不純物を活性化させる。次に、図２に示すように、ＳｉＣ基板１のおもて面２上に、後述する裏面研削時にＳｉＣ基板１のおもて面２を保護する表面保護膜として例えば１．０μｍの厚さの堆積酸化膜１２を形成する。次に、図３に示すように、おもて面２を下にしてＳｉＣ基板１を例えばステージ（不図示）に載置し、ＳｉＣ基板１を裏面３側から研削していき、ＳｉＣ−ＳＢＤとして用いる製品厚さの位置まで研削する。以降、製品厚さの位置まで研削した後のＳｉＣ基板の裏面を符号３ａで示す。

具体的には、第１ホイール（不図示）を用いてＳｉＣ基板１の裏面３を第１研削することにより、ＳｉＣ基板１の厚さを例えば１５５μｍ程度まで薄くする。そして、第１ホイールよりも砥粒の細かい第２ホイールを用いてＳｉＣ基板１の裏面３を第２研削することにより、ＳｉＣ基板１の厚さをさらに５μｍ程度研削する。第１ホイールとして、例えば粒径（直径）が５μｍ〜１０μｍ程度の範囲内の砥粒の砥石からなるダイヤモンドホイールを用いてもよい。第２ホイールとして、例えば粒径が２μｍ〜４μｍ程度の範囲内の砥粒の砥石からなるダイヤモンドホイールを用いてもよい。

第２研削を行うことにより、第１研削後にＳｉＣ基板１の裏面３に生じたダメージ層の厚さを薄くすることができる。ダメージ層とは、例えば、研削により結晶性が損なわれた部分を含む層である。結晶性が損なわれたとは、例えば結晶構造が破壊されていることである。第１研削後にＳｉＣ基板１の裏面３ａに生じたダメージ層の厚さは、第２研削に用いる第２ホイールの砥粒の粒径を細かくするほど薄くすることができるが、第２ホイールの砥粒の粒径を細かくするほど第２研削の研削力が低下し、硬度の高いＳｉＣ基板１の研削が困難となる。そこで、第１ホイールの砥粒を粗めに設定し第１研削の研削力を高めてプロセス効率（スループット）を向上させるのが好ましい。

第１研削の第１ホイールとして砥粒の粒径が１０μｍ以上のホイールを用いてもよい。この場合、第１研削と第２研削との間に、第１研削の第１ホイールよりも砥粒の粒径が細かく、かつ第２研削の第２ホイールよりも砥粒の粒径が粗い第３ホイールを用いてＳｉＣ基板１の裏面３を第３研削するのが好ましい。その理由は、第１ホイールの砥粒と第２ホイールの砥粒との粒径差が大きい場合、第１研削後にＳｉＣ基板１の裏面３に生じたダメージ層を第２研削によって低減することが困難となるからである。第３研削は、複数回繰り返し行ってもよく、その場合、第３研削に用いる第３ホイールの砥粒の粒径を徐々に小さくする。

次に、図４に示すように、例えばフッ化炭素（ＣＦ₄）ガスおよび酸素（Ｏ₂）ガスを含むガス雰囲気１３の容量結合型プラズマ（ＣＣＰ）によるドライエッチングによって、ＳｉＣ基板１の第２研削後の裏面３ａ（研削面）から所定の厚さ（以下、除去量とする）だけエッチングし、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層を除去する。ＳｉＣ基板１の裏面３ａの除去量は、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを例えば断面観察により予め取得し、取得したダメージ層の厚さに基づいて決定するのがよい。

例えばダメージ層の厚さが最大で０．１５μｍであった場合、エッチングによるＳｉＣ基板１の裏面３ａの除去量は、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層をほぼ除去可能な例えば０．２μｍ程度とするのがよい。また、エッチングによるＳｉＣ基板１の裏面３ａの除去量は、例えば３０分以上の長時間のエッチングを行うことにより増やすことができるが、プロセス効率を考慮して例えば０．２μｍ以上０．５μｍ以下程度とするのが望ましい。このため、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層を上記範囲内の除去量でのエッチングによってほぼ完全に除去することができるように、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを調整するのがよい。

次に、図５に示すように、堆積酸化膜１２を除去した後、ＳｉＣ基板１のおもて面２上に、活性領域が露出されるように層間絶縁膜５を形成する。次に、ＳｉＣ基板１の裏面３ａおよびおもて面２にそれぞれＮｉ膜を例えば０．０２μｍの厚さで蒸着する。その後、熱処理により、ＳｉＣ基板１の裏面３ａおよびおもて面２の各Ｎｉ膜をそれぞれシリサイド化し、おもて面電極６および裏面電極７となるＮｉシリサイド合金電極を形成する。おもて面電極６は、アノード電極（ショットキー電極）であり、活性領域においてＳｉＣ基板１のおもて面２および耐圧構造４に接する。おもて面電極６の端部は、層間絶縁膜５上に延在させてもよい。裏面電極７は、カソード電極（オーミック電極）であり、ＳｉＣ基板１の裏面３ａ全体に接する。このようにして、実施の形態１にかかる炭化珪素半導体装置が完成する。

上述した実施の形態１にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件でＳｉＣ−ＳＢＤ（以下、実施例１とする）を作製し、断面観察により実施例１の裏面電極７の厚さを検証した。すなわち、ＳｉＣ基板１の裏面研削は、粒径が５μｍ〜１０μｍ程度の範囲内の砥粒の第１ホイールを用いた第１研削と、粒径が２μｍ〜４μｍ程度の範囲内の砥粒の第２ホイールを用いた第２研削とを行った。第２研削後にＳｉＣ基板１の裏面３ａに最大０．１５μｍの厚さでダメージ層が残ったため、ＳｉＣ基板１の裏面３ａから０．２μｍの厚さ（除去量）だけドライエッチングして、ＳｉＣ基板１の裏面３ａに残るダメージ層を除去した。その結果、実施例１において、裏面電極７を０．０４μｍの厚さで均一に形成することができることが確認された。

一方、比較として、第２研削後にＳｉＣ基板の裏面に残るダメージ層の除去していないＳｉＣ−ＳＢＤ（以下、比較例とする）を作製した。そして、断面観察により、実施例１と同様に、比較例の裏面電極の厚さを検証した。比較例の製造方法は、第２研削後にＳｉＣ基板の裏面に残るダメージ層を除去していないことを除いて実施例１と同様である。比較例では、裏面電極の厚さが局所的に０．２μｍ程度厚くなっていることが確認された。また、実施例１と比較例との断面画像を比較した結果、実施例１は、比較例と比べて、Ｎｉ膜のシリサイド化に伴ってＳｉＣ基板１の裏面３ａから遊離してＳｉＣ基板１の裏面３ａと裏面電極７との界面に析出するカーボンの析出量を１／５倍程度に低減することができることが確認された。

以上、説明したように、実施の形態１によれば、裏面研削後にＳｉＣ基板の裏面に残るダメージ層をエッチングによって除去することにより、従来よりも薄い厚さで、かつ厚さが均一な裏面電極を形成することができる。具体的には、裏面電極の厚さを０．０１μｍ以下程度にまで薄くすることができる。裏面電極の厚さを薄くすることができるため、ＳｉＣ基板と裏面電極とのコンタクト抵抗を低減することができる。これにより、素子の抵抗を低減することができる。また、裏面電極の厚さを均一に形成することができるため、コンタクト抵抗が局所的に増大することを防止するとともに、ＳｉＣ基板と裏面電極との界面に析出するカーボンの析出量を抑制することができる。これにより、ウェハ面内でＳｉＣ基板と裏面電極とのコンタクト抵抗がばらつくことを防止し、素子抵抗を安定して低減させることができるとともに、裏面電極の剥離を防止することができる。

（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について、ＳｉＣ−ＳＢＤを作製する場合を例に説明する。図６は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層を犠牲酸化によって除去する点である。

具体的には、まず、実施の形態１と同様に、ＳｉＣ基板１を用意し、耐圧構造４の形成から第２研削までの工程を順に行う（図１〜３参照）。次に、図６に示すように、例えば１０００℃程度の温度で１５分間のドライ酸化（熱酸化）によって、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層を酸化し、ＳｉＣ基板１の裏面３ａ上に例えば０．４μｍの厚さの熱酸化膜２１を形成する。次に、バッファードフッ酸（ＢＨＦ）により、堆積酸化膜１２および熱酸化膜２１を除去する（犠牲酸化）。これにより、第２研削後にＳｉＣ基板１の裏面３ａに残っていたダメージ層を除去することができる。その後、実施の形態１と同様に、層間絶縁膜５、裏面電極７およびおもて面電極６を形成することにより、実施の形態２にかかる炭化珪素半導体装置が完成する（図５参照）。

熱酸化膜２１を形成するための熱酸化においては、ＳｉＣ基板１のおもて面２上にすでに堆積酸化膜１２が形成されているため、ＳｉＣ基板１のおもて面２の酸化レート（酸化速度）は裏面３ａの酸化レートよりも小さい。これによって、ＳｉＣ基板１のおもて面２側にすでに形成されている耐圧構造４が酸化されて崩れることを防止することができ、耐圧特性の劣化を抑制することができる。耐圧構造４が崩れるとは、例えば、耐圧構造４を構成するガードリングの厚さが薄くなったり、ガードリングが消滅することである。

熱酸化膜２１の厚さは、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを例えば断面観察により予め取得し、取得したダメージ層の厚さに基づいて決定するのがよい。例えばダメージ層の厚さが最大０．１５μｍであった場合、熱酸化膜２１の厚さは、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層をほぼ酸化可能な例えば０．４μｍ程度であるのがよい。熱酸化膜２１の厚さは、長時間の熱酸化により厚くすることができるが、熱酸化により耐圧構造４が崩れる虞があることやプロセス効率を考慮して例えば０．４μｍ以上１．０μｍ以下程度とするのが望ましい。このため、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層を上記範囲内の厚さでほぼ完全に酸化することができるように、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを調整するのがよい。

上述した実施の形態２にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件でＳｉＣ−ＳＢＤ（以下、実施例２とする）を作製し、断面観察により実施例２の裏面電極７の厚さを検証した。すなわち、実施例２におけるＳｉＣ基板１の裏面研削条件は、実施例１と同様である。第２研削後にＳｉＣ基板１の裏面３ａに最大０．１５μｍの厚さでダメージ層が残ったため、０．４μｍの厚さの熱酸化膜２１による犠牲酸化によってダメージ層を除去した。その結果、実施例２においても、実施例１と同様に、裏面電極７を０．０４μｍの厚さで均一に形成することができることが確認された。また、実施例２と上記比較例との断面画像を比較した結果、実施例２においても、実施例１と同程度に、ＳｉＣ基板１の裏面３ａと裏面電極７との界面に析出するカーボンの析出量を低減することができることが確認された。

以上、説明したように、実施の形態２によれば、裏面研削後にＳｉＣ基板の裏面に残るダメージ層を犠牲酸化によって除去することにより、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ＳｉＣ基板の裏面に熱酸化膜を形成する前に、ＳｉＣ基板のおもて面を堆積酸化膜によって保護することにより、熱酸化時に、ＳｉＣ基板のおもて面の酸化レートをＳｉＣ基板の裏面の酸化レートよりも小さくすることができる。これによって、熱酸化により耐圧構造が崩れることを抑制することができる。

（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について、ＳｉＣ−ＳＢＤを作製する場合を例に説明する。実施の形態３にかかる炭化珪素半導体装置の製造方法が実施の形態２にかかる炭化珪素半導体装置の製造方法と異なる点は、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層をエッチングと犠牲酸化とを組み合わせて除去する点である。

具体的には、まず、実施の形態１と同様に、ＳｉＣ基板１を用意し、耐圧構造４の形成から第２研削までの工程を順に行う（図１〜３参照）。次に、実施の形態１と同様に、例えばガス雰囲気１３の容量結合型プラズマによるドライエッチングによって、ＳｉＣ基板１の第２研削後の裏面３ａ（研削面）を例えば０．１μｍの厚さ（除去量）だけ除去し、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを薄くする（図４参照）。

次に、実施の形態２と同様に、例えば１０００℃程度の温度で１０分間のドライ酸化によって、ドライエッチング後にＳｉＣ基板１の裏面３ａに残るダメージ層を酸化し、ＳｉＣ基板１の裏面３ａ上に例えば０．２μｍの厚さの熱酸化膜２１を形成する（図６参照）。次に、実施の形態２と同様に、堆積酸化膜１２および熱酸化膜２１を除去する（犠牲酸化）。これにより、ドライエッチング後にＳｉＣ基板１の裏面３ａに残っていたダメージ層を除去することができる。その後、実施の形態１と同様に、層間絶縁膜５、裏面電極７およびおもて面電極６を形成することにより、実施の形態３にかかる炭化珪素半導体装置が完成する（図５参照）。

エッチングによるＳｉＣ基板１の裏面３ａの除去量、および、犠牲酸化によるＳｉＣ基板１の裏面３ａの除去量（熱酸化膜２１の厚さ）は、第２研削後にＳｉＣ基板１の裏面３ａに残るダメージ層の厚さを例えば断面観察により予め取得し、この取得したダメージ層の厚さに基づいて決定するのがよい。また、熱酸化により耐圧構造が崩れることを抑制するために、犠牲酸化によるＳｉＣ基板１の裏面３ａの除去量よりもエッチングによるＳｉＣ基板１の裏面３ａの除去量を多くするのが好ましい。例えばダメージ層の厚さが最大で０．１５μｍであった場合、例えばドライエッチングにより０．１μｍの厚さでダメージ層を除去し、ドライエッチング後にＳｉＣ基板１の裏面３に残るダメージ層を犠牲酸化により除去する。

上述した実施の形態３にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件でＳｉＣ−ＳＢＤ（以下、実施例３とする）を作製し、断面観察により実施例３の裏面電極７の厚さを検証した。すなわち、実施例３におけるＳｉＣ基板１の裏面研削条件は、実施例１と同様である。第２研削後にＳｉＣ基板１の裏面３ａに最大０．１５μｍの厚さでダメージ層が残ったため、ＳｉＣ基板１の裏面３ａから０．１μｍの厚さ（除去量）だけドライエッチングし、０．２μｍの厚さの熱酸化膜２１による犠牲酸化によってダメージ層を除去した。その結果、実施例３においても、実施例１，２と同様に、裏面電極７を０．０４μｍの厚さで均一に形成することができることが確認された。また、実施例３と上記比較例との断面画像を比較した結果、実施例３においても、実施例１，２と同程度に、ＳｉＣ基板１の裏面３ａと裏面電極７との界面に析出するカーボンの析出量を低減することができることが確認された。

以上、説明したように、実施の形態３によれば、裏面研削後にＳｉＣ基板の裏面に残るダメージ層をエッチングと犠牲酸化との組み合わせによって除去することにより、実施の形態１，２と同様の効果を得ることができる。また、実施の形態３によれば、裏面研削後にＳｉＣ基板の裏面に残るダメージ層を犠牲酸化のみによって除去する場合に比べて、犠牲酸化のための熱酸化膜の厚さを薄くすることができるため、熱酸化により耐圧構造が崩れることを抑制することができる。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、各実施の形態では、ＳｉＣ−ＳＢＤを作製する場合を例に説明しているが、例えばＳｉＣを半導体材料として用いたＭＯＳ（金属−酸化膜−半導体）型半導体装置など他の構成のＳｉＣデバイスに適用可能である。また、各実施の形態では、ＳｉＣ基板の（０００１）面をおもて面とし、裏面となる（０００−１）面（いわゆるＣ面）を研削する場合について説明しているが、本発明者は（０００１）面および（０００−１）面ともに同様の厚さのダメージ層が生じることを確認しており、本発明は（０００−１）面をおもて面とする場合にも適用可能である。

また、実施の形態１，３では、裏面研削後にＳｉＣ基板の裏面に残るダメージ層をドライエッチングにより除去する場合を例に説明しているが、これに限らず、ドライエッチングに代えて例えばウェットエッチングを用いてもよい。また、実施の形態２，３では、裏面研削後にＳｉＣ基板の裏面に残るダメージ層を犠牲酸化によって除去するにあたって、ドライ酸化によりＳｉＣ基板の裏面に熱酸化膜を形成しているが、これに限らず、ウェット酸化により熱酸化膜を形成してもよい。また、ＳｉＣ基板のおもて面を保護する保護膜は、堆積酸化膜に限らず例えばレジスト膜であってもよい。また、本発明は、炭化珪素を半導体材料として用いた場合を例に説明しているが、これに限らず、Ｓｉよりもバンドギャップが大きい他の材料を半導体材料として用いた場合や、Ｓｉを半導体材料として用いた場合にも適用可能である。また、本発明は、導電型を反転させても同様に成り立つ。

以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、研削により半導体基板を薄化して低抵抗化を図った炭化珪素半導体装置に有用である。

１ ＳｉＣ基板
２ ＳｉＣ基板のおもて面
３ ＳｉＣ基板の裏面
３ａ ＳｉＣ基板の製品厚さの位置
４ 耐圧構造
５ 層間絶縁膜
６ おもて面電極
７ 裏面電極
１１ イオン注入
１２ 堆積酸化膜
１３ ガス雰囲気
２１ 熱酸化膜

Claims (8)

1. 炭化珪素からなる半導体基板の裏面を研削し、前記半導体基板の厚さを薄くする研削工程と、
   前記研削工程による研削後に前記半導体基板の裏面に残るダメージ層を酸化し、前記半導体基板の前記研削工程による研削後の裏面に犠牲酸化膜を形成する酸化工程と、
   前記犠牲酸化膜を除去する除去工程と、
   を含み、
   前記酸化工程の前に、前記ダメージ層の厚さを取得し、前記ダメージ層の厚さに基づいて、前記酸化工程における前記犠牲酸化膜の厚さを規定することを特徴とする炭化珪素半導体装置の製造方法。
2. 炭化珪素からなる半導体基板の裏面を研削し、前記半導体基板の厚さを薄くする研削工程と、
   前記研削工程による研削後に前記半導体基板の裏面に残るダメージ層をエッチングし、前記ダメージ層の厚さを薄くするエッチング工程と、
   前記エッチング工程によるエッチング後に前記半導体基板の裏面に残る前記ダメージ層を酸化し、前記半導体基板の前記エッチング工程によるエッチング後の裏面に犠牲酸化膜を形成する酸化工程と、
   前記犠牲酸化膜を除去する除去工程と、
   を含み、
   前記エッチング工程の前に、前記ダメージ層の厚さを取得し、前記ダメージ層の厚さに基づいて、前記エッチング工程における前記半導体基板の裏面の除去量を規定することを特徴とする炭化珪素半導体装置の製造方法。
3. 前記研削工程では、前記研削工程の後に前記半導体基板の裏面に残る前記ダメージ層の厚さを、前記酸化工程における前記犠牲酸化膜の厚さ以下に調整することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記研削工程では、前記研削工程の後に前記半導体基板の裏面に残る前記ダメージ層の厚さを、前記エッチング工程における前記半導体基板の裏面の除去量以下に調整することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
5. 前記研削工程は、粒径の異なる砥石を用いた前記研削を２回以上繰り返し行い、前記研削を繰り返すごとに前記砥石の粒径を小さくすることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
6. 前記研削工程前に、
   前記半導体基板のおもて面側に、活性領域を囲む耐圧構造を形成する第１形成工程と、
   前記第１形成工程後に、前記半導体基板のおもて面に保護膜を形成する第２形成工程と、
   をさらに含むことを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
7. 前記研削工程では、前記半導体基板の厚さを２００μｍ以下まで薄くすることを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
8. 前記ダメージ層は、結晶性が損なわれた層であることを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置の製造方法。

Images