JP6154693B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP6154693B2 JP6154693B2 JP2013154801A JP2013154801A JP6154693B2 JP 6154693 B2 JP6154693 B2 JP 6154693B2 JP 2013154801 A JP2013154801 A JP 2013154801A JP 2013154801 A JP2013154801 A JP 2013154801A JP 6154693 B2 JP6154693 B2 JP 6154693B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- surface plasmon
- type semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
本発明は半導体発光素子に関するもので、特に、表面プラズモン共鳴を利用して発光効率を高め得る半導体発光素子に関するものである。 The present invention relates to a semiconductor light-emitting device, and more particularly to a semiconductor light-emitting device that can improve light emission efficiency by utilizing surface plasmon resonance.
近年、窒化物発光素子の活用範囲が高電流・高出力分野へと拡大されつつあることから、発光素子の発光効率を向上させるため、多重量子井戸構造（ＭＱＷ）の成長条件、あるいは量子井戸層や量子障壁層における結晶性の向上に焦点をあてた研究がなされている。これらの研究は、量子井戸層と量子障壁層の間のエネルギーバンドギャップ内に拘束されたキャリアーによる発光効果を向上させることを目的としているが、現段階から、さらに内部量子効率を大幅に高めていくことは難しい。 In recent years, the range of utilization of nitride light emitting devices has been expanded to the field of high current and high output, so that the growth conditions of the multiple quantum well structure (MQW) or the quantum well layer can be improved in order to improve the light emission efficiency of the light emitting devices. Research has focused on the improvement of crystallinity in quantum barrier layers. These studies are aimed at improving the light emission effect by carriers constrained in the energy band gap between the quantum well layer and the quantum barrier layer. It is difficult to go.
一方、ＩｎＧａＮ量子井戸層（活性層）のごく近傍（50nm以内）にＡｇ、Ａｌ、Ａｕなどの金属からなる極薄蒸着フィルム（金属原子が一様に配列された構造をもつ層）を配置した場合、量子井戸−金属表面プラズモン結合の効果により、フォトルミネセンス（ＰＬ）からの発光効率が向上するとの報告がなされている（例えば、非特許文献１、２参照）。
また、例えば、下記特許文献１（図３に示す従来技術１を参照）、および下記特許文献２（図４に示す従来技術２を参照）においては、量子井戸−金属表面プラズモン結合の効果を利用して、ＩｎＧａＮ量子井戸層（活性層）を有する発光素子の発光効率を電流注入により上昇させる技術が開示されている。
On the other hand, an ultra-thin vapor deposition film (a layer having a structure in which metal atoms are uniformly arranged) made of a metal such as Ag, Al, or Au is disposed in the immediate vicinity (within 50 nm) of the InGaN quantum well layer (active layer). In some cases, it has been reported that the light emission efficiency from photoluminescence (PL) is improved by the effect of quantum well-metal surface plasmon coupling (for example, see Non-Patent Documents 1 and 2).
Further, for example, in the following Patent Document 1 (see the prior art 1 shown in FIG. 3) and the following Patent Document 2 (see the prior art 2 shown in FIG. 4), the effect of quantum well-metal surface plasmon coupling is used. A technique for increasing the light emission efficiency of a light emitting element having an InGaN quantum well layer (active layer) by current injection is disclosed.
しかし、上記特許文献１においては、活性層１０３のうち実際に発光可能な領域は、図３に示すように、半導体結晶成長基板１０１からの結晶成長が可能な、表面プラズモン層１０５にある導電性のビア（導電性スルーホール）１０５Ａの直上に位置する部分に限られる。
そのため、表面プラズモン層１０５のエッジ部分しか発光効率の向上に寄与することができず、放射された光の多くが、ビア１０５Ａの部分から基板（半導体結晶成長基板：以下同じ）１０１方向へ向かってしまい、ｐ型電極１０７側から取出可能な光がわずかとなってしまう（図２（Ｂ）を参照）。
また、上記特許文献２においては、図４に示すように、プラズモンが発生する金属微細構造２１８が、ＩｎＧａＮ量子井戸層（活性層）２０６の上部（ｐ型電極２１２）の近傍に位置し、増強された光は、その大部分がｎ型基板２０２方向に向かってしまう。
However, in the above-mentioned Patent Document 1, the region that can actually emit light in the active layer 103 is a conductive material in the surface plasmon layer 105 that allows crystal growth from the semiconductor crystal growth substrate 101 as shown in FIG. This is limited to a portion located immediately above the via (conductive through hole) 105A.
Therefore, only the edge portion of the surface plasmon layer 105 can contribute to the improvement of the light emission efficiency, and most of the emitted light is directed from the portion of the via 105A toward the substrate (semiconductor crystal growth substrate: hereinafter the same) 101. As a result, a small amount of light can be extracted from the p-type electrode 107 side (see FIG. 2B).
Further, in Patent Document 2, as shown in FIG. 4, the metal microstructure 218 in which plasmon is generated is located in the vicinity of the upper portion (p-type electrode 212) of the InGaN quantum well layer (active layer) 206, and is enhanced. Most of the emitted light is directed toward the n-type substrate 202.
実際に素子外部に光を取り出す場合、厚みが大きい基板を介して取り出すよりも、その逆側の電極側（一般にはｐ型電極側）から取り出す方が効率が良いので好ましい。特に、高精細で、発光領域を電極により選択する表示装置においては、基板とは逆側の電極側から効率よく光を取り出せるか否かが重要なポイントとなる。
本発明は、このような事情に鑑みなされたものであり、表面プラズモン共鳴を利用して得られた高効率な発光を、基板とは逆側の端面側から効率よく取り出すことができる半導体発光素子を提供することを目的とするものである。
When actually extracting light to the outside of the element, it is preferable to extract from the opposite electrode side (generally, the p-type electrode side) because it is more efficient than extracting it through a thick substrate. In particular, in a high-definition display device that selects a light emitting region by an electrode, it is an important point whether light can be efficiently extracted from the electrode side opposite to the substrate.
The present invention has been made in view of such circumstances, and a semiconductor light-emitting element capable of efficiently extracting high-efficiency light emission obtained by utilizing surface plasmon resonance from the end surface side opposite to the substrate Is intended to provide.
本発明に係る半導体発光素子は、
基板上に複数の層を積層してなる半導体発光素子であって、
前記複数の層は、ｎ型半導体層およびｐ型半導体層と、これら２つの半導体層の間に配された活性層と、この活性層よりも光取出側の界面の近傍に配された、表面プラズモン層と、を含み、
前記活性層よりも前記基板側の所定の位置に設けられ、前記活性層から前記基板側に放出される光を、該光取出方向に反射する光反射層を含み、
前記光反射層が円環状の透孔部を備えるとともに、当該透孔部よりも光取出側に位置する前記表面プラズモン層が円環状とされ、該透孔部と該表面プラズモン層とが、前記積層方向に互いに重なり合うように構成されている、ことを特徴とする。
The semiconductor light emitting device according to the present invention is
A semiconductor light emitting device in which a plurality of layers are stacked on a substrate,
The plurality of layers are an n-type semiconductor layer and a p-type semiconductor layer, an active layer disposed between the two semiconductor layers, and a surface disposed near the interface on the light extraction side of the active layer. A plasmon layer, and
Than said active layer provided at a predetermined position of the substrate side, the light emitted from the active layer on the substrate side, viewed contains a light reflecting layer for reflecting the light exit direction,
The light reflection layer includes an annular through hole portion, and the surface plasmon layer located on the light extraction side from the through hole portion is formed in an annular shape, and the through hole portion and the surface plasmon layer are It is comprised so that it may mutually overlap in the lamination direction .
また、前記活性層と前記表面プラズモン層の間に、５ｎｍ以上で５０ｎｍ以下の厚みのスペーサー層が挟持されるようにして配設され、該スペーサー層が、前記ｎ型半導体層および前記ｐ型半導体層のうち、前記活性層よりも光取出側に配された半導体層よりなることが好ましい。 Further, a spacer layer having a thickness of 5 nm or more and 50 nm or less is interposed between the active layer and the surface plasmon layer, and the spacer layer includes the n-type semiconductor layer and the p-type semiconductor. Of the layers, the semiconductor layer is preferably formed of a semiconductor layer disposed closer to the light extraction side than the active layer.
また、前記基板側から順に、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層および絶縁体層が積層され、該ｎ型半導体層中に、前記円環状の透孔部を有する前記光反射層が配設され、この円環状の透孔部とは積層方向に重なり合う前記ｐ型半導体層の領域に、前記表面プラズモン層およびｐ型電極がこの順に積層されてなることが好ましい。 In addition, the n-type semiconductor layer, the active layer, the p-type semiconductor layer, and the insulator layer are stacked in order from the substrate side, and the light having the annular through-hole portion in the n-type semiconductor layer. It is preferable that the surface plasmon layer and the p-type electrode are laminated in this order in the region of the p-type semiconductor layer which is provided with a reflective layer and overlaps with the annular through hole in the lamination direction.
また、前記光反射層が金属反射層からなり、全体として円板状に形成されてなることが好ましい。 Moreover, it is preferable that the said light reflection layer consists of a metal reflection layer, and is formed in disk shape as a whole.
また、前記光反射層と前記活性層の対向する面の距離が、５０ｎｍ以上で２００ｎｍ以下に設定されてなることが好ましい。 Moreover, it is preferable that the distance of the surface where the said light reflection layer and the said active layer oppose is set to 50 nm or more and 200 nm or less.
また、前記表面プラズモン層は、Ａｕ，Ａｇ，Ｐｔ，ＣｕおよびＡｌから選択される、金属薄膜または金属微粒子により形成されてなることが好ましい。 The surface plasmon layer is preferably formed of a metal thin film or metal fine particles selected from Au, Ag, Pt, Cu and Al.
本発明の半導体発光素子によれば、発光層として機能する活性層から、光取出側とは逆側である基板方向に出力された光を反射する金属層を、該活性層に対して光取出側とは逆側の所定の位置に設けているので、前記活性層から、前記基板方向に放出される光を、該光取出側に反射することができ、表面プラズモン共鳴を利用して得られた発光を光取出側から、従来よりも高い割合で効率よく取り出すことが可能となる。 According to the semiconductor light emitting device of the present invention, a metal layer that reflects light output from the active layer functioning as a light emitting layer toward the substrate opposite to the light extraction side is extracted from the active layer. The light emitted from the active layer toward the substrate can be reflected to the light extraction side, and can be obtained using surface plasmon resonance. The emitted light can be efficiently extracted from the light extraction side at a higher rate than before.
以下、本発明の実施形態に係る半導体発光素子について図面を用いて詳細に説明する。
図１は、本発明の一実施形態による半導体発光素子を示す部分透視図（Ａ）および断面図（Ｂ）を示すものである。
Hereinafter, semiconductor light emitting devices according to embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a partial perspective view (A) and a cross-sectional view (B) showing a semiconductor light emitting device according to an embodiment of the present invention.
図示するように、本実施形態による半導体発光素子３０は、半導体単結晶成長用基板（以下、単に基板と称する）１、ｎ型半導体層２、活性層３、ｐ型半導体層４および絶縁体層８を設けてなるとともに、上記ｎ型半導体層２中に金属反射層９を、また上記絶縁体層８中に表面プラズモン層５を設けるようにしている。さらに、ｎ型半導体層２の露出表面にはｎ型電極６を、絶縁体層８中であって表面プラズモン層５上にはｐ型電極７を設けるようにしている。
なお、活性層３中であって、表面プラズモン層５の直下近傍が発光部１０となる。
As shown in the figure, the semiconductor light emitting device 30 according to the present embodiment includes a semiconductor single crystal growth substrate (hereinafter simply referred to as a substrate) 1, an n-type semiconductor layer 2, an active layer 3, a p-type semiconductor layer 4, and an insulator layer. 8, a metal reflective layer 9 is provided in the n-type semiconductor layer 2, and a surface plasmon layer 5 is provided in the insulator layer 8. Further, an n-type electrode 6 is provided on the exposed surface of the n-type semiconductor layer 2, and a p-type electrode 7 is provided in the insulator layer 8 and on the surface plasmon layer 5.
In the active layer 3, the vicinity of the surface plasmon layer 5 is the light emitting portion 10.
また、金属反射層９は、積層方向から見て、全体として円形形状をなし、その領域の内周部にリング状の透孔部９Ａが設けられており、この透孔部９Ａと積層方向に対応する位置に表面プラズモン層５およびｐ型電極７がリング状に設けられている。 Further, the metal reflective layer 9 has a circular shape as a whole when viewed from the stacking direction, and a ring-shaped through hole 9A is provided in the inner peripheral portion of the region. The surface plasmon layer 5 and the p-type electrode 7 are provided in a ring shape at corresponding positions.
上記基板１としては、サファイア、Ｓｉ、ＺｎＯ、ＧａＡｓ、ＳｉＣ、ＭｇＡｌ２Ｏ４、ＭｇＯ、ＬｉＡｌＯ２、ＬｉＧａＯ２、ＧａＮ等の材料を用いることができる。この場合、サファイアは六角−菱面形（Ｈｅｘａ−Ｒｈｏｍｂｏ Ｒ３ｃ）対称性を有する結晶体で、ｃ軸及びａ軸方向の格子定数がそれぞれ１３．００１Åと４．７５８Åであり、Ｃ（０００１）面、Ａ（１１２０）面、Ｒ（１１０２）面等を有する。また、上記Ｃ面は比較的窒化物薄膜の成長が容易であり、高温において安定しており、特に、窒化物半導体の成長用基板として有用である。 As the substrate 1, materials such as sapphire, Si, ZnO, GaAs, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 and GaN can be used. In this case, sapphire is a crystal having hexagonal rhombohedral (Hexa-Rhombo R3c) symmetry, lattice constants in the c-axis and a-axis directions are 13.001 Å and 4.758 Ｃ, respectively, and the C (0001) plane , A (1120) plane, R (1102) plane, and the like. The C plane is relatively easy to grow a nitride thin film and is stable at a high temperature, and is particularly useful as a substrate for growing a nitride semiconductor.
また、上記ｎ型半導体層２およびｐ型半導体層４を、窒化物半導体、即ち、組成式ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）によって表わされるものとし、ｎ型半導体層２はｎ型不純物を、ｐ型半導体層４はｐ型不純物を各々ドーピングされた半導体物質からなるものとすることができる。ｎ型半導体層２の厚みは、例えば２〜５μｍとすることができ、ｐ型半導体層４の厚みは、例えば5〜50nmとすることができる。 Further, the n-type semiconductor layer 2 and the p-type semiconductor layer 4 are made of a nitride semiconductor, that is, a composition formula Al x In y Ga (1-xy) N (where 0 ≦ x ≦ 1, 0 ≦ y .Ltoreq.1, 0.ltoreq.x + y.ltoreq.1), the n-type semiconductor layer 2 can be made of an n-type impurity, and the p-type semiconductor layer 4 can be made of a semiconductor material doped with a p-type impurity. . The thickness of the n-type semiconductor layer 2 can be set to 2 to 5 μm, for example, and the thickness of the p-type semiconductor layer 4 can be set to 5 to 50 nm, for example.
上記ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎの組成を示す材料の代表例としては、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等が挙げられる。また、上記ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ等を用いることができ、上記ｐ型不純物としてはＭｇ、Ｚｎ、Ｂｅ等を用いることができる。 Typical examples of the material showing the composition of Al x In y Ga (1-xy) N include GaN, AlGaN, InGaN, and the like. In addition, Si, Ge, Se, Te, or the like can be used as the n-type impurity, and Mg, Zn, Be, or the like can be used as the p-type impurity.
また、ｎ型半導体層２およびｐ型半導体層４の間に形成された活性層３は、電子と正孔の再結合により所定のエネルギーを有する光を放出し、例えばインジウムの含有量（含有割合）に応じてバンドギャップエネルギーを調節し得るようになっており、具体的にはＩｎｘＧａ（１−ｘ）Ｎ（０≦ｘ≦１）等の物質から構成することが可能である。この活性層３の厚みは、例えば単一量子井戸構造の場合は３ｎｍ、多重量子井戸構造の場合は、ＩｎＧａＮ(３ｎｍ)/ＧａＮ(１０ｎｍ)の重層を５周期分積層した厚さである６５ｎｍとする。 In addition, the active layer 3 formed between the n-type semiconductor layer 2 and the p-type semiconductor layer 4 emits light having a predetermined energy by recombination of electrons and holes, for example, indium content (content ratio) ), The band gap energy can be adjusted. Specifically, it can be made of a material such as In x Ga (1-x) N (0 ≦ x ≦ 1). The thickness of the active layer 3 is, for example, 3 nm in the case of a single quantum well structure, and 65 nm, which is a thickness obtained by stacking five layers of InGaN (3 nm) / GaN (10 nm) multilayers in the case of a multiple quantum well structure. To do.
ところで、上記表面プラズモン層５は、例えば、Ａｕ、Ａｇ、Ｐｔ、ＣｕおよびＡｌ等の金属のうちから選択される、金属薄膜または金属微粒子により形成されることが好ましい。
また、表面プラズモン層５は、上記活性層３の近傍（例えば、上記活性層３から、５nm以上50nm以下の距離範囲）に配置され、本実施形態においては、この間隔を確保するために、活性層３と表面プラズモン層５との間に、上記距離範囲を厚みとされたスペーサー層を介在させるようにしている。
By the way, the surface plasmon layer 5 is preferably formed of a metal thin film or metal fine particles selected from metals such as Au, Ag, Pt, Cu and Al.
Further, the surface plasmon layer 5 is disposed in the vicinity of the active layer 3 (for example, a distance range of 5 nm to 50 nm from the active layer 3). In the present embodiment, the surface plasmon layer 5 is activated in order to secure this interval. Between the layer 3 and the surface plasmon layer 5, a spacer layer having a thickness in the above distance range is interposed.
上述した「近傍」とは、物理的には、表面プラズモン層５の表面に形成される表面プラズモンの電界がおよぶ範囲、換言すれば、表面プラズモン層５の表面に形成される表面プラズモンによって、活性層３からの発光強度が増強されるという効果が実質的に得られる範囲、をいうものである。 The “neighborhood” described above is physically active by the range covered by the electric field of the surface plasmon formed on the surface of the surface plasmon layer 5, in other words, by the surface plasmon formed on the surface of the surface plasmon layer 5. The range in which the effect that the emission intensity from the layer 3 is enhanced is substantially obtained.
したがって、本実施形態では、このスペーサー層を5nm以上50nm以下の厚みとされたｐ型半導体層４により構成している。
表面プラズモン層５と活性層３との距離を50nm以下とすることにより、活性層３におけるＩｎＧａＮ量子井戸中の電子−正孔対を再結合させて消滅させ、表面プラズモン層５の表面プラズモンを容易に励起させることができる。そして、この表面プラズモン効果によって活性層３からの発光強度を増強することができる。
一方、上記数値において、5nm以上とすることにより、ｐ型半導体層４の厚みが薄くなりすぎて本来の機能を発揮できなくなる等の不都合を防止することができる。
Therefore, in this embodiment, the spacer layer is constituted by the p-type semiconductor layer 4 having a thickness of 5 nm or more and 50 nm or less.
By setting the distance between the surface plasmon layer 5 and the active layer 3 to 50 nm or less, the electron-hole pairs in the InGaN quantum well in the active layer 3 are recombined to disappear, and the surface plasmon of the surface plasmon layer 5 is easily Can be excited. The light emission intensity from the active layer 3 can be enhanced by the surface plasmon effect.
On the other hand, in the above numerical values, by setting the thickness to 5 nm or more, it is possible to prevent inconveniences such as the p-type semiconductor layer 4 becoming too thin and unable to perform its original function.
また、前述したように、本実施形態においては、活性層３から放射される光の振動数と、表面プラズモン層５の表面プラズモンの振動数とが概ね一致するように設定されている。すなわち、活性層３にキャリアーが注入された際に発生するゲインスペクトルの波長と、表面プラズモン層５の表面プラズモンの振動スペクトル（表面プラズモンの分散曲線）の波長とが概ね一致するように設定されている。ここで「概ね一致」とは、物理的には、上記ゲインスペクトルと上記表面プラズモン振動スペクトルとが波長軸上で重なりあうことを意味する。 Further, as described above, in the present embodiment, the frequency of light emitted from the active layer 3 and the frequency of the surface plasmon of the surface plasmon layer 5 are set so as to substantially match. That is, the wavelength of the gain spectrum generated when carriers are injected into the active layer 3 and the wavelength of the vibration spectrum (surface plasmon dispersion curve) of the surface plasmon of the surface plasmon layer 5 are set to be approximately the same. Yes. Here, “substantially coincides” physically means that the gain spectrum and the surface plasmon vibration spectrum overlap on the wavelength axis.
すなわち、表面プラズモンの振動スペクトルは、表面プラズモンの振動数に相当する波長において無限大に発散し、それよりも長波長側に減衰していく傾向を示すことから、上記ゲインスペクトルのピーク位置が表面プラズモンの振動数に一致するか、やや長波長側にシフトした範囲に収まっていることを表す。なお、具体的に「概ね一致」の範囲としては、上記ゲインスペクトルのピーク波長が、表面プラズモン層５の表面プラズモンの振動数に相当する波長から、それより100nm以下だけ長い波長までの範囲に設定することが好ましく、さらには、50nm以下だけ長い波長までの範囲に設定することがより好ましい。 That is, the vibration spectrum of the surface plasmon diverges infinitely at a wavelength corresponding to the frequency of the surface plasmon and shows a tendency to attenuate toward the longer wavelength side. This indicates that the frequency is equal to the plasmon frequency or is within the range shifted slightly to the longer wavelength side. In addition, specifically, as the range of “substantially coincidence”, the peak wavelength of the gain spectrum is set to a range from a wavelength corresponding to the frequency of the surface plasmon of the surface plasmon layer 5 to a wavelength longer than that by 100 nm or less. Further, it is more preferable to set a range up to a wavelength longer than 50 nm.
また、表面プラズモン層５は、表面プラズモン共鳴による発光効率の向上を考慮して、上記表面プラズモン層５の厚さを、約10〜500nmの範囲内となるように設定することが好ましい。
また、前述した金属反射層９の透孔部９Ａは、図１（Ａ）に示されるように、円環状をなす表面プラズモン層５の直下（基板１側）において、上記表面プラズモン層５に対し、積層方向から見て、丁度対応する円環状をなして重畳するように（いわゆるネガパターンの関係に）形成されている。
In addition, the surface plasmon layer 5 is preferably set so that the thickness of the surface plasmon layer 5 is in the range of about 10 to 500 nm in consideration of the improvement in light emission efficiency due to surface plasmon resonance.
Further, as shown in FIG. 1A, the through-hole portion 9A of the metal reflective layer 9 described above is directly below the surface plasmon layer 5 having an annular shape (on the substrate 1 side) with respect to the surface plasmon layer 5. When viewed from the stacking direction, they are formed so as to overlap in a corresponding ring shape (in a so-called negative pattern relationship).
この金属反射層９の大きさの一例としては、その円板の外径を2000nm、リング状の透孔部９Ａの外径を700nm、リング状の透孔部９Ａの内径を400nmとする。このようにすると、表面プラズモン層５およびｐ型電極７の、各々のリングの外径および内径も700nmおよび400nmとなる。また、上記透孔部９Ａ、表面プラズモン層５およびｐ型電極７の各リング幅は150nmとなる。
なお、リング状に構成される発光部１０の外径および内径、さらにはそのリング幅も上記透孔部９Ａと同様な値となる。
As an example of the size of the metal reflection layer 9, the outer diameter of the disk is 2000 nm, the outer diameter of the ring-shaped through hole 9A is 700 nm, and the inner diameter of the ring-shaped through hole 9A is 400 nm. In this way, the outer diameter and inner diameter of each ring of the surface plasmon layer 5 and the p-type electrode 7 are also 700 nm and 400 nm. Further, each ring width of the through-hole portion 9A, the surface plasmon layer 5 and the p-type electrode 7 is 150 nm.
In addition, the outer diameter and inner diameter of the light emitting part 10 configured in a ring shape, and the ring width thereof are the same values as those of the through hole part 9A.
このように、上記透孔部９Ａと、上記表面プラズモン層５および上記ｐ型電極７との位置関係が、上下方向に互いに対応する位置であって、互いに同一のリング径に設定すれば、発光部１０からの発光効率を良好に維持しつつ、光反射効率を良好なものとすることができる。 Thus, if the positional relationship between the through-hole portion 9A, the surface plasmon layer 5 and the p-type electrode 7 is a position corresponding to each other in the vertical direction and set to the same ring diameter, light emission The light reflection efficiency can be made good while maintaining the light emission efficiency from the portion 10 well.
すなわち、上記透孔部９Ａは、ｎ型半導体層２の結晶成長を可能とするための、いわば通路としての機能を有し、この透孔部９Ａを通して成長したｎ型半導体層２とｐ型半導体層４の、キャリアーとアクセプターが活性層３において再結合して発光が生じる。これに対し、金属反射層９のその他の部分においては、ｎ型半導体層２の成長が妨げられるので、透孔部９Ａ上を除き、金属反射層９よりも上方において、ｎ型半導体層２が良好な結晶性を有することが難しいので、透孔部９Ａの上方に位置する活性層３の発光部１０においてのみ発光が生じる。したがって、光のプラズモン増強もこの透孔部９Ａの上方に位置する表面プラズモン層５の近傍に位置する領域において行われる。なお、透孔部９Ａ以外の金属反射層９の領域の上方においては、その位置から再びｎ型半導体層２を形成するようにしてもよいし、ｎ型半導体層２の構成材料以外の透明な材料、例えばSiO2等により構成してもよい。 That is, the through-hole portion 9A functions as a passage for enabling crystal growth of the n-type semiconductor layer 2, and the n-type semiconductor layer 2 and the p-type semiconductor grown through the through-hole portion 9A. The carriers and acceptors of the layer 4 are recombined in the active layer 3 to emit light. On the other hand, the growth of the n-type semiconductor layer 2 is hindered in the other portions of the metal reflective layer 9, so that the n-type semiconductor layer 2 is located above the metal reflective layer 9 except on the through hole 9 </ b> A. Since it is difficult to have good crystallinity, light emission occurs only in the light emitting portion 10 of the active layer 3 located above the through-hole portion 9A. Therefore, light plasmon enhancement is also performed in a region located in the vicinity of the surface plasmon layer 5 located above the through-hole portion 9A. In addition, above the region of the metal reflection layer 9 other than the through-hole portion 9A, the n-type semiconductor layer 2 may be formed again from that position, or a transparent material other than the constituent material of the n-type semiconductor layer 2 may be formed. A material such as SiO 2 may be used.
ここで、この活性層３と金属反射層９の間隔における好ましい範囲について説明する。
すなわち、この間隔が小さ過ぎると発光部１０からの光の、透孔部９Ａを通過する割合が多くなり過ぎてしまい、その一方、この間隔が大き過ぎると発光部１０からの光の拡散範囲が広くなり過ぎて金属反射層９に照射される割合が小さくなり過ぎてしまう。そのため、金属反射層９の外側のリングの外径の半分をＲ，表面プラズモン層５のリングの外径および内径の各半分をそれぞれro、riとすれば、取得し得る光のエネルギーが約50％を超えるためには活性層３と金属反射層９の間隔Dは例えば以下に示す数式（１）の範囲に設定することが望ましい。
すなわち、
0.28(ro-ri)<D<0.58(R-ri) （1）
ただし、D<R-riの範囲であれば、取得し得る光のエネルギーの改善が期待できる。
Here, the preferable range in the space | interval of this active layer 3 and the metal reflective layer 9 is demonstrated.
That is, if this interval is too small, the ratio of the light from the light emitting unit 10 passing through the through hole 9A becomes too large. On the other hand, if this interval is too large, the diffusion range of the light from the light emitting unit 10 is increased. The rate of irradiation on the metal reflective layer 9 becomes too small because it becomes too wide. Therefore, the half of the outer diameter of the outer ring of the metal reflective layer 9 R, if each half of the outer and inner diameters of the ring of the surface plasmon layer 5 r o, respectively, and r i, the energy of light may be obtained In order to exceed about 50%, the distance D between the active layer 3 and the metal reflective layer 9 is desirably set within the range of the following formula (1), for example.
That is,
0.28 (r o -r i ) <D <0.58 (Rr i ) (1)
However, if the range of D <Rr i, can be expected improvement of energy of light may be obtained.
また、活性層３と金属反射層９との間の領域（ただし、透孔部９Ａの上方以外の領域）を、SiO2等の、ｎ型半導体層２の構成材料よりも小さい屈折率の材料により形成した場合には、金属反射層９から反射された光の発散割合を大きくさせないようにすることが可能となる。
すなわち、図５に示すように、発光部１０の所定の点Ｐから所定方向に射出された光線Ｌは、ｎ型半導体材料であるGaN（屈折率は2.38）２ＡとSiO2（屈折率は1.45）１２の界面において、その両面の材料の屈折率の違いから、スネルの法則に基づき、図示するように、入射角θ１に比べて出射角θ２が大きくなるように屈折する。この後、SiO2 １２と金属反射層９の界面に達した光線Ｌは、この界面において正反射し、光取出方向に向かう。したがって、このSiO2 １２からなる部分に、上記GaN ２Ａからなる材料を用いた場合と比べて、光線Ｌの光取出方向への収束作用を付与することができ、さらに光取出効率を向上させることができる。
In addition, the region between the active layer 3 and the metal reflective layer 9 (however, the region other than the portion above the through hole 9A) is made of a material having a refractive index smaller than that of the constituent material of the n-type semiconductor layer 2, such as SiO 2. In this case, the divergence ratio of the light reflected from the metal reflection layer 9 can be prevented from being increased.
That is, as shown in FIG. 5, light L emitted in a predetermined direction from a predetermined point P of the light emitting unit 10 is GaN (refractive index: 2.38) 2A and SiO 2 (refractive index is 1.45) which are n-type semiconductor materials. ) Based on Snell's law, the interface 12 is refracted so that the output angle θ 2 is larger than the incident angle θ 1 as shown in the figure, based on Snell's law. Thereafter, the light beam L reaching the interface between the SiO 2 12 and the metal reflection layer 9 is regularly reflected at this interface and travels in the light extraction direction. Therefore, compared with the case where the material made of GaN 2A is used for the portion made of SiO 2 12, it is possible to give a converging action to the light extraction direction of the light L and further improve the light extraction efficiency. Can do.
また、上記ｐ型半導体層４の上面は、シリコン酸化物またはシリコン窒化物等からなる絶縁体層８によって密封されることが望ましく、これにより、ｐ型半導体層４の大気中への露出が防止される。 The upper surface of the p-type semiconductor layer 4 is preferably sealed with an insulator layer 8 made of silicon oxide or silicon nitride, thereby preventing the p-type semiconductor layer 4 from being exposed to the atmosphere. Is done.
また、上記各層は、例えば、以下のような成膜方法によって形成することができる。
すなわち、上記ｎ型半導体層２およびｐ型半導体層４は、従来より知られているＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等を用いて成長させることができる。
また、上記金属反射層９や表面プラズモン層５などを形成する場合には、当該層の直下層上に蒸着やスパッタ等の成膜手法を用いて、金属薄膜の層を形成した後、当該金属薄膜の層をドライエッチングやＥＢ描画（電子線描画）等の手法を用いて、層表面を微細に加工する。
Moreover, each said layer can be formed with the following film-forming methods, for example.
That is, the n-type semiconductor layer 2 and the p-type semiconductor layer 4 can be grown using a conventionally known MOCVD (Metal Organic Chemical Vapor Deposition) method, HVPE (Hydride Vapor Phase Epitaxy) method, or the like.
Further, when the metal reflective layer 9 or the surface plasmon layer 5 is formed, a metal thin film layer is formed on the layer immediately below the layer by using a deposition technique such as vapor deposition or sputtering. The surface of the thin film layer is finely processed using a technique such as dry etching or EB drawing (electron beam drawing).
なお、金属反射層９を形成する際には、ｎ型半導体層２を所定の厚さまで形成した後、金属反射層９を蒸着やスパッタによって、所定の層厚となるように形成し、次にこの金属反射層９を、ドライエッチングやＥＢ描画（電子線描画）によって、図１（Ａ）に示すような円板形状となるように、かつ透孔部９Ａが円環状に穿設されるように形成する。 When forming the metal reflection layer 9, after forming the n-type semiconductor layer 2 to a predetermined thickness, the metal reflection layer 9 is formed to have a predetermined layer thickness by vapor deposition or sputtering, The metal reflective layer 9 is formed into a disk shape as shown in FIG. 1A by dry etching or EB drawing (electron beam drawing), and the through hole 9A is formed in an annular shape. To form.
続いて再び、上述したＭＯＣＶＤ法やＨＶＰＥ法を用いてｎ型半導体層２を成長させて、金属反射層９の全体がｎ型半導体層２内に埋め込まれるように形成する。このｎ型半導体層２の上方への成長は、円環状の透孔部９Ａを通して行われる。 Subsequently, the n-type semiconductor layer 2 is grown again by using the above-described MOCVD method or HVPE method, and the entire metal reflection layer 9 is formed so as to be embedded in the n-type semiconductor layer 2. The upward growth of the n-type semiconductor layer 2 is performed through the annular through hole 9A.
なお、表面プラズモン層５の表面における表面プラズモンのエネルギーは、表面プラズモン層５を構成する金属材料に応じて相違する。例えば、そのｐ型半導体層４と上記金属材料との界面における表面プラズモン振動の振動数は、上記金属材料がＡｕ，Ａｇ，Ｃｕ，Ａｌの場合、それぞれ下記表１に示すとおりである。 The energy of the surface plasmon on the surface of the surface plasmon layer 5 differs depending on the metal material constituting the surface plasmon layer 5. For example, the frequency of surface plasmon vibration at the interface between the p-type semiconductor layer 4 and the metal material is as shown in Table 1 below when the metal material is Au, Ag, Cu, or Al.
また、上記表面プラズモン層５は、金属薄膜または金属微粒子から構成されることが好ましい。この場合、何れにしても金属表面には凹凸が形成されることになり、この表面プラズモン層５の表面の凹凸からなる金属微細構造により生成される表面プラズモンの振動数と、発光部１０からの光の振動数とを略一致させるように構成することによって、共鳴現象が生じ、発光部１０からの光が増強されて、下方（基板１方向）に射出されることになる。 The surface plasmon layer 5 is preferably composed of a metal thin film or metal fine particles. In this case, in any case, irregularities are formed on the metal surface, and the frequency of surface plasmons generated by the metal microstructure formed by the irregularities on the surface of the surface plasmon layer 5 and the light emitting unit 10 By configuring so that the vibration frequency of light substantially matches, a resonance phenomenon occurs, and the light from the light emitting unit 10 is enhanced and emitted downward (toward the substrate 1).
ただし、前述したように、発光部１０と表面プラズモン層５の表面とを5〜50nmの近傍位置に配するために、これら両者間に、この距離を確保し得る、ｐ型半導体層４が設けられる。
ここで、発光部からの発光が緑〜赤色（発射される光の発光波長が537nm〜637nm）である場合には、上記表面プラズモン層５を構成する金属材料がＡｕである場合に強い相互作用が生じると考えられる。
However, as described above, since the light emitting portion 10 and the surface of the surface plasmon layer 5 are arranged in the vicinity of 5 to 50 nm, the p-type semiconductor layer 4 that can secure this distance is provided between them. It is done.
Here, when the light emitted from the light emitting portion is green to red (the emission wavelength of emitted light is 537 nm to 637 nm), strong interaction occurs when the metal material constituting the surface plasmon layer 5 is Au. Is considered to occur.
また、発光部１０からの発光が青から青緑色（発射される光の発光波長が437nm〜537nm）である場合には、上記表面プラズモン層５を構成する金属材料がＡｇである場合に強い相互作用が生じると考えられる。
さらに、発光部１０からの発光が波長が長めな赤色（発射される光の発光波長が574nm〜674nm）である場合には、上記表面プラズモン層５を構成する金属材料がＣｕである場合にも強い相互作用が生じると考えられる。
In addition, when the light emission from the light emitting unit 10 is blue to blue green (the emission wavelength of emitted light is 437 nm to 537 nm), the mutual strength is strong when the metal material constituting the surface plasmon layer 5 is Ag. It is thought that an effect occurs.
Further, when the light emitted from the light emitting unit 10 is red having a long wavelength (the emission wavelength of emitted light is 574 nm to 674 nm), the metal material constituting the surface plasmon layer 5 is also Cu. It is thought that strong interaction occurs.
さらに、前述したように、上記ｐ型電極７は、円環状をなす表面プラズモン層５の直上において、積層方向から見て、互いに対応する円環状をなして重畳するように（いわゆるポジパターンの関係に）形成されている。互いにこのように重畳させることで、表面プラズモン層５の近傍直下に位置する活性層３の領域が発光部１０となるため、効率的に電流を注入することが可能となる。 Further, as described above, the p-type electrode 7 is superimposed immediately above the surface plasmon layer 5 having an annular shape so as to overlap each other when viewed from the stacking direction (so-called positive pattern relationship). To be formed. By superimposing each other in this manner, the region of the active layer 3 located immediately below the surface plasmon layer 5 becomes the light emitting portion 10, so that current can be efficiently injected.
また、表面プラズモン層５に、NiおよびPdのうち少なくとも一方を10〜50原子量％程度添加することにより、ｐ型電極７とオーミックコンタクトをとることができる。
このNiやPdの材料の添加を行わない場合には、表面プラズモン層５内に、NiやPdのうちの少なくとも一方からなるビアを形成し、これによりｐ型電極７とｐ型半導体層４を接続する構造とすることにより、活性層３へ効率的に電流を注入することが可能である。
なお、本発明の半導体発光素子としては、上記実施形態のものに限られるものではないことは勿論であり、例えば、上記実施形態におけるｎ型半導体層とＰ型半導体層の配置や、ｎ型電極とＰ型電極の配置を入れ替えることも可能である。
Moreover, ohmic contact with the p-type electrode 7 can be made by adding at least one of Ni and Pd to the surface plasmon layer 5 by about 10 to 50 atomic weight%.
When this Ni or Pd material is not added, a via made of at least one of Ni and Pd is formed in the surface plasmon layer 5, whereby the p-type electrode 7 and the p-type semiconductor layer 4 are formed. By using a connection structure, it is possible to efficiently inject current into the active layer 3.
Of course, the semiconductor light-emitting device of the present invention is not limited to that of the above-described embodiment. For example, the arrangement of the n-type semiconductor layer and the P-type semiconductor layer in the above-described embodiment, and the n-type electrode It is also possible to change the arrangement of the P-type electrodes.
（効果確認試験）
本実施例に係る半導体発光素子の効果を確認するためにFDTD(Finit-Difference Time-Domain)法を用いてシミュレーションを行った。以下、本実施例に係る半導体発光素子の構成について説明する。
(Effectiveness confirmation test)
In order to confirm the effect of the semiconductor light emitting device according to this example, a simulation was performed using a FDTD (Finit-Difference Time-Domain) method. Hereinafter, the configuration of the semiconductor light emitting device according to this example will be described.
図１に示すように、サファイアからなる基板１上に、ｎ型半導体層２、活性層３、ｐ型半導体層４、表面プラズモン層５、ｎ型電極６、ｐ型電極７、絶縁体層８および金属反射層９を形成した。
すなわち、基板１の上に3μm厚のｎ−ＧａＮ（Ｓｉ添加）からなるｎ型半導体層２（例えば、基板１とｎ型半導体層２であるｎ−ＧａＮの間に、2μm厚程度のＧａＮ（無添加）が形成されている）を形成し、このｎ型半導体層２の上にはＩｎＧａＮ(3nm)／ＧａＮ(10nm)の重層の５周期分である65nmの活性層３（3nm厚の単層ＩｎＧａＮだけでも良い）を形成し、その上に、ｐ−ＧａＮ（Ｍｇ添加）40nm厚からなるｐ型半導体層４（ただし、活性層３との間にＧａＮあるいはｐ−ＡｌＧａＮ（Ｍｇ添加）などの薄膜を含むとキャリアーが注入されやすくなるので好ましい）を形成した。また、ｐ型半導体層４の上に、50nm厚のＡｇからなる円環状の表面プラズモン層５、および200nm厚のSiO2からなる絶縁体層８を形成し、表面プラズモン層５上には、150nm厚のＡｕからなる円環状のｐ型電極７を形成した。また、ｎ型半導体層２の露出面上に、200nm厚のＴｉ(5nm)／Ａl(195nm)からなるｎ型電極６を形成した。
As shown in FIG. 1, on a substrate 1 made of sapphire, an n-type semiconductor layer 2, an active layer 3, a p-type semiconductor layer 4, a surface plasmon layer 5, an n-type electrode 6, a p-type electrode 7, and an insulator layer 8 And the metal reflective layer 9 was formed.
That is, an n-type semiconductor layer 2 made of n-GaN (Si added) having a thickness of 3 μm on the substrate 1 (for example, GaN having a thickness of about 2 μm (between the substrate 1 and n-GaN being the n-type semiconductor layer 2) On the n-type semiconductor layer 2, a 65 nm active layer 3 (3 nm thick single layer having a thickness of 5 cycles of InGaN (3 nm) / GaN (10 nm) multilayers) is formed. A p-type semiconductor layer 4 having a thickness of p-GaN (Mg added) of 40 nm (however, GaN or p-AlGaN (Mg added) or the like between the active layer 3 and the like) is formed. In this case, it is preferable that the carrier is easily injected. Further, an annular surface plasmon layer 5 made of 50 nm thick Ag and an insulator layer 8 made of 200 nm thick SiO 2 are formed on the p-type semiconductor layer 4, and 150 nm is formed on the surface plasmon layer 5. An annular p-type electrode 7 made of thick Au was formed. Further, an n-type electrode 6 made of Ti (5 nm) / Al (195 nm) having a thickness of 200 nm was formed on the exposed surface of the n-type semiconductor layer 2.
また、金属反射層９は、ｎ型半導体層２の内部において150nm厚のＡｕにより形成した。
また、円環状のｐ型電極７および表面プラズモン層５において、そのリング外径は700nmとし、そのリング内径は400nmとした。
さらに、活性層３と、金属反射層９の対向面間の距離は100nmとし、円板状をなす金属反射層９の外径は2000nmとし、円環状の透孔部９Ａの外側の径は700nmとし、円環状の透孔部９Ａの内側の径は400nmとした。
このようにして実施例に係る半導体発光素子を作製した。
The metal reflection layer 9 was formed of 150 nm thick Au inside the n-type semiconductor layer 2.
Further, in the annular p-type electrode 7 and the surface plasmon layer 5, the ring outer diameter was 700 nm, and the ring inner diameter was 400 nm.
Furthermore, the distance between the active layer 3 and the opposing surface of the metal reflective layer 9 is 100 nm, the outer diameter of the disk-shaped metal reflective layer 9 is 2000 nm, and the outer diameter of the annular through hole 9A is 700 nm. The inner diameter of the annular through hole 9A was 400 nm.
Thus, the semiconductor light emitting device according to the example was manufactured.
一方、金属反射層９を設けなかったこと以外は、上記実施例と同様の構成にて比較例に係る半導体発光素子を作製した。
上述したように構成された実施例および比較例に係る半導体発光素子において、それぞれの発光部から自由空間に470nmの波長をもつ光を放射した場合の結果を図２に示す。
On the other hand, a semiconductor light emitting device according to a comparative example was fabricated with the same configuration as the above example except that the metal reflective layer 9 was not provided.
FIG. 2 shows the results when light having a wavelength of 470 nm is emitted from the respective light emitting portions to the free space in the semiconductor light emitting devices according to the example and the comparative example configured as described above.
すなわち、図２は、本実施例（Ａ）と比較例（Ｂ）における、光の放射分布を図示するものであり、素子の発光領域から放射される全光エネルギーに対して、基板１とは反対側の素子表面（光取得側）において取得し得る光のエネルギーは、金属反射層を設けていない比較例においては２４％であったのに対し、金属反射層９を設けた本実施例においては８２％となった。この結果から、本実施例においては光の取得効率を大幅に改善できることが明らかである。 That is, FIG. 2 illustrates the radiation distribution of light in the present example (A) and the comparative example (B), and the substrate 1 is the total light energy radiated from the light emitting region of the element. The energy of light that can be acquired on the opposite element surface (light acquisition side) was 24% in the comparative example in which the metal reflective layer was not provided, whereas in the present example in which the metal reflective layer 9 was provided. Was 82%. From this result, it is clear that the light acquisition efficiency can be greatly improved in this embodiment.
１、１０１ 基板（半導体単結晶成長用基板）
２、１０２ ｎ型半導体層
３、１０３ 活性層
４、１０４ ｐ型半導体層
５、１０５ 表面プラズモン層
６、１０６ ｎ型電極
７、１０７ ｐ型電極
８ 絶縁体層
９ 金属反射層
９Ａ 透孔部
１０、１２０、２２０ 発光部
３０、１３０、２３０ 半導体発光素子
１０５Ａ ビア
２０２ ｎ型基板
２０４、２１０ p‐AlInGaNクラッド層
２０６ InGaN量子井戸層
２０８ p‐InGaNスペーサ層
２１２ オーム性電極（P電極）
２１４ オーム性電極（N電極）
２１６ 結晶欠陥
２１８ 金属微細構造
1, 101 substrate (substrate for semiconductor single crystal growth)
2, 102 n-type semiconductor layer 3, 103 active layer 4, 104 p-type semiconductor layer 5, 105 surface plasmon layer 6, 106 n-type electrode 7, 107 p-type electrode 8 insulator layer 9 metal reflective layer 9A through hole 10 , 120, 220 Light emitting unit 30, 130, 230 Semiconductor light emitting device 105A Via 202 N-type substrate 204, 210 p-AlInGaN cladding layer 206 InGaN quantum well layer 208 p-InGaN spacer layer 212 Ohmic electrode (P electrode)
214 Ohmic electrode (N electrode)
216 Crystal defect 218 Metal microstructure
Claims (6)
前記複数の層は、ｎ型半導体層およびｐ型半導体層と、これら２つの半導体層の間に配された活性層と、この活性層よりも光取出側の界面の近傍に配された、表面プラズモン層と、を含み、
前記活性層よりも前記基板側の所定の位置に設けられ、前記活性層から前記基板側に放出される光を、該光取出方向に反射する光反射層を含み、
前記光反射層が円環状の透孔部を備えるとともに、当該透孔部よりも光取出側に位置する前記表面プラズモン層が円環状とされ、該透孔部と該表面プラズモン層とが、前記積層方向に互いに重なり合うように構成されている、ことを特徴とする半導体発光素子。 A semiconductor light emitting device in which a plurality of layers are stacked on a substrate,
The plurality of layers are an n-type semiconductor layer and a p-type semiconductor layer, an active layer disposed between the two semiconductor layers, and a surface disposed near the interface on the light extraction side of the active layer. A plasmon layer, and
A light reflecting layer that is provided at a predetermined position on the substrate side of the active layer and reflects light emitted from the active layer to the substrate side in the light extraction direction;
The light reflection layer includes an annular through hole portion, and the surface plasmon layer located on the light extraction side from the through hole portion is formed in an annular shape, and the through hole portion and the surface plasmon layer are A semiconductor light-emitting element configured to overlap each other in the stacking direction .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013154801A JP6154693B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013154801A JP6154693B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015026691A JP2015026691A (en) | 2015-02-05 |
| JP6154693B2 true JP6154693B2 (en) | 2017-06-28 |
Family
ID=52491128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013154801A Expired - Fee Related JP6154693B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6154693B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083999A (en) * | 2000-06-21 | 2002-03-22 | Sharp Corp | Semiconductor light emitting device |
| KR20120085027A (en) * | 2011-01-21 | 2012-07-31 | 삼성전자주식회사 | Semiconductor light emitting device and manufacturing method thereof |
-
2013
- 2013-07-25 JP JP2013154801A patent/JP6154693B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015026691A (en) | 2015-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhu et al. | Near‐complete elimination of size‐dependent efficiency decrease in GaN micro‐light‐emitting diodes | |
| CN103229316B (en) | Light emitting device and manufacturing method thereof | |
| TWI378569B (en) | Photonic crystal light emitting device | |
| US8835964B2 (en) | Light-emitting devices with vertical light-extraction mechanism | |
| JP4980615B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US8823049B2 (en) | Light-emitting diode with current-spreading region | |
| CN112088431A (en) | Micron-sized light-emitting diode design | |
| JP2015508941A (en) | Optoelectronic semiconductor chip | |
| JP2013089974A (en) | Nitride semiconductor light-emitting element | |
| JP5872154B2 (en) | Light emitting device and manufacturing method thereof | |
| JP2017139252A (en) | Ultraviolet light emitting element | |
| KR20130058406A (en) | Semiconductor light emitting device | |
| JP5038382B2 (en) | Semiconductor light emitting device | |
| CN103311397A (en) | Improved p-gan layer of an led through pressure ramping growing | |
| TWI689109B (en) | Vertical ultraviolet light emitting device and method for manufacturing the same | |
| WO2016098632A1 (en) | Light emitting element | |
| JP2010263043A (en) | Group III nitride semiconductor layer bonded substrate, manufacturing method thereof, and group III nitride semiconductor device | |
| TW201411883A (en) | Semiconductor ultraviolet light emitting device | |
| TWI591854B (en) | Light-emitting diode including porous transparent electrode | |
| KR102099440B1 (en) | A method of manufacturing a light emitting device | |
| KR101068863B1 (en) | Vertical structure semiconductor light emitting device and its manufacturing method | |
| KR20130103070A (en) | Semiconductor light emitting device | |
| JP6154693B2 (en) | Semiconductor light emitting device | |
| KR20110103229A (en) | Semiconductor light emitting device | |
| JP2018519662A (en) | Nitride semiconductor component manufacturing method and nitride semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6154693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D01 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |