JP6155838B2 - Terminal, electronic component and electronic device - Google Patents
Terminal, electronic component and electronic device Download PDFInfo
- Publication number
- JP6155838B2 JP6155838B2 JP2013105086A JP2013105086A JP6155838B2 JP 6155838 B2 JP6155838 B2 JP 6155838B2 JP 2013105086 A JP2013105086 A JP 2013105086A JP 2013105086 A JP2013105086 A JP 2013105086A JP 6155838 B2 JP6155838 B2 JP 6155838B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wall
- electronic component
- base
- wall portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
本願は、端子、電子部品および電子装置に関する。 The present application relates to a terminal, an electronic component, and an electronic device.
近年、各種の電子部品は、処理能力の増大および小型化の一途を辿っている。このため、例えば、半導体装置の一種であるCMOS(Complementary Metal Oxide Semiconductor)やLSI(Large Scale Integration)、メモリーデバイス、センサーデバイス、MEMS(Micro Electro Mechanical Systems)等の電子部品は、他の電子部品と電気接続するための端子も微細化している。 In recent years, various electronic components have been steadily increasing in processing capacity and miniaturized. For this reason, for example, electronic components such as CMOS (Complementary Metal Oxide Semiconductor), LSI (Large Scale Integration), memory devices, sensor devices, and MEMS (Micro Electro Mechanical Systems), which are types of semiconductor devices, Terminals for electrical connection are also miniaturized.
電子部品の電気接続に関する技術としては、例えば、半導体チップの外周部に配置した端子にワイヤーを接続するワイヤーボンディングがある。また、接続端子数の増大に対応するべく、例えば、回路面上に端子を配列した半導体チップを、回路面を基板側へ向けて基板に実装するフリップチップ接続がある(例えば、特許文献1−2を参照)。 As a technique related to electrical connection of electronic components, for example, there is wire bonding in which a wire is connected to a terminal disposed on an outer peripheral portion of a semiconductor chip. In order to cope with an increase in the number of connection terminals, for example, there is a flip chip connection in which a semiconductor chip having terminals arranged on a circuit surface is mounted on a substrate with the circuit surface facing the substrate side (for example, Patent Document 1). 2).
また、近年では、フリップチップ接続において、端子の更なる微細化に対応するべく、電気特性が良好な銅(Cu)等でピラーを形成し、ピラーに付けた半田でボンディングするものも提案されている。ピラーを使ったボンディングであれば、半田バンプを用いる場合に比べて端子の更なる微細化を図ることができる。 Also, in recent years, in flip chip connection, in order to cope with further miniaturization of terminals, it has been proposed to form pillars with copper (Cu) or the like having good electrical characteristics and to bond with solder attached to the pillars. Yes. In the case of bonding using pillars, the terminals can be further miniaturized compared to the case of using solder bumps.
半田による端子同士の接合においては、端子の微細化に伴い、端子に付けることができる半田の量も減少する。端子に付いている半田の量が少ないと、接合時の加熱や加圧によって半田が端子の側方へ押し出された場合に接合不良を生じやすい。また、端子に付いている半田の量が少ないと、微小な位置ずれによっても接合不良を生じやすくなるため、高精度な部品の位置合わせが求められることになる。 In joining the terminals with solder, the amount of solder that can be applied to the terminals also decreases with the miniaturization of the terminals. If the amount of solder attached to the terminal is small, bonding failure tends to occur when the solder is pushed out to the side of the terminal by heating or pressurization during bonding. In addition, if the amount of solder attached to the terminal is small, a bonding failure is likely to occur even by a slight misalignment, so that it is required to align the parts with high accuracy.
そこで、本願は、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい端子、電子部品および電子装置を提供することを課題とする。 Therefore, an object of the present application is to provide a terminal, an electronic component, and an electronic device that are easy to align components even when the terminals are miniaturized and are less likely to cause poor bonding.
本願は、次のような端子を開示する。
相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
端子。
The present application discloses the following terminals.
Having a facing surface facing the mating terminal, and a base part joined to the mating terminal across the solder attached to the facing surface;
A wall portion standing next to the facing surface and surrounding at least a portion of the facing surface;
A part of the wall part is cut out, and a cutout part for receiving another wall part standing next to another opposing surface of the counterpart terminal is provided.
Terminal.
また、本願は、次のような電子部品を開示する。
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に
付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
前記端子を、前記他の電子部品に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
電子部品。
Moreover, this application discloses the following electronic components.
It has a facing surface that faces a mating terminal arranged in another electronic component, and a base portion that is joined to the mating terminal across a solder attached to the facing surface, and stands next to the facing surface A wall portion that surrounds at least a part of the facing surface, and another wall portion that is cut out of a part of the wall portion and is erected next to the other facing surface of the counterpart terminal A terminal provided with a notch for receiving
A plurality of the terminals arranged at positions corresponding to the counterpart terminals arranged in the other electronic components, and
Electronic components.
また、本願は、次のような電子装置を開示する。
複数の電子部品と、
前記各電子部品に配列される複数の端子と、を備え、
前記各端子は、
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
前記各電子部品は、前記壁部が前記他の壁部と共に前記対向面の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
電子装置。
The present application also discloses the following electronic device.
Multiple electronic components,
A plurality of terminals arranged in each electronic component,
Each terminal is
Having a facing surface facing a mating terminal arranged in another electronic component, and a base part joined to the mating terminal across a solder attached to the facing surface;
A wall portion standing next to the facing surface and surrounding at least a portion of the facing surface;
A part of the wall part, and a notch part for receiving the other wall part standing next to the other facing surface of the mating terminal;
Each of the electronic components is joined to the other electronic component in a state where the wall portion surrounds at least a part of the facing surface together with the other wall portion.
Electronic equipment.
上記端子、電子部品および電子装置であれば、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい。 With the above terminals, electronic components, and electronic devices, even if the terminals are miniaturized, the alignment of the components is easy and poor bonding is less likely to occur.
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本願で開示するものの技術的範囲を以下の態様に限定するものではない。 Hereinafter, embodiments will be described. The embodiments described below are merely examples, and the technical scope of what is disclosed in the present application is not limited to the following modes.
図1は、実施形態に係る端子を示した図の一例である。端子1は、例えば、図1に示すように、基部2や壁部3、切り欠き部4を備えている。
FIG. 1 is an example of a diagram illustrating terminals according to the embodiment. The
基部2は、相手端子に対向する対向面5を有しており、対向面5に付けられる半田を挟んで相手端子と接合される部分である。基部2は、例えば、図1に示すように、円柱状に形成した場合、ピラーとして捉えることも可能である。しかし、基部2は、図1に示すような柱状のものに限定されるものでなく、例えば、錘状のもの、或いは、立体的な形状を呈しておらず、端子1が形成される電子部品の表面の一領域を画定しただけの平面的なものであってもよい。
The
壁部3は、対向面5の隣に立設されており、対向面5の少なくとも一部を取り囲む。壁部3は、対向面5の縁から相手端子へ向かって突出するように形成されている。壁部3は、対向面5の縁から相手端子へ向かって突出するように形成されることで、端子1の隣にある他の端子が端子1と電気的に繋がることを抑制しながら対向面5の少なくとも一部を取り囲むことができる。しかし、壁部3は、対向面5の少なくとも一部を取り囲むものであれば、対向面5の縁から相手端子以外の方へ向かって突出していてもよい。また、壁部3は、基部2が相手端子と接合された状態において、相手端子が有する他の対向面の隣に配置され、相手端子が有する他の壁部と共に対向面5の少なくとも一部を取り囲む。壁部3は、相手端子が有する他の対向面の隣に配置され、他の壁部と共に対向面5の少なくとも一部を取り囲むことで、接合時の加熱や加圧により、端子1と相手端子とを接合する半田が対向面5から押し出されるのを抑制する。なお、壁部3は、例えば、図1に示すように、基部2が円柱状に形成されている場合、円形の対向面5の縁に沿うように円筒状に形成されることになる。
The
切り欠き部4は、壁部3の一部を切り欠いており、相手端子が有する他の対向面の隣に立設されている他の壁部を受容する。切り欠き部4は、例えば、図1に示すように、壁部3の半分を切り欠くことにより、相手端子が端子1と同様の形状を呈する場合に当該相手端子が有する他の壁部を受容可能である。切り欠き部4は、例えば、図1に示すように、円筒状の壁部3の半分を切り欠く場合、壁部3を半円筒状に形成することになる。しかし、切り欠き部4は、図1に示すように、壁部3の半分を切り欠くものに限定されるものではない。切り欠き部4は、相手端子が有する他の壁部の形状に対応するように壁部3を切り欠くことにより、当該他の壁部を受容可能であれば如何なる形態を採るものであっても
よい。
The
上記端子1は、例えば、次のようにして相手端子と接合可能である。図2は、端子1を相手端子と接合する様子を示した図の一例である。端子1を相手端子21と接合する際は、例えば、対向面5に半田6を予め付けておく(図2(A)を参照)。半田6は、図2に示したように、対向面5を全面的に覆うように付けておいてもよいが、対向面5を全面的に覆うように付ける態様に限定されるものではない。半田6は、対向面5の一部を覆うように付けてもよく、例えば、対向面5の中心部分にのみ盛り付けられたような形態を呈していてもよい。
The
半田6を付けた端子1を用意した後は、例えば、端子1と同様の形態を呈する相手端子21を、相手端子21が有する他の壁部22が切り欠き部4に受容されるようにして端子1に載せる(図2(B)を参照)。相手端子21を、相手端子21が有する他の壁部22が切り欠き部4に受容されるようにして端子1に載せることで、半田6は、端子1が有する壁部3と相手端子21が有する他の壁部22とに包囲された状態となる。
After preparing the
相手端子21を、相手端子21が有する他の壁部22が切り欠き部4に受容されるようにして端子1に載せた後は、端子1や相手端子21に対して加熱や加圧を行う。半田6は、端子1が有する壁部3と相手端子21が有する他の壁部22とに包囲されているため、端子1や相手端子21に対する加熱や加圧が行われても対向面5から押し出されにくい。よって、端子1は、端子1や相手端子21に対する加熱や加圧が行われても、半田6が対向面5から押し出されることを抑制しながら相手端子21と接合されることになる(図2(C)を参照)。半田6の押し出しが抑制されることにより、端子1と相手端子21との間に残留する半田6の減少が抑制され、接合不良が生じにくくなる。また、半田6の減少が抑制されるため、電子部品に端子1を多数設けた場合であっても、各端子1の高さのばらつきやチップの反り等に対する寸法的な許容範囲が大きい。また、端子1は、壁部3が相手端子21に接触することにより、従来よりも広い接触面積を確保している。よって、端子1は、半田6中にボイドが混入したり、対向面5同士が離間し過ぎたりすることにより、対向面5同士の電気的な導通が十分に確保されなかったとしても、高い接合信頼性を維持可能である。また、端子1は、壁部3と他の壁部22との組み合わせによって半田6を囲んでいるため、例えば、半田6を一つの壁で完全に包囲する場合に比べると、壁部3と他の壁部22との間から半田6のフラックスの分解ガスが拡散しやすい。よって、端子1は、例えば、半田6を一つの壁で完全に包囲する場合に比べると、ボイドを発生させにくい。
After the
なお、端子1は、電気的な導通が実現できるものであれば如何なる材料であってもよいが、例えば、銀、金、ニッケル、銅等の単体、またはそれらを含む合金であれば良好な導電性を得ることができる。また、半田6は、端子1と相手端子21との接合強度を確保しつつ電気的な導通も実現できるものであれば如何なる材料であってもよいが、例えば、錫、インジウムなどの単体、または、錫或いはインジウムを主成分とし、銀、銅、ビスマス等を含む合金であれば、接合強度の確保と良好な導電性を得ることができる。
The
図3は、相手端子21を端子1に適正な位置で載せた状態を示した図の一例である。例えば、切り欠き部4が壁部3の半分を切り欠いて壁部3を半円筒状に形成している場合、端子1と同様の形態を呈する相手端子21を端子1に適正な位置で載せれば、壁部3と他の壁部22とが半田6をほぼ完全に包囲することになる。よって、半田6は、端子1や相手端子21に対する加熱や加圧が行われても、対向面5から押し出されにくい。また、上記実施形態に係る端子1であれば、相手端子21が壁部3に当接するように相手端子21の位置決めを行うことで、端子1と相手端子21との相対的な位置合わせを容易に実現できる。従って、例えば、端子1を電子部品の表面に多数配列する場合であっても、壁部3
や切り欠き部4の位置関係が互いに同じになるように各端子1を電子部品の表面に整列させておけば、電子部品同士の相対的な位置合わせを容易に実現できる。このように、上記端子1を設けた電子部品同士を接合すれば接合不良を生じにくいため、電子部品同士を微細な端子で接合した電子装置を得ることができる。
FIG. 3 is an example of a diagram illustrating a state where the
If the
図4は、相手端子21を端子1に不適正な位置で載せた状態を示した図の一例である。例えば、相手端子21を、壁部3と他の壁部22とが離間するような位置で端子1に載せた場合、切り欠き部4が壁部3の半分を切り欠いて壁部3を半円筒状に形成していても、半田6は壁部3と他の壁部22とによって完全には包囲されない。しかしながら、壁部3と他の壁部22とが少々離間していたとしても、半田6は壁部3や他の壁部22によってほとんど包囲されていると言える。よって、半田6は、壁部3や他の壁部22が存在しない場合に比べれば、端子1や相手端子21に対する加熱や加圧が行われても、対向面5から押し出されにくい。従って、上記実施形態に係る端子1は、端子1と相手端子21とが相対的に位置ずれした状態で接合が行われたとしても、半田6が対向面5から押し出されることによる接合不良の発生を抑制し、且つ、位置ずれについても許容する。すなわち、上記実施形態に係る端子1であれば、端子1を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくいだけでなく、位置ずれがあっても接合不良を生じにくい。
FIG. 4 is an example of a diagram illustrating a state in which the
上記端子1は、各種の電子部品同士の電気接続に適用可能である。端子1は、上述したように、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい。よって、端子1は、例えば、CMOSやLSI、メモリーデバイス、センサーデバイス、MEMSといった端子間のピッチが非常に小さい半導体装置同士や半導体装置とパッケージ基板との電気接続に好適である。
The
図5は、上記端子1の第1変形例である。上記端子1の基部2は、例えば、図5に示すように、対向面5が矩形状の形態を呈するものであってもよい。この場合、壁部3は、方形の対向面5の縁に沿う四角筒状に形成されていてもよい。また、切り欠き部4は、四角筒状の壁部3のうちの2面を切り欠いて壁部3を半四角筒状に形成していてもよい。
FIG. 5 shows a first modification of the
図6は、上記端子1の第2変形例である。上記端子1の切り欠き部4は、例えば、図6に示すように、壁部3の半分以上を切り欠くものであってもよい。この場合、壁部3は、対向面5の半分よりも少ない範囲を取り囲むことになるため、例えば、本第2変形例に係る端子1と同様の形態を呈する相手端子21を端子1と接合する場合は、以下のような接合状態になる。
FIG. 6 shows a second modification of the
図7は、第2変形例に係る端子1と同様の形態を呈する相手端子21を端子1と接合する様子を示した図の一例である。第2変形例に係る端子1は、壁部3が対向面5の半分よりも少ない範囲を取り囲んでいるため、相手端子21を端子1に適正な位置で載せても、端子1の壁部3と相手端子21が有する他の壁部22との間が離間する。よって、半田6は壁部3と他の壁部22とによって完全には包囲されない。しかしながら、壁部3と他の壁部22とが少々離間していたとしても、半田6は壁部3や他の壁部22によってほとんど包囲されていると言える。よって、半田6は、壁部3や他の壁部22が存在しない場合に比べれば、端子1や相手端子21に対する加熱や加圧が行われても、対向面5から押し出されにくい。従って、第2変形例に係る端子1は、半田6が対向面5から押し出されることによる接合不良の発生を抑制することができる。
FIG. 7 is an example of a diagram illustrating a state in which a
図8Aは、第2変形例に係る端子1と同様の形態を呈する相手端子21を端子1に不適正な位置で載せた状態を示した図の第1例である。例えば、相手端子21を、壁部3と他の壁部22とが更に離間するような位置で端子1に載せた場合、半田6を取り囲む壁部3と他の壁部22との間の隙間は更に広がることになる。しかしながら、壁部3と他の壁部
22との間の隙間が更に広がったとしても、壁部3や他の壁部22が存在しない場合に比べれば、半田6は壁部3や他の壁部22によってある程度包囲されていると言える。よって、第2変形例に係る端子1において、壁部3と他の壁部22との間の隙間が更に広がるような不適正な位置関係で接合が行われたとしても、壁部3や他の壁部22が存在しない場合に比べれば、端子1や相手端子21に対する加熱や加圧が行われた際に、半田6が対向面5から押し出されにくい。また、半田6は、仮にボイドB等が発生した場合であっても、壁部3と相手端子21との間の隙間を埋めるように広がるため、端子1と相手端子21との電気的な導通が確保される。一方、例えば、図8Bに示すように、壁部3に相当する部材が無い場合、ボイドBが発生した場合であっても半田は端子の端面以外へ広がる余地が無いため、破線で示すように、端子と相手端子との電気的な導通が確保されにくい。このように、第2変形例に係る端子1であれば、相手端子が不適正な位置に載った状態やボイドB等が発生した状態で接合されたとしても接合不良の発生を抑制することができる。なお、このような効果は、本第2変形例に限られるものでなく、上記実施形態や他の変形例においても同様に発揮される。
FIG. 8A is a first example of a diagram illustrating a state in which a
図9Aは、第2変形例に係る端子1と同様の形態を呈する相手端子21を端子1に不適正な位置で載せた状態を示した図の第2例である。例えば、相手端子21を、壁部3と他の壁部22とが当接するような位置で端子1に載せた場合、壁部3の先端は相手端子21から離間し得る。しかしながら、壁部3の先端が相手端子21から離間していたとしても、壁部3や他の壁部22が存在しない場合に比べれば、半田6は壁部3や他の壁部22によってある程度包囲されていると言える。よって、第2変形例に係る端子1において、壁部3の先端が相手端子21から離間するような不適正な位置関係で接合が行われたとしても、壁部3や他の壁部22が存在しない場合に比べれば、端子1や相手端子21に対する加熱や加圧が行われた際に、半田6が対向面5から押し出されにくい。また、半田6は、壁部3の先端と相手端子21との間の隙間を埋めるように広がるため、端子1と相手端子21との電気的な導通が確保される。一方、例えば、図9Bに示すように、壁部3に相当する部材が無い場合、端子と相手端子とが離間してしまうと、一方の端子に付いている半田が他方の端子に付く余地が無いため、端子と相手端子との電気的な導通が確保されにくい。このように、第2変形例に係る端子1は、相手端子が不適正な位置に載った状態で接合されたとしても接合不良の発生を抑制することができる。なお、このような効果は、本第2変形例に限られるものでなく、上記実施形態や他の変形例においても同様に発揮される。
FIG. 9A is a second example of a diagram illustrating a state in which a
図10は、上記端子1の第3変形例である。上記端子1の壁部3は、例えば、図10に示すように、基部2から離間して配置したものであってもよい。この場合、壁部3は、対向面5の縁からやや離れた位置で対向面5を取り囲むことになる。上記端子1は、対向面5に付けられた半田6の端子1側方への押し出しを壁部3が抑制可能であれば、壁部3が基部2から離間して配置されていてもよい。
FIG. 10 shows a third modification of the
端子1は、例えば、次のような方法で形成することができる。
The
図11は、めっきシード層を形成したシリコンウェハを示した図の一例である。上記端子1を形成したい場合、図11に示すように、電子部品の一例であるシリコンウェハ7の表面のうち他の電子部品と電気接続するための端子1を形成したい面にスパッタリングを行い、密着層8とシード層9とを形成する。密着層8は、例えば、100nm程度の厚さのTi層によって形成することができる。シード層9は、例えば、500nm程度の厚さのCu層によって形成することができる。
FIG. 11 is an example of a diagram showing a silicon wafer on which a plating seed layer is formed. When the
図12は、パターニングされためっきレジストRを形成したシリコンウェハ7を示した図の一例である。シリコンウェハ7の表面にシード層9を形成した後は、めっきレジスト
Rを形成する。そして、めっきレジストRを露光し、端子1を形成したい部分が開口するようにパターニングを行う。例えば、基部2を円柱状に形成したい場合、めっきレジストRに丸い孔をパターニングで形成する。めっきレジストRに形成する丸い孔は、例えば、直径を15μmにすることができる。
FIG. 12 is an example of a diagram showing a
図13は、基部2が形成されたシリコンウェハ7を示した図の一例である。シリコンウェハ7の表面にパターニングしためっきレジストRを形成した後は、めっきレジストRの開口部分に金属材料をめっき処理で埋め込み、基部2を半田6と共に形成する。めっきレジストRの開口部分に埋め込む金属材料としては、例えば、基部2として20μm程度の厚さのCuと、半田6として5μm程度の厚さのSnを含む合金類を挙げることができる。
FIG. 13 is an example of a diagram showing the
図14は、めっきレジストRが除去されたシリコンウェハ7を示した図の一例である。基部2や半田6を形成した後は、めっきレジストRの除去を行う。これにより、基部2の周囲にシード層9が露出する。
FIG. 14 is an example of a diagram illustrating the
図15は、めっきレジストRを再び形成したシリコンウェハ7を示した図の一例である。めっきレジストRの除去を行った後は、再びめっきレジストRを形成する。これにより、シリコンウェハ7の表面が、基部2や半田6の部分を含めてめっきレジストRに覆われる。
FIG. 15 is an example of a diagram showing the
図16は、めっきレジストRを平坦化したシリコンウェハ7を示した図の一例である。めっきレジストRを再び形成した後は、めっきレジストRを平坦化する。これにより、めっきレジストRの表面が、基部2や半田6の部分か否かを問わず平坦になる。
FIG. 16 is an example of a diagram illustrating the
図17Aは、めっきレジストRをパターニングしたシリコンウェハ7を示した図の一例である。シリコンウェハ7の表面にめっきレジストRを再び形成して平坦化した後は、めっきレジストRを露光し、壁部3を形成したい部分が開口するようにパターニングを行う。図17Bは、めっきレジストRをパターニングしたシリコンウェハ7を図17Aとは異なる角度から示した図の一例である。例えば、壁部3を半円筒状に形成したい場合、図17Bに示すように、めっきレジストRに対して半円状の開口をパターニングすることになる。めっきレジストRに対して半円形状の開口をパターニングする場合、例えば、外径を20μm、内径を10μm程度の半円形状の開口をパターニングで開口することができる。
FIG. 17A is an example of a diagram showing a
図18は、壁部3が形成されたシリコンウェハ7を示した図の一例である。シリコンウェハ7の表面に、壁部3を形成したい部分が開口するようにパターニングしためっきレジストRを形成した後は、めっきレジストRの開口部分にCuをめっき処理で埋め込み、壁部3を形成する。壁部3は、例えば、40μm程度の高さのものを形成することができる。
FIG. 18 is an example of a diagram showing the
図19は、めっきレジストRが除去されたシリコンウェハ7を示した図の一例である。壁部3を形成した後は、めっきレジストRの剥離、及び、基部2周辺のシード層9と密着層8のエッチングを行う。これにより、半田6を付けた端子1がシリコンウェハ7の表面上に完成する。
FIG. 19 is an example of a diagram illustrating the
なお、上記実施形態や各変形例に係る端子1の製造方法は、上述した方法に限定されるものではない。上記実施形態や各変形例に係る端子1は、その他の様々な方法で製造してもよい。
In addition, the manufacturing method of the
また、上記実施形態に係る端子1の変形例は、上述した変形例に限定されるものではない。上記実施形態に係る端子1は、例えば、上述した各変形例を適宜組み合わせた態様に変形してもよいし、その他の様々な変形を施してもよい。
Moreover, the modification of the
なお、本願は、以下の付記的事項を含む。
(付記1)
相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
端子。(1、図1)
(付記2)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記1に記載の端子。(2)
(付記3)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記1または2に記載の端子。(3)
(付記4)
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記1から3の何れか一項に記載の端子。(4)
(付記5)
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記1から4の何れか一項に記載の端子。(5)
(付記6)
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記1から5の何れか一項に記載の端子。
(付記7)
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの2面を切り欠いて前記壁部を半四角筒状に形成している、
付記1から5の何れか一項に記載の端子。(図5)
(付記8)
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
前記端子を、前記他の電子部品に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
電子部品。(6)
(付記9)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記8に記載の電子部品。
(付記10)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記8または9に記載の電子部品。
(付記11)
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記8から10の何れか一項に記載の電子部品。
(付記12)
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記8から11の何れか一項に記載の電子部品。
(付記13)
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記8から12の何れか一項に記載の電子部品。
(付記14)
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの2面を切り欠いて前記壁部を半四角筒状に形成している、
付記8から12の何れか一項に記載の電子部品。
(付記15)
複数の電子部品と、
前記各電子部品に配列される複数の端子と、を備え、
前記各端子は、
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
前記各電子部品は、前記壁部が前記他の壁部と共に前記対向面の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
電子装置。(7)
(付記16)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記15に記載の電子装置。
(付記17)
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記15または16に記載の電子装置。
(付記18)
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記15から17の何れか一項に記載の電子装置。
(付記19)
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記15から18の何れか一項に記載の電子装置。
(付記20)
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記15から19の何れか一項に記載の電子装置。
(付記21)
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの2面を切り欠いて前記壁部を半四角筒状に形成している、
付記15から19の何れか一項に記載の電子装置。
The present application includes the following supplementary matters.
(Appendix 1)
Having a facing surface facing the mating terminal, and a base part joined to the mating terminal across the solder attached to the facing surface;
A wall portion standing next to the facing surface and surrounding at least a portion of the facing surface;
A part of the wall part is cut out, and a cutout part for receiving another wall part standing next to another opposing surface of the counterpart terminal is provided.
Terminal. (1, Fig. 1)
(Appendix 2)
The wall portion is located next to the other facing surface of the mating terminal in a state where the base is joined to the mating terminal.
The terminal according to
(Appendix 3)
The wall portion surrounds at least a part of the facing surface together with the other wall portion in a state where the base portion is joined to the mating terminal.
The terminal according to
(Appendix 4)
The wall portion protrudes from the edge of the facing surface toward the mating terminal.
The terminal according to any one of
(Appendix 5)
The notch has a notch half of the wall,
The terminal according to any one of
(Appendix 6)
The base is formed in a cylindrical shape that forms the circular opposed surface,
The wall portion is formed in a cylindrical shape along the edge of the circular facing surface,
The cutout part is formed by cutting out half of the wall part and forming the wall part into a semi-cylindrical shape.
The terminal according to any one of
(Appendix 7)
The base is formed in a rectangular shape that forms the opposing surface of the square,
The wall portion is formed in a rectangular tube shape along the edge of the opposing surface of the square,
The cutout portion is formed by cutting out two surfaces of the square tubular wall portion to form the wall portion in a semi-square tube shape.
The terminal according to any one of
(Appendix 8)
It has a facing surface that faces a mating terminal arranged in another electronic component, and a base portion that is joined to the mating terminal across a solder attached to the facing surface, and stands next to the facing surface A wall portion that surrounds at least a part of the facing surface, and another wall portion that is cut out of a part of the wall portion and is erected next to the other facing surface of the counterpart terminal A terminal provided with a notch for receiving
A plurality of the terminals arranged at positions corresponding to the counterpart terminals arranged in the other electronic components, and
Electronic components. (6)
(Appendix 9)
The wall portion is located next to the other facing surface of the mating terminal in a state where the base is joined to the mating terminal.
The electronic component according to
(Appendix 10)
The wall portion surrounds at least a part of the facing surface together with the other wall portion in a state where the base portion is joined to the mating terminal.
The electronic component according to
(Appendix 11)
The wall portion protrudes from the edge of the facing surface toward the mating terminal.
The electronic component according to any one of
(Appendix 12)
The notch has a notch half of the wall,
The electronic component according to any one of
(Appendix 13)
The base is formed in a cylindrical shape that forms the circular opposed surface,
The wall portion is formed in a cylindrical shape along the edge of the circular facing surface,
The cutout part is formed by cutting out half of the wall part and forming the wall part into a semi-cylindrical shape.
The electronic component according to any one of
(Appendix 14)
The base is formed in a rectangular shape that forms the opposing surface of the square,
The wall portion is formed in a rectangular tube shape along the edge of the opposing surface of the square,
The cutout portion is formed by cutting out two surfaces of the square tubular wall portion to form the wall portion in a semi-square tube shape.
The electronic component according to any one of
(Appendix 15)
Multiple electronic components,
A plurality of terminals arranged in each electronic component,
Each terminal is
Having a facing surface facing a mating terminal arranged in another electronic component, and a base part joined to the mating terminal across a solder attached to the facing surface;
A wall portion standing next to the facing surface and surrounding at least a portion of the facing surface;
A part of the wall part, and a notch part for receiving the other wall part standing next to the other facing surface of the mating terminal;
Each of the electronic components is joined to the other electronic component in a state where the wall portion surrounds at least a part of the facing surface together with the other wall portion.
Electronic equipment. (7)
(Appendix 16)
The wall portion is located next to the other facing surface of the mating terminal in a state where the base is joined to the mating terminal.
The electronic device according to attachment 15.
(Appendix 17)
The wall portion surrounds at least a part of the facing surface together with the other wall portion in a state where the base portion is joined to the mating terminal.
The electronic device according to appendix 15 or 16.
(Appendix 18)
The wall portion protrudes from the edge of the facing surface toward the mating terminal.
The electronic device according to any one of appendices 15 to 17.
(Appendix 19)
The notch has a notch half of the wall,
The electronic device according to any one of appendices 15 to 18.
(Appendix 20)
The base is formed in a cylindrical shape that forms the circular opposed surface,
The wall portion is formed in a cylindrical shape along the edge of the circular facing surface,
The cutout part is formed by cutting out half of the wall part and forming the wall part into a semi-cylindrical shape.
20. The electronic device according to any one of appendices 15 to 19.
(Appendix 21)
The base is formed in a rectangular shape that forms the opposing surface of the square,
The wall portion is formed in a rectangular tube shape along the edge of the opposing surface of the square,
The cutout portion is formed by cutting out two surfaces of the square tubular wall portion to form the wall portion in a semi-square tube shape.
20. The electronic device according to any one of appendices 15 to 19.
1・・端子;2・・基部;3・・壁部;4・・切り欠き部;5・・対向面;6・・半田;7・・シリコンウェハ;8・・密着層;9・・シード層;21・・相手端子;22・・他の壁部;R・・めっきレジスト 1 .. Terminal; 2 .. Base part; 3 .. Wall part; 4 .. Notch part; 5 .. Opposite surface; 6 ... Solder; 7 ... Silicon wafer; Layer: 21 ... Mating terminal: 22. Other wall part: R ... Plating resist
Claims (7)
相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記基部の隣に立設されており、前記基部の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の基部の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
端子。 Terminals arranged on the main surface of the electronic component in a state of projecting from the main surface of the electronic component facing the main surface of the other electronic component toward the main surface of the other electronic component,
Having a facing surface facing the mating terminal, and a base part joined to the mating terminal across the solder attached to the facing surface;
Are erected next to the base, and the wall portion surrounding at least a portion of the base,
A part of the wall part is cut out, and a cutout part for receiving another wall part standing next to another base part of the mating terminal is provided.
Terminal.
請求項1に記載の端子。 The wall portion is located next to the other base portion of the counterpart terminal in a state where the base portion is joined to the counterpart terminal.
The terminal according to claim 1.
請求項1または2に記載の端子。 The wall portion surrounds at least a part of the base portion and the other base portion together with the other wall portion in a state where the base portion is joined to the counterpart terminal.
The terminal according to claim 1 or 2.
請求項1から3の何れか一項に記載の端子。 The wall portion protrudes from an edge of the base portion toward the mating terminal.
The terminal according to any one of claims 1 to 3.
請求項1から4の何れか一項に記載の端子。 The notch has a notch half of the wall,
The terminal according to any one of claims 1 to 4.
前記他の電子部品の主面に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、前記基部の隣に立設されており、前記基部の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の基部の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
前記端子を、前記他の電子部品の主面に対向する前記電子部品の主面から前記他の電子部品の主面へ向かって突出する状態で、前記他の電子部品の主面に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
電子部品。 Electronic components electrically connected to other electronic components,
A base portion facing the mating terminal arranged on the main surface of the other electronic component ; a base portion joined to the mating terminal across a solder attached to the facing surface; and adjacent to the base portion A wall portion that surrounds at least a part of the base portion, and a wall that is cut out of a portion of the wall portion and that stands next to another base portion of the mating terminal A terminal provided with a notch for receiving the part,
Said terminal, said other state projecting from the main surface of the electronic part opposite to the main surface of the electronic component toward the other major surface of the electronic component, is arranged on the main surface of the other electronic components A plurality of members arranged at positions corresponding to the mating terminals respectively,
Electronic components.
前記各電子部品の主面に配列される複数の端子と、を備え、
前記各端子は、前記複数の電子部品のうち何れかの電子部品の、前記電子部品に電気接続される他の電子部品の主面に対向する前記電子部品の主面から前記他の電子部品の主面へ向かって突出する状態で前記電子部品の主面に配列される端子であって、
前記他の電子部品の主面に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記基部の隣に立設されており、前記基部の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の基部の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
前記各電子部品は、前記壁部が前記他の壁部と共に前記電子部品の基部及び前記他の電子部品の基部の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
電子装置。 Multiple electronic components,
A plurality of terminals arranged on the main surface of each electronic component,
Each terminal is connected to the other electronic component from the main surface of the electronic component facing the main surface of another electronic component electrically connected to the electronic component of any one of the plurality of electronic components. A terminal arranged on the main surface of the electronic component in a state of protruding toward the main surface,
Has a facing surface that faces the mating terminal which is arranged on the main surface of the other electronic components, a base which is joined to the mating terminals across the solder attached to the facing surface,
Are erected next to the base, and the wall portion surrounding at least a portion of the base,
A part of the wall part is cut out, and each of the other terminals has a notch part for receiving another wall part standing next to the other base part,
Each electronic component is joined to the other electronic component in a state in which the wall portion surrounds at least a part of the base portion of the electronic component and the base portion of the other electronic component together with the other wall portion,
Electronic equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013105086A JP6155838B2 (en) | 2013-05-17 | 2013-05-17 | Terminal, electronic component and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013105086A JP6155838B2 (en) | 2013-05-17 | 2013-05-17 | Terminal, electronic component and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014225613A JP2014225613A (en) | 2014-12-04 |
| JP6155838B2 true JP6155838B2 (en) | 2017-07-05 |
Family
ID=52124071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013105086A Expired - Fee Related JP6155838B2 (en) | 2013-05-17 | 2013-05-17 | Terminal, electronic component and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6155838B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066066U (en) * | 1983-10-11 | 1985-05-10 | 関西日本電気株式会社 | semiconductor equipment |
| JP2010003927A (en) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | Circuit substrate and method for manufacturing the same |
-
2013
- 2013-05-17 JP JP2013105086A patent/JP6155838B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014225613A (en) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI445151B (en) | Interconnect structure for stacking dies comprising a penetrating structure for a through-channel, and associated systems and methods | |
| TWI499021B (en) | Semiconductor component and method of manufacturing same | |
| CN102067310B (en) | Stacking of wafer-level chip scale packages having edge contacts and manufacture method thereof | |
| US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
| JP5790682B2 (en) | Module and manufacturing method thereof | |
| JP2008306128A (en) | Semiconductor device and manufacturing method thereof | |
| JP6656836B2 (en) | Mounting structure and method of manufacturing the same | |
| WO2018168709A1 (en) | Circuit module and method for producing same | |
| TWI582932B (en) | Wafer processing and test methods | |
| US9355974B2 (en) | Semiconductor device and manufacturing method therefor | |
| US8698309B2 (en) | Semiconductor device | |
| JP6155838B2 (en) | Terminal, electronic component and electronic device | |
| TWI621241B (en) | Semiconductor wafer and semiconductor device having the same | |
| US8334465B2 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
| JP2016181555A (en) | Bump structure and bump junction structure, and method for manufacturing bump | |
| JP6136411B2 (en) | Electronic component joining method and electronic apparatus | |
| JP2018088505A (en) | Semiconductor device and manufacturing method thereof | |
| JP6571446B2 (en) | Semiconductor device | |
| JP2014086963A (en) | Package and method of manufacturing package | |
| JP2011018672A (en) | Semiconductor device, and method of manufacturing the same | |
| JP6580889B2 (en) | Semiconductor device | |
| JP2019140343A (en) | Semiconductor device and manufacturing method of the same | |
| JP2017117995A (en) | Electronic apparatus | |
| JP2010205996A (en) | Electrode connection method and electronic circuit device | |
| JP2006066506A (en) | Composite substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6155838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |