JP6169044B2 - ブラシレスモータ駆動回路、および、ブラシレスモータ駆動システム - Google Patents

Description

本発明の実施形態は、ラシレスモータ駆動回路、および、ブラシレスモータ駆動システムに関する。

従来、ブラシレスモータ駆動回路は、速度指令に応じた通電タイミングで、ドライバ回路により、３相ブラシレスモータの回転を制御する。このブラシレスモータ駆動回路による制御において、３相ブラシレスモータの回転ムラが生じ得る。

特開２０１２−３９７８４号公報

３相ブラシレスモータの回転のムラを低減することが可能なブラシレスモータ駆動回路を提供する。

実施形態に従ったブラシレスモータ駆動システムは、３相ブラシレスモータを備える。ブラシレスモータ駆動システムは、電源電圧を生成する電源と接地との間に接続され、前記３相ブラシレスモータに対して電源電圧を正弦波信号で供給するパワーデバイスを備える。ブラシレスモータ駆動システムは、前記パワーデバイスを制御するブラシレスモータ駆動回路を備える。ブラシレスモータ駆動システムは、前記３相ブラシレスモータに流れるモータ電流が、前記パワーデバイスを介して流れる検出抵抗を備える。

前記ブラシレスモータ駆動回路は、前記検出抵抗の電圧降下による検出電圧に基づいた第１の電圧のピークをホールドした第２の電圧を出力するピークホールド回路を備える。ブラシレスモータ駆動回路は、前記第２の電圧の直流成分である第３の電圧を出力するフィルタ回路を備える。ブラシレスモータ駆動回路は、前記第２の電圧と前記第３の電圧の差電圧を出力する差電圧検出回路を備える。ブラシレスモータ駆動回路は、前記３相ブラシレスモータの回転数に基づいたパルス波である速度指令パルス信号を、アナログ電圧に変換する積分アンプ回路を備える。ブラシレスモータ駆動回路は、前記アナログ電圧と、前記差電圧に基づいた第４の電圧と、の差を演算し、この演算結果に応じた速度制御信号を出力する演算回路を備える。ブラシレスモータ駆動回路は、前記３相ブラシレスモータの通電タイミングを設定する通電タイミング設定回路を備える。ブラシレスモータ駆動回路は、前記通電タイミング設定回路により設定された通電タイミングおよび前記速度制御信号に基づいて、前記３相ブラシレスモータを駆動するための駆動信号を生成する出力波形生成回路を備える。

図１は、第１の実施形態に係るブラシレスモータ駆動システム１００の構成の一例を示す図である。 図２は、図１に示す検出抵抗８による検出電圧ＶＲＳの波形の一例を示す図である。 図３は、図１に示すフィルタ回路Ｆｘによりフィルタリングされた検出電圧ＶＲＳＦの波形の一例を示す図である。 図４は、図１に示すアンプ回路ＡＣにより増幅された電圧ＶＲＳＦ×αの波形の一例を示す図である。 図５は、図１に示すピークホールド回路ＰＣによりホールドされた第２の電圧Ｖｐの波形の一例を示す図である。 図６は、図１に示す差電圧検出回路ＶＣにより検出された差電圧ΔＶｐの波形の一例を示す図である。 図７は、モータ電流が小さい場合における、速度制御信号Ｖｓｐ、アナログ電圧Ｖｓ、第２の電圧Ｖｐ、および差電圧ΔＶｐの波形の一例を示す図である。 図８は、モータ電流が大きい場合における、速度制御信号Ｖｓｐ、アナログ電圧Ｖｓ、第２の電圧Ｖｐ、および差電圧ΔＶｐの波形の一例を示す図である。

以下、各実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係るブラシレスモータ駆動システム１００の構成の一例を示す図である。また、図２は、図１に示す検出抵抗８による検出電圧ＶＲＳの波形の一例を示す図である。また、図３は、図１に示すフィルタ回路Ｆｘによりフィルタリングされた検出電圧ＶＲＳＦの波形の一例を示す図である。また、図４は、図１に示すアンプ回路ＡＣにより増幅された電圧ＶＲＳＦ×αの波形の一例を示す図である。また、図５は、図１に示すピークホールド回路ＰＣによりホールドされた第２の電圧Ｖｐの波形の一例を示す図である。また、図６は、図１に示す差電圧検出回路ＶＣにより検出された差電圧ΔＶｐの波形の一例を示す図である。

図１に示すように、ブラシレスモータ駆動システム１００は、３相ブラシレスモータＭと、第１ないし第３のホール素子５ａ〜５ｃと、第１ないし第３のキャパシタ６ａ〜６ｃと、ブラシレスモータ駆動回路１と、パワーデバイス２と、検出抵抗８と、ノイズ用フィルタ回路Ｆｘと、検出コイルＬと、を備える。

第１ないし第３のホール素子５ａ〜５ｃは、３相ブラシレスモータＭの各相（Ｕ相、Ｖ相、Ｗ相）のコイルにそれぞれ付加されている。この第１ないし第３のホール素子５ａ〜５ｃは、それぞれ、Ｕ相ホール信号ＨＵＰ、ＨＵＭ、Ｖ相ホール信号ＨＶＰ、ＨＶＭ、Ｗ相ホール信号ＨＷＰ、ＨＷＭをブラシレスモータ駆動回路１に出力する。なお、信号ＨＵＭ、ＨＶＭ、ＨＷＭは、それぞれ、信号ＨＵＰ、ＨＶＰ、ＨＷＰを反転した信号である。

そして、この第１ないし第３のホール素子５ａ〜５ｃの出力には、第１ないし第３のキャパシタ６ａ〜６ｃがそれぞれ接続されている。

また、検出コイルＬは、３相ブラシレスモータＭに近接して配置され、３相ブラシレスモータＭの回転数に応じた励磁電流が流れる。この検出コイルＬに流れる励磁電流に基づいた信号がブラシレスモータ駆動回路１に供給される。

また、電源７は、電圧ＶＤＤを出力する。

パワーデバイス２は、電源電圧ＶＤＤを生成する電源７と接地との間に接続されている。特に、パワーデバイス２は、図１に示すように、一端が電源７に接続され、他端が抵抗８を介して接地に接続されている。

そして、このパワーデバイス２は、例えば、図１に示すように、駆動信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺに応じて、３相ブラシレスモータＭに対して電源電圧ＶＤＤを３相の正弦波信号Ｕ、Ｖ、Ｗで供給する。

パワーデバイス２は、６個のｎＭＯＳトランジスタ２ａ〜２ｆと、６個のダイオード２ｇ〜２ｌと、を有する。

そして、駆動信号ＳＵがゲートに入力されるｎＭＯＳトランジスタ２ａと駆動信号ＳＸがゲートに入力されるｎＭＯＳトランジスタ２ｂとは、電源７と接地との間に直列に接続されている。このｎＭＯＳトランジスタ２ａとｎＭＯＳトランジスタ２ｂとの間の端子が３相ブラシレスモータＭのＵ相のコイルに接続されている。この端子から正弦波信号ＵがＵ相のコイルに供給される。

なお、ダイオード２ｇは、ｎＭＯＳトランジスタ２ａのドレイン／ソースに、カソード／アノードが接続されている。また、ダイオード２ｈは、ｎＭＯＳトランジスタ２ｂのドレイン／ソースに、カソード／アノードが接続されている。

また、駆動信号ＳＶがゲートに入力されるｎＭＯＳトランジスタ２ｃと駆動信号ＳＹがゲートに入力されるｎＭＯＳトランジスタ２ｄとは、電源７と接地との間に直列に接続されている。このｎＭＯＳトランジスタ２ｃとｎＭＯＳトランジスタ２ｄとの間の端子が３相ブラシレスモータＭのＶ相のコイルに接続されている。この端子から正弦波信号ＶがＶ相のコイルに供給される。

なお、ダイオード２ｉは、ｎＭＯＳトランジスタ２ｃのドレイン／ソースに、カソード／アノードが接続されている。また、ダイオード２ｊは、ｎＭＯＳトランジスタ２ｄのドレイン／ソースに、カソード／アノードが接続されている。

また、駆動信号ＳＷがゲートに入力されるｎＭＯＳトランジスタ２ｅと駆動信号ＳＺがゲートに入力されるｎＭＯＳトランジスタ２ｆとは、電源７と接地との間に直列に接続されている。このｎＭＯＳトランジスタ２ｅとｎＭＯＳトランジスタ２ｆとの間の端子が３相ブラシレスモータＭのＷ相のコイルに接続されている。この端子から正弦波信号ＷがＷ相のコイルに供給される。

なお、ダイオード２ｋは、ｎＭＯＳトランジスタ２ｅのドレイン／ソースに、カソード／アノードが接続されている。また、ダイオード２ｌは、ｎＭＯＳトランジスタ２ｆのドレイン／ソースに、カソード／アノードが接続されている。

そして、３相ブラシレスモータＭは、３相の正弦波信号Ｕ、Ｖ、Ｗにより、３相のコイルに電流が流れて、駆動する。

また、検出抵抗８は、一端がパワーデバイス２の他端に接続され、他端が接地に接続されている。この検出抵抗８は、３相ブラシレスモータＭに流れるモータ電流が、このパワーデバイス２を介して流れる。

この検出抵抗８において、モータ電流が流れることによる電圧降下により、検出電圧ＶＲＳが検出される。ここでは、この検出抵抗８の一端から検出電圧ＶＲＳ（図２）が出力される。

また、ノイズ用フィルタ回路Ｆｘは、検出電圧ＶＲＳの電圧ノイズをフィルタリングする。この電圧ノイズがフィルタリングされた検出電圧ＶＲＳＦ（図３）がブラシレスモータ駆動回路１に供給される。なお、このノイズ用フィルタ回路Ｆｘは、必要に応じて、省略されていてもよく、また、ブラシレスモータ駆動回路１内に設けられていてもよい。

このノイズ用フィルタ回路Ｆｘは、例えば、図１に示すように、フィルタ用抵抗Ｒｘと、フィルタ用容量Ｃｘと、を含む。

フィルタ用抵抗Ｒｘは、一端が検出抵抗８の一端に接続され、他端がアンプ回路ＡＣの入力に接続されている（この他端の電圧がフィルタリングされた検出電圧ＶＲＳＦになる）。

フィルタ用容量Ｃｘは、一端がフィルタ用抵抗Ｒｘの他端に接続され、他端が接地に接続されている。

また、ブラシレスモータ駆動回路１は、パワーデバイス２を制御する（３相ブラシレスモータＭに対する３相の正弦波信号Ｕ、Ｖ、Ｗによる駆動を制御する）。

このブラシレスモータ駆動回路１は、例えば、図１に示すように、第１ないし第３のアンプ回路１ａ〜１ｃと、位置推定回路１ｄと、通電タイミング設定回路１ｅと、出力波形生成回路１ｆと、アンプ回路ＡＣと、ピークホールド回路ＰＣと、平滑化用フィルタ回路Ｆｙと、差電圧検出回路ＶＣと、積分アンプ回路ＩＡと、演算回路ＯＣと、ゲイン調整回路ＧＣと、ＦＧ信号生成回路ＦＣと、偏差検出回路ＤＣと、を有する。

第１ないし第３のアンプ回路１ａ〜１ｃは、Ｕ相ホール信号ＨＵＰ、ＨＵＭの差、Ｖ相ホール信号ＨＶＰ、ＨＶＭの差、Ｗ相ホール信号ＨＷＰ、ＨＷＭの差を、それぞれ増幅した信号を出力する。

また、位置推定回路１ｄは、第１ないし第３のアンプ回路１ａ〜１ｃの出力信号に基づいて、３相ブラシレスモータＭの位相（ロータの位置）を推定し、この推定結果に応じた信号を出力する。

通電タイミング設定回路１ｅは、位相推定回路１ｄにより推定された３相ブラシレスモータＭの位相に基づいて、３相ブラシレスモータＭの通電タイミングを設定する。

この通電タイミング設定回路１ｅは、第３の電圧Ｖｐｆに応じて、パワーデバイス２による３相ブラシレスモータＭの通電タイミングの進角値又は遅角値を調整する。

また、アンプ回路ＡＣは、検出電圧ＶＲＳＦ（ノイズ用フィルタ回路Ｆｘが省略される場合は検出電圧ＶＲＳ）を増幅率αで増幅した電圧を第１の電圧（電圧ＶＲＳＦ×増幅率α）（図４）として出力する。
ピークホールド回路ＰＣは、検出抵抗８の電圧降下による検出電圧ＶＲＳに基づいた第１の電圧のピークをホールドした第２の電圧Ｖｐを出力する。

ここで、図１の例では、ピークホールド回路ＰＣは、アンプ回路ＡＣが出力した第１の電圧（電圧ＶＲＳＦ×増幅率α）のピークをホールドする第２の電圧Ｖｐ（図４、図５）を出力する。なお、ピークホールド回路ＰＣは、ノイズ用フィルタ回路Ｆｘによりフィルタリングされた検出電圧ＶＲＳＦに基づいた第１の電圧のピークをホールドした第２の電圧Ｖｐを出力するようにしてもよい。

また、平滑化用フィルタ回路Ｆｙは、第２の電圧Ｖｐを平滑化した直流成分である第３の電圧Ｖｐｆを出力する。

この平滑化用フィルタ回路Ｆｙは、例えば、図１に示すように、平滑化用抵抗Ｒｙと、平滑化用容量Ｃｙと、を含む。

平滑化用抵抗Ｒｙは、一端に第２の電圧Ｖｐが供給され、他端から第３の電圧Ｖｐｆを出力する。

平滑化用容量Ｃｙは、一端が平滑化用抵抗Ｒｙの他端に接続され、他端が接地に接続されている（この他端の電圧がフィルタリングされた検出電圧Ｖｐｆになる）。

また、差電圧検出回路ＶＣは、第２の電圧Ｖｐからこの第２の電圧Ｖｐの直流成分である第３の電圧Ｖｐｆを引くことにより得られた差電圧ΔＶｐ（図６）を出力する。

すなわち、差電圧ΔＶｐは、例えば、以下の式（１）で表される。

ΔＶｐ＝Ｖｐ−Ｖｐｆ・・・（１）

そして、ゲイン調整回路ＧＣは、差電圧検出回路ＶＣが出力した差電圧ΔＶｐのゲインＧを調整して得られた電圧を第４の電圧（差電圧ΔＶｐ×ゲインＧ）として出力する。なお、このゲイン調整回路ＧＣは、必要に応じて、省略されていてもよい。
また、ＦＧ信号生成回路ＦＣは、検出コイルＬに流れる励磁電流の周波数に基づいたパルス波を有するＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｉｏｎ）信号ＦＳを生成する。

ここで、既述のように、励磁電流は、３相ブラシレスモータＭの回転数に応じて検出コイルＬに流れる。すなわち、ＦＧ信号ＦＳは、３相ブラシレスモータＭの回転数に応じた周波数に基づいたパルス波である。

また、偏差検出回路ＤＣは、ＦＧ信号ＦＳと、外部から入力された基準クロック信号ＣＬＫとの間の偏差を検出し、この偏差に応じたパルス波を有する速度指令パルス信号ＤＳを出力する。より詳しくは、偏差検出回路ＤＣは、周波数偏差又は位相偏差を検出し、この周波数偏差又は位相偏差に応じたパルス波を有する速度指令パルス信号ＤＳを出力する。

すなわち、この速度指令パルス信号ＤＳは、３相ブラシレスモータＭの回転数（周波数、位相）に基づいたパルス波である。

ここで、例えば、速度指令パルス信号ＤＳは、基準クロック信号ＣＬＫの周期よりも、ＦＧ信号ＦＳの周期が長い場合には、３相ブラシレスモータＭを加速させることを指示す。一方、速度指令パルス信号ＤＳは、基準クロック信号ＣＬＫの周期よりも、ＦＧ信号ＦＳの周期が短い場合には、３相ブラシレスモータＭを減速させることを指示する。

また、例えば、速度指令パルス信号ＤＳは、基準クロック信号ＣＬＫの位相よりも、ＦＧ信号ＦＳの位相が遅れている場合には、３相ブラシレスモータＭを加速させることを指示する。一方、速度指令パルス信号ＤＳは、基準クロック信号ＣＬＫの位相よりも、ＦＧ信号ＦＳの位相が進んでいる場合には、３相ブラシレスモータＭを減速させることを指示する。

そして、積分アンプ回路ＩＡは、３相ブラシレスモータＭの回転数に基づいたパルス波である速度指令パルス信号ＤＳを、アナログ電圧Ｖｓに変換する。すなわち、このアナログ電圧Ｖｓは、３相ブラシレスモータＭの速度の指示（加速、減速等）に関する情報を含む。なお、このアナログ電圧Ｖｓは、回路設計上、上限値があり、設定可能な速度（最大トルク）に上限がある。

また、演算回路ＯＣは、アナログ電圧Ｖｓと、差電圧ΔＶｐに基づいた第４の電圧（差電圧ΔＶｐ×ゲインＧ）と、の差を演算し、この演算結果に応じた速度制御信号Ｖｓｐを出力する。

すなわち、速度制御信号Ｖｓｐは、本実施形態では、例えば、以下の式（２）で表される。

Ｖｓｐ＝Ｖｓ−ΔＶｐ×Ｇ・・・（２）

このように、この速度制御信号Ｖｓｐは、３相ブラシレスモータＭの速度を指示する速度指令パルス信号ＤＳに対応するアナログ電圧Ｖｓを、モータ電流に基づいた差電圧ΔＶｐ（×増幅率α）で補正された信号である。

そして、出力波形生成回路１ｆは、既述の通電タイミング設定回路１ｅにより設定された該通電タイミングおよび上記速度制御信号Ｖｓｐに基づいて、３相ブラシレスモータＭを駆動するための駆動信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺを出力する。

例えば、速度制御信号Ｖｓｐに基づいて、駆動信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺのデューティ比、進角値、遅角値等が制御されることにより、３相ブラシレスモータＭの速度が制御される。

次に、以上のような構成を有するブラシレスモータ駆動システム１００の特性について、説明する。

ここで、図７は、モータ電流が小さい場合における、速度制御信号Ｖｓｐ、アナログ電圧Ｖｓ、第２の電圧Ｖｐ、および差電圧ΔＶｐの波形の一例を示す図である。また、図８は、モータ電流が大きい場合における、速度制御信号Ｖｓｐ、アナログ電圧Ｖｓ、第２の電圧Ｖｐ、および差電圧ΔＶｐの波形の一例を示す図である。なお、図７、図８において、比較例として、アナログ電圧Ｖｓと第２の電圧Ｖｐとの差を記載している。また、図７、図８の例においては、簡単のため、ゲインＧは、“１”に設定さている。さらに、図７、図８の例においては、３相ブラシレスモータＭの負荷は同じである。

例えば、図７に示すように、モータ電流が小さい場合、すなわち、３相ブラシレスモータＭの回転トルクが小さい場合、モータ電流（検出電圧ＶＲＳ）に応じた第２の電圧Ｖｐは、低い値になる。この場合、３相ブラシレスモータＭの速度を指示するアナログ電圧Ｖｓは低い値に設定される。

ここで、既述のように、差電圧ΔＶｐは、第２の電圧Ｖｐからこの第２の電圧Ｖｐの直流成分である第３の電圧Ｖｐｆを引くことにより得られた値であるため、第２の電圧Ｖｐの交流成分である。したがって、速度制御信号Ｖｓｐは、アナログ電圧Ｖｓの近傍の値になる。

そして、アナログ電圧Ｖｓ−第２の電圧Ｖｐの値（比較例）は、アナログ電圧Ｖｓよりも少し低い値になる。

このように、モータ電流が小さい場合、速度制御信号Ｖｓｐは、アナログ電圧Ｖｓを基準とした範囲で推移するため、出力波形生成回路１ｆは、この速度制御信号Ｖｓｐに応じて、駆動信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺのデューティ比を所定の値に制御することができる。

一方、図８に示すように、モータ電流が大きい場合、すなわち、３相ブラシレスモータＭの回転トルクが大きい場合、モータ電流（検出電圧ＶＲＳ）に応じた第２の電圧Ｖｐは、高い値になる。この場合、３相ブラシレスモータＭの速度を指示するアナログ電圧Ｖｓは高い値に設定される。

このモータ電流が大きい場合においても、差電圧ΔＶｐは、第２の電圧Ｖｐからこの第２の電圧Ｖｐの直流成分である第３の電圧Ｖｐｆを引くことにより得られた値であるため、第２の電圧Ｖｐの交流成分である。したがって、モータ電流が大きい場合においても、速度制御信号Ｖｓｐは、アナログ電圧Ｖｓの近傍の値になる。

しかし、比較例（アナログ電圧Ｖｓ−第２の電圧Ｖｐ）は、アナログ電圧Ｖｓから大きく離れた値になる。例えば、出力波形生成回路１ｆが、この比較例の値に基づいて駆動信号を制御した場合、駆動信号の制御に対するモータ電流の大きさの影響が大きくなり、３相ブラシレスモータの回転のムラの原因になり得る。

しかし、実施例では、このモータ電流が大きい場合、速度制御信号Ｖｓｐは、アナログ電圧Ｖｓを基準とした範囲で推移するため、出力波形生成回路１ｆは、この速度制御信号Ｖｓｐに応じて、駆動信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺのデューティ比を所定の値に制御することができる。

すなわち、ブラシレスモータ駆動回路１において、モータ電流の電流量の変動分のみを帰還することで、３相ブラシレスモータＭの最大トルクを下げることなく、回転ムラを改善することができる。

また、ブラシレスモータ駆動回路１においては、従来の回路内ある進角データである第３の電圧Ｖｐｆを電流変動の直流成分として使用することで、新たな回路追加が不良となる。

以上のように、実施形態に係るブラシレスモータ駆動回路によれば、３相ブラシレスモータの回転のムラを低減することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ ブラシレスモータ駆動回路
２ パワーデバイス
Ｍ ３相ブラシレスモータ
４ 抵抗
５ａ〜５ｃ 第１ないし第３のホール素子
６ａ〜６ｃ 第１ないし第３のキャパシタ
７ 電源
８ 抵抗
１００ ブラシレスモータ駆動システム

Claims (7)

1. ３相ブラシレスモータと、
   電源電圧を生成する電源と接地との間に接続され、前記３相ブラシレスモータに対して電源電圧を正弦波信号で供給するパワーデバイスと、
   前記パワーデバイスを制御するブラシレスモータ駆動回路と、
   前記３相ブラシレスモータに流れるモータ電流が、前記パワーデバイスを介して流れる検出抵抗と、を備え、
   前記ブラシレスモータ駆動回路は、
   前記検出抵抗の電圧降下による検出電圧に基づいた第１の電圧のピークをホールドした第２の電圧を出力するピークホールド回路と、
   前記第２の電圧の直流成分である第３の電圧を出力するフィルタ回路と、
   前記第２の電圧と前記第３の電圧の差電圧を出力する差電圧検出回路と、
   前記３相ブラシレスモータの回転数に基づいたパルス波である速度指令パルス信号を、アナログ電圧に変換する積分アンプ回路と、
   前記アナログ電圧と、前記差電圧に基づいた第４の電圧と、の差を演算し、この演算結果に応じた速度制御信号を出力する演算回路と、
   前記３相ブラシレスモータの通電タイミングを設定する通電タイミング設定回路と、
   前記通電タイミング設定回路により設定された通電タイミングおよび前記速度制御信号に基づいて、前記３相ブラシレスモータを駆動するための駆動信号を生成する出力波形生成回路と、を備える
   ことを特徴とするブラシレスモータ駆動システム。
2. 前記ブラシレスモータ駆動回路は、
   前記差電圧のゲインを調整して得られた電圧を前記第４の電圧として出力するゲイン調整回路をさらに備える
   ことを特徴とする請求項１に記載のブラシレスモータ駆動システム。
3. 前記ブラシレスモータ駆動回路は、
   前記検出電圧の電圧ノイズをフィルタリングするノイズ用フィルタ回路をさらに備え、
   前記ピークホールド回路は、前記ノイズ用フィルタ回路によりフィルタリングされた前記検出電圧に基づいた前記第１の電圧のピークをホールドした前記第２の電圧を出力する
   ことを特徴とする請求項１又は２に記載のブラシレスモータ駆動システム。
4. 前記ブラシレスモータ駆動回路は、
   前記検出電圧を増幅した電圧を前記第１の電圧として出力するアンプ回路をさらに備え、
   前記ピークホールド回路は、前記アンプ回路が出力した前記第１の電圧のピークをホールドすることを特徴とする請求項１ないし３のいずれか一項に記載のブラシレスモータ駆動システム。
5. 前記通電タイミング設定回路は、前記第３の電圧に応じて、前記パワーデバイスによる前記３相ブラシレスモータの通電タイミングの進角値又は遅角値を調整する
   ことを特徴とする請求項１ないし４のいずれか一項に記載のブラシレスモータ駆動システム。
6. 前記パワーデバイスは、一端が前記電源に接続され、
   前記検出抵抗は、一端が前記パワーデバイスの他端に接続され、他端が接地に接続されていることを特徴とする請求項１ないし５のいずれか一項に記載のブラシレスモータ駆動システム。
7. ３相ブラシレスモータと、電源電圧を生成する電源と接地との間に接続され、前記３相ブラシレスモータに対して電源電圧を正弦波信号で供給するパワーデバイスと、前記３相ブラシレスモータに流れるモータ電流が、前記パワーデバイスを介して流れる検出抵抗と、を備えたブラシレスモータ駆動システムに適用され、前記パワーデバイスを制御するブラシレスモータ駆動回路であって、
   前記検出抵抗の電圧降下による検出電圧に基づいた第１の電圧のピークをホールドした第２の電圧を出力するピークホールド回路と、
   前記第２の電圧の直流成分である第３の電圧を出力するフィルタ回路と、
   前記第２の電圧と前記第３の電圧の差電圧を出力する差電圧検出回路と、
   前記３相ブラシレスモータの回転数に基づいたパルス波である速度指令パルス信号を、アナログ電圧に変換する積分アンプ回路と、
   前記アナログ電圧と、前記差電圧に基づいた第４の電圧と、の差を演算し、この演算結果に応じた速度制御信号を出力する演算回路と、
   前記３相ブラシレスモータの通電タイミングを設定する通電タイミング設定回路と、
   前記通電タイミング設定回路により設定された通電タイミングおよび前記速度制御信号に基づいて、前記３相ブラシレスモータを駆動するための駆動信号を生成する出力波形生成回路と、を備える
   ことを特徴とするブラシレスモータ駆動回路。

Images