JP6180372B2 - 半導体素子の検査方法および検査装置 - Google Patents

Description

この発明は、半導体素子の検査に関し、より特定的には、パワーデバイスとして用いられる半導体素子の短絡耐量の検査方法および検査装置に関する。

パワーデバイスとして用いられるトランジスタなどの半導体素子（以下、それらを代表して単に「トランジスタ」という場合もある）の限界性能を示す指標の一つに、「短絡耐量」がある。短絡耐量は、トランジスタが短絡状態となった場合にそのトランジスタが破壊することなく自身で遮断状態に復帰できる最大の短絡時間で定められる。

短絡耐量の検査は、実際に、トランジスタに所定時間の短絡電流を流し、トランジスタを遮断状態とした後に破壊しないことを確認し、徐々にその所定時間を長くして試験を繰り返し、短絡中または遮断後にトランジスタが破壊するまでの試験を行うことで、破壊しない最大の短絡時間を測定すること（破壊試験）によって行なうことができる。しかし、その場合、たとえば種々の条件における短絡耐量を測定するには、条件の数と少なくとも同じ数のトランジスタについて破壊試験を行なわなければならず、手間およびコストの増加を招く。ばらつきを考慮した短絡耐量を測定する場合などには、さらに多くの破壊試験が必要となり、手間およびコストがさらに増加してしまう。

特開２００９−６９０５８号公報は、トランジスタを破壊することなく、短絡耐量を検査する方法を開示する。この方法は、発熱前のゲートしきい値電圧と、発熱後のゲートしきい値電圧との電圧差に基づいて、短絡耐量検査の合否判定を行なう。

特開２００９−６９０５８号公報

特開２００９−６９０５８号公報に開示された上記方法は、短絡耐量とゲートしきい値電圧の変動との間に相関が存在するという仮説に基づくが、たとえそのような仮説が正しいとしても、上記方法では、合否判定を誤る（誤判断の）可能性がある。たとえばトランジスタのばらつきが大きいと、誤判断の可能性が高まる。これは、上記方法が、短絡耐量の大きさを直接測定するのではなく、短絡耐量とは別のものから短絡耐量検査の合否を判定するにとどまっているためである。それゆえ、上記方法では短絡耐量の精密な測定はできない。

この発明は、上述のような課題を解決するためになされたものである。この発明の目的は、半導体素子を破壊することなく短絡耐量を精密に測定することである。

この発明に係る半導体素子の検査方法は、半導体素子への電圧印加を実行するステップと、第１の所定期間、電圧印加によって半導体素子に短絡電流が流れるように半導体素子を導通させるステップと、第１の所定期間が終了したときから第２の所定期間、半導体素子への電圧印加を継続し、半導体素子を流れる漏電流を測定するステップと、漏電流に基づいて半導体素子の短絡耐量を求めるステップとを含む。第１の所定期間は、短絡電流によって半導体素子が破壊されない期間に設定される。また、第２の所定期間は、漏電流によって半導体素子が破壊されない期間に設定される。

上記の半導体素子の検査方法では、第１の所定期間、半導体素子が導通されて短絡電流が流れる。ここで、第１の所定期間は、短絡電流が流れてもその期間中は半導体素子が破壊しない期間に定められる。したがって、半導体素子は、短絡電流によっては破壊されない。

第１の所定期間が終了して短絡電流が流れなくなった後は、半導体素子に漏電流が流れ得る。上記検査方法によれば、第２の所定期間において半導体素子を流れる漏電流が測定されることで、漏電流に基づいて、半導体素子の短絡耐量が求められる。ここで、第２の所定期間は、漏電流によって半導体素子が破壊されない期間に設定され、その後、半導体素子への電圧印加は遮断される。したがって、半導体素子は、漏電流によっても破壊されない。漏電流に基づいて短絡耐量を求める手法については、実施の形態において詳細に説明される。

この発明に係る半導体素子の検査装置は、上記の検査方法を制御部に実行させて半導体素子を検査する、半導体素子の検査装置である。

この発明によれば、半導体素子を破壊することなく短絡耐量を測定することが可能になる。

実施の形態に係る、半導体素子の検査方法および検査装置を説明するための図である。 半導体素子の検査において実行される処理を説明するためのフローチャートである。 図２のフローチャートにおいて半導体素子を流れる電流の一例を説明するための図である。 最大短絡時間を求めるための検査装置の一例を説明するための図である。 図４の検査装置において実行される処理を説明するためのフローチャートである。 図５のフローチャートによって測定される電流の一例を説明するための図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、特に記載がある場合を除き、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

図１は、実施の形態に係る、半導体素子の検査方法および検査装置を説明するための図である。図１を参照して、実施の形態において、半導体素子１が、検査装置２０によって検査される。

半導体素子１は、パワーデバイスとして用いられる。図１に示す例では、半導体素子１はＩＧＢＴ（Insulated Gate Bipolar Transistor）として表されるが、半導体素子の種類は特に限定されない。半導体素子１として、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられてもよい。

検査装置２０は、スイッチ２と、電圧源３と、電流プローブ４と、制御部５とを含む。
スイッチ２は、半導体素子１と、電圧源３との間に設けられる。スイッチ２は、半導体素子１に印加される電圧および半導体素子１に供給される電流を遮断する。たとえば、スイッチ２が導通状態（ＯＮ）とされると、電圧源３からの電圧が、半導体素子１（のエミッタ・コレクタ間）に印加される。スイッチ２が非導通状態（ＯＦＦ）とされると、電圧源３から半導体素子１への電圧印加が遮断される。なお、図１に示す例では、スイッチ２は、ＩＧＢＴとして表されるが、スイッチ２の種類は特に限定されない。スイッチ２として、たとえばＭＯＳＦＥＴが用いられてもよい。

電圧源３は、たとえばＤＣ１２００Ｖ程度の高電圧を出力する。電圧源３の正極側は、スイッチ２を介して半導体素子１のコレクタに接続される。電圧源３の負極側は、半導体素子１のエミッタに接続される。なお、図１に示す例では、電圧源３の負極側および半導体素子１のエミッタは、いずれもグランドに接続される。

電流プローブ４は、半導体素子１を流れる電流を測定できるように配置される。電流プローブ４の位置は特に限定されない。図１に示す例では、電流プローブ４は、半導体素子１のエミッタと、電圧源３の負極側との間の経路に設けられる。

制御部５は、検査装置２０に含まれる各要素を制御する。制御は、制御部５から各要素に向かって一方向に送信される制御信号を用いて行なわれてもよいし、制御部５と各要素との間で双方向に送信される通信信号を用いて行なわれてもよい。

さらに、制御部５は、半導体素子１が導通状態（ＯＮ）および非導通状態（ＯＦＦ）となるように半導体素子１を制御する。図１に示す例では、半導体素子１の制御端子（ゲート）が、制御部５に接続される。たとえば、制御部５がハイ電圧の制御信号を半導体素子１の制御端子に送信すると、半導体素子１はＯＮになる。制御部５がロー電圧の制御信号を半導体素子１の制御端子に送信すると、半導体素子１はＯＦＦになる。なお、制御部５の詳細については、後に図４を参照してさらに詳細に説明する。

図２は、半導体素子１（図１）の検査において実行される処理を説明するためのフローチャートである。このフローチャートの処理は、図１の制御部５によって実行される。

図１および図２を参照して、ステップＳ１０１（以降、「ステップＳ」を単に「Ｓ」という）において、制御部５は、半導体素子１への電圧印加を実行する。具体的には、制御部５によってスイッチ２がＯＮとされ、電圧源３からの電圧（高電圧）が半導体素子１に印加される。

Ｓ１０２において、制御部５は、第１の所定期間、半導体素子１をＯＮ（導通状態）にして、半導体素子１に短絡電流が流れるようにする。具体的には、制御部５によって半導体素子１がＯＮとされ、電圧源３からの電圧印加によって、電流（ここでは短絡電流）が半導体素子１に流れる。この第１の所定期間は、短絡電流によって半導体素子１が破壊されない期間に設定される。そのような期間は、たとえば半導体素子１の設計データや実験データなどに基づいて定めることができる。具体的には、後に図５などを参照して説明するように、第１の所定期間は、当初、十分短い時間に設定され、その後、長い期間に徐々に更新される。なお、短絡電流は、電流プローブ４を用いて測定することができる。

第１の所定期間が終了すると、制御部５は、半導体素子１をＯＦＦ（非導通状態）にして、半導体素子１に短絡電流が流れなくなるようにする。一方で、半導体素子１には継続して電圧源３からの電圧が印加されている。このため、半導体素子１に漏電流が流れ得る。

Ｓ１０３において、制御部５は、第２の所定期間、漏電流を測定する。具体的には、電流プローブ４によって測定される電流が、漏電流として測定される。この測定は、漏電流の時間変化（波形）の測定を含む。

Ｓ１０４において、制御部５は、半導体素子１への電圧印加を停止する。具体的には、制御部５によってスイッチ２がＯＦＦとされ、電圧源３から半導体素子１への電圧印加が遮断される。これによって、漏電流が流れなくなる。ここで、第２の所定期間は、漏電流によって半導体素子が破壊されない期間に設定されるので、漏電流が発散して半導体素子１が破壊されることはない。

Ｓ１０５において、制御部５は、漏電流のピーク点および変曲点を求める。具体的には、測定された漏電流の波形（漏電流波形）が制御部５によって解析されて、漏電流のピーク点および変曲点が求められる。ここで、ピーク点は、漏電流波形を時間で一階微分した値がゼロになる点である。変曲点は、漏電流波形を時間で二階微分した値がゼロになる点である。漏電流波形が離散データとして取得される場合には、たとえば、漏電流波形の単位時間当たりの変化量が最小となる点をピーク点とし、漏電流波形の単位時間当たりの変化量のさらに単位時間当たりの変化量が最小となる点を変曲点として求めることができる。

Ｓ１０６において、制御部５は、ピーク点および変曲点に基づいて、短絡耐量を求める。短絡耐量は、制御部５によって求められる。短絡耐量の求め方については、後に詳述する。

図２のフローチャートによれば、半導体素子１には、第１の所定期間のみ短絡電流が流れる（Ｓ１０２）。ここで、第１の所定期間内であれば、短絡電流が流れても半導体素子１が破壊されない。また、第２の所定期間のみ漏電流が流れる（Ｓ１０４）。ここで、第２の所定期間内であれば、漏電流が流れても半導体素子１が破壊されない。第２の所定期間において、漏電流が測定される（Ｓ１０３）。そして、この漏電流に基づいて半導体素子１の短絡耐量が求められる（Ｓ１０５およびＳ１０６）。

ここで、漏電流と短絡耐量との関係について、説明する。
図３は、図２のフローチャートにおいて半導体素子１を流れる電流の一例を説明するための図である。図３の横軸は時間を示し、縦軸は電流（の大きさ）を示す。図３には、異なる半導体素子１のＯＮ時間に対応した電流変化を表す４通りの曲線が示され、各曲線には「Ｉ１」，「Ｉ２」，「Ｉ３」および「Ｉ４」の符号がそれぞれ付される。なお、図３においては、説明を容易にするために、各場合について半導体素子１がＯＦＦとされるタイミングがｔ５０となるように記載されている。

図１および図３を参照して、曲線Ｉ４，Ｉ３，Ｉ２およびＩ１では、時刻ｔ１０，ｔ２０，ｔ３０およびｔ４０において、それぞれ短絡電流が流れ始める。そして、時刻ｔ５０において、いずれも短絡電流が流れなくなる。すなわち、曲線Ｉ４において短絡電流が流れている時間（以下、「短絡時間」という）は、時刻ｔ１０から時刻ｔ５０までの時間（たとえば２５μｓｅｃ）である。曲線Ｉ３における短絡時間は、時刻ｔ２０から時刻ｔ５０までの時間（たとえば２４μｓｅｃ）である。曲線Ｉ２における短絡時間は、時刻ｔ３０から時刻ｔ５０までの時間（たとえば２３μｓｅｃ）である。曲線Ｉ１における短絡時間は、時刻ｔ４０から時刻ｔ５０までの時間（たとえば２０μｓｅｃ）である。すなわち、曲線Ｉ４における短絡時間が最も長く、曲線Ｉ１における短絡時間が最も短い。

なお、図３の時刻ｔ１０，ｔ２０，ｔ３０およびｔ４０は第１の所定期間の開始時刻に相当し、時刻ｔ５０は第１の所定期間の終了時刻に相当する。

時刻ｔ５０において短絡電流が流れなくなった後、半導体素子１には漏電流が流れ始める。なお、実際は、漏電流は短絡電流よりも十分に小さいが、図３においては、説明を容易にするために、短絡電流と漏電流との関係は、異なるスケーリングで記載されていることに注意すべきである。なお、時間軸についても部分的に異なるスケーリングが用いられている。

漏電流は、収束する場合と、発散する場合とがある。図３に示す例では、曲線Ｉ３およびＩ４では漏電流が発散し、Ｉ１およびＩ２では漏電流が収束している。

具体的には、曲線Ｉ３およびＩ４では、時刻ｔ５０以降、漏電流は増加し続ける（単調増加する）。そして、曲線Ｉ４では、時刻ｔ６０において、漏電流が急激に増加する（発散する）。曲線Ｉ３では、時刻ｔ７０において、漏電流が発散する。実施の形態において、曲線Ｉ３およびＩ４のように漏電流が発散する態様を、「非正常遮断モード（破壊モード）」と称する。非正常遮断モード（破壊モード）では、漏電流の発散によって半導体素子１に非常に大きな電流が流れるため、漏電流によって半導体素子１が破壊され得る。

一方、曲線Ｉ１およびＩ２では、時刻ｔ５０以降、漏電流は増加した後、減少してゼロに近づく（収束する）。実施の形態において、曲線Ｉ１およびＩ２のように漏電流が収束する態様を、「正常遮断モード」と称する。正常遮断モードでは、漏電流が収束するため、漏電流によって半導体素子１は破壊されない。
両者のモードの違いは、漏電流の生じる原因に由来する。短絡電流遮断後の漏電流は、短絡電流によって生じた発熱により熱励起された電荷が原因となって発生する。遮断状態の半導体素子は高抵抗であるが、高電圧が印加されているためにこの熱励起された電荷による漏電流が流れる。高電圧により高抵抗の半導体素子に漏電流が流れるので、この漏電流もまた大きな発熱要因となり、再び熱励起電荷を生じる再帰的な効果を生じる。

短絡時間が十分に短い場合、短絡電流による熱励起電荷は十分に少なく、漏電流も小さく、漏電流による発熱も小さいので、再帰的に生じる熱励起電荷も少なくなり、漏電流は最終的にゼロに収束する。この場合、漏電流の波形は短絡直後に増大するもののやがてピークを付けたのち減少に転じ、変曲点を経て山形のカーブが谷型のカーブに変わり、最後には電流ゼロの軸に張り付く。これが正常遮断モードである。

一方、短絡時間がある限度以上に長い場合は、短絡電流による熱励起電荷が多いために漏電流も大きくなり、漏電流による発熱によって更に多くの熱励起電荷が発生する。この場合の再帰的効果は発散的であり、漏電流と発熱は増大を続け減少することがない。この場合、漏電流の波形は短絡直後こそ増大率の鈍る山形のカーブであるが、ピークをつけることなく変曲点を生じて谷型のカーブに変わり、増大率も増加し始めて急激に漏電流が大きくなっていく。これをこのまま電源を遮断せずに放置すると、ある限度以上に漏電流と発熱が大きくなったとき、半導体素子の半導体の耐電圧性の性質が失われ、半導体素子は低抵抗となって無制限の電流が流れ、半導体素子は一瞬にして破壊する。これが非正常遮断モードである。

ここで、図３に示される曲線においては、黒色の三角印によりピーク点が示され、黒色の丸印により変曲点が示されている。

正常遮断モード（Ｉ１およびＩ２）では、ピーク点（三角印）および変曲点（丸印）がいずれも現れる。変曲点は、ピーク点よりも遅れて現れる。すなわち、ピーク点が最初に現れる。

ここで、短絡時間が長いほど、ピーク点が現れてから変曲点が現れるまでの時間（遅延時間）は短くなる。換言すれば、短絡時間が長いほど、ピーク点および変曲点が時間軸上で互いに近づく。また、短絡時間が長いほど、ピーク点が現れる時刻は遅くなる。

具体的に、曲線Ｉ１およびＩ２を比較すると、曲線Ｉ２での短絡時間（時刻ｔ３０〜ｔ５０）は曲線Ｉ１での短絡時間（時刻ｔ４０〜ｔ５０）よりも長い。曲線Ｉ２での遅延時間（時刻ｔ５６〜ｔ５８）は曲線Ｉ１での遅延時間（時刻ｔ５５〜ｔ６７）よりも短い。曲線Ｉ２でのピーク点は、曲線Ｉ１でのピーク点よりも遅く現れる。

このように、ピーク点および変曲点の時間軸上における互いの位置関係は、短絡時間（第１の所定期間）に応じて変化する。また、短絡時間が長いほど、漏電流は大きくなる。具体的に、曲線Ｉ１およびＩ２を比較すると、曲線Ｉ２での漏電流は、曲線Ｉ１での漏電流よりも大きい。

なお、図３における時間の数値について具体例を挙げると、曲線Ｉ４での短絡時間（時刻ｔ１０〜ｔ５０）は、たとえば２５μｓｅｃである。曲線Ｉ３での短絡時間（時刻ｔ２０〜ｔ５０）は、たとえば２４μｓｅｃである。曲線Ｉ２での短絡時間（時刻ｔ３０〜ｔ５０）は、たとえば２３μｓｅｃである。曲線Ｉ１での短絡時間（時刻ｔ４０〜時刻ｔ５０）は、たとえば２０μｓｅｃである。曲線Ｉ４において漏電流が発散する時刻ｔ６０は、短絡電流が流れなくなる時刻ｔ５０から（すなわち第１の所定期間が終了したときから）たとえば１００μｓｅｃ経過した時刻である。曲線Ｉ３において漏電流が発散する時刻ｔ７０は、時刻ｔ５０からたとえば３００μｓｅｃ経過した時刻である。曲線Ｉ１においてピーク点が現れる時刻ｔ５５は、時刻ｔ５０からたとえば２０μｓｅｃ経過した時刻である。曲線Ｉ１において変曲点が現れる時刻ｔ６７は、時刻ｔ５０からたとえば２００μｓｅｃ経過した時刻である。

曲線Ｉ１およびＩ２で示されるような正常遮断モードではピーク点が最初に現れる。これが正常遮断モードの特徴である。変曲点はピーク点の後に現れるが、その時間軸上の距離を確認しなくても、ピーク点が現れたことのみで正常遮断モードであると判定できる。これに対し、曲線Ｉ３およびＩ４で示されるような非正常遮断モード（破壊モード）では、ピーク点は現れず、変曲点のみが現れる。すなわち変曲点が最初に現れる。これが非正常遮断モードの特徴である。変曲点の後にピーク点が現れることはあり得ないので、変曲点が最初に現れたらただちに非正常遮断モードであると判定できる。

ここで、正常遮断モードにおいては、短絡時間が長くなるほどピーク点が変曲点に近づくので、たとえば曲線Ｉ２での短絡時間よりもさらに短絡時間を長くして行くと、ピーク点と変曲点とが近接し、最終的に両者の位置が一致した所でピーク点が消滅し、変曲点のみが現れる状態となる。すなわち、変曲点が最初に現れる。これは、正常遮断モードから非正常遮断モードへの移行を意味する。したがって、ピーク点と変曲点とが一致してピーク点が消滅し変曲点が最初に出現する直前の短絡時間が、正常遮断モードにおいて許容される最大限の短絡時間（最大短絡時間）となる。

ここで、半導体素子１（図１）の短絡耐量は、半導体素子１が破壊に至らない最大の短絡時間で定められる。すなわち、短絡耐量は、上述の最大短絡時間に相当する。したがって、ピーク点および変曲点のどちらが先に出現するかに基づいて最大短絡時間を推定することによって、短絡耐量を定量的に測定することができる。

図４は、最大短絡時間を求めるための検査装置の一例を説明するための図である。図４を参照して、検査装置２０Ａは、スイッチ２Ａと、電圧源３と、電流プローブ４Ａと、制御系５Ａとを含む。電圧源３については、先に図１を参照して説明したので、ここでは説明を繰り返さない。

ここで、スイッチ２Ａの定格電流値、すなわちスイッチ２Ａが短絡ではなく正常な状態で流せる電流値は、半導体素子１の短絡電流の最大値よりも大きいものを選定する。これにより、半導体素子１の短絡通電時、すなわちスイッチ２Ａと半導体素子１の両方がＯＮしている間、電圧源３からの高電圧はほぼ全て半導体素子１に加わり、スイッチ２Ａにはほとんど加わらない。なぜなら、スイッチ２Ａの定格電流値は半導体素子１の短絡電流の最大値よりも大きいので、スイッチ２Ａは正常な導通状態であり、短絡状態ではない。したがってこの通電中にもスイッチ２Ａはたかだか数ミリΩの抵抗値しか生じないのに対し、半導体素子１は短絡状態であって流れる電流を制限する側となり数Ωの抵抗を示すからである。このため、スイッチ２Ａが介在することにより生じる測定誤差は千分の一以下となり無視できる。なお、これを概念的に示すために、図４では、スイッチ２Ａが、半導体素子１よりも大きく表示されている。

電流プローブ４Ａの種類は、特に限定されない。図４では、経路に常時装着されるタイプの電流プローブが例示されている。電流プローブ４Ａとして、たとえばクランプ型の電流センサのように、開閉機構を有し、経路に適時装着されるタイプの電流プローブが用いられてもよい。

制御系５Ａは、演算部６と、駆動回路７および８と、信号発生器９と、オシロスコープ１０とを含む。制御系５Ａは、検査装置２０Ａの制御部として機能する。

演算部６は、たとえば、いずれも図示しないＣＰＵ（Central Processing Unit）などのプロセッサおよびメモリなどの記憶素子を含む。メモリには、演算部６の動作のためのプログラム等が格納され得る。演算部６として、たとえば、汎用のコンピュータ（ＰＣ）を用いることができる。なお、演算部６は、専用のハードウェアを用いて実現されてもよい。

演算部６は、制御系５Ａに含まれる各要素を制御する。制御は、制御信号を用いて行なわれてもよいし、通信信号を用いて行なわれてもよい。

駆動回路７は、半導体素子１を制御するための信号を信号発生器９から受けて、半導体素子１を駆動する。これにより、半導体素子１のＯＮ／ＯＦＦが制御される。駆動回路７は、たとえばパルス電圧を半導体素子１の制御端子に印加することによって、パルス幅の長さだけ半導体素子１をＯＮにする。駆動回路７を用いることによって、半導体素子１を高速制御することができる。

駆動回路８は、スイッチ２Ａを制御するための信号を信号発生器９から受けて、スイッチ２Ａを駆動する。これにより、スイッチ２ＡのＯＮ／ＯＦＦが制御される。駆動回路８を用いることによって、スイッチ２Ａを高速制御することができる。

信号発生器９は、半導体素子１およびスイッチ２Ａを制御するための信号を発生し、駆動回路７および８に送信する。信号発生器９は、駆動回路７に送信する信号と、駆動回路８に送信する信号とを独立に発生することができる。これにより、半導体素子１の制御と、スイッチ２Ａの制御とを独立して行なうことができる。

オシロスコープ１０は、電流プローブ４Ａの測定値を取込む。たとえば、半導体素子１の短絡電流が流れなくなったタイミング（第１の所定時間の終了時）をトリガとして、電流プローブ４Ａの測定値の時間変化を、たとえば電流波形データとして保持する。オシロスコープ１０は、電流波形データを、演算部６に送信する。オシロスコープ１０は、電流波形を表示することもできる。

演算部６は、電流波形データを解析し、変曲点とピーク点とを算出する。演算部６は、電流波形データの解析によって求まった変曲点／ピーク点に基づいて、半導体素子１の短絡耐量を算出する。

以上の構成により、検査装置２０Ａは、半導体素子１の短絡耐量を測定し、半導体素子１の検査を行なうことができる。検査には、たとえば、以下の（ａ）〜（ｆ）の動作が含まれる。

（ａ）高電圧印加動作
この動作は、スイッチ２Ａをオンにして、電圧源３からの高電圧を半導体素子１に印加するための動作である。

（ｂ）短絡スイッチング動作
この動作は、短絡時間Ｔｓだけ半導体素子１をＯＮにして短絡電流が流れるようにするための動作である。短絡時間Ｔｓは、第１の所定期間の長さに相当する。たとえば、パルス幅が短絡時間Ｔｓであるパルス電圧が、制御信号として半導体素子１の制御端子に印加される。

なお、第１の所定期間が終了したときには、半導体素子１がＯＦＦにされる。これにより短絡電流は流れなくなる一方で、漏電流が半導体素子１を流れ始める。漏電流は、電流プローブ４Ａを用いて測定される。

（ｃ）高電圧遮断動作
この動作は、電圧源３から半導体素子１への高電圧の印加を遮断（停止）する動作である。具体的には、半導体素子１がＯＦＦとされたとき（第１の所定期間が終了したとき）から、さらに遮断時間Ｔｘが経過したときに、スイッチ２ＡがＯＦＦとされる。遮断時間Ｔｘは、第２の所定期間の長さに相当する。

この高電圧遮断動作によって、漏電流がただちに（たとえば０．１μｓｅｃ以内に）遮断される。これにより、非正常遮断モード（図３の曲線Ｉ１およびＩ２）であったとしても、漏電流は発散する前に遮断される。したがって、漏電流の発散による半導体素子１の破壊を防止することができる。

（ｄ）漏電流波形取得動作
この動作は、第２の所定期間において測定された電流波形（漏電流波形）を取得するための動作である。具体的には、電流プローブ４Ａを用いて測定された漏電流の測定値がオシロスコープ１０によって漏電流波形データとして取得される。また、漏電流波形データが演算部６に送信される。

（ｅ）電流波形解析動作
この動作は、漏電流波形のピーク点と、変曲点とを求める動作である。ピーク点および変曲点は、漏電流波形データに基づいて、たとえば演算部６が求める。

（ｆ）短絡耐量測定動作
この動作は、短絡耐量を定量的に求める動作である。短絡耐量は、ピーク点と変曲点との位置関係に基づいて、たとえば演算部６が求める。

図５は、図４の検査装置２０Ａにおいて実行される処理を説明するためのフローチャートである。このフローチャートの処理は、たとえば図４の制御系５Ａによって実行される。

図４および図５を参照して、はじめに、Ｓ２０１において、制御系５Ａは、半導体素子１の検査条件、すなわち半導体素子１の短絡耐量を測定するための条件を初期化（初期設定）する。

初期設定には、たとえば、試験電圧Ｖｃｃ、測定間隔Ｔｗ、遮断時間Ｔｘ、遮断時間増加幅Ｔｘｅ、遮断時間上限値Ｔｘｍ、短絡時間Ｔｓ、短絡時間増加幅Ｔｓｅ、および短絡時間上限値Ｔｓｍの設定が含まれる。

試験電圧Ｖｃｃは、電圧源３の出力電圧である。試験電圧Ｖｃｃは、たとえば１２００Ｖに設定される。

測定間隔Ｔｗは、測定処理をループさせる場合の待機時間（ｗａｉｔ時間）として設定される。測定間隔Ｔｗは、たとえば１０ｓｅｃに設定される。

遮断時間Ｔｘは、たとえば６０μｓｅｃに設定される。
遮断時間増加幅Ｔｘｅは、遮断時間Ｔｘを増加させるための最小単位である。遮断時間増加幅Ｔｘｅは、たとえば２０μｓｅｃに設定される。

遮断時間上限値Ｔｘｍは、遮断時間Ｔｘの上限である。Ｔｘｍは、たとえば１６０μｓｅｃに設定される。

短絡時間Ｔｓは、たとえば５μｓｅｃに設定される。
短絡時間増加幅Ｔｓｅは、短絡時間Ｔｓを増加させるための最小単位である。短絡時間増加幅Ｔｓｅは、たとえば１μｓｅｃに設定される。短絡時間増加幅Ｔｓｅによって、短絡耐量の測定における分解能（測定精度）が決まる。たとえば短絡時間増加幅Ｔｓｅが１μｓｅｃであれば、１μｓｅｃの精度で短絡耐量を測定することができる。

短絡時間上限値Ｔｓｍは、短絡時間Ｔｓの上限である。短絡時間上限値Ｔｓｍは、たとえば４０μｓｅｃに設定される。

Ｓ２０２において、制御系５Ａは、高電圧電源をオンにする。具体的には、電圧源３が試験電圧Ｖｃｃを出力する。

Ｓ２０３において、制御系５Ａは、パルス幅設定回数ｎを１回に設定する。パルス幅設定回数ｎは、短絡時間Ｔｓが初期設定（Ｓ２０１）も含めて設定（更新）された回数を示す。

Ｓ２０４において、制御系５Ａは、先に説明した（ａ）電圧印加動作を実行する。
Ｓ２０５において、制御系５Ａは、先に説明した（ｂ）短絡スイッチング動作を実行する。

Ｓ２０６において、制御系５Ａは、先に説明した（ｃ）高電圧遮断動作を実行する。
Ｓ２０７において、制御系５Ａは、先に説明した（ｄ）漏電流波形取得動作を実行する。

Ｓ２０８において、制御系５Ａは、先に説明した（ｅ）電流波形解析動作を実行する。
Ｓ２０９において、制御系５Ａは、先に説明した（ｆ）短絡耐量測定動作を開始する。具体的には、制御系５Ａは、ステップＳ２１０に処理を進める。

ステップＳ２１０において、制御系５Ａは、漏電流波形にピーク点の現れる時刻（ピーク位置）Ｔｐｎが存在するか否かを判断する。ピーク位置Ｔｐｎが存在する場合（Ｓ２１０でＹＥＳ）、制御系５Ａは、Ｓ２１１に処理を進める。そうでない場合（Ｓ２１０でＮＯ）、制御系５Ａは、Ｓ２２０に処理を進める。

Ｓ２１１において、制御系５Ａは、パルス幅設定回数ｎが１であるか否かを判断する。パルス幅設定回数ｎが１の場合（Ｓ２１１でＹＥＳ）、制御系５Ａは、Ｓ２１２に処理を進める。そうでない場合（Ｓ２１１でＮＯ）、制御系５Ａは、Ｓ２１５に処理を進める。

Ｓ２１２において、制御系５Ａは、遮断時間Ｔｘを、Ｔｐｎよりも大きい値、たとえばＴｐｎの２倍に設定する。ここでのＴｐｎは、短絡スイッチング動作（Ｓ２０５）が終了した時刻からピーク位置Ｔｐｎまでの時間である。たとえば、Ｔｐｎが２０μｓｅｃであれば、遮断時間Ｔｘは４０μｓｅｃに設定される。

Ｓ２１２において遮断時間Ｔｘが更新されることにより、第２の所定期間が適切に設定される。具体的には、初めに（ｎ＝１で）測定されたピーク位置Ｔｐｎよりも大きな値に遮断時間Ｔｘが設定される。これにより、その後の処理によって短絡時間Ｔｓが更新されて（長くされて）ピーク位置Ｔｐｎが遅れて現れる場合でも（図３の曲線Ｉ１およびＩ２を参照）、そのピーク位置Ｔｐｎが第２の所定期間に含まれるため、ピーク位置Ｔｐｎを測定することができる。また、第２の所定期間が不要に長くならず、非正常遮断モード（破壊モード）によって漏電流が発散する可能性がある場合でも、漏電流が発散する前に、漏電流を遮断することができる。すなわち、Ｓ２１２においては、半導体素子１が漏電流によって破壊されない期間に、第２の所定期間が設定される。

Ｓ２１３において、制御系５Ａは、遮断時間上限値Ｔｘｍよりも遮断時間Ｔｘが大きいか否かを判断する。ＴｘがＴｘｍよりも大きい場合（Ｓ２１３でＹＥＳ）、制御系５Ａは、Ｓ２１４に処理を進める。そうでない場合（Ｓ２１３でＮＯ）、制御系５Ａは、Ｓ２１５に処理を進める。

Ｓ２１４において、制御系５Ａは、遮断時間Ｔｘを遮断時間上限値Ｔｘｍに設定する。これにより、Ｓ２１２において更新された遮断時間Ｔｘが大きくなりすぎることを防ぐことができる。その後、制御系５Ａは、Ｓ２１５に処理を進める。

Ｓ２１５において、制御系５Ａは、短絡時間増加幅Ｔｓｅだけ、短絡時間Ｔｓを増加させる。

Ｓ２１６において、制御系５Ａは、短絡時間上限値Ｔｓｍよりも短絡時間Ｔｓが大きいか否かを判断する。ＴｓがＴｓｍよりも大きい場合（Ｓ２１６でＹＥＳ）、制御系５Ａは、Ｓ２１７に処理を進める。そうでない場合（Ｓ２１６でＮＯ）、制御系５Ａは、Ｓ２１８に処理を進める。

Ｓ２１７において、制御系５Ａは、短絡耐量が大きすぎて（短絡耐量過大であり）測定不能として、短絡耐量測定は失敗と判断する。これは、短絡時間Ｔｓが上限を超えているにもかかわらずピーク位置が現れる正常遮断モードとなっているためである。その後、制御系５Ａは、Ｓ２２８に処理を進める。

Ｓ２１８において、制御系５Ａは、測定間隔Ｔｗの間、待機処理を実行する。この待機処理によって、半導体素子１が自然冷却される。これにより、半導体素子１の温度状態をリセットすることができる。その後、制御系５Ａは、Ｓ２１９に処理を進める。

Ｓ２１９において、制御系５Ａは、パルス幅設定回数ｎを１だけ増加させる。これは、先に説明したようにパルス幅設定回数ｎが短絡時間Ｔｓの更新回数を示すものであり、先のＳ２１５において短絡時間Ｔｓが更新されたためである。その後、制御系５Ａは、Ｓ２０４に再び処理を戻す。

Ｓ２２０において、制御系５Ａは、変曲点が存在するか否かを判断する。変曲点が存在する場合（Ｓ２２０でＹＥＳ）、制御系５Ａは、Ｓ２２１に処理を進める。そうでない場合（Ｓ２２０でＮＯ）、制御系５Ａは、Ｓ２２４に処理を進める。

Ｓ２２１において、制御系５Ａは、パルス幅設定回数ｎが１であるか否かを判断する。ｎが１であれば、検査条件は初期設定の状態であり、短絡時間Ｔｓは最も短い時間である初期値（たとえば５μｓｅｃ）設定されている。一方、ｎが１でなければ、短絡時間Ｔｓは、Ｓ２１５の処理によって更新されているため、初期値よりも長くなっている。ｎが１の場合（Ｓ２２１でＹＥＳ）、制御系５Ａは、Ｓ２２２に処理を進める。そうでない場合（Ｓ２２１でＮＯ）、制御系５Ａは、Ｓ２２３に処理を進める。

Ｓ２２２において、制御系５Ａは、短絡耐量が小さすぎて（短絡耐量過小であり）測定不能であるとして、短絡耐量測定は失敗と判断する。これは、パルス幅設定回数ｎが１、すなわち短絡時間Ｔｓが最も短い初期値であるにもかかわらず変曲点のみが現れる非正常遮断モード（破壊モード）となっているためである。その後、制御系５Ａは、Ｓ２２８に処理を進める。

Ｓ２２３において、制御系５Ａは、現在の短絡時間Ｔｓから短絡時間増加幅Ｔｓｅだけ減少させた時間（更新前の短絡時間（Ｔｓ−Ｔｓｅ））を短絡耐量として算出する。これは、現在の短絡時間Ｔｓでは非正常遮断モード（破壊モード）となっているのに対し、更新前の短絡時間（Ｔｓ−Ｔｓｅ）では正常遮断モードとなっていたため、更新前の短絡時間が、ピーク点と変曲点とが一致してピーク点が消滅する（ピーク点と変曲点とが重なる）直前の短絡時間に相当するからである。このようにして短絡耐量が求められると、制御系５Ａは、短絡耐量測定は成功と判断する。その後、制御系５Ａは、Ｓ２２８に処理を進める。

Ｓ２２４において、制御系５Ａは、増加幅Ｔｘｅ分だけ、遮断時間Ｔｘを増加させる。これは、ピーク点が存在せず変曲点も存在しないことから、遮断時間Ｔｘ（すなわち第２の所定期間）が短すぎると考えられるからである。短絡時間Ｔｓはそのままで遮断時間Ｔｘを伸ばして測定をやり直せば、遮断時間Ｔｘ内にピーク点または変曲点が出現し、この短絡時間Ｔｓが正常遮断モードであるか非正常遮断モードであるかの判定が可能になる可能性があるからである。

言い換えれば、ピーク点または変曲点のどちらかが出現しないと、この短絡時間Ｔｓが正常遮断モードであるか非正常遮断モードであるかの判定はできない。ピーク点が最初に現れれば正常遮断モードであると判定でき、変曲点が最初に現れれば非正常遮断モードであると判定できる。

また、Ｔｘｅはあまりに大きく設定してはいけない。もしもこの短絡時間Ｔｓが非正常遮断モードであった場合、更新後の遮断時間Ｔｘ（すなわち第２の所定期間）がいきなり漏電流が発散する（素子が破壊する）時間を超えてしまう危険がある。かと言ってＴｘｅが小さすぎれば測定回数がむやみに多くなるので素子に合った適切な値を選ぶべきである。

Ｓ２２５において、制御系５Ａは、遮断時間上限値Ｔｘｍよりも遮断時間Ｔｘが大きいか否かを判断する。ＴｘがＴｘｍよりも大きい場合（Ｓ２２５でＹＥＳ）、制御系５Ａは、Ｓ２２６に処理を進める。そうでない場合（Ｓ２２５でＮＯ）、制御系５Ａは、Ｓ２２７に処理を進める。

Ｓ２２６において、制御系５Ａは、遮断時間上限値Ｔｘｍ内では漏電流のピーク点も変曲点も確認できないため（漏電流非収束）、短絡耐量は測定不能であるとして、短絡耐量計測は失敗と判断する。これは、ピーク点も変曲点も遮断時間上限値Ｔｘｍ内に現れない場合、この短絡時間Ｔｓが正常遮断モードであるか非正常遮断モードであるかの判定ができず、（装置の測定時間は有限であるから）無限に遮断時間Ｔｘを伸ばすことはできないためである。その後、制御系５Ａは、Ｓ２２８に処理を進める。

Ｓ２２７において、制御系５Ａは、Ｓ２１８と同様に測定間隔Ｔｗの間、待機処理を実行する。その後、Ｓ２０４に再び処理が戻される。

Ｓ２２８において、制御系５Ａは、高電圧電源をオフにする。具体的には、電圧源３による試験電圧Ｖｃｃの出力が停止される。Ｓ２２８の処理を実行した後に、フローチャートの処理は終了する。

図６は、図５のフローチャートによって測定される電流の一例を説明するための図である。図６には、図３の曲線Ｉ３，Ｉ２およびＩ１での短絡時間（すなわち、時刻ｔ２０〜ｔ５０、時刻ｔ３０〜ｔ５０および時刻ｔ４０〜ｔ５０）の場合に図５のフローチャートによる処理が実行されたときの電流変化が、曲線「Ｉ３Ａ」，「Ｉ２Ａ」および「Ｉ１Ａ」としてそれぞれ示される。

図５および図６を参照して、たとえば曲線Ｉ１Ａは、図５のフローチャートにおける１回目のループによって測定される電流を示す。すなわち、Ｓ２０１の処理によって短絡時間Ｔｓが設定され（時刻ｔ４０〜ｔ５０）、Ｓ２１２の処理によって遮断時間Ｔｘが設定される（時刻ｔ５０〜ｔ６９）。曲線Ｉ１Ａでは、ピーク点が最初に現れている。したがって、曲線Ｉ１Ａは、正常遮断モードである。ピーク点が現れた場合、変曲点はその後に存在するがその位置は確認しなくても正常遮断モードであると判定できる。

図５のフローチャートにおける処理が繰り返されると、たとえば曲線Ｉ２Ａで表わされる電流が測定される。Ｓ２１５の処理によって、曲線Ｉ２Ａでの短絡時間Ｔｓ（時刻ｔ３０〜ｔ５０）は、曲線Ｉ１Ａでの短絡時間Ｔｓ（時刻ｔ４０〜ｔ５０）よりも長く設定されている。また、Ｓ２１２の処理によって、曲線Ｉ２Ａでの遮断時間Ｔｘ（時刻ｔ５０〜ｔ５９）は、曲線Ｉ１Ａでのピーク位置の２倍に設定されている。曲線Ｉ２Ａでは、やはりピーク点が最初に現れている。曲線Ｉ２Ａでは遮断時間Ｔｘまでに変曲点は現れていないが、ピーク点が現れたことから、正常遮断モードであると判定できる。したがって、曲線Ｉ２Ａは、正常遮断モードである。

図５のフローチャートにおける処理がさらに繰り返されると、たとえば曲線Ｉ３Ａで表わされる電流が測定される。曲線Ｉ３Ａにおいては、遮断時間Ｔｘまでにピーク点が現れず、変曲点のみが現れている。すなわち、変曲点が最初に現れている。したがって、曲線Ｉ３Ａは、非正常遮断モード（破壊モード）である。

曲線Ｉ２Ａから曲線Ｉ３Ａの間で、正常遮断モードから非正常遮断モード（破壊モード）へのシフトが確認されたため、Ｓ２２３の処理によって短絡耐量が測定される。具体的には、図６中の時刻ｔ３０から時刻ｔ５０に至るまでの時間が短絡耐量として測定される。

図５のフローチャートによれば、Ｓ２１５の処理によって短絡時間Ｔｓが変更されて、第１の所定期間が更新される。また、半導体素子１への電圧印加を実行する処理（Ｓ２０４）と、半導体素子１を導通させる処理および漏電流を測定する処理（Ｓ２０５）と、電圧印加を停止する処理（Ｓ２０６）と、ピーク点および変曲点を求める処理（Ｓ２０８）と、第１の所定期間を更新する処理（Ｓ２１５）とが、ピーク点および変曲点が時間軸上で互いに一致する（重なる）まで（あるいは、正常遮断モードから非正常遮断モード（破壊モード）への移行が確認されるまで）繰返し実行される。そして、第１の所定期間がピーク点および変曲点が時間軸上で互いに一致する（重なる）期間に更新される直前の第１の所定期間が、短絡耐量として求められる（Ｓ２２３）。

このようにして、半導体素子１の短絡耐量を測定することができる。測定する短絡耐量の精度は、短絡時間増加幅Ｔｓｅによって決まる（Ｓ２０１，Ｓ２１５）。したがって、短絡時間増加幅Ｔｓｅを小さくすることで、短絡耐量の測定精度を向上させることができる。

以上のように、実施の形態においては、パワーデバイスとして用いられる半導体素子の短絡耐量を、非破壊で自動的に行なうことができる。そのため、同一の半導体素子の短絡耐量を何度でも精度よく（精密に）測定することができる。これにより、たとえば量産されたある製品としての半導体素子の短絡耐量を全数検査し、製品ごとに正確な短絡耐量を保証することが可能になる。

全数検査を行なって不良品を排除したうえで、短絡耐量別にランク分けして販売することもできる。

開発段階における少数のサンプルについて、種々の条件下で繰り返し短絡耐量の測定を行なうことができる。それらの測定結果は、有用な知見として製品開発にフィードバックされ得る。

製品設計においては、短絡耐量に不必要に大きなマージンを設ける必要がなくなる。そのため、最小限の短絡耐量で半導体素子を設計・製造することができ、省資源化、低コスト化が図られる。なお、ここでのマージンは、たとえば半導体素子に適用される保護回路（たとえば短絡電流を遮断する回路）の動作時間に対して設定されるものである。

なお、実施の形態において図５のフローチャートを参照して説明した試験電圧Ｖｃｃ、短絡時間Ｔｓの初期値、短絡時間増加幅Ｔｓｅ、短絡時間上限値Ｔｓｍ、測定間隔Ｔｗ（半導体素子の冷却時間）などの具体的な数値は、例示に過ぎない。これらのパラメータは、短絡耐量の測定対象である半導体素子によって、適宜異なる値に設定される。たとえば、半導体素子の定格電圧および定格電流などが異なる場合には、それらのパラメータも異なる値に設定され得る。

短絡時間Ｔｓと、半導体素子の冷却期間である測定間隔Ｔｗとに相関を持たせてもよい。たとえば、短絡時間Ｔｓが長くなると、測定間隔Ｔｗも長くされる。これにより、短絡時間Ｔｓが長くされて半導体素子の発熱量が大きくなった場合でも、測定間隔Ｔｗが長くされるため、半導体素子が十分に冷却される。一方、短絡時間Ｔｓが長くされる前は半導体素子の発熱量が小さいので、測定間隔Ｔｗが短く、全体の測定時間（検査時間）が短縮される。

実施の形態（たとえば図５のフローチャート）において、試験電圧Ｖｃｃの大きさを切替えて、短絡耐量の測定を繰り返し実行する処理が含まれてもよい。これにより、異なる試験電圧における短絡耐量を自動的に測定することができる。

同様に、ゲート駆動電圧（図４の駆動回路７が半導体素子１の制御端子に印加する電圧）の大きさを切替えて、短絡耐量の測定を繰り返し実行する処理が含まれてもよい。これにより、異なるゲート駆動電圧における短絡耐量を自動的に測定することができる。

あるいは、環境温度（半導体素子１が置かれている環境の温度）を変えて、短絡耐量の測定を繰り返し実行する処理が含まれてもよい。これにより、異なる環境温度における短絡耐量を自動的に測定することができる。たとえば図４において、半導体素子１を図示しない恒温槽の内部に配置し、制御系５Ａ（あるいは演算部６）が恒温槽を制御するように、検査装置２０Ａをカスタマイズすることで、環境温度を変えることができる。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 半導体素子、２，２Ａ スイッチ、３ 電圧源、４，４Ａ 電流プローブ、５ 制御部、５Ａ 制御系、６ 演算部、７，８ 駆動回路、９ 信号発生器、１０ オシロスコープ、２０，２０Ａ 検査装置。

Claims (4)

1. 半導体素子への電圧印加を実行するステップと、
   第１の所定期間、前記電圧印加によって前記半導体素子に短絡電流が流れるように前記半導体素子を導通させるステップと、
   前記第１の所定期間が終了したときから第２の所定期間、前記電圧印加を継続して前記半導体素子を流れる漏電流を測定するステップと、
   前記漏電流に基づいて前記半導体素子の短絡耐量を求めるステップとを含み、
   前記第１の所定期間は、前記短絡電流によって前記半導体素子が破壊されない期間に設定され、
   前記第２の所定期間は、前記漏電流によって前記半導体素子が破壊されない期間に設定される、半導体素子の検査方法。
2. 前記漏電流に基づいて前記半導体素子の前記短絡耐量を求めるステップは、
   時間変化における前記漏電流のピーク点および変曲点を求めるステップと、
   前記ピーク点および前記変曲点に基づいて前記短絡耐量を求めるステップとを有する、請求項１に記載の半導体素子の検査方法。
3. 前記ピーク点および前記変曲点の時間軸上における互いの位置関係は、前記第１の所定期間に応じて変化し、
   前記半導体素子の検査方法は、
   前記第１の所定期間を更新するステップと、
   前記第２の所定期間が終了したときに、前記電圧印加を停止するステップと、
   前記電圧印加を実行するステップと、前記半導体素子を導通させるステップと、前記漏電流を測定するステップと、前記電圧印加を停止するステップと、前記ピーク点および変曲点を求めるステップと、前記更新するステップとを、前記変曲点が前記時間軸上で前記ピーク点と一致するかより早く出現するまで繰り返すステップとをさらに含み、
   前記ピーク点および変曲点に基づいて前記短絡耐量を求めるステップは、前記第１の所定期間が前記更新するステップによって前記変曲点が前記時間軸上で前記ピーク点と一致するかより早く出現する期間に更新される直前の前記第１の所定期間を前記短絡耐量として求める、請求項２に記載の半導体素子の検査方法。
4. 請求項１〜請求項３のいずれか１項に記載の半導体素子の検査方法を制御部に実行させて半導体素子を検査する、半導体素子の検査装置。

Images