Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6180978B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6180978B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6180978B2
JP6180978B2 JP2014059197A JP2014059197A JP6180978B2 JP 6180978 B2 JP6180978 B2 JP 6180978B2 JP 2014059197 A JP2014059197 A JP 2014059197A JP 2014059197 A JP2014059197 A JP 2014059197A JP 6180978 B2 JP6180978 B2 JP 6180978B2
Authority
JP
Japan
Prior art keywords
sic
region
type
hydrogen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014059197A
Other languages
English (en)
Other versions
JP2015185616A (ja
Inventor
清水　達雄
達雄 清水
四戸　孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014059197A priority Critical patent/JP6180978B2/ja
Priority to EP15155813.7A priority patent/EP2933826A3/en
Priority to US14/641,775 priority patent/US9601581B2/en
Publication of JP2015185616A publication Critical patent/JP2015185616A/ja
Application granted granted Critical
Publication of JP6180978B2 publication Critical patent/JP6180978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば高耐圧、低損失かつ高温動作可能な半導体デバイスを実現することができる。
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のように、ＭＯＳ構造を備える半導体デバイスにおいて、その特性を向上させる観点から、ｐ型不純物領域やｎ型不純物領域と、電極を形成する金属との低抵抗なコンタクトの実現が望まれる。
森根他、「４Ｈ−ＳｉＣへのＭｇのイオン注入と注入層の評価」、第６０回応用物理学会春季学術講演会 講演予稿集（２０１３）
本発明が解決しようとする課題は、ｐ型のＳｉＣ領域またはｎ型のＳｉＣ領域と、金属との低抵抗なコンタクトを実現する半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、ｐ型のＳｉＣ層と、ｐ型のＳｉＣ層に設けられ、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有し、Ｈ（水素）、或いはＤ（重水素）がＳｉＣのＳｉ（シリコン）サイトに位置するＳｉＣ領域と、ＳｉＣ領域上に設けられる金属層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用を説明する図。 第１の実施形態の半導体装置の作用を説明する図。 第１の実施形態の第１の製造方法において、製造途中の半導体装置の模式断面図。 第１の実施形態の第２の製造方法において、製造途中の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の作用を説明する図。 第２の実施形態の半導体装置の作用を説明する図。 第２の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の製造方法を例示する工程フロー図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第３の実施形態の製造方法において、製造途中の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置のＭＰＳダイオード部の平面図。 第４の実施形態の半導体装置の第１の変形例の模式断面図。 第４の実施形態の半導体装置の第２の変形例の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、ｐ型のＳｉＣ層と、ｐ型のＳｉＣ層に設けられ、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有するＳｉＣ領域と、ＳｉＣ領域上に設けられる金属層と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図１は、ｐ型ＳｉＣ半導体と金属とのコンタクト構造を示している。ｎ型のＳｉＣ基板１０上にｐ型のＳｉＣ層１２、ｐ型のＳｉＣ層１２上にＳｉＣ領域１４、ＳｉＣ領域１４上に金属層１６が設けられる。
なお、以下、ｎ型のＳｉＣ基板１０を用いて説明するが、例えば、ｐ型のＳｉＣ基板を用いる構成であってもかまわない。基板１０は必須の構成要件ではない。
ｎ型のＳｉＣ基板１０は、例えば、不純物濃度１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。ｎ型のＳｉＣ基板１０は、例えば、｛０００１｝面に対しオフ角が０度以上８度以下の主面を備える。
ｐ型のＳｉＣ層１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ型不純物を含む。ｐ型不純物は、例えばＡｌ（アルミニウム）である。
ＳｉＣ領域１４は、Ｈ（水素）、或いはＤ（重水素）（以下、水素の同位体である重水素も含めた概念として、Ｈ（水素）或いはＤ（重水素）を単に「水素」とも記述する）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する。ＳｉＣ領域中の水素含有量は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することが可能である。水素の含有量を面密度に換算すると、例えば、１×１０１２ｃｍ−２以上１×１０１６ｃｍ−２以下である。
ＳｉＣ領域１４は、金属である。すなわち、金属化したＳｉＣである。ＳｉＣ領域１４の仕事関数が６．０ｅＶ以上であることが、ｐ型のＳｉＣ層１２と金属層１６との間のコンタクトを、オーミックコンタクトとする観点から望ましい。
ＳｉＣ領域１４中の水素は、ＳｉＣのＳｉ（シリコン）サイトにある。例えば、ＳｉＣ領域１４中の水素の８０％以上がＳｉＣのＳｉ（シリコン）サイトにある。ＳｉＣ領域１４中の水素が、ＳｉＣのＳｉ（シリコン）サイトにあるか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定で判断することが可能である。
ＳｉＣ領域１４の膜厚は、例えば、１ｎｍ以上１μｍ以下である。
金属層１６を形成する材料は、特に、限定されない。金属層１６を形成する材料は、例えば、ＴｉＮ（窒化チタン）、Ｗ（タングステン）、多結晶シリコン、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ａｕ（金）等である。
以下、本実施形態の作用および効果について説明する。
発明者らによる第１原理計算による検討の結果、ＳｉＣのＳｉ（シリコン）のサイトに、Ｈ（水素）が入ることにより、ＳｉＣが金属化することが明らかになった。さらに、第１原理計算によれば、ＳｉＣの価電子帯上端の真空位置から測定したポテンシャルエネルギーである６．８６ｅＶにほぼ等しい仕事関数を備えることが明らかになった。具体的には、６．０ｅＶ以上であり、例えば、６．２３ｅＶである。
図２および図３は、本実施形態の半導体装置の作用を説明する図である。
図２は、ＳｉＣ領域１４がない場合のｐ型のＳｉＣ層１２と金属層１６とのコンタクトのバンド図である。図３は、ＳｉＣ領域１４がある場合のｐ型のＳｉＣ層１２と金属層１６とのコンタクトのバンド図である。図２（ａ）、図３（ａ）はｐ型のＳｉＣ層１２と金属層１６が接触する前、図２（ｂ）、図３（ｂ）はｐ型のＳｉＣ層１２と金属層１６が接触した後のバンド図である。
図２、図３いずれの場合も、金属層１６として、ＳｉＣのミッドギャップ近傍の仕事関数（φｍ）を有する金属を想定する。具体的には、φｍ＝５．１ｅＶのＮｉ（ニッケル）である。
図２（ａ）に示すように、ｐ型のＳｉＣ層１２の価電子帯上端のポテンシャルエネルギー（Ｅｖ）は６．８６ｅＶ、伝導帯下端のポテンシャルエネルギー（Ｅｃ）は３．６０ｅＶである。ｐ型のＳｉＣ層１２では、フェルミレベル（Ｅｆ）は、価電子帯上端に近い位置にある。
図２（ｂ）に示すように、ｐ型のＳｉＣ層１２と金属層１６とが接触すると、ｐ型のＳｉＣ層１２と金属層１６とのコンタクトは、ショットキー障壁（φＢ）が存在するショットキーコンタクトとなる。
半導体プロセスで適用可能な金属材料の中には、ＳｉＣの価電子帯上端のポテンシャルエネルギー（Ｅｖ）近傍の仕事関数に近い適切な材料がない。このため、ｐ型のＳｉＣ層１２と金属層１６との間のコンタクトを、オーミックコンタクトにすることが困難である。
図３（ａ）に示すように、本実施形態の金属のＳｉＣ領域１４は、ＳｉＣの価電子帯上端のポテンシャルエネルギー（Ｅｖ）近傍の仕事関数（φｍ’）を有する。具体的には、６．０ｅＶ以上であり、例えば、φｍ’＝６．２３ｅＶである。
図３（ｂ）は、ｐ型のＳｉＣ層１２と金属層１６とが、ＳｉＣ領域１４を間に挟んで接触した場合を示す。この場合、ｐ型のＳｉＣ層１２とＳｉＣ領域１４との間は、ショットキー障壁がほぼ存在しない状態となる。そして、ＳｉＣ領域１４と金属層１６との間は、ＳｉＣ領域１４がピン止めサイトとなることにより、金属層１６の仕事関数が、みかけ上６．２３ｅＶまで上昇する。したがって、ｐ型のＳｉＣ層１２と金属層１６との間の障壁が極めて小さくなり、ｐ型のＳｉＣ層１２と金属層１６との間のコンタクトを、オーミックコンタクトにすることが可能となる。
本実施形態の半導体装置によれば、ｐ型のＳｉＣ層１２の価電子帯上端近傍の仕事関数を有するＳｉＣ領域１４がピン止めサイトとして機能することで、ｐ型のＳｉＣ層１２と金属層１６との間のオーミックコンタクトが実現される。この際、オーミック性は、金属層１６を形成する材料の仕事関数に依存しなくなる。したがって、ｐ型のＳｉＣ層１２と金属層１６との間のコンタクト構造を形成する際に、コンタクト特性を考慮することなく、その他のデバイス特性または製造プロセスの観点から最適な材料を選択することが可能となる。
上述のように、ＳｉＣ領域１４は、水素を体積密度で１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する。ＳｉＣ領域１４中の水素の含有量は、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であることが望ましい。面密度では、例えば、１×１０１３ｃｍ−２以上１×１０１５ｃｍ−２以下であることが望ましい。上記範囲を下回ると、金属化が不十分になるおそれがある。上記範囲を上回ると、結晶の歪が大きくなりすぎるおそれがある。
ＳｉＣ領域１４の膜厚は、例えば、１ｎｍ以上１μｍ以下であることが望ましく、２ｎｍ以上５００ｎｍ以下であることが望ましい。上記範囲を下回ると、ピン止め効果が不十分になるおそれがある。上記範囲を上回ると、製造プロセス上、安定して実現することが困難となる。
次に、本実施形態の半導体装置の第１の製造方法について説明する。図４は、本実施形態の半導体装置の第１の製造方法において、製造途中の半導体装置の模式断面図である。
本実施形態の半導体装置の第１の製造方法は、ｐ型のＳｉＣ層にＨ（水素）、或いはＤ（重水素）とＣ（炭素）をイオン注入し、Ｈ（水素）、或いはＤ（重水素）とＣ（炭素）のイオン注入後に第１の熱処理を行い、第１の熱処理後に、ＳｉＣ層上に金属層を形成する。
まず、最初に、ｎ型のＳｉＣ基板１０を準備する。ｎ型のＳｉＣ基板１０は、例えば、不純物濃度１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。ｎ型のＳｉＣ基板１０は、例えば、｛０００１｝面に対しオフ角が０度以上８度以下の主面を備える。
次に、ｎ型のＳｉＣ基板１０にｐ型不純物をイオン注入する（図４（ａ））。このイオン注入により、ｐ型のＳｉＣ層１２を形成する。ｐ型不純物は、例えば、Ａｌ（アルミニウム）である。
次に、ｐ型のＳｉＣ層１２にＨ（水素）、或いはＤ（重水素）をイオン注入する（図４（ｂ））。Ｈ（水素）、或いはＤ（重水素）のドーズ量は、例えば、１×１０１２ｃｍ−２以上１×１０１６ｃｍ−２以下である。
次に、ｐ型のＳｉＣ層１２にＣ（炭素）をイオン注入する（図４（ｃ））。このイオン注入は、ＳｉＣ層１２にＳｉ（シリコン）の欠陥を生成すると共に、Ｃ（炭素）量を過剰にし、ｐ型のＳｉＣ層１２に導入されるＨ（水素）、或いはＤ（重水素）が、ＳｉＣのＳｉ（シリコン）のサイトに入りやすくするために行われる。
次に、ｐ型不純物を活性化する高温アニール（第１の熱処理）を行う（図４（ｄ））。高温アニールは、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度１５００℃以上１９００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。例えば、加熱温度１６００℃で行う。ここで、不活性ガスとしては、Ａｒを用いているが、Ｎ２ガス、Ｈｅガス、Ｎｅガスなどでも良い。特に、Ｈｅガスは、元素半径が小さいため、基板からＨが放出されるのを防ぐ効果がある。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
高温アニール（第１の熱処理）は、ｐ型のＳｉＣ層１２表面からの水素抜けを防止する観点から、Ｈ（水素）、Ｄ（重水素）、或いはＨｅ（ヘリウム）を含む雰囲気で行われることが望ましい。高温アニールの際に、表面からＳｉ（シリコン）が雰囲気中に蒸発することを防止するため、アニール前に、例えば、グラファイトを保護層（グラファイトキャップ層）として形成することが望ましい。
この熱処理によりｐ型のＳｉＣ層１２のｐ型不純物が活性化される。また、ｐ型のＳｉＣ層１２のＨ（水素）、或いはＤ（重水素）が活性化されてＳｉＣのＳｉ（シリコン）のサイトに入り、ｐ型のＳｉＣ層１２表面が金属化され、金属のＳｉＣ領域１４が形成される。
ｐ型のＳｉＣ層１２中には、Ｃ（炭素）が過剰に導入されているため、ｐ型のＳｉＣ層１２中のＨ（水素）、或いはＤ（重水素）は、ＳｉＣのＣ（炭素）のサイトよりもＳｉ（シリコン）のサイトに入りやすくなる。
次に、ｐ型のＳｉＣ層１２上に金属層１６を形成する（図４（ｅ））。
その後、先の高温アニール（第１の熱処理）よりも低温の低温アニール（第２の熱処理）を行うことが望ましい。低温アニール（第２の熱処理）は、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上１０００℃以下といった条件が用いられる。
低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
低温アニール（第２の熱処理）により、導入した水素が、ＳｉＣ領域１４中、特にｐ型のＳｉＣ層１２とＳｉＣ領域１４との界面、及びｐ型のＳｉＣ層１２と金属層１６との界面、にパイルアップする。これにより、ＳｉＣ領域１４の金属化がさらに進行し、コンタクト抵抗の低減を図ることが可能となる。
以上の製造方法により、図１に示す構造を有する半導体装置が製造される。
なお、上記製造方法では、ｐ型不純物の活性化と、水素の活性化を同時に行っているが、独立に行うことも可能である。
独立に活性化を行う場合、例えば、ｐ型不純物をイオン注入した後、水素および炭素のイオン注入前に、例えば、ｐ型不純物を活性化するアニールを、例えば、不活性ガス雰囲気で、１５００℃以上１９００℃以下、例えば、１７００℃で行う。
そして、水素および炭素のイオン注入後、金属層１６の形成前に、高温アニール（第１の熱処理）を、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度４００℃以上１６００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。例えば、加熱温度９００℃で行う。ここで、不活性ガスとしては、Ａｒを用いているが、Ｎ２ガス、Ｈｅガス、Ｎｅガスなどでも良い。特に、Ｈｅガスは、元素半径が小さいため、基板からＨが放出されるのを防ぐ効果がある。
次に、本実施形態の半導体装置の第２の製造方法について説明する。図５は、本実施形態の半導体装置の第２の製造方法において、製造途中の半導体装置の模式断面図である。
まず、最初に、ｎ型のＳｉＣ基板１０を準備する。ｎ型のＳｉＣ基板１０は、例えば、不純物濃度１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。ｎ型のＳｉＣ基板１０は、例えば、｛０００１｝面に対しオフ角が０度以上８度以下の主面を備える。
次に、ｎ型のＳｉＣ基板１０にｐ型不純物をイオン注入する（図５（ａ））。このイオン注入により、ｐ型のＳｉＣ層１２を形成する。ｐ型不純物は、例えば、Ａｌ（アルミニウム）である。
次に、ｐ型不純物の活性化アニールを行う。ｐ型不純物の活性化アニールは、例えば、アルゴン（Ａｒ）ガス雰囲気を用いて、グラファイトキャップ層を付けたうえで、例えば、加熱温度１５００℃以上１９００℃以下、例えば、１７００℃で行う。
次に、高温アニール（第１の熱処理）を行う（図５（ｂ））。高温アニールは、グラファイトキャップ層を取り除き、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度１０００℃以上１６００℃以下、加熱時間１０分以上６０分以下といった条件で行う。例えば、加熱温度１２００℃で行う。ここで、不活性ガスとしては、Ａｒを用いているが、Ｎ２ガス、Ｈｅガス、Ｎｅガスなどでも良い。特に、Ｈｅガスは、元素半径が小さいため、基板からＨが放出されるのを防ぐ効果がある。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
高温アニール（第１の熱処理）は、ｐ型のＳｉＣ層１２表面からの水素抜けを防止する観点から、Ｈ（水素）、Ｄ（重水素）、或いはＨｅ（ヘリウム）を含む雰囲気で行われることが望ましい。
この高温アニールにより、ｐ型のＳｉＣ層１２表面のＳｉ（シリコン）を蒸発させ、Ｓｉ（シリコン）欠陥を形成する。ｐ型のＳｉＣ層１２表面の過剰なエッチングを避ける観点から、加熱温度は１２００℃以下であることが望ましい。
また、ｐ型のＳｉＣ層１２表面の過剰なエッチングを避ける観点から、例えば、ＴａＣ（炭化タンタル）／Ｔａ（タンタル）の複合部材の反応室の内面に、固体Ｓｉ（シリコン）ソースを付与した反応炉内で、高温アニールを行うことが可能である。固体Ｓｉ（シリコン）ソースが蒸発して反応炉内がＳｉ雰囲気になることで、ｐ型のＳｉＣ層１２表面の過剰なエッチングが抑制される。つまり、Ｓｉ雰囲気を調整することにより、シリコン欠陥の形成量を調整可能である。
また、この高温アニールをｐ型不純物の活性化が可能な程の高温（１５００以上１９００℃以下）にすることにより、ｐ型のＳｉＣ層１２のｐ型不純物の活性化を同時に行うことも可能である。
次に、高温アニール（第１の熱処理）よりも低温で、第１の低温アニール（第２の熱処理）を行う（図５（ｃ））。低温アニールは、例えば、水素アニール、重水素アニール等、水素を含有する雰囲気で行われる。水素ガスまたは重水素ガスと、アルゴンガス等の不活性ガスとの混合雰囲気下で行われてもかまわない。
第１の低温アニールは、例えば、加熱温度４００℃以上１２００℃以下で行われる。例えば、加熱温度９００℃で行う。この低温アニールにより、高温アニールで形成されたＳｉ（シリコン）欠陥、すなわち、Ｓｉ（シリコン）のサイトに水素を導入する。これにより、ｐ型のＳｉＣ層１２表面が金属化され、金属のＳｉＣ領域１４が形成される。
次に、ｐ型のＳｉＣ層１２上に金属層１６を形成する（図５（ｄ））。
その後、先の高温アニール（第１の熱処理）よりも加熱温度の低い第２の低温アニール（第３の熱処理）を行うことが望ましい。第２の低温アニール（第３の熱処理）は、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上１０００℃以下といった条件が用いられる。
第２の低温アニール（第３の熱処理）により、導入した水素が、ＳｉＣ領域１４中、特にｐ型のＳｉＣ層１２とＳｉＣ領域１４との界面、及びｐ型のＳｉＣ層１２と金属層１６との界面、にパイルアップする。これにより、ＳｉＣ領域１４の金属化がさらに進行し、コンタクト抵抗の低減を図ることが可能となる。
なお、ｐ型のＳｉＣ層１２の表面にＳｉＣ領域１４を形成しない領域を設ける場合には、その領域に、高温アニールの前に、例えば、グラファイトの保護層（グラファイトキャップ層）を選択的に設ければよい。また、このグラファイトキャップ層を、第１の低温アニール前に一部または全部剥離することで、剥離した部分のＳｉＣのＣ（炭素）のサイトに水素を導入して、ＳｉＣの伝導帯下端のポテンシャルエネルギー（Ｅｃ）近傍の仕事関数（φｍ’）を有する金属のＳｉＣ領域を形成することも可能である。
また、高温アニールで形成されたＳｉ（シリコン）欠陥、すなわち、Ｓｉ（シリコン）のサイトにＨ（水素）を導入するために、第１の低温アニール（第２の熱処理）を、水素プラズマ処理または重水素プラズマ処理で行うことも可能である。言い換えれば、第１の低温アニール（第２の熱処理）のＨ（水素）、或いはＤ（重水素）含有雰囲気がプラズマＨ、或いはプラズマＤである。この場合、第１の低温アニール（第２の熱処理）は、０℃以上１０００℃以下である。
また、第１の低温アニールを省略し、水素含有雰囲気下の高温アニール（第１の熱処理）のみとし、Ｓｉ（シリコン）の蒸発と水素のＳｉサイトへの導入を同時に行うことも可能である。また、高温アニールと第１の低温アニールを連続した熱処理として行うことも可能である。
Ｓｉ（シリコン）の蒸発と水素のＳｉサイトへの導入を同時に行う場合、例えば、例えば、水素アニール、重水素アニール等、水素を含有する雰囲気で、加熱温度１０００℃以上１２００℃以下で行われる。例えば、グラファイトキャップ層を選択的に形成することにより、グラファイトキャップ層に覆われていない領域のみに金属のＳｉＣ領域１４を形成することが可能となる。
以上の製造方法により、図１に示す構造の半導体装置が製造される。
以上、本実施形態によれば、金属のＳｉＣ領域を設けることにより、ｐ型のＳｉＣ層と金属層との低抵抗なオーミックコンタクトを実現することが可能である。
（第２の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ層と、ｎ型のＳｉＣ層に設けられ、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有し、Ｈ（水素）、或いはＤ（重水素）がＳｉＣのＣ（炭素）サイトに位置するＳｉＣ領域と、ＳｉＣ領域上に設けられる金属層と、を備える。
図６は、本実施形態の半導体装置の模式断面図である。図６は、ｎ型ＳｉＣ半導体と金属とのコンタクト構造を示している。ｐ型のＳｉＣ基板２０上にｎ型のＳｉＣ層２２、ｎ型のＳｉＣ層２２上にＳｉＣ領域２４、ＳｉＣ領域２４上に金属層２６が設けられる。
なお、以下、ｐ型のＳｉＣ基板２０を用いて説明するが、例えば、ｎ型のＳｉＣ基板を用いる構成であってもかまわない。基板２０は必須の構成要件ではない。
ｐ型のＳｉＣ基板２０は、例えば、不純物濃度１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。ｐ型のＳｉＣ基板２０は、例えば、｛０００１｝面に対しオフ角が０度以上８度以下の主面を備える。
ｎ型のＳｉＣ層２２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｎ型不純物を含む。ｎ型不純物は、例えばＮ（窒素）である。Ｐ（リン）やＡｓ（ヒ素）でも良い。
ＳｉＣ領域２４は、Ｈ（水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する。ＳｉＣ領域中の水素含有量は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することが可能である。水素の含有量を面密度に換算すると、例えば、１×１０１２ｃｍ−２以上１×１０１６ｃｍ−２以下である。
ＳｉＣ領域２４は、金属である。すなわち、金属化したＳｉＣである。ＳｉＣ領域２４の仕事関数が４．０ｅＶ以下であることが、ｎ型のＳｉＣ層２２と金属層２６との間のコンタクトを、オーミックコンタクトとする観点から望ましい。
ＳｉＣ領域２４中の水素は、ＳｉＣのＣ（炭素）サイトにある。例えば、ＳｉＣ領域２４中の水素の８０％以上がＳｉＣのＣ（炭素）サイトにある。ＳｉＣ領域２４中の水素が、ＳｉＣのＣ（炭素）サイトにあるか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定で判断することが可能である。
ＳｉＣ領域２４の膜厚は、例えば、１ｎｍ以上１μｍ以下である。
金属層２６を形成する材料は、特に、限定されない。金属層２６を形成する材料は、例えば、ＴｉＮ（窒化チタン）、Ｗ（タングステン）、多結晶シリコン、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ａｕ（金）等である。
以下、本実施形態の作用および効果について説明する。
発明者らによる第１原理計算による検討の結果、ＳｉＣのＣ（炭素）のサイトに、Ｈ（水素）が入ることにより、ＳｉＣが金属化することが明らかになった。さらに、第１原理計算によれば、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０ｅＶにほぼ等しい仕事関数を備えることが明らかになった。具体的には、４．０ｅＶ以下であり、例えば、３．８９ｅＶである。
図７および図８は、本実施形態の半導体装置の作用を説明する図である。
図７は、ＳｉＣ領域２４がない場合のｎ型のＳｉＣ層２２と金属層２６とのコンタクトのバンド図である。図８は、ＳｉＣ領域２４がある場合のｎ型のＳｉＣ層２２と金属層２６とのコンタクトのバンド図である。図７（ａ）、図８（ａ）はｎ型のＳｉＣ層２２と金属層２６が接触する前、図７（ｂ）、図８（ｂ）はｎ型のＳｉＣ層２２と金属層２６が接触した後のバンド図である。
図７、図８いずれの場合も、金属層２６として、ＳｉＣのミッドギャップ近傍の仕事関数（φｍ）を有する金属を想定する。具体的には、φｍ＝５．１ｅＶのＮｉ（ニッケル）である。
図７（ａ）に示すように、ｎ型のＳｉＣ層２２の価電子帯上端のポテンシャルエネルギー（Ｅｖ）は６．８６ｅＶ、伝導帯下端のポテンシャルエネルギー（Ｅｃ）は３．６０ｅＶである。ｎ型のＳｉＣ層２２では、フェルミレベル（Ｅｆ）は、伝導帯下端に近い位置にある。
図７（ｂ）に示すように、ｎ型のＳｉＣ層２２と金属層２６とが接触すると、ｎ型のＳｉＣ層２２と金属層２６とのコンタクトは、ショットキー障壁（φＢ）が存在するショットキーコンタクトとなる。
半導体プロセスで適用可能な金属材料の中には、ＳｉＣの伝導帯下端のポテンシャルエネルギー（Ｅｖ）近傍の仕事関数に近い適切な材料がない。このため、ｎ型のＳｉＣ層２２と金属層２６との間のコンタクトを、オーミックコンタクトにすることが困難である。
図８（ａ）に示すように、本実施形態の金属のＳｉＣ領域２４は、ＳｉＣの伝導帯下端のポテンシャルエネルギー（Ｅｃ）近傍の仕事関数（φｍ’）を有する。具体的には、４．０ｅＶ以下であり、例えば、φｍ’＝３．８９ｅＶである。
図８（ｂ）は、ｎ型のＳｉＣ層２２と金属層２６とが、ＳｉＣ領域２４を間に挟んで接触した場合を示す。この場合、ｎ型のＳｉＣ層２２とＳｉＣ領域２４との間は、ショットキー障壁がほぼ存在しない状態となる。そして、ＳｉＣ領域２４と金属層２６との間は、ＳｉＣ領域２４がピン止めサイトとなることにより、金属層２６の仕事関数が、みかけ上３．８９ｅＶまで低下する。したがって、ｎ型のＳｉＣ層２２と金属層２６との間の障壁が極めて小さくなり、ｎ型のＳｉＣ層２２と金属層２６との間のコンタクトを、オーミックコンタクトにすることが可能となる。
本実施形態の半導体装置によれば、ｎ型のＳｉＣ層２２の伝導帯下端近傍の仕事関数を有するＳｉＣ領域２４がピン止めサイトとして機能することで、ｎ型のＳｉＣ層２２と金属層２６との間のオーミックコンタクトが実現される。この際、オーミック性は、金属層２６を形成する材料の仕事関数に依存しなくなる。したがって、ｎ型のＳｉＣ層２２と金属層２６との間のコンタクト構造を形成する際に、コンタクト特性を考慮することなく、その他のデバイス特性または製造プロセスの観点から最適な材料を選択することが可能となる。
上述のように、ＳｉＣ領域２４は、Ｈ（水素）を体積密度で１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する。ＳｉＣ領域２４中のＨ（水素）含有量は、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であることが望ましい。面密度では、例えば、１×１０１３ｃｍ−２以上１×１０１５ｃｍ−２以下であることが望ましい。上記範囲を下回ると、金属化が不十分になるおそれがある。上記範囲を上回ると、結晶の歪が大きくなりすぎるおそれがある。
ＳｉＣ領域２４の膜厚は、例えば、１ｎｍ以上１μｍ以下であることが望ましく、２ｎｍ以上５００ｎｍ以下であることが望ましい。上記範囲を下回ると、ピン止め効果が不十分になるおそれがある。上記範囲を上回ると、製造プロセス上、安定して実現することが困難となる。
次に、本実施形態の半導体装置の製造方法について説明する。図９は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
本実施形態の半導体装置の製造方法は、ｎ型のＳｉＣ層にＨ（水素）、或いはＤ（重水素）とＳｉ（シリコン）をイオン注入し、Ｈ（水素）、或いはＤ（重水素）とＳｉ（シリコン）のイオン注入後に第１の熱処理を行い、第１の熱処理後に、ＳｉＣ層上に金属層を形成する。
まず、最初に、ｐ型のＳｉＣ基板２０を準備する。ｐ型のＳｉＣ基板２０は、例えば、不純物濃度１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。ｐ型のＳｉＣ基板２０は、例えば、｛０００１｝面に対しオフ角が０度以上８度以下の主面を備える。
次に、ｐ型のＳｉＣ基板２０にｎ型不純物をイオン注入する（図９（ａ））。このイオン注入により、ｎ型のＳｉＣ層２２を形成する。ｎ型不純物は、例えば、Ｎ（窒素）である。
次に、ｎ型のＳｉＣ層２２にＨ（水素）、或いはＤ（重水素）をイオン注入する（図９（ｂ））。Ｈ（水素）、或いはＤ（重水素）のドーズ量は、例えば、１×１０１２ｃｍ−２以上１×１０１６ｃｍ−２以下である。
次に、ｎ型のＳｉＣ層２２にＳｉ（シリコン）をイオン注入する（図９（ｃ））。このイオン注入は、ｎ型のＳｉＣ層２２にＣ（炭素）の欠陥を生成すると共に、Ｓｉ（シリコン）量を過剰にし、ｎ型のＳｉＣ層２２に導入されるＨ（水素）が、ＳｉＣのＣ（炭素）のサイトに入りやすくするために行われる。もっとも、ｎ型のＳｉＣ層２２には、固有のＣ（炭素）欠陥が一定量存在するため、金属のＳｉＣ領域２４を形成する上でＳｉ（シリコン）のイオン注入は、必ずしも必須ではない。
次に、ｎ型不純物を活性化する高温アニール（第１の熱処理）を行う（図９（ｄ））。高温アニールは、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度１５００℃以上１９００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。例えば、加熱温度１６００℃で行う。ここで、不活性ガスとしては、Ａｒを用いているが、Ｎ２ガス、Ｈｅガス、Ｎｅガスなどでも良い。特に、Ｈｅガスは、元素半径が小さいため、基板からＨが放出されるのを防ぐ効果がある。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
高温アニール（第１の熱処理）は、ｎ型のＳｉＣ層２２表面からの水素抜けを防止する観点から、Ｈ（水素）、Ｄ（重水素）、或いはＨｅ（へリウム）を含む雰囲気で行われることが望ましい。高温アニールの際に、表面からＳｉ（シリコン）が雰囲気中に蒸発することを防止するため、アニール前に、例えば、グラファイトを保護層（グラファイトキャップ層）として形成することが望ましい。
この熱処理によりｎ型のＳｉＣ層２２のｎ型不純物が活性化される。また、ｎ型のＳｉＣ層２２のＨ（水素）或いはＤ（重水素）が活性化されてＳｉＣのＣ（炭素）のサイトに入り、ｎ型のＳｉＣ層２２表面が金属化され、金属のＳｉＣ領域２４が形成される。
ｎ型のＳｉＣ層２２中には、Ｓｉ（シリコン）が過剰に導入されているため、ｎ型のＳｉＣ層２２中のＨ（水素）、或いはＤ（重水素）は、ＳｉＣのＳｉ（シリコン）のサイトよりもＣ（炭素）のサイトに入りやすくなる。
次に、ｎ型のＳｉＣ層２２上に金属層２６を形成する（図９（ｅ））。
その後、先の高温アニール（第１の熱処理）よりも低温の低温アニール（第２の熱処理）を行うことが望ましい。低温アニール（第２の熱処理）は、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上１０００℃以下といった条件が用いられる。
低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
低温アニール（第２の熱処理）により、導入した水素が、ＳｉＣ領域２４中、特にｎ型のＳｉＣ層２２とＳｉＣ領域２４との界面及び金属層２６とＳｉＣ領域２４との界面、にパイルアップする。これにより、ＳｉＣ領域２４の金属化がさらに進行し、コンタクト抵抗の低減を図ることが可能となる。
以上の製造方法により、図６に示す構造を有する半導体装置が製造される。
なお、上記製造方法では、ｎ型不純物の活性化と、水素の活性化を同時に行っているが、独立に行うことも可能である。
独立に活性化を行う場合、例えば、ｎ型不純物をイオン注入した後、水素のイオン注入前に、例えば、ｎ型不純物を活性化するアニールを、例えば、不活性ガス雰囲気で、１５００℃以上１９００℃以下、例えば、１７００℃で行う。
そして、水素のイオン注入後、金属層１６の形成前に、高温アニール（第１の熱処理）を、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度４００℃以上１６００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。例えば、加熱温度９００℃で行う。ここで、不活性ガスとしては、Ａｒを用いているが、Ｎ２ガス、Ｈｅガス、Ｎｅガスなどでも良い。特に、Ｈｅガスは、元素半径が小さいため、基板からＨが放出されるのを防ぐ効果がある。
以上、本実施形態によれば、金属のＳｉＣ領域により、ｎ型のＳｉＣ層と金属層との低抵抗なオーミックコンタクトを実現することが可能である。
（第３の実施形態）
本実施形態の半導体装置は、半導体基板と、半導体基板の一方の側に設けられるｎ型のＳｉＣ層と、ｎ型のＳｉＣ層に設けられるｐ型の第１のＳｉＣ領域と、ｐ型の第１のＳｉＣ領域に設けられるｎ型の第２のＳｉＣ領域と、ｐ型の第１のＳｉＣ領域に設けられるｐ型の第３のＳｉＣ領域と、ｎ型の第２のＳｉＣ領域表面に設けられＨ（水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する第４のＳｉＣ領域と、ｐ型の第３のＳｉＣ領域表面に設けられＨ（水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する第５のＳｉＣ領域と、ｎ型のＳｉＣ層との間、および、第１のＳｉＣ領域との間にゲート絶縁膜を介して設けられるゲート電極と、第４および第５のＳｉＣ領域上に設けられる第１の電極と、半導体基板のｎ型のＳｉＣ層と反対側に設けられＨ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する第６のＳｉＣ領域と、第６のＳｉＣ領域に接して設けられる第２の電極と、を備える。
図１０は、本実施形態の半導体装置の模式断面図である。このＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００は、例えば、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。図１０においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
本実施形態のＭＯＳＦＥＴ１００は、ｐウェルコンタクト領域とソース電極との間のコンタクト構造が、第１の実施形態で示したコンタクト構造を備える。また、ソース領域とソース電極、および、ＳｉＣ基板とドレイン電極との間のコンタクト構造が、第２の実施形態で示したコンタクト構造を備える。したがって、第１または第２の実施形態と重複する内容については記述を省略する。
このＭＯＳＦＥＴ１００は、第１と第２の面を有するｎ＋型半導体のＳｉＣ基板（半導体基板）３２を備えている。このＳｉＣ基板３２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
このＳｉＣ基板３２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）３４が形成されている。ドリフト層３４の膜厚は、例えば５μｍ以上５０μｍ以下である。
ドリフト層３４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型の第１のＳｉＣ領域（ｐウェル領域）３６が形成されている。ｐ型の第１のＳｉＣ領域（ｐウェル領域）３６は、ドリフト層３４に接する。
ｐウェル領域３６の深さは、例えば０．６μｍ程度である。ｐウェル領域３６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域３６の一部表面には、ｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｎ型の第２のＳｉＣ領域（ソース領域）３８が形成されている。ソース領域３８はｐウェル領域３６に接している。ソース領域３８の深さは、ｐウェル領域３６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域３６の一部表面であって、ソース領域３８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）４０が形成されている。ｐウェルコンタクト領域４０は、ｐウェル領域３６に接している。ｐウェルコンタクト領域４０の深さは、ｐウェル領域３６の深さよりも浅く、例えば０．３μｍ程度である。
ｎ型の第２のＳｉＣ領域（ソース領域）３８上、ｎ型のソース領域３８表面に、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する金属ソース領域（第４のＳｉＣ領域）３９が設けられている。金属ソース領域３９は、金属である。すなわち、金属化したＳｉＣである。金属ソース領域３９の仕事関数が４．０ｅＶ以下であることが、ｎ型のソース領域３８とソース電極４４との間のコンタクトを、オーミックコンタクトとする観点から望ましい。
金属ソース領域３９中の水素は、ＳｉＣのＣ（炭素）サイトにある。例えば、金属ソース領域３９中の水素の８０％以上がＳｉＣのＣ（炭素）サイトにある。金属ソース領域３９中の水素が、ＳｉＣのＣ（炭素）サイトにあるか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定で判断することが可能である。
金属ソース領域３９の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
また、ｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）４０上、ｐ＋型のｐウェルコンタクト領域４０表面にＨ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する金属ｐウェルコンタクト領域（第５のＳｉＣ領域）４１が設けられている。
金属ｐウェルコンタクト領域４１は、金属である。すなわち、金属化したＳｉＣである。金属ｐウェルコンタクト領域４１の仕事関数が６．０ｅＶ以上であることが、ｐウェルコンタクト領域４０とソース電極４４との間のコンタクトを、オーミックコンタクトとする観点から望ましい。
金属ｐウェルコンタクト領域４１中の水素は、ＳｉＣのＳｉ（シリコン）サイトにある。例えば、ＳｉＣ領域１４中の水素の８０％以上がＳｉＣのＳｉ（シリコン）サイトにある。金属ｐウェルコンタクト領域４１中の水素が、ＳｉＣのＳｉ（シリコン）サイトにあるか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定で判断することが可能である。
金属ｐウェルコンタクト領域４１の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
ドリフト層３４およびｐウェル領域３６の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜４８を有している。ゲート絶縁膜４８は、ドリフト層３４およびｐウェル領域３６に接している。ゲート絶縁膜４８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
そして、ドリフト層３４との間、ｐウェル領域３６との間、および、ソース領域３８との間にゲート絶縁膜４８を介して、ゲート電極５０が設けられる。ゲート電極５０はゲート絶縁膜３８上に形成されている。ゲート電極５０には、例えば、ポリシリコン等が適用可能である。ゲート電極５０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜５２が形成されている。
ゲート電極下のソース領域３８とドリフト層１４とに挟まれる部分のｐウェル領域３６が、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
そして、金属ソース領域３９と金属ｐウェルコンタクト領域４１上に、金属ソース領域３９と金属ｐウェルコンタクト領域４１とに電気的に接続される導電性のソース電極（第１の電極）４４を備えている。ソース電極４４は、ｐウェル領域３６に電位を与えるｐウェル電極としても機能する。
ソース電極４４は、例えば、ＴｉＮ（窒化チタン）である。
また、ＳｉＣ基板３２のドリフト層３４と反対側、すなわち、第２の面側には、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有する金属ドレイン領域（第６のＳｉＣ領域）４５が設けられている。金属ドレイン領域４５は、金属である。すなわち、金属化したＳｉＣである。金属ドレイン領域４５の仕事関数が４．０ｅＶ以下であることが、ＳｉＣ基板３２とドレイン電極４６との間のコンタクトを、オーミックコンタクトとする観点から望ましい。
金属ドレイン領域４５中の水素は、ＳｉＣのＣ（炭素）サイトにある。例えば、金属ドレイン領域４５中の水素の８０％以上がＳｉＣのＣ（炭素）サイトにある。金属ドレイン領域４５中の水素が、ＳｉＣのＣ（炭素）サイトにあるか否かは、例えば、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定で判断することが可能である。
金属ドレイン領域４５の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
金属ドレイン領域４５表面に導電性のドレイン電極（第２の電極）４６が形成されている。ドレイン電極４６はＳｉＣ基板３２に電気的に接続される。
ドレイン４６は、例えば、ＴｉＮ（窒化チタン）である。ドレイン電極４６の膜厚は、例えば、１μｍ以上１０μｍ以下である。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）やＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。
図１１は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図１２〜図１９は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
図１１に示すように、半導体装置の製造方法は、ｎ−ＳｉＣ層形成（ステップＳ１００）、Ａｌイオン注入（ステップＳ１０２）、Ｎイオン注入（ステップＳ１０４）、Ｈイオン注入（ステップＳ１０６）、Ｓｉイオン注入（ステップＳ１０８）、Ａｌイオン注入（ステップＳ１１０）、Ｈイオン注入（ステップＳ１１２）、Ｃイオン注入（ステップＳ１１４）、高温アニール（ステップＳ１１６）、ゲート絶縁膜形成（ステップ１１８）、ゲート電極形成（ステップＳ１２０）、第１の電極形成（ステップＳ１２２）、第１の低温アニール（Ｓ１２４）、Ｈイオン注入（Ｓ１２６）、第２の電極形成（ステップＳ１２８）、第２の低温アニール（ステップＳ１３０）を備える。
まず、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ３５０μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ＋型のＳｉＣ基板３２を準備する。
ステップＳ１００では、ＳｉＣ基板３２の一方の面上にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のｎ−ＳｉＣ層（ｎ型のＳｉＣ層）３４をエピタキシャル成長させる。
次に、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第１のマスク材６２を形成する。ステップＳ１０２では、この第１のマスク材６２をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣ層３４にイオン注入し、第１のＳｉＣ領域（ｐウェル領域）３６を形成する（図１２）。
次に、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第２のマスク材６４を形成する。ステップＳ１０４では、この第２のマスク材６４をイオン注入マスクとして用いて、ｎ型不純物であるＮをＳｉＣ層３４にイオン注入し、ｎ型の第２のＳｉＣ領域（ソース領域）３８を形成する（図１３）。
次に、ステップ１０６では、第２のマスク材６４をイオン注入マスクとして用いて、Ｈ（水素）をイオン注入する（図１３）。
次に、ステップ１０８では、第２のマスク材６４をイオン注入マスクとして用いて、Ｓｉをイオン注入する（図１３）。Ｓｉのイオン注入により、ＳｉＣ中にＣ（炭素）欠陥を生成する。このイオン注入は、必ずしも必須ではない。
次に、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第３のマスク材６６を形成する。ステップＳ１１０では、この第３のマスク材６６をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣ層３４にイオン注入し、第３のＳｉＣ領域（ｐウェルコンタクト領域）４０を形成する（図１４）。
次に、ステップ１１２では、第３のマスク材６６をイオン注入マスクとして用いて、Ｈ（水素）をイオン注入する（図１４）。
次に、ステップ１１４では、第３のマスク材６６をイオン注入マスクとして用いて、Ｃ（炭素）をイオン注入する（図１４）。Ｃ（炭素）のイオン注入により、ＳｉＣ中にＳｉ（シリコン）欠陥を生成するとともにＣ（炭素）を過剰に導入する。
ステップＳ１１６では、ｐウェル領域３６、ソース領域３８およびｐウェルコンタクト領域４０のｐ型不純物、ｎ型不純物を活性化するための高温アニールを行う（図１５）。高温アニールは、例えば、水素ガスとアルゴン（Ａｒ）ガスの混合雰囲気を用いて、加熱温度１５００℃以上１９００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
高温アニール（第１の熱処理）は、ウェルコンタクト領域４０、ソース領域３８表面からのＨ（水素）抜けを防止する観点から、Ｈ（水素）、Ｄ（重水素）、或いはやＨｅ（ヘリウム）を含む雰囲気で行われることが望ましい。高温アニールの際に、表面からＳｉ（シリコン）が雰囲気中に蒸発することを防止するため、アニール前に、例えば、グラファイトを保護層として形成することが望ましい。
高温アニールによりソース領域３８のｎ型不純物が活性化される。また、ソース領域３８のＨ（水素）がＳｉＣのＣ（炭素）のサイトに入り、ソース領域３８表面が金属化され、金属ソース領域３９が形成される。
ソース領域３８中には、Ｓｉ（シリコン）が過剰に導入されているため、ソース領域３８中のＨ（水素）は、ＳｉＣのＳｉ（シリコン）のサイトよりもＣ（炭素）のサイトに入りやすくなる。
高温アニールによりｐウェル領域３６、ｐウェルコンタクト領域４０のｐ型不純物が活性化される。また、ｐウェルコンタクト領域４０のＨ（水素）、或いはＤ（重水素）がＳｉＣのＳｉ（シリコン）のサイトに入り、ｐウェルコンタクト領域４０表面が金属化され、金属の金属ｐウェルコンタクト領域４１が形成される。
ｐウェルコンタクト領域４０中には、Ｃ（炭素）が過剰に導入されているため、ｐウェルコンタクト領域４０中のＨ（水素）、或いはＤ（重水素）は、ＳｉＣのＣ（炭素）のサイトよりもＳｉ（シリコン）のサイトに入りやすくなる。
ステップＳ１１８では、例えば、ＳｉＯ２膜のゲート絶縁膜４８がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ１２０では、ゲート絶縁膜４８上に、例えば、ポリシリコンのゲート電極５０が形成される。そして、ゲート電極５０上に、例えば、ＳｉＯ２膜の層間絶縁膜５２が形成される（図１６）。
次に、ステップＳ１２２で、金属ソース領域３９と金属ｐウェルコンタクト領域４１上に導電性の第１の電極（ソース電極）４４が形成される（図１７）。ソース電極４４は、金属ソース領域３９と、金属ｐウェルコンタクト領域４１に電気的に接続される。ソース電極４４は、例えば、ＴｉＮのスパッタにより形成される。
次に、ステップＳ１２４で、先の高温アニール（第１の熱処理）よりも低温の第１の低温アニール（第２の熱処理）を行う。第１の低温アニール（第２の熱処理）は、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上１０００℃以下といった条件が用いられる。
第１の低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
第１の低温アニール（第２の熱処理）により、導入した水素が、金属ソース領域３９中、特にソース領域３８と金属ソース領域３９との界面及びソース電極４４と金属ソース領域３９との界面にパイルアップする。これにより、金属ソース領域３９の金属化がさらに進行し、コンタクト抵抗の低減を図ることが可能となる。
また、第１の低温アニール（第２の熱処理）により、導入したＨ水素が、金属ｐウェルコンタクト領域４１、特にｐウェルコンタクト領域４０と金属ｐウェルコンタクト領域４１との界面及びソース電極４４と金属ｐウェルコンタクト領域４１との界面にパイルアップする。これにより、金属ｐウェルコンタクト領域４１の金属化がさらに進行し、コンタクト抵抗の低減を図ることが可能となる。
ステップＳ１２６では、ＳｉＣ基板３２のＳｉＣ層３４と反対側（第２の面側）に、Ｈ（水素）をイオン注入する（図１８）。同時に、Ｓｉ（シリコン）をイオン注入してもかまわない。
次に、ステップＳ１２８では、ＳｉＣ基板３２のＳｉＣ層３４と反対側（第２の面側）に、導電性の第２の電極（ドレイン電極）４６が形成される（図１９）。第２の電極（ドレイン電極）４６は、例えば、ＴｉＮのスパッタにより形成される。
ステップＳ１３０では、先の高温アニール（第１の熱処理）よりも低温の第２の低温アニール（第３の熱処理）を行う。第２の低温アニール（第３の熱処理）は、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度４００℃以上１０００℃以下といった条件が用いられる。
第２の低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
第２の低温アニール（第３の熱処理）により、ＳｉＣ基板３２中のＨ（水素）がＳｉＣのＣ（炭素）のサイトに入り、ＳｉＣ基板３２表面が金属化して金属ドレイン領域（第６のＳｉＣ領域）４５が形成され、コンタクト抵抗の低減を図ることが可能となる。
以上の製造方法により、図１１に示すＭＯＳＦＥＴ１００が形成される。
なお、ここでは、金属ｐウェルコンタクト領域４１の形成の際に、Ｈ（水素）をイオン注入によりＳｉＣ中に導入する場合を例に説明したが、例えば、第１の実施形態の第２の製造方法で示したように、Ｓｉの蒸発と水素雰囲気中のアニールによって、Ｈ（水素）をＳｉＣ中に導入するプロセスとすることも可能である。この場合は、金属ｐウェルコンタクト領域４１を形成する領域以外は、例えば、グラファイトの保護層で覆った状態で処理を行えばよい。
以下、本実施形態の作用および効果について詳述する。
ＳｉＣデバイスにおいて、ＤＩＭＯＳＦＥＴのｎ型ソース領域３８とｐ型ソース領域４０のような、ｎ型不純物領域とｐ型不純物領域の両方に対して、低抵抗のオーミックコンタクト形成を同一の金属材料を用いて行うことは困難である。これは、例えば、ｎ型不純物領域とｐ型不純物領域のいずれか一方に対して低抵抗コンタクトを実現できる金属材料を選択すると、他方との領域との間にショットキー障壁が形成されてしまうことによる。また、ＳｉＣでは、ｎ型不純物領域やｐ型不純物領域に対してショットキー障壁を低下させるに適した、ＳｉＣの伝導帯下端や、価電子帯上端近傍の仕事関数を備えた金属材料が存在しない。
このため、ｎ型不純物領域とｐ型不純物領域の両方に対して、低抵抗なコンタクトを実現しようとすると、製造プロセスの複雑化を招く。また、ｎ型不純物領域とｐ型不純物領域の両方に対して、十分に低抵抗なオーミックコンタクト形成が困難である。
本実施形態によれば、ｎ型のソース領域３８とソース電極４４との間に、Ｈ（水素）を含有する金属の金属ソース領域３９を設ける。金属ソース領域３９は、ＳｉＣの伝導帯下端のポテンシャルエネルギー（Ｅｃ）近傍の仕事関数を有する。ソース電極４４の金属材料の仕事関数は、金属ソース領域３９にピン止めされる。したがって、ｎ型のソース領域３８とソース電極４４との間のコンタクトを、低抵抗なオーミックコンタクトとすることが可能となる。
また、ｐ型のｐウェルコンタクト領域４０とソース電極４４との間に、Ｈ（水素）を含有する金属の金属ｐウェルコンタクト領域４１を設ける。金属ｐウェルコンタクト領域４１は、ＳｉＣの価電子帯上端のポテンシャルエネルギー（Ｅｖ）近傍の仕事関数を有する。ソース電極４４の材料の仕事関数は、金属ｐウェルコンタクト領域４１にピン止めされる。したがって、ｐ型のｐウェルコンタクト領域４０とソース電極４４との間のコンタクトを、低抵抗なオーミックコンタクトとすることが可能となる。
以上のように、本実施形態によれば、ｎ型のソース領域３８およびｐ型のｐウェルコンタクト領域４０とソース電極４４の間のコンタクトを、同一の材料を用いて、低抵抗なオーミックコンタクトとすることが可能となる。したがって、ｎ型のソース領域３８およびｐ型のｐウェルコンタクト領域４０と、ソース電極４４の間のコンタクトを容易に同時形成できる。
この際、オーミック性は、ソース電極４４を形成する材料の仕事関数に依存しなくなる。したがって、ｎ型のソース領域３８およびｐ型のｐウェルコンタクト領域４０とソース電極４４との間のコンタクト構造を形成する際に、コンタクト特性を考慮することなく、その他のデバイス特性または製造プロセスの観点から最適な材料を選択することが可能となる。
さらに、本実施形態では、ｎ型のＳｉＣ基板３２と、ドレイン電極４６との間に、Ｈ（水素）を含有する金属ドレイン領域４５が設けられる。したがって、ｎ型のＳｉＣ基板３２とドレイン電極４６との間のコンタクトを、低抵抗なオーミックコンタクトとすることが可能となる。
また、金属ｐウェルコンタクト領域４１の形成の際に、ｐウェルコンタクト領域４０にＣ（炭素）を導入する。このため、ｐウェル領域３６中の炭素欠陥が減少する。したがって、ＭＯＳＦＥＴのボディーダイオードの順電圧（ＶＦ）の劣化が抑制される。
（第４の実施形態）
本実施形態の半導体装置は、ＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｃｈｏｔｔｋｙ）ダイオードを還流ダイオードとして内蔵する以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。
図２０は、本実施形態の半導体装置の模式断面図である。このＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、例えば、ｐウェル領域３６より深いｐウェルコンタクト領域４０を備える。さらに、隣接する２つのｐウェルコンタクト領域４０の間に、ｎ−型のＳｉＣ層（ドリフト層）３４とソース電極４４が直接接する領域が設けられる。
ソース電極４４とｎ−型のＳｉＣ層（ドリフト層）３４との間は、ショットキーコンタクトである。ソース電極４４、ドリフト層３４、２つのｐウェルコンタクト領域４０、および、ドレイン電極４６が、ＭＯＳＦＥＴ２００に内蔵されるＭＰＳダイオードとなる。ＭＰＳダイオードは、還流ダイオードとして機能する。
図２１は、本実施形態の半導体装置のＭＰＳダイオード部の平面図である。ドリフト層３４とｐウェルコンタクト領域４０（金属ｐウェルコンタクト領域４１）のパターンを例示する。本実施形態では、ドリフト層３４と金属ｐウェルコンタクト領域４１に接するソース電極４４の材料は、同一の材料を適用することができる。したがって、ＭＰＳダイオード等の特性、ＭＰＳダイオードの集積度等を考慮して、図２１（ａ）〜（ｅ）に示すように、多様なパターンを選択することが可能である。
本実施形態によれば、ソース電極４４を形成する材料の選択において、金属ｐウェルコンタクト領域４１と金属ソース領域３９とのコンタクト抵抗低減から来る制限がない。したがって、ソース電極４４を形成する金属材料は、ドリフト層３４との間のショットキーコンタクトを所望の特性にする観点から選択することが可能となる。この観点から、ソース電極４４を形成する金属材料は、Ｔｉ（チタン）またはＭｏ（モリブデン）であることが望ましい。
また、ＭＰＳダイオードの逆バイアス時に、２つのｐウェルコンタクト領域４０の間のドリフト層３４に伸びる空乏層幅は、ｐウェルコンタクト領域４０の深さや、２つのｐウェルコンタクト領域４０の間の距離で任意に制御可能である。
本実施形態のＭＯＳＦＥＴ２００によれば、特性に優れたＭＰＳダイオードを還流ダイオードとして内蔵することが可能となる。よって、回路構成上、ＭＯＳＦＥＴとは別の素子として、還流ダイオードを設けることが不要となる。
（第１の変形例）
図２２は、本実施形態の第１の変形例の半導体装置の模式断面図である。本変形例のＭＯＳＦＥＴ３００は、ｐウェルコンタクト領域４０の底部に、ｐ＋型半導体領域６０を、さらに有する点で、第４の実施形態と異なっている。
ｐ＋型半導体領域６０は、例えば、Ａｌ（アルミニウム）のイオン注入により形成することが可能である。
本実施形態のＭＯＳＦＥＴ３００によれば、ｐ＋型半導体領域６０の幅、濃度等を適宜調整することにより、さらに、逆バイアス時のカットオフ特性に優れたＭＰＳダイオードを還流ダイオードとして内蔵することが可能となる。
（第２の変形例）
図２３は、本実施形態の第２の変形例の半導体装置の模式断面図である。本変形例のＭＯＳＦＥＴ４００は、ＭＰＳダイオードが、いわゆる、ｔｒａｎｓｐａｒｅｎｔ型であること以外は第４の実施形態と同様である。
本実施形態のＭＯＳＦＥＴ４００は、２つのｐウェルコンタクト領域４０の間が、ｎ型のソース領域３８とその表面の金属ソース領域３９となっている。レジストの厚みをコントロールすることで、金属ｐウェルコンタクト４１の間のみ、ｐウェル領域３６の厚みを薄くするなどの工夫により、立ち上がり電圧を制御可能となる。
本実施形態のＭＯＳＦＥＴ４００によれば、さらに、特性に優れたＭＰＳダイオードを還流ダイオードとして内蔵することが可能となる。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。また、基板の主面として｛０００１｝面を例に説明したが、その他の面方位を有する場合にも、本発明を適用可能である。
また、実施形態ではデバイス構造として、平面型のＭＯＳＦＥＴを例に説明したが、本発明をその他のデバイス構造、例えば、トレンチ型のＭＯＳＦＥＴや、平面型またはトレンチ型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）についても適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ｐ型のＳｉＣ層
１４ ＳｉＣ領域
１６ 金属層
２２ ｎ型のＳｉＣ層
２４ ＳｉＣ領域
２６ 金属層

Claims (12)

  1. ｐ型のＳｉＣ層と、
    前記ｐ型のＳｉＣ層に設けられ、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有し、前記Ｈ（水素）、或いはＤ（重水素）がＳｉＣのＳｉ（シリコン）サイトに位置するＳｉＣ領域と、
    前記ＳｉＣ領域上に設けられる金属層と、
    を備える半導体装置。
  2. 前記ＳｉＣ領域が金属である請求項１記載の半導体装置。
  3. 前記ＳｉＣ領域の仕事関数が６．０ｅＶ以上である請求項１又は請求項２記載の半導体装置。
  4. 前記ＳｉＣ領域の膜厚が１ｎｍ以上である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. ｎ型のＳｉＣ層と、
    前記ｎ型のＳｉＣ層に設けられ、Ｈ（水素）、或いはＤ（重水素）を１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下含有し、前記Ｈ（水素）、或いはＤ（重水素）がＳｉＣのＣ（炭素）サイトに位置するＳｉＣ領域と、
    前記ＳｉＣ領域上に設けられる金属層と、
    を備える半導体装置。
  6. 前記ＳｉＣ領域が金属である請求項５記載の半導体装置。
  7. 前記ＳｉＣ領域の仕事関数が４．０ｅＶ以下である請求項５または請求項６記載の半導体装置。
  8. 前記ＳｉＣ領域の膜厚が１ｎｍ以上であることを特徴とする請求項５ないし請求項７いずれか一項記載の半導体装置。
  9. ｐ型のＳｉＣ層に、１×１０ １２ ｃｍ −２ 以上１×１０ １６ ｃｍ −２ 以下のドーズ量のＨ（水素）、或いは１×１０ １２ ｃｍ −２ 以上１×１０ １６ ｃｍ −２ 以下のドーズ量のＤ（重水素）と、Ｃ（炭素）をイオン注入し、
    前記Ｈ（水素）、或いはＤ（重水素）とＣ（炭素）のイオン注入後に第１の熱処理を行い、前記Ｈ（水素）、或いはＤ（重水素）をＳｉＣのＳｉ（シリコン）サイトに位置させ、
    前記第１の熱処理後に、前記ＳｉＣ層上に金属層を形成する半導体装置の製造方法。
  10. 前記第１の熱処理をＨ（水素）、或いはＤ（重水素）含有雰囲気で行う請求項９記載の半導体装置の製造方法。
  11. 前記金属層を形成した後に、前記第１の熱処理よりも低温の第２の熱処理を行うことを特徴とする請求項１０記載の製造方法。
  12. 前記第１の熱処理により前記ＳｉＣ層表面を金属化する請求項１０または請求項１１記載の半導体装置の製造方法。
JP2014059197A 2014-03-20 2014-03-20 半導体装置およびその製造方法 Active JP6180978B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014059197A JP6180978B2 (ja) 2014-03-20 2014-03-20 半導体装置およびその製造方法
EP15155813.7A EP2933826A3 (en) 2014-03-20 2015-02-19 Semiconductor device and method for producing the same
US14/641,775 US9601581B2 (en) 2014-03-20 2015-03-09 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014059197A JP6180978B2 (ja) 2014-03-20 2014-03-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015185616A JP2015185616A (ja) 2015-10-22
JP6180978B2 true JP6180978B2 (ja) 2017-08-16

Family

ID=52473815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014059197A Active JP6180978B2 (ja) 2014-03-20 2014-03-20 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9601581B2 (ja)
EP (1) EP2933826A3 (ja)
JP (1) JP6180978B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
CN105244266B (zh) * 2015-10-26 2017-12-08 株洲南车时代电气股份有限公司 一种SiC晶圆的欧姆接触形成方法
US9917170B2 (en) * 2016-04-22 2018-03-13 Infineon Technologies Ag Carbon based contact structure for silicon carbide device technical field
IT201700073767A1 (it) 2017-07-05 2019-01-05 St Microelectronics Srl Dispositivo mosfet di carburo di silicio avente un diodo integrato e relativo processo di fabbricazione
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
CN114207838B (zh) 2019-08-09 2025-11-04 日立能源有限公司 应变增强型SiC功率半导体器件和制造方法
US11728439B2 (en) * 2020-04-20 2023-08-15 Xiaotian Yu Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof
JP7735083B2 (ja) * 2020-05-22 2025-09-08 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
JP7271483B2 (ja) 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7547262B2 (ja) * 2021-03-18 2024-09-09 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7574162B2 (ja) * 2021-09-22 2024-10-28 東芝デバイス＆ストレージ株式会社 半導体装置
JP7707009B2 (ja) * 2021-09-22 2025-07-14 株式会社東芝 半導体装置
CN113990548B (zh) * 2021-10-09 2024-01-23 西安电子科技大学 一种具有栅电极表面场的沟槽PiN型β辐照电池及制备方法
US12439664B2 (en) * 2022-06-24 2025-10-07 Wolfspeed, Inc. Methods of forming ohmic contacts on semiconductor devices with trench/mesa structures
IT202300001482A1 (it) * 2023-01-31 2024-07-31 St Microelectronics Int Nv Dispositivo mosfet di potenza di carburo di silicio con prestazioni migliorate e relativo processo di fabbricazione
CN119277806A (zh) * 2023-07-03 2025-01-07 达尔科技股份有限公司 半导体整流器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029466B2 (ja) 1998-04-20 2008-01-09 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
CN102422425A (zh) * 2009-05-11 2012-04-18 住友电气工业株式会社 绝缘栅双极晶体管
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
DE102011013375A1 (de) * 2011-03-09 2012-09-13 Marianne Auernhammer Ohmscher Kontakt auf Siliziumkarbid
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
US8872159B2 (en) * 2011-09-29 2014-10-28 The United States Of America, As Represented By The Secretary Of The Navy Graphene on semiconductor detector
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2933826A3 (en) 2015-10-28
US20150270354A1 (en) 2015-09-24
JP2015185616A (ja) 2015-10-22
EP2933826A2 (en) 2015-10-21
US9601581B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP6180978B2 (ja) 半導体装置およびその製造方法
JP6242724B2 (ja) 半導体装置およびその製造方法
JP5433352B2 (ja) 半導体装置の製造方法
JP5284389B2 (ja) 半導体装置
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
JP6018501B2 (ja) 半導体装置及びその製造方法
JP6219045B2 (ja) 半導体装置およびその製造方法
WO2010116575A1 (ja) 半導体装置および半導体装置の製造方法
JP6219044B2 (ja) 半導体装置およびその製造方法
JP2013232564A (ja) 半導体装置および半導体装置の製造方法
WO2010110246A1 (ja) 半導体装置
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP6246613B2 (ja) 半導体装置およびその製造方法
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104064586A (zh) 半导体装置及其制造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
CN104347712A (zh) 半导体装置及其制造方法
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
JP2021141146A (ja) 半導体装置
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP6441412B2 (ja) 半導体装置
JP5602256B2 (ja) 半導体装置の製造方法
JP2017118139A (ja) 半導体装置および半導体装置の製造方法
JP2015142080A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R151 Written notification of patent or utility model registration

Ref document number: 6180978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151