Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6184582B2 - In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成 - Google Patents
[go: Go Back, main page]

JP6184582B2 - In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成 - Google Patents

In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成 Download PDF

Info

Publication number
JP6184582B2
JP6184582B2 JP2016504616A JP2016504616A JP6184582B2 JP 6184582 B2 JP6184582 B2 JP 6184582B2 JP 2016504616 A JP2016504616 A JP 2016504616A JP 2016504616 A JP2016504616 A JP 2016504616A JP 6184582 B2 JP6184582 B2 JP 6184582B2
Authority
JP
Japan
Prior art keywords
layer
bonding
bismuth
indium
partner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016504616A
Other languages
English (en)
Other versions
JP2016515763A (ja
Inventor
プレースル アンドレアス
プレースル アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016515763A publication Critical patent/JP2016515763A/ja
Application granted granted Critical
Publication of JP6184582B2 publication Critical patent/JP6184582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44Physical vapour deposition [PVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H10P14/47Electrolytic deposition, i.e. electroplating; Electroless plating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/044Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroless plating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01331Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01333Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01335Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01331Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01338Manufacture or treatment of die-attach connectors using blanket deposition in gaseous form, e.g. by CVD or PVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01365Thermally treating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07332Compression bonding, e.g. thermocompression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07341Controlling the bonding environment, e.g. atmosphere composition or temperature
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • H10W72/322Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/925Bond pads having a filler embedded in a matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明は、接合パートナーを接合する方法に関している。また本発明は、複数の接合パートナーの配置構成にも関している。
独国特許出願公開第102005029246号明細書には、支持体と半導体チップとの間にはんだ結合を形成するための方法が開示されている。
発明が解決しようとする課題は、接合パートナー間の接合が比較的低い温度のもとで形成することができ、かつ、そのように製造された接合部は特に温度安定性を備えている、2つの接合パートナーを接合する方法を提供することである。
本発明による方法の少なくとも1つの実施形態によれば、最初に第1の接合パートナーと第2の接合パートナーとが提供される。これらの接合パートナーは、例えば、次の要素の少なくとも1つであり得る。すなわち、オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体チップウエハ、金属製リードフレーム、プラスチックコーティングされた金属製リードフレーム、セラミック支持体、プリント基板(プリント回路板)、GaAs、Ge又はSiからなる半導体ウエハ、Si34又はAlN等からなるセラミックウエハである。例えば、この方法を用いることによって、プリント回路基板や金属製リードフレーム上にオプトエレクトロニクス半導体チップ、例えば発光ダイオードチップを固定することが可能である。
前記方法の少なくとも1つの実施形態によれば、第1の接合パートナーの上に第1の積層体が被着される。この第1の積層体は、少なくとも1つの金属を含むか、少なくとも1つの金属からなっている少なくとも1つの層を含んでいる。この第1の接合パートナー上への第1の積層体の被着は、例えば、スパッタリングや蒸着などの物理気相成長法や、電界めっき、無電解めっきによって行うことが可能である。
前記方法の少なくとも1つの実施形態によれば、第2の接合パートナーの上に第2の積層体が被着される。この第2の積層体の被着は、第1の積層体の被着と同じ方法で行うことができる。前記第1及び第2の積層体は同1であってもよい。しかしながら前記第1及び第2の積層体は、それらの構造に関して、つまり層配列における層の順序及び/又は当該積層体の層に用いられる材料に関して、相互に異なっていてもよい。さらにまた、前記第1及び第2の積層体は、異なる成膜法で生成されてもよい。
前記方法の少なくとも1つの実施形態によれば、所定の接合時間の間、所定の接合温度のもとで、前記第1の積層体と前記第2の積層体のそれぞれの第1の接合パートナーと第2の接合パートナーから離れた側の端面がそれぞれ押しつけられる。すなわち、まず前記第1の積層体の前記第1の接合パートナーから離れた端面が、前記第2の積層体の第2の接合パートナーから離れた端面と接触接続される。そしてこれらの2つの積層体の端面の接合圧力を用いた圧着が、所定の接合温度のもとで所定の接合時間の間行われる。その際前記第1の積層体と前記第2の積層体は少なくとも部分的に又は完全に溶融され、前記2つの積層体の材料が相互に混合される。
前記方法の少なくとも1つの実施形態によれば、前記第1の積層体と前記第2の積層体は、前記第1の接合パートナーと前記第2の接合パートナーに直接隣接する接合層に融合される。すなわち接合期間の経過後に前記積層体が1つの接合層に結合され、これは2つの接合パートナーの間に位置し、これらの接続パートナーの間の機械的な結合を取り持つ。
前記方法の少なくとも1つの実施形態によれば、第1の積層体は、銀を含有するか又は銀からなる、少なくとも1つの層を含んでいる。例えば、第1の積層体は、このような銀層からなっていてもよい。
前記方法の少なくとも1つの実施形態によれば、第2の積層体は、インジウムとビスマスを含有する少なくとも1つの層を含むか、又は、第2の積層体は、インジウムを含有する少なくとも1つの層と、ビスマスを含有する少なくとも1つの層を含む。換言すれば、前記第2の積層体は、金属として少なくともインジウムとビスマスを含んでいる。例えば、前記第2の積層体は、さらにその他の金属は含まないことも可能である。この金属としてのインジウム及びビスマスは、第2の積層体において、例えばインジウム−ビスマス合金として唯一つの共通層の中に存在していてもよい。さらに前記第2の積層体は、インジウムからなる少なくとも1つの単一層と、ビスマスからなる少なくとも1つの単一層とを含んでいてもよい。さらに前記第1の層及び/又は前記第2の層は、鉛及び/又は錫を含まない層であり得る。さらに前記第1の層及び/又は前記第2の層は、金を含まない層であってもよい。
前記方法の少なくとも1つの実施形態によれば、前記第1の積層体と前記第2の積層体が接合中に加熱される接合温度は、最大で120℃である。前記第1の積層体と前記第2の積層体は、この温度のもとで、銀、インジウム、ビスマスを含有する接合層に融合又は結合され、さらに約260℃からのより高い温度のもとで再び溶融を開始する。
複数の接合パートナーを接合する方法の少なくとも1つの実施形態によれば、
以下のステップ、すなわち、
第1の接合パートナーと第2の接合パートナーとを提供するステップと、
前記第1の接合パートナー上に第1の積層体を被着させるステップと、
前記第2の接合パートナー上に第2の積層体を被着させるステップと、
前記第1の積層体と前記第2の積層体の、それぞれ前記第1の接合パートナーと前記第2の接合パートナーから離れた端面を、所定の接合圧力を用いて所定の接合温度のもとで、所定の接合時間の間互いに押しつけるステップとが含まれ、ここで、
前記第1の積層体は、銀を含有するか又は銀からなる少なくとも1つの層含み、
前記第2の積層体は、インジウムとビスマスとを含有する少なくとも1つの層を含むか、又は、前記第2の積層体は、インジウムを含有する少なくとも1つの層と、ビスマスを含有する少なくとも1つの層とを含み、
前記接合温度は最大で120℃であり、
前記第1の積層体と前記第2の積層体は、前記第1の接合パートナーと前記第2の接合パートナーとに直接隣接する接合層に融合される。
ここに記載された接合パートナーの接合のための方法は、とりわけ以下の考察を利用している。
接続パートナーの接続に対して、例えば半導体素子とケーシング又はプリント基板の組み合わせに対して、又はプリント基板に電子部品を実装するに際して、軟鑞と半田付けとを接合方法として使用することが可能である。この場合接合パートナーに対する熱的負荷をなるべく少なく抑えるために、低い接合温度が望ましい。既知の半田付けは、Sn−Ag−Cu(Sac)材料系かSn−Pb材料系に基づいている。
この半田付けでは、液状のはんだは、その融点以下に冷却されると硬化する。この接合部が再び融点温度まで加熱されると、はんだはその固体性を失う。それ故、最初に形成したはんだ接合部の融合性を危険にさらすことなく、互いに前後する複数の融合ステップ、例えばセラミックプリント基板への半導体チップの実装と、その後の金属コアプリント基板へのセラミックのリフロー半田付けとを、同じはんだ系で実行することはできない。
この問題は、融点が段階的に異なる複数のはんだ系を使用することで克服することが可能である。別の可能性は、冷却時の通常の共晶凝固の代わりに、等温凝固反応を利用することである。そこでは、一定に維持された接合温度のもとで高融点金属成分を有する溶融金属の反応によって恒久的に硬化する接合が形成され、その融点は、接合温度を十分に上回ることが可能である。その後の接合ステップにおいて、接合手段として上記SAC合金を用いた接合を損なわせることがないようにするために、例えば、はんだと接着剤からなるハイブリッドな接合手段を使用してもよい。それに対する一例として、銅と共に比較的低い温度のもとで溶融するBi−Sn合金が等温凝固されるTLPSペースト(過渡液相焼結ペースト)は、先に形成されたSAC接合部を損なわせることなく、後続のSAC接合部も排除されることなく、接合パートナーを接合することが可能である。Bi−Sn系からなる基本成分の反応性の確保を意図する融剤は、接着母材内に埋め込まれている。
別の代替的方法として、Au−Sn系を接合手段として用いる等温凝固手法が挙げられるが、しかしながらこれは一方では所要の金含有量が多くなるために高価となり、他方ではスズないしAu−Sn共晶合金の比較的高い融点のために、多くの接合パートナーにとっての許容温度よりも高い処理温度が必要となる。
そこで、ここに説明する方法は、とりわけ等温凝固プロセスを使用する考えに基づくものであり、これは一方では、SnやAuSnよりも低い温度で溶融する成分を使用し、他方では、高価な貴金属金の使用は避けられている。第1及び/又は第2の層は、通常の接合法のもとで使用される鉛、スズ及び/又は金を含まなくてもよい。さらに第1及び第2の積層体の形成のために複数の薄膜が使用され、これによって積層体の特に簡単な溶融を行うことができる。
低融点成分としてビスマス及びインジウムからなる混合物が使用される。このビスマス−インジウム系では、既に100℃を大幅に下回る融解温度を形成することが可能である。また銀の添加によって、融解温度を大幅に引き上げることが可能である。ビスマス−インジウム系に銀が加わった等温凝固反応では、既に100℃の温度のもとで銀−インジウム間の金属間化合物の形成がもたらされる。それにより、ビスマス−インジウム系のインジウムが劣勢となり、化合物の融解温度は約260℃まで上昇する。その際銀−インジウム金属間化合物は固体のままである。ここでの低融点成分は、ビスマス−インジウム合金から形成可能である。あるいはそれは、接合プロセス中にその場の純粋なビスマス層とインジウム層相互の反応から生成されてもよい。
前記方法の少なくとも1つの実施形態によれば、前記接合層は、ビスマスを含有するか又はビスマスからなる領域を有し、前記領域は、インジウム及び/又は銀を含有する材料によって完全に取り囲まれている。この場合、接合ステップの後で、少量のインジウムと銀が溶解している可能性のある接合層のビスマス成分が、途切れのない連続的な層を何も形成しない場合、前記接合層は特に安定し、とりわけ熱的に安定することが判明している。特に接合層内への銀の導入によって溶解温度を接合温度よりも著しく上昇させることが可能になる。例えばこの融解温度は、摂氏温度℃で比較して接合温度の少なくとも2倍になり得る。
接合時間の選択を介して、第1及び第2の積層体内に存在する連続したビスマス層を中断することが達成可能になる。それにより、この接合層はもはや連続的なビスマス層は何も有さなくなるというよりかは、むしろこの接続層はビスマスからなる層若しくはビスマスからなる単純につながった層はもはや含まなくなる。従ってこのビスマス層は、例えば網状に形成されていてもよい。つまりビスマス層は、積層体の他の金属を充填できる多数の孔部や貫通孔を有していてもよい。比較的長い接合時間を用いれば、第1の積層体内部又は第2の積層体内部に存在し得るビスマス層が場合によっては接合前に、積層体内部の他の金属材料、例えばインジウムや銀によって取り囲まれた個々の粒子に分解することが可能になる。
この構造化作用は、接合プロセスによって、又は、接合層が再加熱される後続の温度処理ステップによって補足的に生じ得る。熱的及び機械的な見地からすると、ビスマス粒子、すなわちビスマスを含有するか又はビスマスから成る領域であるビスマス粒子は、銀とインジウムの金属間化合物からなる母材内で、又は、インジウムが溶解している銀粒子を伴った銀−インジウム合金内で、接合領域ひいては接合層の特に良好な微細構造を示す。
前記方法の少なくとも1つの実施形態によれば、前記接合層の断面積中、ビスマスからなる断面積の割合は最大で50%である。この断面積は、例えば、第1の接合パートナーから接合層全体を通って第2の接合パートナーまで延在するものであってもよい。この断面積は、接合層を横切る任意の断面、例えば2つの接合パートナーの主延在面に対して垂直に延びる断面であってもよい。この断面積中、平均して好ましくは、当該面積の最大半分がビスマスからなり、残りは銀、インジウムと、場合によってさらに存在し得る他の金属からなっていてもよい。好ましくはビスマスからなる面積の割合は、最大で30%、特に好ましくは最大で15%である。
前記方法の少なくとも1つの実施形態によれば、前記接合層は導電性である。すなわち、この接合層は、2つの接合パートナーの間の機械的な結合を具現化するだけではなく、2つの接合パートナーがこの接合層によって相互に導電的に接続されることも実現させる。このようにしてこの接合層を介することで、例えばオプトエレクトロニクス半導体チップがプリント基板に機械的に実装され、電気的に接続される。この導電接続は、とりわけ当該接合層内の銀成分によって形成されてもよい。ここでの前記銀は、関連するビスマス層によって中断されていないパスを介して前記接合パートナーを相互に接続する。
前記方法の少なくとも1つの実施形態によれば、前記接合層は、金を含有せず、かつ、融剤を含有していない。前記接合層から金を省くことによって、とりわけ低コストで、特に低温で製造することのできる接合層が得られる。特に低温のもとで既に液状化する金属合金の選択によって可能となる低い接合温度は、異なる熱膨張係数の材料群からなる化合物中の熱機械的負荷を低減し、温度感受性の材料、例えば樹脂コーティングリードフレーム上のプラスチックを痛めない。特にこの方法によれば、異なる熱膨張係数の材料からなる2つの接合パートナーを接続させることが可能になる。例えば、第1の接合パートナーが少なくとも1つのオプトエレクトロニクス半導体チップであり、それに対して第2の接合パートナーは、プラスチックで被覆された金属製リードフレームであってもよい。基本的に第1の接合パートナーは金属、セラミック又はプラスチックを含んでいてもよく、それに対して第2の接合パートナーは、少なくとも1つの他の金属、少なくとも1つの他のセラミック、又は少なくとも1つの他のプラスチックで形成されていてもよい。この場合、第2の接合パートナーの少なくとも1つの金属、少なくともセラミック又は少なくとも1つのプラスチックは、第1の接合パートナーの金属、セラミック又はプラスチックの熱膨張係数とは異なる熱膨張係数を有している。高温融解成分の低コスト化は、製造コストに余裕がない場合でも当該方法の適用を可能にさせる。
前述の金属は、前記第1及び第2の積層体に非常に高純度で被着させることができるので、融剤の使用を省くことができる。したがって金属−ポリマーハイブリッドの低い熱伝導性も回避される。それによってこの接合層は、融剤を含まない。さらに融剤を省くことによって、封入されたフラックス残渣の腐食の危険性が回避され、フラックス残渣の後からの除去の問題とそれに伴う費用の問題も回避される。
インジウム及び銀の良好な熱伝導率のために、前記接合層は、廃熱の除去に特に適している。その際、前記接合層は、ビスマスからなる連続層を含まないことが有利であることが判明した。なぜならビスマスは、上記金属の中でも最も低い熱伝導率を有するからである。それ故、可及的に良好な熱放出を実現するためには、化合物中の銀の割合ができるだけ高く、ビスマスの割合はできるだけ低い方がよい。また260℃を上回る温度での接合層の可及的に良好な耐性を実現するためにも、銀の割合はできるだけ高く、ビスマスの割合はできるだけ低い方がよい。
前記方法の少なくとも1つの実施形態によれば、前記第1の積層体及び/又は前記第2の積層体は、1つの層又は互いに直接隣接する一連の層を含み、前記1つの層又は前記一連の層は、専らインジウム及びビスマスを含有し、但し、インジウムの物質量割合は、少なくとも67at%、最大で85at%である。理想的にはインジウムの物質量割合は、78.5at%である。
インジウム及びビスマスからなる積層体の領域におけるインジウムの割合でもって、この領域の溶融は、既に100℃を大幅に下回る温度で形成することが可能である。そのような溶融は、約73℃の温度のもとで既に形成される。また銀の添加によって、積層体の周囲の層から融解温度を急激に上昇させることができ、例えばインジウム−ビスマス溶融が第2の積層体で生じる場合には、第1の積層体から融解温度を急激に上昇させることが可能である。ビスマス、インジウムに銀の添加された等温凝固反応は、既に100℃のもとで、銀とインジウムの間で金属間化合物の形成を引き起し、これは接合層の高温に対する耐性をもたらす。ビスマス及びインジウムから成る積層体成分の可及的に良好な融解特性を得るための、当該積層体領域におけるインジウムに対するビスマスの比は、約0.27が最適である。
前記方法の少なくとも1つの実施形態によれば、第1の積層体及び/又は第2の積層体は、インジウムからなる少なくとも1つの層と、ビスマスからなる少なくとも1つの層を含んでいる。この場合インジウムからなる層とビスマスからなる層は、互いに直接隣接している。つまりこのケースでは、ビスマス及びインジウムからなる低温融解成分は、1つの合金内に存在するのではなく、低温融解成分は、接合ステップの間に、直接隣接するビスマス層とインジウム層の相互反応から生じる。
前記方法の少なくとも1つの実施形態によれば、第2の積層体は、ビスマス−インジウム合金によって形成された層からなる。つまりこの場合には、低温融解成分は、直接合金として形成され、相互に重ねられ互いに分離した個別のビスマス層とインジウム層に分離するものではない。
前記方法の少なくとも1つの実施形態によれば、第1の積層体及び/又は第2の積層体は、チタンからなる層を含み、このチタンからなる層は、インジウムからなる層又はビスマスからなる層に直接隣接している。ここでのチタンからなる層は、銀とインジウム及び/又はビスマスとの混合を遅延させるために設けられている。例えば、インジウム及びビスマスを含有する積層体の一部は、このチタン層によって、溶融期間の最初は周辺の銀から守られる。当該積層体の中で、インジウム及びビスマスからなる個別の層が低融点成分に対して反応を示す所定の温度に達した場合に初めて、チタンからなる層が例えば引きはがされ、インジウム及びビスマスを含有する領域に銀の浸透がなされ、接合層を形成する等温凝固が開始される。
前記方法の別の少なくとも1つの実施形態によれば、第1の積層体及び/又は第2の積層体は、インジウムからなる層とビスマスからなる層の一連した層を含み、この一連の層の端面は、それぞれチタンからなる層によって覆われている。つまり、インジウムとビスマスとで形成された積層体内の領域の両端が、チタン層によって、隣接する銀から保護される。このようにして、インジウム層とビスマス層とが、十分な低温融解成分に混合されるまで、銀の浸透を遅らせることが特に効果的に可能になる。
前記方法の少なくとも1つの実施形態によれば、積層体内に使用されている、チタンからなる層の少なくとも半分若しくはチタンからなる各層は、最大で10nmの厚さを有する。つまり、インジウム及びビスマスからなる層を保護するために、非常に薄いチタン層で十分である。
前記方法の少なくとも1つの実施形態によれば、インジウムからなる層の少なくとも半分若しくはインジウムからなる各層は、積層体内のビスマスからなる層の少なくとも半分よりも若しくはビスマスからなる各層よりも厚くなっている。この場合インジウムからなる層の少なくとも半分若しくはインジウムからなる各層は、少なくとも150nm、最大で850nmの厚さを有する。またビスマスからなる層の少なくとも半分若しくはビスマスからなる各層は、少なくとも50nm、最大で300nmの厚さを有する。このようなインジウム及びビスマスからなる層の層厚さを介して、インジウム−ビスマス系におけるインジウム成分を調整することが可能である。この場合上記したように最適なインジウムの割合は、67at%と85at%の間が望ましい。
前記方法の少なくとも1つの実施形態によれば、第1及び第2の積層体の多くの層、特に全ての層は、以下の蒸着技術の少なくとも1つを用いて生成されている。すなわち、スパッタリングや蒸着等のような物理的蒸着技術の少なくとも1つである。これらの技術を用いることにより、積層体の作成のために特に薄い層を用いることが可能になる。上述の堆積技術を使用することにより、基本元素の酸化を効果的に防止することができ、特に、インジウム及びビスマスからなる純粋な層が生成される。
さらに接合パートナーの装置も具現化されている。この装置は、本明細書に記載の方法により製造することが可能である。すなわち本発明の方法のために開示された特徴のすべては、本発明の装置のためにも開示されたものであり、またその逆もあり得る。
本発明による装置の少なくとも1つの実施形態によれば、前記装置は、第1の接合パートナーと第2接合パートナーと接合層とを含み、前記接合層は、前記第1の接合パートナーと前記第2の接合パートナーとに直接隣接し、前記接合層は、ビスマスを含有するか又はビスマスからなる領域を有し、前記領域は、インジウム及び/又は銀を含有する材料によって完全に取り囲まれている。
以下では、ここに記載し説明した方法並びに装置を、実施例並びに関連する図面に基づいて詳細に説明する。
本明細書で開示する実施例を示した概略的断面図 本明細書で開示する実施例を示した概略的断面図 本明細書で開示する実施例を示した概略的断面図 本明細書で開示する実施例を示した概略的断面図 本明細書で開示する実施例を示した概略的断面図 本明細書で開示する方法を用いて製造された複数の接合パートナーからなる装置を接合層と共に示した図
これらの図面中、同一ないし同様の要素、又は機能が同じ要素には同じ参照符号が付されている。これらの図面と当該図面中に示されている各要素のサイズ比は必ずしも縮尺通りではない。それどころかむしろ個々の要素は、より良い説明のために及び/又はより良い理解のために、誇張的に拡大されている場合もある。
図1の概略的な断面図では、例えば発光ダイオードチップを例とした第1の接合パートナー1が示されている。ここで説明する方法によって、第1の接合パートナー1は、例えばプラスチックで被覆された銅リードフレームである第2の接合パートナー2と接合される。第1の接合パートナー1には、第1の積層体10が被着されており、この第1の積層体10は、当該実施例では銀層11からなっている。この銀層11は、例えば1825nmの厚さを有している。
第2の接合パートナー2には、第2の積層体20が被着されており、この第2の積層体20は、当該実施例では、270nmの厚さのビスマス層22と、730nmの厚さのインジウム層23と、135nmの銀層25とを含んでいる。第1の積層体10と第2の積層体20のそれぞれの第1の接合パートナー1と第2の接合パートナー2から離れた側の端面が、圧力Pのもとで互いに押し付けられており、ここでのこれらの構成体は100℃の接合温度のもとで0.5秒の間圧縮されている。互いに向き合っている銀層11,25は、とりわけ硫黄を含まない雰囲気中で酸化に対する十分な保護層を形成し、2つの積層体が相互に結合される接合面の始端を形成している。本発明によって形成されるビスマス−インジウム融解物からは所定の接合時間の経過後に固体の銀−インジウム及びビスマス層が形成される。
図2に関連して説明する実施形態によれば、第1の接合パートナー1に、2560nmの厚さの銀層11と、161nmの厚さのビスマス層12と、804nmの厚さのインジウム層13と、147nmの厚さのビスマス層14と、74nmの厚さの銀層15とを備えた第1の積層体10がスパッタリングされている。第2の接合パートナー2には、同じ順序で以下の層からなる第2の積層体20が被着されている。すなわち、2560nmの厚さの銀層21、161nmの厚さのビスマス層22、804nmの厚さのインジウム層23、147nmの厚さのビスマス層24及び74nmの厚さ銀層25。
積層体の端面側を一緒に合わせた後で、前記接合パートナー1,2は、約5分の接合時間の間、85℃の接合温度と約2.5barの接合圧力のもとで、相互に接合される。前記接合パートナー1,2は、例えばセラミック基板と金属コア基板である。
図3に関連して説明する実施形態によれば、第1の接合パートナー1として、GaAsからなる半導体ディスクが適用され、第2の接合パートナー2として、Si34又はA1Nからなるセラミックディスクが適用されている。第1の接合パートナー1には、第1の積層体10を形成している511nmの厚さの銀層11が電気化学的に堆積されている。第2の接合パートナー2上の第2の積層体20は、428nmの厚さのインジウム層23と、72nmの厚さのビスマス層24と、190nmの厚さの銀層25とを含み、これらはそれぞれ蒸着によって被着されている。115℃の接合温度と10barの圧力のもとで、前記2つの接合パートナー1,2は120分の間互いに押し付けられ、このようにして相互に接合される。
図4に関連して説明する実施形態によれば、第1の接合パートナー1には、第1の積層体10として、1775nmの厚さの銀層が被着されている。第2の接合パートナー2には、第2の積層体20として、インジウム−ビスマス層29が被着されている。このインジウム−ビスマス層29は、スパッタリングないしプラズマ溶射によって被着され、775nmの厚さを有し、33.3wt%のビスマスを含むインジウム−ビスマス合金からなっている。接合の前に、前記第1の積層体10と前記第2の積層体20の、それぞれの接合パートナーから離れている側の端面は、湿式化学処理によって、例えばギ酸の水溶液を用いて洗浄される。その後、15barの接合圧力と、95℃の接合温度のもとで、30分間の接合時間を介して接合が行われる。
図5に関連して説明する実施形態によれば、第1の接合パートナー1に、第1の積層体10として、少なくとも160nmの厚さであって最大で1500nmの厚さ、好適には例えば1350nmの厚さを有する銀層11が被着されている。
第2の接合パートナー2には、1000nmの厚さの銀層21を介して、それぞれ187nmの厚さのインジウム層23と63nmの厚さのビスマス層24の5組からなる層スタックが被着されており、この層スタックは、8nmの厚さのチタン層26によって分離され260nmの厚さの銀層25によって覆われている。ここでの前記チタン層26は、一方ではビスマスないしインジウムとの早期混合を防ぎ、他方では、銀との早期混合を防いでいる。そのようなチタン層26は、銀層21と、インジウム及びビスマスからなる層スタックとの間に挿入することが可能である。また前記混合を特に長く遅延させる場合には、インジウム及びビスマス層の各対の間にそのようなチタン層を挿入することが可能である。
図6に関連して説明する実施例によれば、本明細書に記載の方法により製造された、本明細書に記載の複数の接合パートナーの配置構成に対する、接合層30による、第1の接合パートナー1と第2の接合パートナー2の接合が示されている。この接合層30は、ビスマスを含むかビスマスからなる領域32を含んでいる。例えばこの領域32は、少量の銀及び/又はインジウムが溶解されたビスマス粒子であってもよい。このビスマス領域32は、銀、インジウムを含んだ材料31によって全面的に包含されている。このビスマスからなる領域の面積の割合は、図示の横断面では好ましくは最大で15%である。
本出願は、独国特許出願第102013103081.5の優先権を主張するものであり、これによって、その開示内容も本明細書中に援用される。
本発明は、前述の実施例に基づく説明によって限定されるものではない。むしろ本発明は、特に特許請求の範囲における特徴のあらゆる組み合わせを含めてあらゆる新規な特徴並びにそれらの特徴のあらゆる組み合わせも、たとえそれらの特徴ないし組み合わせ自体が特許請求の範囲や実施例に明示的に示されていないとしても含まれるものであることを最後に述べておく。

Claims (20)

  1. 複数の接合パートナー(1,2)を接合する方法であって、
    第1の接合パートナー(1)と第2の接合パートナー(2)とを提供するステップと、
    前記第1の接合パートナー(1)に第1の積層体(10)を被着させるステップと、
    前記第2の接合パートナー(2)に第2の積層体(20)を被着させるステップと、
    前記第1の積層体(10)と前記第2の積層体(20)のそれぞれの、前記第1の接合パートナー(1)と前記第2の接合パートナー(2)から離れた側の端面を、所定の接合圧力(p)を用いて所定の接合温度のもとで、所定の接合時間の間、互いに押し付けるステップと、を含んでおり、
    前記第1の積層体(10)は、銀を含有するか又は銀からなる少なくとも1つの層(11,15)含み、
    前記第2の積層体(20)は、インジウム及びビスマスを含有する少なくとも1つの層(29)を含むか、又は、前記第2の積層体(20)は、インジウムを含有する少なくとも1つの層(23)と、ビスマスを含有する少なくとも1つの層(22,24)とを含み、
    前記接合温度は最大で120℃であり、
    前記第1の積層体(10)と前記第2の積層体(20)は、前記第1の接合パートナー(1)と前記第2の接合パートナー(2)とに直接隣接する1つの接合層(30)に融合されることを特徴とする方法。
  2. 複数の接合パートナー(1,2)を接合する方法であって、
    第1の接合パートナー(1)と第2の接合パートナー(2)とを提供するステップと、
    前記第1の接合パートナー(1)に第1の積層体(10)を被着させるステップと、
    前記第2の接合パートナー(2)に第2の積層体(20)を被着させるステップと、
    前記第1の積層体(10)と前記第2の積層体(20)のそれぞれの、前記第1の接合パートナー(1)と前記第2の接合パートナー(2)から離れた側の端面を、所定の接合圧力(p)を用いて所定の接合温度のもとで、所定の接合時間の間、互いに押し付けるステップと、を含んでおり、
    前記第1の積層体(10)は、銀を含有するか又は銀からなる少なくとも1つの層(11,15)含み、
    前記第2の積層体(20)は、インジウム及びビスマスを含有する少なくとも1つの層(29)を含むか、又は、前記第2の積層体(20)は、インジウムを含有する少なくとも1つの層(23)と、ビスマスを含有する少なくとも1つの層(22,24)とを含み、
    前記接合温度は最大で120℃であり、
    前記第1の積層体(10)と前記第2の積層体(20)は、前記第1の接合パートナー(1)と前記第2の接合パートナー(2)とに直接隣接する1つの接合層(30)に融合され、
    前記接合層(30)の融解温度は、少なくとも260℃であり、
    前記第1の接合パートナー(1)及び前記第2の接合パートナー(2)は、異なる熱膨張係数の材料からなっている、ことを特徴とする方法。
  3. 前記接合層(30)の融解温度は、少なくとも260℃である、請求項1記載の方法。
  4. 前記接合層(30)は、ビスマスを含有するか又はビスマスからなる領域(32)を有し、前記領域(32)は、インジウム又は銀を含有する、又はインジウム及び銀を含有する材料(31)によって完全に取り囲まれている、請求項1から3いずれか1項記載の方法。
  5. 前記接合層(30)は、ビスマスからなる層若しくはビスマスからなる単純に繋がっている層は含んでいない、請求項1から4いずれか1項記載の方法。
  6. 前記接合層(30)は、導電性である、請求項5記載の方法。
  7. 前記接合層(30)は、金を含有せず、かつ、融剤を含有していない、請求項6記載の方法。
  8. 前記接合層(30)の断面積中、ビスマスからなる断面積の割合は最大で50%である、請求項7記載の方法。
  9. 前記第1の積層体(10)又は前記第2の積層体(20)、又は前記第1及び第2の積層体(10,20)は、1つの層又は互いに直接隣接する一連の層を含み、前記1つの層又は前記一連の層は、専らインジウム及びビスマスを含有し、但し、インジウムの物質量割合は、少なくとも67at%、最大で85at%である、請求項1から8いずれか1項記載の方法。
  10. 前記第1の積層体(10)又は前記第2の積層体(20)、又は前記第1及び第2の積層体(10,20)は、インジウムからなる少なくとも1つの層と、ビスマスからなる少なくとも1つの層とを含み、前記インジウムからなる層と前記ビスマスからなる層は、相互に直接隣接している、請求項1から9いずれか1項記載の方法。
  11. 前記第2の積層体(20)は、ビスマス−インジウム合金で形成された層(29)からなっている、請求項1から10いずれか1項記載の方法。
  12. 前記第1の積層体(10)又は前記第2の積層体(20)、又は前記第1及び第2の積層体(10,20)は、インジウムからなる層(23)に直接隣接するか又はビスマスからなる層(24)に直接隣接するチタンからなる少なくとも1つの層(26)を含み、前記チタンからなる層(26)は、銀とインジウム又はビスマスとの混合又は銀とインジウム及びビスマスとの混合を遅延させるために設けられている、請求項1から11いずれか1項記載の方法。
  13. 前記第1の積層体(10)又は第2の積層体(20)、又は前記第1及び第2の積層体(10,20)は、インジウムからなる一連の層(13,23)と、ビスマスからなる一連の層(12,14,22,24)とを含み、前記一連の層は、それらの端面側がそれぞれチタンからなる層によって覆われている、請求項1から12いずれか1項記載の方法。
  14. 前記チタンからなる各層(26)は、最大で10nmの厚さを有する、請求項12又は13記載の方法。
  15. 少なくとも、前記インジウムからなる層(13,23)の半分若しくは前記インジウムからなる各層(13,23)は、前記ビスマスからなる層(12,14,22,24)の半分若しくは前記ビスマスからなる各層(12,14,22,24)よりも厚く、少なくとも、前記インジウムからなる層(13,23)の半分若しくは前記インジウムからなる各層(13,23)は、少なくとも150nm、最大で850nmの厚さを有し、前記ビスマスからなる層(12,14,22,24)の半分若しくは前記ビスマスからなる各層(12,14,22,24)は、少なくとも50nm、最大で300nmの厚さを有している、請求項1から14いずれか1項記載の方法。
  16. 前記第1及び第2の積層体の少なくともいくつかの層は、物理蒸着、電着、無電解めっきの堆積技術の1つを用いて生成される、請求項1から15いずれか1項記載の方法。
  17. 第1の接合パートナー(1)と、
    第2の接合パートナー(2)と、
    前記第1及び第2の接合パートナーに直接隣接する接合層(30)とを備えた、複数の接合パートナーの配置構成であって、
    前記接合層(30)は、ビスマスを含有するか又はビスマスからなる領域(32)を有し、前記領域(32)は、インジウム又はを含有する、又はインジウム及び銀を含有する材料(31)によって完全に取り囲まれていることを特徴とする配置構成。
  18. 前記第1の接合パートナー(1)及び前記第2の接合パートナー(2)は、異なる熱膨張係数の材料からなっている、請求項17記載の配置構成。
  19. 前記接合層(30)は、ビスマスからなる層若しくはビスマスからなる単純に繋がっている層は含んでいない、請求項17又は18記載の配置構成。
  20. 前記接合層(30)の断面積中、ビスマスからなる断面積の割合は最大で50%である
    請求項17から19いずれか1項記載の配置構成。
JP2016504616A 2013-03-26 2014-03-24 In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成 Active JP6184582B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103081.5 2013-03-26
DE102013103081.5A DE102013103081A1 (de) 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
PCT/EP2014/055848 WO2014154637A1 (de) 2013-03-26 2014-03-24 Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern

Publications (2)

Publication Number Publication Date
JP2016515763A JP2016515763A (ja) 2016-05-30
JP6184582B2 true JP6184582B2 (ja) 2017-08-23

Family

ID=50349624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016504616A Active JP6184582B2 (ja) 2013-03-26 2014-03-24 In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成

Country Status (6)

Country Link
US (1) US9502376B2 (ja)
JP (1) JP6184582B2 (ja)
KR (1) KR102172348B1 (ja)
CN (1) CN105103287B (ja)
DE (2) DE102013103081A1 (ja)
WO (1) WO2014154637A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114088B4 (de) * 2015-08-25 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung eines Bauelements
EP3226282A1 (en) 2016-03-31 2017-10-04 Techni Holding AS Non-eutectic bonding method with formation of a solid solution with a porous structure with a second phase dispersed therein and corresponding joint
DE102017107961B4 (de) * 2017-04-12 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
TWI622653B (zh) * 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成
US10700036B2 (en) * 2018-10-19 2020-06-30 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
WO2020148626A1 (fr) * 2019-01-16 2020-07-23 Patek Philippe Sa Geneve Procédé de brasage de composants horlogers
JP7021792B2 (ja) * 2019-05-07 2022-02-17 ライトメッド (ユーエスエー) インク 半導体デバイスと熱拡散マウントとの銀-インジウム過渡液相接合方法および銀-インジウム過渡液相接合ジョイントを有する半導体構造
US20220304186A1 (en) * 2021-03-17 2022-09-22 Amulaire Thermal Technology, Inc. Heat-dissipating substrate with coating structure
US20230235978A1 (en) * 2021-03-17 2023-07-27 Amulaire Thermal Technology, Inc. Heat-dissipating substrate with coating structure
FI20245066A1 (en) * 2024-01-23 2025-07-24 Teknologian Tutkimuskeskus Vtt Oy Elevations connected with indium

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4098452A (en) * 1975-03-31 1978-07-04 General Electric Company Lead bonding method
CA1056514A (en) * 1975-03-31 1979-06-12 General Electric Company Lead bond structure
EP0365807B1 (en) * 1988-10-12 1993-12-22 International Business Machines Corporation Bonding of metallic surfaces
US6193139B1 (en) * 1996-10-17 2001-02-27 Jorma Kivilahti Method for joining metals by soldering
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
JPH11174993A (ja) * 1997-12-10 1999-07-02 Nippon Sheet Glass Co Ltd 透明導電膜付き基板およびそれを用いた平面型表示素子
US6740544B2 (en) 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
US7168608B2 (en) 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
CN100409423C (zh) * 2003-02-05 2008-08-06 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
US7247514B2 (en) * 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP4979944B2 (ja) * 2003-08-26 2012-07-18 株式会社トクヤマ 素子接合用基板、素子接合基板及びその製造方法
JP4537877B2 (ja) * 2005-03-31 2010-09-08 株式会社東芝 セラミックス配線基板とそれを用いた半導体装置
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
AT10735U1 (de) * 2008-05-21 2009-09-15 Austria Tech & System Tech Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI401825B (zh) 2009-11-27 2013-07-11 財團法人工業技術研究院 發光二極體晶片的固晶方法及固晶完成之發光二極體
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
TWI446577B (zh) * 2010-12-23 2014-07-21 財團法人工業技術研究院 Led晶圓之接合方法、led晶粒之製造方法及led晶圓與基體之接合結構
KR20140113151A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
US9272371B2 (en) * 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same

Also Published As

Publication number Publication date
WO2014154637A1 (de) 2014-10-02
DE102013103081A1 (de) 2014-10-02
JP2016515763A (ja) 2016-05-30
KR20150135419A (ko) 2015-12-02
KR102172348B1 (ko) 2020-10-30
US20160027759A1 (en) 2016-01-28
CN105103287B (zh) 2018-03-23
DE112014001708A5 (de) 2015-12-24
US9502376B2 (en) 2016-11-22
CN105103287A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP6184582B2 (ja) In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成
US6504242B1 (en) Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
CN104704620B (zh) 用于流控自组装的双焊料层、电组件衬底以及采用该流控自组装的方法
CN105575830B (zh) 半导体装置和制造半导体装置的方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
TWI260080B (en) Method to fix a semiconductor-chip in a plastic-housing body, opto-electronic semiconductor-component and its production method
JP4514400B2 (ja) 部材の接合方法、その方法で得られた接合部材
CN102290357A (zh) 键合封装及其方法
JP2020520807A (ja) 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP2003230980A (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
US7750484B2 (en) Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
US20160346857A1 (en) Device Comprising a Connecting Component and Method for Producing a Connecting Component
JP4011214B2 (ja) 半導体装置及び半田による接合方法
CN101119827B (zh) 用于具有不同基板的热可靠封装的方法和配置
JP4013807B2 (ja) 熱電モジュールの製造方法
JP5904257B2 (ja) パワーモジュール用基板の製造方法
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JP2014017417A (ja) 半導体装置
JP2006278463A (ja) サブマウント
WO2011125140A1 (ja) 接続材料半導体装置及びその製造方法
US20080035703A1 (en) Oxidation resistant solder preform
JP5023633B2 (ja) 光通信装置及びその製造方法
JP2003243445A (ja) 金属接合部およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170725

R150 Certificate of patent or registration of utility model

Ref document number: 6184582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250