Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6195709B2 - Probe card, inspection apparatus, and inspection method - Google Patents
[go: Go Back, main page]

JP6195709B2 - Probe card, inspection apparatus, and inspection method - Google Patents

Probe card, inspection apparatus, and inspection method Download PDF

Info

Publication number
JP6195709B2
JP6195709B2 JP2012274412A JP2012274412A JP6195709B2 JP 6195709 B2 JP6195709 B2 JP 6195709B2 JP 2012274412 A JP2012274412 A JP 2012274412A JP 2012274412 A JP2012274412 A JP 2012274412A JP 6195709 B2 JP6195709 B2 JP 6195709B2
Authority
JP
Japan
Prior art keywords
probe
wafer
contact
group
probe group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012274412A
Other languages
Japanese (ja)
Other versions
JP2014119340A (en
Inventor
成田 聡
聡 成田
寿男 成田
寿男 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2012274412A priority Critical patent/JP6195709B2/en
Priority to KR1020130153967A priority patent/KR101559984B1/en
Priority to TW102146186A priority patent/TWI484192B/en
Publication of JP2014119340A publication Critical patent/JP2014119340A/en
Application granted granted Critical
Publication of JP6195709B2 publication Critical patent/JP6195709B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、プローブカード、検査装置、及び検査方法に関する。   The present invention relates to a probe card, an inspection apparatus, and an inspection method.

半導体デバイス等の検査には、プローブカードが用いられている(特許文献1)。例えば、プローブカードに設けられた複数のプローブが半導体デバイスの電極(パッド)に接触することで、テスターからの電源や信号等を半導体デバイスに供給することができる。   Probe cards are used for inspection of semiconductor devices and the like (Patent Document 1). For example, when a plurality of probes provided on the probe card come into contact with the electrodes (pads) of the semiconductor device, power, signals, etc. from the tester can be supplied to the semiconductor device.

国際公開2007/017956号International Publication No. 2007/017956

このようなプローブカードを用いた検査では、テスターのチャンネル数に制限がある。したがって、テスターのチャンネル数の中で、最大同時測定できるDUT(Device Under Test)数でプローブカードを作成する。同時測定数が増えると検査時間を短縮することができる。例えば、テスターのチャンネル数が2048chで、1測定DUTあたりのチャネル数が16chの場合、128DUT(=2048/16)の同時測定が可能になる。しかしながら、プローブカードのレイアウトによっては、ウェハの外周部において、無効なDUTレイアウトが多くなり、測定効率が悪くなってしまうという問題点がある。   In the inspection using such a probe card, the number of tester channels is limited. Therefore, a probe card is created with the number of DUTs (Device Under Test) that can be measured at the same time among the number of channels of the tester. As the number of simultaneous measurements increases, the inspection time can be shortened. For example, when the number of tester channels is 2048 ch and the number of channels per measurement DUT is 16 ch, simultaneous measurement of 128 DUTs (= 2048/16) is possible. However, depending on the layout of the probe card, there is a problem in that the invalid DUT layout increases on the outer peripheral portion of the wafer, and the measurement efficiency deteriorates.

本発明は、上記の課題に鑑みてなされたものであり、効率良く検査することができるプローブカード、検査装置、及び検査方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object thereof is to provide a probe card, an inspection apparatus, and an inspection method that can be efficiently inspected.

本発明の一態様に係るプローブカードは、複数のデバイスを有するウェハを検査するためのプローブカードであって、基板と、前記基板に配列された複数の第1のプローブを有する第1のプローブ群と、前記第1のプローブの先端位置よりも先端位置が前記基板側にある複数の第2のプローブを有し、前記基板の平面視において前記第1のプローブ群を挟むように離間して配置された第2のプローブ群と、を備えたのである。   A probe card according to an aspect of the present invention is a probe card for inspecting a wafer having a plurality of devices, and includes a substrate and a first probe group having a plurality of first probes arranged on the substrate. And a plurality of second probes whose tip positions are closer to the substrate side than the tip position of the first probe, and are arranged so as to sandwich the first probe group in plan view of the substrate And a second group of probes.

上記のプローブカードにおいて、前記第2のプローブ群が前記第1のプローブ群を挟む第1の方向において前記基板に端に行くほど、前記第1の方向と直交する第2の方向において、前記第2のプローブ群のレイアウトが大きくなっていてもよい。   In the probe card, in the second direction orthogonal to the first direction, the second probe group is closer to the substrate in the first direction sandwiching the first probe group. The layout of the two probe groups may be large.

上記のプローブカードにおいて、前記第1のプローブと前記第2のプローブの先端位置の高さの差が、前記第1のプローブが前記デバイスを検査する際のオーバードライブ量よりも大きくなっていてもよい。   In the above probe card, even if a difference in height between the tip positions of the first probe and the second probe is larger than an overdrive amount when the first probe inspects the device. Good.

上記のプローブカードにおいて、前記第1のプローブ群が前記ウェハの中央部に配置された前記デバイスを検査し、前記第2のプローブ群が前記ウェハの端部に配置されたデバイスを検査するようにしてもよい。   In the above probe card, the first probe group inspects the device arranged at the center of the wafer, and the second probe group inspects the device arranged at the end of the wafer. May be.

本発明の一態様にかかる検査装置は、上記のプローブカードと、ウェハが載置されるステージと、前記プローブカードと前記ステージとの相対的な位置を変化させて、繰り返しタッチダウンを行う制御部と、を備えたものである。   An inspection apparatus according to an aspect of the present invention includes a control unit that repeatedly performs touchdown by changing a relative position between the probe card, a stage on which a wafer is placed, and the probe card and the stage. And.

本発明の一態様にかかる検査方法は、上記のプローブカードを用いてウェハを検査する検査方法であって、繰り返しタッチダウンを行うことで、前記ウェハの中央部のデバイスを前記第1のプローブ群で検査し、前記ウェハの端部のデバイスを前記第2のプローブ群で検査し、前記第1のプローブ群での検査と、前記第2のプローブ群での検査で、前記ウェハと基板との距離を変えているものである。   An inspection method according to an aspect of the present invention is an inspection method for inspecting a wafer using the probe card described above, and repeatedly touching down a device at the center of the wafer to the first probe group. And inspecting the device at the edge of the wafer with the second probe group, and inspecting the wafer and the substrate by the inspection with the first probe group and the inspection with the second probe group. The distance is changing.

以上のように、本発明によれば、効率よく検査することができるプローブカード、検査装置、及び検査方法を提供することができる。   As described above, according to the present invention, it is possible to provide a probe card, an inspection apparatus, and an inspection method that can be efficiently inspected.

本実施の形態に係る検査装置の構成を示す図である。It is a figure which shows the structure of the inspection apparatus which concerns on this Embodiment. 本実施の形態にかかるプローブのレイアウトを模式的に示す平面図である。It is a top view which shows typically the layout of the probe concerning this Embodiment. プローブカードにより、ウェハの端部を試験する様子を示す図である。It is a figure which shows a mode that the edge part of a wafer is tested with a probe card. プローブカードにより、ウェハの中央を試験する様子を示す図である。It is a figure which shows a mode that the center of a wafer is tested with a probe card. プローブカードにより、ウェハの端部を試験する様子を示す図である。It is a figure which shows a mode that the edge part of a wafer is tested with a probe card. プローブによるレイアウトショットを模式的に示すマップである。It is a map which shows the layout shot by a probe typically. 比較例にかかるプローブのレイアウトを模式的に示す平面図である。It is a top view which shows typically the layout of the probe concerning a comparative example. 比較例にかかるプローブカードにより、ウェハの端部を試験する様子を示す図である。It is a figure which shows a mode that the edge part of a wafer is tested with the probe card concerning a comparative example. 変形例にかかるプローブのレイアウトを模式的に示す平面図である。It is a top view which shows typically the layout of the probe concerning a modification. 高さの異なる接触子を製造する方法を説明するための側面図である。It is a side view for demonstrating the method to manufacture the contactor from which height differs.

以下、本発明の実施の形態について図面を参照して説明する。以下の説明は、本発明の好適な実施の形態を示すものであって、本発明の範囲が以下の実施の形態に限定されるものではない。以下の説明において、同一の符号が付されたものは実質的に同様の内容を示している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. The following description shows preferred embodiments of the present invention, and the scope of the present invention is not limited to the following embodiments. In the following description, the same reference numerals indicate substantially the same contents.

本実施形態のプローブカード及び検査装置は、例えば、半導体ウェハ上のIC(Integrated Circuit)チップ等の検査対象物のテスト時の効率化を図ったものである。測定の効率化を目的として、多数の検査対象物を同時に測定する際に、タッチダウンの回数を減らすように、プローブをレイアウトしている。このため、本発明は、プローブカード全般に適用することができると共に、当該プローブカードが用いられる検査装置全てに適用することができる。このように、本発明は、種々のプローブカード及び検査装置に適用することができるため、以下では、プローブカードに搭載される回路構成部分を中心に説明する。また、検査対象物として、半導体ウェハ上に多数形成されるICチップを例に説明する。   The probe card and the inspection apparatus according to the present embodiment are designed to improve efficiency when testing an inspection object such as an IC (Integrated Circuit) chip on a semiconductor wafer. For the purpose of improving the efficiency of measurement, the probe is laid out so as to reduce the number of touchdowns when simultaneously measuring a large number of inspection objects. Therefore, the present invention can be applied to all probe cards and can be applied to all inspection apparatuses in which the probe cards are used. Thus, since the present invention can be applied to various probe cards and inspection apparatuses, the following description will focus on circuit components mounted on the probe card. Further, as an inspection object, an explanation will be given by taking as an example IC chips formed in large numbers on a semiconductor wafer.

なお、以下の説明においてタッチダウンとは、チャックトップ76を上昇させてウェハのデバイスとプローブとを接触させるものに限らず、プローブカードを下降させてデバイスとプローブとを接触させるものを含むものとする。すなわち、タッチダウンとは、プローブ基板とウェハとの相対位置を鉛直方向に変化させて、デバイスとプローブを接触させることを言うものとする。   In the following description, the touchdown is not limited to bringing the chuck top 76 up and bringing the wafer device into contact with the probe, but includes touching down the probe card and bringing the device into contact with the probe. That is, the touchdown means that the device and the probe are brought into contact with each other by changing the relative position between the probe substrate and the wafer in the vertical direction.

図1は、本実施の形態に係るプローブカードが用いられた試験装置(検査装置)の構成を示す図である。なお、以下の説明において、XYZの直交座標系を用いる。図1における上下方向(鉛直方向)がZ方向となり、左右方向をX方向となり、紙背方向をY方向とする。しかし、それらの方向は、多数の接触子が配置されたプローブ基板及びプローブカードの姿勢に応じて異なる。   FIG. 1 is a diagram illustrating a configuration of a test apparatus (inspection apparatus) in which the probe card according to the present embodiment is used. In the following description, an XYZ orthogonal coordinate system is used. The vertical direction (vertical direction) in FIG. 1 is the Z direction, the horizontal direction is the X direction, and the paper back direction is the Y direction. However, these directions differ depending on the postures of the probe board and the probe card on which a large number of contacts are arranged.

それゆえに、プローブカードは、これが試験装置に取り付けられた状態において、本発明でいう上下方向が、実際に、上下方向となる状態、上下逆となる状態、斜めの方向となる状態等、いずれの方向となる状態で使用してもよい。   Therefore, in the state where the probe card is attached to the test apparatus, the vertical direction as used in the present invention is actually the vertical direction, the upside down state, the diagonal direction, etc. You may use it in the state used as a direction.

図1を参照するに、試験装置10は、円板状の半導体ウェハ12を被検査体とし、ウェハ12に形成された複数の集積回路を複数回に分けて検査すなわち試験する。各集積回路は、パッド電極のような複数の電極(図示せず)を上面に有する。   Referring to FIG. 1, a test apparatus 10 uses a disk-shaped semiconductor wafer 12 as an object to be inspected, and inspects or tests a plurality of integrated circuits formed on the wafer 12 in a plurality of times. Each integrated circuit has a plurality of electrodes (not shown) such as pad electrodes on the top surface.

試験装置10は、プローブカード16、テストヘッド20、カードホルダ22、カード制御部24、ステージ制御部26、テスター制御部28を備えている。プローブカード16は、板状の電気的接続装置であり、複数の接触子14を備えている。テストヘッド20は、プローブカード16と電気的に接続される。検査ステージ18には、ウェハ12が載置される。カードホルダ22は、プローブカード16を保持するため、外周縁部においてプローブカード16を受ける。   The test apparatus 10 includes a probe card 16, a test head 20, a card holder 22, a card control unit 24, a stage control unit 26, and a tester control unit 28. The probe card 16 is a plate-like electrical connection device and includes a plurality of contacts 14. The test head 20 is electrically connected to the probe card 16. The wafer 12 is placed on the inspection stage 18. The card holder 22 receives the probe card 16 at the outer peripheral edge in order to hold the probe card 16.

カード制御部24は、検査ステージ18に対するカードホルダ22の高さ又は傾きを制御する。ステージ制御部26は、カードホルダ22に対する検査ステージ18の位置を制御する。テスター制御部28は、接触子14に対する試験信号(すなわち、試験のために集積回路に供給する供給信号、供給信号に対する集積回路からの応答信号等の電気信号)の授受を行うべくテストヘッド20を制御する。   The card control unit 24 controls the height or inclination of the card holder 22 with respect to the inspection stage 18. The stage control unit 26 controls the position of the inspection stage 18 with respect to the card holder 22. The tester control unit 28 transmits the test head 20 to the contactor 14 to exchange test signals (that is, electric signals such as a supply signal supplied to the integrated circuit for the test and a response signal from the integrated circuit for the supply signal). Control.

図示の例では、各接触子14は、クランク状の形状を有する板状のプローブを用いている。そのような接触子14は、例えば、特開2005-201844号公報等に記載されている公知のものである。   In the illustrated example, each contactor 14 uses a plate-like probe having a crank shape. Such a contact 14 is, for example, a known one described in JP-A-2005-201844.

しかし、各接触子14は、タングステン線のような金属細線から製作されたプローブ、フォトリソグラフィー技術と堆積技術とを用いて製作された板状のプローブ、ポリイミドのような電気絶縁シートの一方の面に複数の配線を形成し、それら配線の一部を接触子として用いるプローブ等、従来から公知のものであってもよい。   However, each contact 14 is a probe made from a fine metal wire such as a tungsten wire, a plate-like probe made using a photolithography technique and a deposition technique, or one surface of an electrical insulating sheet such as polyimide. Conventionally known ones such as a probe in which a plurality of wirings are formed and a part of the wirings are used as contacts may be used.

プローブカード16は、平坦な下面を有する補強部材34と、補強部材34の下面に保持された円形平板状の配線基板36と、配線基板36の下面に配置された平板状の電気接続器38と、電気接続器38の下面に配置されたプローブ基板40と、補強部材34の上に配置された円板状のカバー42とを含む。これらの部材34〜42は、複数のボルトにより分離可能に堅固に組み付けられている。   The probe card 16 includes a reinforcing member 34 having a flat lower surface, a circular flat wiring substrate 36 held on the lower surface of the reinforcing member 34, and a flat electric connector 38 disposed on the lower surface of the wiring substrate 36. The probe board 40 disposed on the lower surface of the electrical connector 38 and the disc-shaped cover 42 disposed on the reinforcing member 34 are included. These members 34 to 42 are firmly assembled so as to be separable by a plurality of bolts.

補強部材34は、ステンレス板のような金属材料で製作されている。例えば、特開2008−145238号公報に記載されているように、補強部材34は、内方環状部と、外方環状部と、両環状部を連結する複数の連結部と、外方環状部から半径方向外方へ延びる複数の延長部と、内方環状部の内側に一体的に続く中央枠部とを有し、それらの部分の間が上下の両方向に開放する空間として作用する形状とすることができる。   The reinforcing member 34 is made of a metal material such as a stainless plate. For example, as described in Japanese Patent Application Laid-Open No. 2008-145238, the reinforcing member 34 includes an inner annular portion, an outer annular portion, a plurality of connecting portions that connect both annular portions, and an outer annular portion. A plurality of extending portions extending radially outward from the inner annular portion, and a central frame portion that continues integrally inside the inner annular portion, and a shape that acts as a space that opens between these portions in both the upper and lower directions can do.

また、例えば、特開2008−145238号公報に記載されているように、補強部材34の上側に補強部材34の熱変形を抑制する環状の熱変形抑制部材を配置し、その熱変形抑制部材の上にカバー42を配置してもよい。   Further, for example, as described in Japanese Patent Application Laid-Open No. 2008-145238, an annular thermal deformation suppressing member that suppresses thermal deformation of the reinforcing member 34 is disposed on the upper side of the reinforcing member 34, and the thermal deformation suppressing member The cover 42 may be disposed on the top.

配線基板36は、図示の例では、ガラス入りエポキシ樹脂のような電気絶縁樹脂により円板状に製作されており、また接触子14に対する試験信号の受け渡しに用いる複数の導電路すなわち内部配線(不図示)を有している。   In the illustrated example, the wiring board 36 is manufactured in a disk shape from an electrically insulating resin such as an epoxy resin with glass, and a plurality of conductive paths, that is, internal wirings (not used) for passing test signals to the contacts 14. (Shown).

配線基板36の上面の環状周縁部には、テストヘッド20に接続される多数のコネクタ44が配置されている。各コネクタ44は、内部配線に電気的に接続された複数の端子(図示せず)を有する。   A large number of connectors 44 connected to the test head 20 are arranged on the annular peripheral edge of the upper surface of the wiring board 36. Each connector 44 has a plurality of terminals (not shown) electrically connected to the internal wiring.

補強部材34と配線基板36とは、補強部材34の下面と配線基板36の上面とを互いに当接させた状態に、複数のねじ部材(図示せず)により同軸的に結合されている。   The reinforcing member 34 and the wiring board 36 are coaxially coupled by a plurality of screw members (not shown) in a state where the lower surface of the reinforcing member 34 and the upper surface of the wiring board 36 are in contact with each other.

電気接続器38は、例えば、特開2008−145238号公報に記載されている公知のものである。電気接続器38は、電気絶縁性のピンホルダを上下方向に貫通して伸びるポゴピンのような公知の複数の接続ピン50を備えており、配線基板36の内部配線をそれぞれ接続ピン50によりプローブ基板40の、後に説明する導電路に電気的に接続している。   The electrical connector 38 is a well-known thing described in Unexamined-Japanese-Patent No. 2008-145238, for example. The electrical connector 38 includes a plurality of known connection pins 50 such as pogo pins extending vertically through an electrically insulating pin holder, and the internal wiring of the wiring board 36 is connected to the probe board 40 by the connection pins 50, respectively. Are electrically connected to a conductive path described later.

電気接続器38は、ピンホルダの上面が配線基板36の下面に当接された状態に、複数のねじ部材及び適宜な部材(いずれも図示せず)により、ピンホルダにおいて配線基板36の下面に結合されている。   The electrical connector 38 is coupled to the lower surface of the wiring board 36 at the pin holder by a plurality of screw members and appropriate members (none of which are shown) with the upper surface of the pin holder in contact with the lower surface of the wiring board 36. ing.

さらに、接続ピン50のそれぞれは、その上端及び下端をスプリングにより離間させており、また上端を配線基板36の内部配線の下端部に続く端子部(図示せず)に押圧されていると共に、下端をプローブ基板40の上面に設けられた他の端子部に押圧されている。   Further, the upper and lower ends of each connection pin 50 are separated by a spring, and the upper end is pressed by a terminal portion (not shown) following the lower end portion of the internal wiring of the wiring board 36, and the lower end Is pressed by another terminal portion provided on the upper surface of the probe substrate 40.

プローブ基板40は、図示の例では、ポリイミド樹脂のような電気絶縁性樹脂により形成されたフレキシブル多層シート54を多層のセラミック基板56の下面に設けた併用基板であり、また多層シート54の下面に接触子14を片持ち状に配置している。   In the illustrated example, the probe substrate 40 is a combined substrate in which a flexible multilayer sheet 54 formed of an electrically insulating resin such as a polyimide resin is provided on the lower surface of the multilayer ceramic substrate 56. The contact 14 is arranged in a cantilever manner.

多層シート54は、複数の内部配線(図示せず)を内部に有すると共に、内部配線に電気的に接続された複数のプローブランド(図示せず)を下面に有する形状及び構造を有しており、またセラミック基板56と一体的に形成されている。セラミック基板56には、上下に貫通する貫通配線が形成されている。   The multilayer sheet 54 has a shape and a structure having a plurality of internal wirings (not shown) inside and a plurality of probe lands (not shown) electrically connected to the internal wirings on the lower surface. Further, it is formed integrally with the ceramic substrate 56. The ceramic substrate 56 is formed with through wiring that penetrates vertically.

各接触子14は、その先端部(針先)を下方に突出させた状態に、半田のような導電性接合材による接合、レーザによる溶接等の手法により、前記したプローブランドに片持ち梁状に装着されている。   Each contactor 14 has a cantilever shape on the above-described probe land by a technique such as bonding with a conductive bonding material such as solder, welding with a laser, or the like with its tip (needle tip) protruding downward. It is attached to.

カードホルダ22は、電気絶縁材料から製作されており、また内向きフランジのように、リング状の周縁部22aと、周縁部22aの下端部から内方へ伸びる上向きの段部22bとを有している。段部22bは、内向きフランジのようにリング状の形状を有しており、また配線基板36の外周縁部の下側を受けている。   The card holder 22 is made of an electrically insulating material, and has a ring-shaped peripheral portion 22a and an upward step portion 22b extending inward from the lower end portion of the peripheral portion 22a like an inward flange. ing. The step portion 22 b has a ring shape like an inward flange and receives the lower side of the outer peripheral edge portion of the wiring board 36.

プローブカード16は、配線基板36の外周縁部が段部22bに受けられて、プローブカード16がテストヘッド20の筐体の下側に位置するように、補強部材34の延長部34d及び配線基板36の外周縁部において、複数のねじ部材(図示せず)により、カードホルダ22の段部22bに取り付けられている。   The probe card 16 includes the extension 34d of the reinforcing member 34 and the wiring board so that the outer peripheral edge of the wiring board 36 is received by the step 22b and the probe card 16 is positioned below the casing of the test head 20. The outer peripheral edge 36 is attached to the step 22b of the card holder 22 by a plurality of screw members (not shown).

カードホルダ22は、検査ステージ18に対するカードホルダ22の傾きを変更するカード支持機構(図示せず)を介して、試験装置10のフレーム又は筐体に取り付けられている。   The card holder 22 is attached to the frame or casing of the test apparatus 10 via a card support mechanism (not shown) that changes the inclination of the card holder 22 with respect to the inspection stage 18.

前記したカード支持機構は、試験に先だって、特に1ロット分の試験又は1つのウェハ12の試験に先だって、カード制御部24により制御されて、検査ステージ18に対するカードホルダ22、ひいてはプローブカード16の高さ又は傾きを変更する。これにより、プローブカード16は、接触子14の針先により形成される仮想的な針先面がチャックトップ76に受けられたウェハ12に対し、所定の高さ位置となるように、位置決められる。   The above-described card support mechanism is controlled by the card control unit 24 prior to the test, in particular, prior to the test for one lot or the test for one wafer 12, and the card holder 22 for the inspection stage 18 and thus the height of the probe card 16 are controlled. Change the height or inclination. As a result, the probe card 16 is positioned such that the virtual needle tip surface formed by the needle tip of the contactor 14 is positioned at a predetermined height with respect to the wafer 12 received by the chuck top 76.

上記のようなカード支持機構は、例えば、特開2002−14047号、特開2007−183194号等の公報に記載されている。   The card support mechanism as described above is described in, for example, Japanese Patent Laid-Open Nos. 2002-14047 and 2007-183194.

検査ステージ18は、ウェハ12を解除可能に真空的に吸着するステージ、すなわち、チャックトップ76と、チャックトップ76を、プローブカード16に対し、前後方向、左右方向及び上下方向に三次元的に移動させると共に、上下方向へ伸びるθ軸線の周りに角度的に回転移動させるチャックトップ移動機構78とを備えている。   The inspection stage 18 is a stage that vacuum-sucks the wafer 12 in a releasable manner, that is, the chuck top 76 and the chuck top 76 are moved three-dimensionally in the front-rear direction, the left-right direction, and the vertical direction with respect to the probe card 16. And a chuck top moving mechanism 78 that rotationally moves around the θ axis extending in the vertical direction.

検査ステージ18は、ステージ移動機構(図示せず)によりプローブカード16に対し前後及び左右の方向へ移動される。これにより、検査ステージ18は、ウェハ12を試験する間は前後及び左右の方向への移動を防止されるが、試験すべき1ロット分のウェハ12の交換のために、ステージ移動機構により前後及び左右の方向へ移動される。   The inspection stage 18 is moved in the front-rear and left-right directions with respect to the probe card 16 by a stage moving mechanism (not shown). As a result, the inspection stage 18 is prevented from moving back and forth and left and right while the wafer 12 is being tested. It is moved left and right.

また、検査ステージ18は、1ロット分のウェハ12の試験の間、1つのウェハ12の試験を終了するたびに、試験すべきウェハ12の交換のために、上記したステージ移動機構により前後及び左右の方向へ移動される。しかし、1ロット分のウェハ12の試験の間、検査ステージ1を前後及び左右の方向へ移動させることなく、試験すべきウェハ12を交換するようにしてもよい。   In addition, during the test of one lot of wafers 12, the inspection stage 18 uses the stage moving mechanism described above to move back and forth and right and left in order to replace the wafer 12 to be tested every time the test of one wafer 12 is completed. Moved in the direction of. However, the wafer 12 to be tested may be exchanged without moving the inspection stage 1 in the front-rear and left-right directions during the test of the wafers 12 for one lot.

上記のようなステージ移動機構を設ける代わりに、チャックトップ移動機構78におけるチャックトップ76を前後方向及び左右方向へ移動させる機能を利用してもよい。   Instead of providing the stage moving mechanism as described above, a function of moving the chuck top 76 in the chuck top moving mechanism 78 in the front-rear direction and the left-right direction may be used.

ウェハ12の試験に先だって、チャックトップ移動機構78は、ステージ制御部26により制御されて、検査ステージ18を、三次元的に移動させると共に、θ軸線の周りに角度的に回転移動させる。これにより、チャックトップ76に受けられたウェハ12は、これに設けられた集積回路の電極が接触子14の針先に対向するように、位置決められる。   Prior to the test of the wafer 12, the chuck top moving mechanism 78 is controlled by the stage control unit 26 to move the inspection stage 18 in a three-dimensional manner and rotationally move around the θ axis. Thereby, the wafer 12 received by the chuck top 76 is positioned so that the electrode of the integrated circuit provided on the wafer 12 faces the needle tip of the contact 14.

試験すべきウェハ12の交換時、検査ステージ18は、上記したステージ移動機構により前後及び左右の方向へ移動される前に、ウェハ12が接触子14に接触しない位置にチャックトップ76がチャックトップ移動機構78により下降された状態に維持される。   When exchanging the wafer 12 to be tested, the inspection stage 18 moves the chuck top 76 to a position where the wafer 12 does not contact the contact 14 before being moved in the front-rear and left-right directions by the stage moving mechanism. The mechanism 78 is kept lowered.

テストヘッド20は、完成した複数の集積回路を配線基板のような支持基板に配置した複数の回路基板と、これら回路基板を収容するボックスとを備えた既知のものであり、プローブカード16の上方に配置されている。   The test head 20 is a known one having a plurality of circuit boards in which a plurality of completed integrated circuits are arranged on a support board such as a wiring board, and a box for housing these circuit boards. Is arranged.

図示の例では、各回路基板の集積回路は、配線80とコネクタ44とを介して、配線基板36の内部配線(図示せず)に電気的に接続されている。これにより、各回路基板の集積回路は、実際の試験時に、テスター制御部28により制御されて、ウェハ12の集積回路に対しプローブカード16を介して試験信号を受け渡す。   In the illustrated example, the integrated circuit of each circuit board is electrically connected to the internal wiring (not shown) of the wiring board 36 via the wiring 80 and the connector 44. Thus, the integrated circuit on each circuit board is controlled by the tester control unit 28 during the actual test, and passes the test signal to the integrated circuit on the wafer 12 via the probe card 16.

テスター制御部28は、所定数のチャンネルを有している。すなわち、テスター制御部28は複数のチャンネルに対して、試験信号や電源(以下、信号等)を入出力する。例えば、テスター制御部28は、2016chを有している。さらに、ウェハ12に設けられた1デバイスあたり、所定のチャンネル数で検査を行う。例えば、1DUTあたり16chでの検査を行う。この場合、126DUTの同時測定が可能になる。すなわち、プローブカードの1回のタッチダウン(1ショット)で、126個のデバイスの電気試験を行うことができる。そして、ウェハ上の全てのデバイスに対する試験が終了するまで、繰り返しタッチダウンを行う。プローブカード16は複数のデバイスを有するウェハ12を検査するために、繰り返しタッチダウンを行う。   The tester control unit 28 has a predetermined number of channels. That is, the tester control unit 28 inputs and outputs test signals and power sources (hereinafter, signals and the like) for a plurality of channels. For example, the tester control unit 28 has 2016 ch. Further, an inspection is performed with a predetermined number of channels per device provided on the wafer 12. For example, an inspection is performed with 16 channels per DUT. In this case, simultaneous measurement of 126 DUT is possible. That is, 126 devices can be electrically tested with one touch-down (one shot) of the probe card. Then, the touchdown is repeatedly performed until the test on all the devices on the wafer is completed. The probe card 16 repeatedly touches down to inspect the wafer 12 having a plurality of devices.

次に、プローブカード16における接触子14のレイアウトについて、図2を用いて説明する。図2は、プローブカード16におけるプローブレイアウトを模式的に示す図である。図2(a)は、プローブカード16におけるプローブレイアウトを示すXY平面図であり、図2(b)は、プローブカード16におけるプローブのレイアウトを説明するための側面図である。なお、図2(a)における1つのマス目がウェハ12の1つのデバイス125に対応している。   Next, the layout of the contact 14 in the probe card 16 will be described with reference to FIG. FIG. 2 is a diagram schematically showing a probe layout in the probe card 16. 2A is an XY plan view showing the probe layout in the probe card 16, and FIG. 2B is a side view for explaining the probe layout in the probe card 16. As shown in FIG. Note that one grid in FIG. 2A corresponds to one device 125 of the wafer 12.

図2(b)に示すように、プローブ基板40には、第1のプローブ群141と、第2のプローブ群142a、142bとが設けられている。第1のプローブ群141と、第2のプローブ群142a、142bは、それぞれ複数の接触子14を有している。ここで、第1のプローブ群141の接触子14を接触子14aとし、第2のプローブ群142a、142bの接触子14を接触子14bとして示す。接触子14a、14bは、プローブ基板40から下方に突出している。接触子14aよりも接触子14bの背が低くなっている。すなわち、接触子14aの先端は、接触子14bの先端よりも上側に配置されている。換言すると、Z方向における接触子14aの先端位置は、接触子14bの先端位置よりもプローブ基板40側に配置される。   As shown in FIG. 2B, the probe substrate 40 is provided with a first probe group 141 and second probe groups 142a and 142b. Each of the first probe group 141 and the second probe groups 142 a and 142 b has a plurality of contacts 14. Here, the contact 14 of the first probe group 141 is shown as a contact 14a, and the contact 14 of the second probe group 142a, 142b is shown as a contact 14b. The contacts 14 a and 14 b protrude downward from the probe substrate 40. The contact 14b is shorter than the contact 14a. That is, the tip of the contact 14a is disposed above the tip of the contact 14b. In other words, the tip position of the contact 14a in the Z direction is arranged closer to the probe substrate 40 than the tip position of the contact 14b.

X方向において、第1のプローブ群141の両側に、第2のプローブ群142a、142bが配置されている。すなわち、第2のプローブ群142aと第2のプローブ群142bの間に、第1のプローブ群141が配置されている。図2(b)において、第2のプローブ群142aが第1のプローブ群141の左側に配置され、第2のプローブ群142bが第1のプローブ群141の右側に配置されている。第2のプローブ群142a、142bが第1のプローブ群141を挟むように、X方向に離間して配置されている。したがって、接触子14aは、プローブ基板40の中央に配列され、接触子14bはプローブ基板40の端部に配列される。   In the X direction, second probe groups 142a and 142b are arranged on both sides of the first probe group 141. That is, the first probe group 141 is disposed between the second probe group 142a and the second probe group 142b. 2B, the second probe group 142a is arranged on the left side of the first probe group 141, and the second probe group 142b is arranged on the right side of the first probe group 141. The second probe groups 142a and 142b are arranged apart from each other in the X direction so as to sandwich the first probe group 141. Therefore, the contact 14 a is arranged at the center of the probe substrate 40, and the contact 14 b is arranged at the end of the probe substrate 40.

第1のプローブ群141の接触子14aは、図2(a)のプローブレイアウト121に示すように配列されている。第2のプローブ群142aの接触子14bは、図2(a)のプローブレイアウト122aに示すように配列されている。第2のプローブ群142bの接触子14bは、図2(a)のプローブレイアウト122bに示すように配列されている。なお、プローブレイアウト121、122a、122bにおいて、1つのマス目がウェハ12上の1つのデバイス125に相当する。したがって、プローブレイアウト121は、第1のプローブ群141によって同時測定可能なデバイス125を示している。プローブレイアウト122aは、第2のプローブ群142aによって同時測定可能なデバイス125を示しており、プローブレイアウト122bは、第2のプローブ群142bによって同時測定可能なデバイス125を示している。   The contacts 14a of the first probe group 141 are arranged as shown in the probe layout 121 of FIG. The contacts 14b of the second probe group 142a are arranged as shown in the probe layout 122a of FIG. The contacts 14b of the second probe group 142b are arranged as shown in the probe layout 122b of FIG. In the probe layouts 121, 122 a, and 122 b, one square corresponds to one device 125 on the wafer 12. Therefore, the probe layout 121 shows a device 125 that can be simultaneously measured by the first probe group 141. The probe layout 122a shows the device 125 that can be measured simultaneously by the second probe group 142a, and the probe layout 122b shows the device 125 that can be measured simultaneously by the second probe group 142b.

第1のプローブ群141のプローブレイアウト121は矩形状になっている。例えば、第1のプローブ群141の接触子14aは、7×16のマトリクス状に配列されたデバイス125を試験する。第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121と異なっている。すなわち、プローブレイアウト122a、122bは矩形状となっていない。プローブレイアウト122aは、図2の点線で示すプローブレイアウト121の中心線に対して、プローブレイアウト122bと対称になっている。なお、中心線は、X方向におけるプローブレイアウト121の中心を通るY方向の直線である。   The probe layout 121 of the first probe group 141 is rectangular. For example, the contacts 14a of the first probe group 141 test the devices 125 arranged in a 7 × 16 matrix. The probe layouts 122 a and 122 b of the second probe groups 142 a and 142 b are different from the probe layout 121 of the first probe group 141. That is, the probe layouts 122a and 122b are not rectangular. The probe layout 122a is symmetrical to the probe layout 122b with respect to the center line of the probe layout 121 shown by the dotted line in FIG. The center line is a straight line in the Y direction passing through the center of the probe layout 121 in the X direction.

第1のプローブ群141は、1回のタッチダウンで試験可能なデバイス数に対応する数の接触子14aを有している。例えば、テスター制御部28が2016chの場合、1つのデバイス125に対して16chで、126個(=7×18)のデバイス125の同時測定が可能である。すなわち、第1のプローブ群141の接触子14aが、1DUT当りのチャネル数が16chで、126DUTの同時測定を行う。   The first probe group 141 has a number of contacts 14a corresponding to the number of devices that can be tested with one touchdown. For example, if the tester control unit 28 is 2016 ch, 126 (= 7 × 18) devices 125 can be simultaneously measured with 16 ch for one device 125. That is, the contact 14a of the first probe group 141 performs simultaneous measurement of 126 DUTs with 16 channels per DUT.

第2のプローブ群142a、142bのそれぞれも、同様に、1回のタッチダウンで試験可能なデバイス数に対応する数の接触子14bを有している。1回のタッチダウンで、第1のプローブ群141、第2のプローブ群142a、又は第2のプローブ群142bのうちの一つが、測定を行う。ここでは、第2のプローブ群142a、142bの接触子14bで同時測定可能なDUT数は、第1のプローブ群141で同時測定可能なDUT数より少なくなっている。すなわち、第2のプローブ群142a、142bの接触子14bの数は、第1のプローブ群141の接触子14aの数よりも小さくなっている。もちろん、第2のプローブ群142a、142bの接触子14bで同時測定可能なDUT数は、第1のプローブ群141で同時測定可能なDUT数と同じでもよい。   Similarly, each of the second probe groups 142a and 142b has the number of contacts 14b corresponding to the number of devices that can be tested by one touchdown. In one touchdown, one of the first probe group 141, the second probe group 142a, or the second probe group 142b performs measurement. Here, the number of DUTs that can be simultaneously measured by the contacts 14b of the second probe groups 142a and 142b is smaller than the number of DUTs that can be simultaneously measured by the first probe group 141. That is, the number of contacts 14b of the second probe groups 142a and 142b is smaller than the number of contacts 14a of the first probe group 141. Of course, the number of DUTs that can be simultaneously measured by the contacts 14b of the second probe groups 142a and 142b may be the same as the number of DUTs that can be simultaneously measured by the first probe group 141.

プローブレイアウト122a、122bについて説明する。Y方向において、第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121よりも大きくなっている。X方向において外側に行くほど、Y方向におけるプローブレイアウト122a、122bが大きくなっている。すなわち、プローブ基板40の外側ほど、Y方向におけるプローブレイアウト122a、122bが広がっている。   The probe layouts 122a and 122b will be described. In the Y direction, the probe layouts 122 a and 122 b of the second probe groups 142 a and 142 b are larger than the probe layout 121 of the first probe group 141. The probe layouts 122a and 122b in the Y direction become larger as going outward in the X direction. That is, the probe layouts 122a and 122b in the Y direction are expanded toward the outside of the probe substrate 40.

例えば、プローブレイアウト121では、Y方向の1列のデバイス数が16個となっている。一方、プローブレイアウト122a、122bにおいて、X方向における最も外側では、1列のデバイス数が22個になっている。また、X方向における最も内側、すなわち、第1のプローブ群141側では、1列のデバイス数が16個になっている。X方向における外側ほど、1列のデバイス数が増えていくように第2のプローブ群142a、142bの接触子14bがレイアウトされている。ここでは、第2のプローブ群142a、142bにおいて、最も内側の列のデバイス数が、第1のプローブ群141の1列のデバイス数と同じになっている。   For example, in the probe layout 121, the number of devices in one column in the Y direction is 16. On the other hand, in the probe layouts 122a and 122b, the number of devices in one row is 22 on the outermost side in the X direction. The number of devices in one row is 16 on the innermost side in the X direction, that is, on the first probe group 141 side. The contacts 14b of the second probe groups 142a and 142b are laid out so that the number of devices in one row increases toward the outside in the X direction. Here, in the second probe groups 142a and 142b, the number of devices in the innermost row is the same as the number of devices in one row of the first probe group 141.

そして、第1のプローブ群141が、ウェハ12の中央部のデバイス125を試験する。すなわち、第1のプローブ群141の接触子14aが、ウェハ12の中央部のデバイス125のパッドと接触する。第2のプローブ群142a、142bがウェハ12の端部のデバイス125を試験する。すなわち、第2のプローブ群142a、142の接触子14bが、ウェハ12の端部のデバイス125のパッドと接触する。   Then, the first probe group 141 tests the device 125 at the center of the wafer 12. That is, the contact 14 a of the first probe group 141 is in contact with the pad of the device 125 at the center of the wafer 12. A second probe group 142a, 142b tests the device 125 at the end of the wafer 12. That is, the contact 14b of the second probe group 142a, 142 contacts the pad of the device 125 at the end of the wafer 12.

ウェハ12の電気試験の様子を図3〜図5に示す。図3、図5は、ウェハ12の端部のデバイスを電気試験する様子を示し、図4は、ウェハ12の中央部のデバイス125を電気試験する様子を示している   The state of the electrical test of the wafer 12 is shown in FIGS. 3 and 5 show a state in which the device at the end portion of the wafer 12 is electrically tested, and FIG. 4 shows a state in which the device 125 in the center portion of the wafer 12 is electrically tested.

図4に示すように、ウェハ12の中央部のデバイス125を電気試験する場合、DUTが第1のプローブ群141の直下になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、チャックトップ移動機構78がチャックトップ76を上昇させる。すなわち、ウェハ12とプローブ基板40が近づくように、ウェハ12に対してプローブカード16を相対移動させる。これにより、接触子14aの先端が、デバイス125のパッドと接触する。そして、テスター制御部28が接触子14aを介して、信号等を入出力することで、中央部のデバイス125を検査することができる。   As shown in FIG. 4, when an electrical test is performed on the device 125 at the center of the wafer 12, the chuck top moving mechanism 78 moves the chuck top 76 so that the DUT is directly below the first probe group 141. Then, the chuck top moving mechanism 78 raises the chuck top 76. That is, the probe card 16 is moved relative to the wafer 12 so that the wafer 12 and the probe substrate 40 are close to each other. Thereby, the tip of the contact 14a comes into contact with the pad of the device 125. And the tester control part 28 can test | inspect the device 125 of a center part by inputting / outputting a signal etc. via the contactor 14a.

ウェハ12の端部のデバイス125を電気試験する場合、DUTが第2のプローブ群142a、又は第2のプローブ群142bの直下になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、チャックトップ移動機構78チャックトップ移動機構78がチャックトップ76を上昇させる。すなわち、ウェハ12とプローブ基板40が近づくように、ウェハ12に対してプローブカード16を相対移動させる。これにより、接触子14aの先端が、デバイス125のパッドと接触する。そして、テスター制御部28が接触子14aを介して、信号等を入出力することで、端部のデバイス125を検査することができる。   When the device 125 at the end of the wafer 12 is electrically tested, the chuck top moving mechanism 78 moves the chuck top 76 so that the DUT is directly below the second probe group 142a or the second probe group 142b. Then, the chuck top moving mechanism 78 raises the chuck top 76. That is, the probe card 16 is moved relative to the wafer 12 so that the wafer 12 and the probe substrate 40 are close to each other. Thereby, the tip of the contact 14a comes into contact with the pad of the device 125. And the tester control part 28 can test | inspect the device 125 of an edge part by inputting / outputting a signal etc. via the contactor 14a.

具体的には、ウェハ12の−X側の端部のデバイス125を電気試験する場合、図3に示すように、第2のプローブ群142bの直下にDUTを配置する。すなわち、X方向において、ウェハ12の−X側のエッジが、第1のプローブ群141と第2のプローブ群142bとの間になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、この状態でタッチダウンを行うことで、電気試験を行う。一方、ウェハ12の+X側の端部のデバイス125を電気試験する場合、図5に示すように、第2のプローブ群142aの直下にDUTを配置する。すなわち、X方向において、ウェハ12の+X側のエッジが、第1のプローブ群141と第2のプローブ群142aとの間になるように、チャックトップ移動機構78がチャックトップ76を移動する。そして、この状態でタッチダウンを行うことで、電気試験を行う。例えば、図3に示す状態から図5に示す状態まで、チャックトップ移動機構78がウェハ12を水平方向に移動させる。   Specifically, when the device 125 at the end of the wafer 12 on the −X side is subjected to an electrical test, a DUT is disposed immediately below the second probe group 142b as shown in FIG. That is, in the X direction, the chuck top moving mechanism 78 moves the chuck top 76 so that the −X side edge of the wafer 12 is between the first probe group 141 and the second probe group 142b. And an electrical test is performed by performing a touchdown in this state. On the other hand, when the device 125 at the + X side end of the wafer 12 is subjected to an electrical test, a DUT is disposed immediately below the second probe group 142a as shown in FIG. That is, in the X direction, the chuck top moving mechanism 78 moves the chuck top 76 so that the + X side edge of the wafer 12 is between the first probe group 141 and the second probe group 142a. And an electrical test is performed by performing a touchdown in this state. For example, the chuck top moving mechanism 78 moves the wafer 12 in the horizontal direction from the state shown in FIG. 3 to the state shown in FIG.

接触子14aの先端位置は、接触子14bの先端位置よりも下にある。したがって、ウェハ12の中央部のデバイス125を試験するために、接触子14aをウェハ12と接触させたとしても(図4参照)、接触子14bがウェハ12と接触することはない。すなわち、接触子14aをウェハ12と接触させた状態においても、接触子14bとウェハ12の間にはクリアランスが生じている。   The tip position of the contact 14a is lower than the tip position of the contact 14b. Therefore, even if the contact 14a is brought into contact with the wafer 12 in order to test the device 125 at the center of the wafer 12, the contact 14b does not come into contact with the wafer 12 (see FIG. 4). That is, even when the contact 14 a is in contact with the wafer 12, a clearance is generated between the contact 14 b and the wafer 12.

なお、接触子14aの先端位置と、接触子14bの先端位置との高さの違いは、オーバードライブ(OD)量を考慮して設計すればよい。例えば、接触子14aと接触子14bとの高さの違いをOD量の2倍程度にする。具体的には、OD量が100μmの場合、接触子14bの先端位置を接触子14aの先端位置よりも200μm程度上側にする。これにより、ウェハ12中央部のデバイス125の試験時において、接触子14bがウェハ12と接触するのを防ぐことができる。   The height difference between the tip position of the contact 14a and the tip position of the contact 14b may be designed in consideration of the amount of overdrive (OD). For example, the difference in height between the contact 14a and the contact 14b is set to about twice the OD amount. Specifically, when the OD amount is 100 μm, the tip position of the contact 14b is set to about 200 μm above the tip position of the contact 14a. Thereby, it is possible to prevent the contact 14b from coming into contact with the wafer 12 during the test of the device 125 at the center of the wafer 12.

ウェハ12の端部のデバイス125を電気試験する場合、接触子14bがウェハ12と接触し、所定のオーバードライブ量に到達するまで、チャックトップ移動機構78がチャックトップ76を上昇させる。このとき、第1のプローブ群141は、図3、図5に示すように、XY平面内においてウェハ12の外側にあるため、接触子14aがウェハ12と接触することはない。すなわち、先端位置が高い接触子14bをウェハ12と接触する位置まで移動させたとしても、接触子14aがウェハ12と接触しない。換言すると、第2のプローブ群142aで試験する場合、第1のプローブ群141と第2のプローブ群142bがXY平面においてウェハ12の外側になるように配置して、タッチダウンする。同様に、第2のプローブ群142bで試験する場合、第1のプローブ群141と第2のプローブ群142aがXY平面においてウェハ12の外側になるように配置する。このようにすることで、それぞれの電気試験において、DUTに対応する接触子14のみがウェハ12と接触するようになる。   When the device 125 at the end of the wafer 12 is subjected to an electrical test, the chuck top moving mechanism 78 raises the chuck top 76 until the contact 14b comes into contact with the wafer 12 and reaches a predetermined overdrive amount. At this time, as shown in FIGS. 3 and 5, the first probe group 141 is outside the wafer 12 in the XY plane, so that the contact 14 a does not contact the wafer 12. That is, even if the contact 14 b having a high tip position is moved to a position where it comes into contact with the wafer 12, the contact 14 a does not contact the wafer 12. In other words, when testing with the second probe group 142a, the first probe group 141 and the second probe group 142b are arranged so as to be outside the wafer 12 in the XY plane, and touched down. Similarly, when testing with the second probe group 142b, the first probe group 141 and the second probe group 142a are arranged outside the wafer 12 in the XY plane. By doing so, only the contact 14 corresponding to the DUT comes into contact with the wafer 12 in each electrical test.

プローブカード16に上記のような第2のプローブ群142a、142bを設けることで、測定回数を減らすことができる。すなわち、プローブカード16のタッチダウン数を減らすことができ、測定時間を短縮することができる。この理由について、図6を用いて説明する。図6は、レイアウトショットマップであり、ウェハ12のデバイス125を模式的に示す平面図である。   By providing the probe card 16 with the second probe groups 142a and 142b as described above, the number of measurements can be reduced. That is, the number of touchdowns of the probe card 16 can be reduced, and the measurement time can be shortened. The reason for this will be described with reference to FIG. FIG. 6 is a layout shot map and is a plan view schematically showing the device 125 of the wafer 12.

円形のウェハ12には、例えば、IC(Integrated Circuit)チップなどのデバイス125が複数設けられている。図6において、小さな正方形の白枠がデバイス125となり、長方形の太枠が1度のタッチダウンで試験されるレイアウトとなる。ここで、第1のプローブ群141で試験されるレイアウトをレイアウト131とし、第2のプローブ群142aで試験されるレイアウトをレイアウト132aとし、第2のプローブ群142bで試験されるレイアウトをレイアウト132bとする。レイアウト131は、図2〜図5のプローブレイアウト121のように矩形状となっている。レイアウト132aは、図2〜図5のプローブレイアウト122aのように、−X側ほどY方向に広がっている。レイアウト132bは、図2〜図5のプローブレイアウト122bのように、+X側ほどY方向に広がっている。   The circular wafer 12 is provided with a plurality of devices 125 such as IC (Integrated Circuit) chips. In FIG. 6, a small square white frame is the device 125, and a rectangular thick frame is a layout to be tested with a single touchdown. Here, the layout tested by the first probe group 141 is a layout 131, the layout tested by the second probe group 142a is a layout 132a, and the layout tested by the second probe group 142b is a layout 132b. To do. The layout 131 has a rectangular shape like the probe layout 121 of FIGS. The layout 132a spreads in the Y direction toward the −X side, like the probe layout 122a in FIGS. The layout 132b spreads in the Y direction toward the + X side, like the probe layout 122b in FIGS.

ウェハ12の中央部では、第1のプローブ群141によって、8回の測定が行われる。すなわち、X方向、及びY方向に位置をずらしてタッチダウンを繰り返し行う。一方、ウェハ12の端部では、第2のプローブ群142a、142bのそれぞれによって、1回の測定が行われる。ウェハ12の+X側の端近傍のデバイス125は、第2のプローブ群142aで試験され、ウェハ12の−X側の端近傍のデバイス125は、第2のプローブ群142bで試験される。これにより、ウェハ12の+X側の端部のデバイス125の全てが、レイアウト132aに含まれ、ウェハ12の−X側の端部のデバイス125の全てが、レイアウト132bに含まれる。ウェハ12の全てのデバイス125が、8つのレイアウト132aと、1つのレイアウト131aと、1つのレイアウト131bの中に含まれることになる。したがって、10回のショット数(タッチダウン数)で、全てのデバイス125の試験が可能になる。   In the central portion of the wafer 12, eight measurements are performed by the first probe group 141. That is, the touchdown is repeated by shifting the position in the X direction and the Y direction. On the other hand, at the end of the wafer 12, one measurement is performed by each of the second probe groups 142a and 142b. The device 125 near the + X side end of the wafer 12 is tested by the second probe group 142a, and the device 125 near the −X side end of the wafer 12 is tested by the second probe group 142b. Accordingly, all of the devices 125 at the + X side end of the wafer 12 are included in the layout 132a, and all of the devices 125 at the −X side end of the wafer 12 are included in the layout 132b. All the devices 125 of the wafer 12 are included in eight layouts 132a, one layout 131a, and one layout 131b. Therefore, all the devices 125 can be tested with 10 shots (touchdowns).

一方、第2のプローブ群142a、142bがない場合の比較例を図7、図8に示す。比較例では、図7に示すように、第1のプローブ群141のみ設けられている。すなわち、全ての接触子14aの先端位置が同じ高さとなっている。この場合、ウェハ12の端部のデバイス125を試験しようとすると、同時測定できるデバイス数が限られてしまう。図8に示すように、ウェハ12の端部においても、Y方向に位置を変えてタッチダウンする必要が生じてしまい、ショット数が増加してしまう。ここでは、全てのデバイス125を電気試験するために、12ショット必要となる。   On the other hand, comparative examples in the case where the second probe groups 142a and 142b are not provided are shown in FIGS. In the comparative example, as shown in FIG. 7, only the first probe group 141 is provided. That is, the tip positions of all the contacts 14a are the same height. In this case, if the device 125 at the end of the wafer 12 is to be tested, the number of devices that can be measured simultaneously is limited. As shown in FIG. 8, it is necessary to change the position in the Y direction and touch down at the edge of the wafer 12, and the number of shots increases. Here, 12 shots are required to electrically test all the devices 125.

これに対して、本実施の形態に係るプローブカードでは、図2〜図5に示したような第2のプローブ群142a、142bを有している。第2のプローブ群142a、142bのプローブレイアウト122a、122bは、第1のプローブ群141のプローブレイアウト121よりもY方向の大きさが大きくなっている。よって、図6に示すように、X方向の両端において、Y方向に位置を変えてタッチダウンする必要がない。換言すると、第2のプローブ群142aは、ウェハ12の右端のデバイス125を1回のタッチダウンで試験する。第2のプローブ群142bは、左端のデバイス125を1回のタッチダウンで試験する。これにより、ショット数を少なくすることができ、試験時間を短くすることができる。効率よく検査することができ、生産性を向上することができる。この例では、ショット数を12回から10回に減少することができるため、測定効率を1.2倍に向上することができる。   In contrast, the probe card according to the present embodiment includes the second probe groups 142a and 142b as shown in FIGS. The probe layouts 122a and 122b of the second probe groups 142a and 142b are larger in the Y direction than the probe layout 121 of the first probe group 141. Therefore, as shown in FIG. 6, it is not necessary to change the position in the Y direction and touch down at both ends in the X direction. In other words, the second probe group 142a tests the device 125 at the right end of the wafer 12 with a single touchdown. The second probe group 142b tests the leftmost device 125 with a single touchdown. Thereby, the number of shots can be reduced, and the test time can be shortened. Inspection can be performed efficiently and productivity can be improved. In this example, since the number of shots can be reduced from 12 to 10, the measurement efficiency can be improved by a factor of 1.2.

なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とを行う順番は特に限定されるものではない。すなわち、第1のプローブ群141による試験を、第2のプローブ群142a、142bによる試験よりも先に行ってもよく、あるいは、後に行ってもよい。さらには、第2のプローブ群142aによる試験と、第2のプローブ群142bによる試験との間に、第1のプローブ群141による試験を行ってもよい。   The order in which the test using the first probe group 141 and the test using the second probe groups 142a and 142b are performed is not particularly limited. That is, the test using the first probe group 141 may be performed before or after the test using the second probe groups 142a and 142b. Furthermore, the test using the first probe group 141 may be performed between the test using the second probe group 142a and the test using the second probe group 142b.

プローブカード16内で、第1のプローブ群141を、第2のプローブ群142a、142bと電気的に並列接続するようにしてもよい。すなわち、プローブカード16の内の配線で、接触子14aと接触子14bを接続して、信号等を並列に供給する。こうすることで、第1のプローブ群141、第2のプローブ群142a、及び第2のプローブ群142bのそれぞれに共通の信号等を入出力することができる。すなわち、第1のプローブ群141、第2のプローブ群142a、及び第2のプローブ群142bのいずれをデバイス125と接触させた場合でも、各デバイス125に同じ信号等での試験が可能になる。   In the probe card 16, the first probe group 141 may be electrically connected in parallel with the second probe groups 142a and 142b. That is, the contact 14a and the contact 14b are connected by the wiring in the probe card 16, and signals and the like are supplied in parallel. By doing so, a common signal or the like can be input / output to / from each of the first probe group 141, the second probe group 142a, and the second probe group 142b. That is, regardless of which of the first probe group 141, the second probe group 142a, and the second probe group 142b is in contact with the device 125, each device 125 can be tested with the same signal or the like.

また、接触子14aと接触子14bの高さが異なっている。これにより、DUT以外の箇所で、ウェハ12と接触子14が接触するのを防ぐことができる。よって、1つのデバイス12に接触子14が複数回接触するのを防ぐことができる。デバイス125や接触子14の損傷を防ぐことができる。また、DUTに対応するプローブ群以外のプローブ群では、接触子14がウェハ12に接触していないため、並列に信号等を供給した場合でも、確実にDUTを試験することができる。   Further, the heights of the contact 14a and the contact 14b are different. Thereby, it can prevent that the wafer 12 and the contactor 14 contact in places other than DUT. Therefore, it is possible to prevent the contact 14 from contacting one device 12 a plurality of times. Damage to the device 125 and the contact 14 can be prevented. Further, in the probe group other than the probe group corresponding to the DUT, since the contact 14 is not in contact with the wafer 12, even when a signal or the like is supplied in parallel, the DUT can be reliably tested.

なお、接触子14aと接触子14bを並列に接続しなくてもよい。すなわち、接触子14aと接触子14bに信号等を供給するための配線を独立に設けてもよい。この場合、リレー等のスイッチで、信号等の供給を制御することができる。テスター制御部28は、リレーを切り替えるための制御信号を出力する。   Note that the contact 14a and the contact 14b may not be connected in parallel. That is, a wiring for supplying a signal or the like to the contact 14a and the contact 14b may be provided independently. In this case, supply of signals and the like can be controlled by a switch such as a relay. The tester control unit 28 outputs a control signal for switching the relay.

なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とで異なるOD量を設定してもよい。第1のプローブ群141による試験と第2のプローブ群142a、142bによる試験とで、それぞれ最適なインデックス量やODドライブ量等を設定しておく。第1のプローブ群141による試験を行う際、第1のインデックス量に応じたXY位置にプローブカード16又はウェハ12を移動させる。そして、第1の高さまでチャックトップ76を上昇させて、接触子14aをデバイス125に接触させる。さらに、第1のOD量だけチャックトップ76を上昇させた状態で、電気試験を行う。
同様に、第2のプローブ群142a、142bによる試験を行う際、第2のインデックス量に応じたXY位置にプローブカード16又はウェハ12を移動させる。そして、第2の高さまで、チャックトップ76を上昇させて、接触子14bをデバイス125に接触させる。さらに、第2のOD量だけをプローブカード16を押し込んだ状態で、電気試験を行う。すなわち、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とで、プローブ基板40とウェハ12の距離を変える。さらに、個別に設定されたOD量で、接触子14をオーバドライブする。このようにすることで、確実に試験することができる。なお、第1のプローブ群141による試験と、第2のプローブ群142a、142bによる試験とでOD量を同じにしてもよい。
Different OD amounts may be set for the test using the first probe group 141 and the test using the second probe groups 142a and 142b. In the test using the first probe group 141 and the test using the second probe groups 142a and 142b, optimal index amounts, OD drive amounts, and the like are set, respectively. When the test using the first probe group 141 is performed, the probe card 16 or the wafer 12 is moved to an XY position corresponding to the first index amount. Then, the chuck top 76 is raised to the first height, and the contact 14 a is brought into contact with the device 125. Furthermore, an electrical test is performed with the chuck top 76 raised by the first OD amount.
Similarly, when performing a test using the second probe groups 142a and 142b, the probe card 16 or the wafer 12 is moved to the XY position corresponding to the second index amount. Then, the chuck top 76 is raised to the second height, and the contact 14 b is brought into contact with the device 125. Further, an electrical test is performed with the probe card 16 pushed in only for the second OD amount. That is, the distance between the probe substrate 40 and the wafer 12 is changed between the test using the first probe group 141 and the test using the second probe groups 142a and 142b. Further, the contactor 14 is overdriven by an individually set OD amount. By doing in this way, it can test reliably. The OD amount may be the same between the test using the first probe group 141 and the test using the second probe groups 142a and 142b.

(変形例)
次に、プローブレイアウトの変形例について、図9を用い説明する。図9は、プローブレイアウトの変形例を示す平面図である。図9に示す変形例では、図2〜図5のプローブレイアウトに対して、プローブレイアウト122c、及びプローブレイアウト122dが追加された構成となっている。すなわち、プローブカード16の中央には、第1のプローブ群141によるプローブレイアウト121が設けられている。そして、その周囲に、第2のプローブ群によるプローブレイアウト122a〜122dが配置されている。
(Modification)
Next, a modified example of the probe layout will be described with reference to FIG. FIG. 9 is a plan view showing a modification of the probe layout. In the modification shown in FIG. 9, a probe layout 122c and a probe layout 122d are added to the probe layouts of FIGS. That is, a probe layout 121 by the first probe group 141 is provided in the center of the probe card 16. In addition, probe layouts 122a to 122d by the second probe group are arranged around the periphery.

矩形状のプローブレイアウト121の+Y側にはプローブレイアウト122cが配置され、−Y側にはプローブレイアウト122dが配置されている。すなわち、プローブレイアウト122cとプローブレイアウト122dが、プローブレイアウト121を挟むように、Y方向に離間して配置されている。Y方向における外側ほど、プローブレイアウト122c、プローブレイアウト122dのX方向の大きさが大きくなっている。   A probe layout 122c is arranged on the + Y side of the rectangular probe layout 121, and a probe layout 122d is arranged on the -Y side. That is, the probe layout 122c and the probe layout 122d are spaced apart from each other in the Y direction so as to sandwich the probe layout 121. The size in the X direction of the probe layout 122c and the probe layout 122d increases toward the outside in the Y direction.

プローブレイアウト122cに対応する第2のプローブ群が、ウェハ12の−Y側の端部のデバイス125を試験し、プローブレイアウト122dに対応する第2のプローブ群が、ウェハ12の+Y側の端部のデバイス125を試験する。このような構成とすることで、よりショット数を減らすことが可能になる。   The second probe group corresponding to the probe layout 122 c tests the device 125 at the −Y side end of the wafer 12, and the second probe group corresponding to the probe layout 122 d is the + Y side end of the wafer 12. The device 125 is tested. With such a configuration, the number of shots can be further reduced.

次に、接触子14aと接触子14bの製造方法について、図10用いて説明する。図10は、接触子14aと接触子14bの製造方法を説明するための断面図である。例えば、メッキ層、及び犠牲層を積層していくことで、接触子14aと接触子14bを製造している。ここでは、基板420上に、メッキ層422、及び犠牲層421を13層(L1〜L13)だけ積層した構成を示している。すなわち、基板420上にL1〜L13の順番に、メッキ層422、及び犠牲層421を積み上げて形成していく。そして、犠牲層421を除去することで、接触子14a、14bが形成される。   Next, a method for manufacturing the contact 14a and the contact 14b will be described with reference to FIG. FIG. 10 is a cross-sectional view for explaining a method of manufacturing the contact 14a and the contact 14b. For example, the contact 14a and the contact 14b are manufactured by laminating a plating layer and a sacrificial layer. Here, a configuration in which only 13 layers (L1 to L13) of the plating layer 422 and the sacrifice layer 421 are stacked on the substrate 420 is illustrated. That is, the plating layer 422 and the sacrificial layer 421 are stacked and formed on the substrate 420 in the order of L1 to L13. Then, by removing the sacrificial layer 421, the contacts 14a and 14b are formed.

接触子14a、接触子14bは、カンチレバー式のプローブである。接触子14aは、先端部411と、アーム部412と、基部413と、を備えている。接触子14bは、先端部401と、アーム部402と、基部403と、を備えている。先端部401、411は、デバイス125のパッドと接触する。基部403、413は、プローブ基板40のランドに固定される。先端部401、411と基部403、413と接続するアーム部402、412は、平行な2枚の板バネ構造を有している。オーバードライブによりアーム部402、412が変形する。   The contacts 14a and 14b are cantilever probes. The contact 14 a includes a distal end portion 411, an arm portion 412, and a base portion 413. The contact 14 b includes a distal end portion 401, an arm portion 402, and a base portion 403. The tip portions 401 and 411 are in contact with the pads of the device 125. The base portions 403 and 413 are fixed to the land of the probe substrate 40. The arm portions 402 and 412 connected to the distal end portions 401 and 411 and the base portions 403 and 413 have two parallel leaf spring structures. The arm portions 402 and 412 are deformed by overdrive.

ここで、先端部401と先端部411とで、高さが異なるように形成している。そのため、基部413の厚さが、基部403よりも厚くなっている。ここでは、基部413がL13〜L8によって形成され、基部403がL13〜L10によって形成することができる。こうすることで、接触子14aと接触子14bの高さを変えることができる。例えば、接触子14aと接触子14bの先端位置の高さの差が200μmとすると、各層が100μmの厚みとすることができる。   Here, the tip portion 401 and the tip portion 411 are formed to have different heights. Therefore, the thickness of the base portion 413 is thicker than that of the base portion 403. Here, the base 413 can be formed by L13 to L8, and the base 403 can be formed by L13 to L10. By doing so, the height of the contact 14a and the contact 14b can be changed. For example, when the difference in height between the tip positions of the contact 14a and the contact 14b is 200 μm, each layer can have a thickness of 100 μm.

さらに、基部403の厚さだけ、アーム部402のクリアランスを確保することができる。すなわち、所定のOD量だけが接触子14bが変形したとしても、クリアランスを確保することができる。したがって、オーバードライブによる接触子14bの損傷を防ぐことができる。また、アーム部402から先端部401までの構成が、アーム部412から先端部401までの構成と同じにすることができる。   Further, the clearance of the arm portion 402 can be ensured by the thickness of the base portion 403. That is, even if the contact 14b is deformed by a predetermined OD amount, the clearance can be secured. Therefore, damage to the contact 14b due to overdrive can be prevented. Further, the configuration from the arm portion 402 to the tip portion 401 can be the same as the configuration from the arm portion 412 to the tip portion 401.

このように、高さの異なる2つの接触子14a、14bを形成する場合、L12とL13の2層を追加する必要がある。この2層追加によるプローブカードの製造コストの増加はわずか数%程度である。したがって、本実施の形態に係るプローブカード16を用いて試験することで、生産性を向上することができる。   Thus, when forming two contactors 14a and 14b with different heights, it is necessary to add two layers of L12 and L13. The increase in the manufacturing cost of the probe card due to the addition of two layers is only a few percent. Therefore, productivity can be improved by testing using the probe card 16 according to the present embodiment.

10 試験装置
12 ウェハ
14 接触子
16 プローブカード
40 プローブ基板
76 チャックトップ
121 プローブレイアウト
122a〜122d プローブレイアウト
125 デバイス
131 レイアウト
132a、132b レイアウト
141 第1のプローブ群
142a 第2のプローブ群
142b 第2のプローブ群
401、411 先端部
402、412 アーム部
403、413 基部
421 犠牲層
422 メッキ層
DESCRIPTION OF SYMBOLS 10 Test apparatus 12 Wafer 14 Contact 16 Probe card 40 Probe board 76 Chuck top 121 Probe layout 122a-122d Probe layout 125 Device 131 Layout 132a, 132b Layout 141 1st probe group 142a 2nd probe group 142b 2nd probe Group 401, 411 Tip portion 402, 412 Arm portion 403, 413 Base portion 421 Sacrificial layer 422 Plating layer

Claims (5)

複数のデバイスを有するウェハを検査するためのプローブカードであって、
基板と、
前記基板に配列された複数の第1のプローブを有する第1のプローブ群と、
前記第1のプローブの先端位置よりも先端位置が前記基板側にある複数の第2のプローブを有し、前記基板の平面視において前記第1のプローブ群を挟むように離間して配置された第2のプローブ群と、を備え、
前記第2のプローブ群が前記第1のプローブ群を挟む第1の方向において前記基板の端に行くほど、前記第1の方向と直交する第2の方向において、前記第2のプローブ群のレイアウトが大きくなっており、
前記第1のプローブと前記第2のプローブの先端位置の高さの差が、前記第1のプローブが前記デバイスを検査する際のオーバードライブ量よりも大きい、プローブカード。
A probe card for inspecting a wafer having a plurality of devices,
A substrate,
A first probe group having a plurality of first probes arranged on the substrate;
The first probe has a plurality of second probes whose tip positions are on the substrate side than the tip position of the first probes, and are arranged so as to sandwich the first probe group in plan view of the substrate. A second probe group;
The layout of the second probe group in the second direction orthogonal to the first direction is closer to the end of the substrate in the first direction sandwiching the first probe group. Is getting bigger,
The probe card, wherein a difference in height between the tip positions of the first probe and the second probe is larger than an overdrive amount when the first probe inspects the device.
前記第1のプローブ群が前記ウェハの中央部に配置された前記デバイスを検査し、
前記第2のプローブ群が前記ウェハの端部に配置されたデバイスを検査する請求項1に記載のプローブカード。
Inspecting the device in which the first probe group is arranged at the center of the wafer;
The probe card according to claim 1, wherein the second probe group inspects a device disposed at an end of the wafer.
前記ウェハの左端部に配置されたデバイスを前記第1のプローブ群の右側に配置された第2のプローブで検査し、
前記ウェハの右端部に配置されたデバイスを前記第1のプローブ群の左側に配置された第2のプローブで検査する請求項2に記載のプローブカード。
Inspecting the device arranged at the left end of the wafer with the second probe arranged on the right side of the first probe group,
The probe card according to claim 2, wherein a device arranged at a right end portion of the wafer is inspected by a second probe arranged on the left side of the first probe group.
請求項1〜3のいずれか1項に記載のプローブカードと、
ウェハが載置されるステージと、
前記プローブカードと前記ステージとの相対的な位置を変化させて、繰り返しタッチダウンを行う制御部と、を備えた検査装置。
The probe card according to any one of claims 1 to 3,
A stage on which the wafer is placed;
An inspection apparatus comprising: a control unit that repeatedly touches down by changing a relative position between the probe card and the stage.
請求項1〜3のいずれか1項に記載のプローブカードを用いてウェハを検査する検査方法であって、
繰り返しタッチダウンを行うことで、前記ウェハの中央部のデバイスを前記第1のプローブ群で検査し、前記ウェハの端部のデバイスを前記第2のプローブ群で検査し、
前記第1のプローブ群での検査と、前記第2のプローブ群での検査で、前記ウェハと基板との距離を変えている検査方法。
An inspection method for inspecting a wafer using the probe card according to claim 1,
By repeatedly touching down, the device at the center of the wafer is inspected with the first probe group, the device at the edge of the wafer is inspected with the second probe group,
An inspection method in which the distance between the wafer and the substrate is changed between the inspection with the first probe group and the inspection with the second probe group.
JP2012274412A 2012-12-17 2012-12-17 Probe card, inspection apparatus, and inspection method Active JP6195709B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012274412A JP6195709B2 (en) 2012-12-17 2012-12-17 Probe card, inspection apparatus, and inspection method
KR1020130153967A KR101559984B1 (en) 2012-12-17 2013-12-11 Probe card, testing apparatus and testing method
TW102146186A TWI484192B (en) 2012-12-17 2013-12-13 Probe card, inspection device and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012274412A JP6195709B2 (en) 2012-12-17 2012-12-17 Probe card, inspection apparatus, and inspection method

Publications (2)

Publication Number Publication Date
JP2014119340A JP2014119340A (en) 2014-06-30
JP6195709B2 true JP6195709B2 (en) 2017-09-13

Family

ID=51130130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012274412A Active JP6195709B2 (en) 2012-12-17 2012-12-17 Probe card, inspection apparatus, and inspection method

Country Status (3)

Country Link
JP (1) JP6195709B2 (en)
KR (1) KR101559984B1 (en)
TW (1) TWI484192B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626446B (en) * 2017-01-13 2018-06-11 崇碁科技股份有限公司 Equipment and method of programming and testing chips
KR102375702B1 (en) * 2018-01-29 2022-03-18 에스케이하이닉스 주식회사 Test Apparatus and Method of Testing Wafer Using The Same
TWI679433B (en) * 2018-07-20 2019-12-11 均豪精密工業股份有限公司 Detection system, probe device and detection method of a display panel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067067U (en) * 1992-07-03 1994-01-28 株式会社東芝 Probe card
KR101067010B1 (en) * 2002-11-19 2011-09-22 니혼 하츠쵸 가부시키가이샤 Electrical probe system
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
JP4695447B2 (en) 2005-06-23 2011-06-08 株式会社日本マイクロニクス Probe assembly and electrical connection device using the same
US7843202B2 (en) * 2005-12-21 2010-11-30 Formfactor, Inc. Apparatus for testing devices
TWI317813B (en) * 2007-01-09 2009-12-01 King Yuan Electronics Co Ltd Probe card assembly with zif connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
KR100897982B1 (en) 2007-09-27 2009-05-18 주식회사 동부하이텍 Misalignment prevention pattern between probe card needle and pad and method
TW200938848A (en) * 2008-03-03 2009-09-16 Mjc Probe Inc Probe card
JP5406180B2 (en) * 2008-04-21 2014-02-05 日本発條株式会社 Probe card
JP2010175507A (en) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd Electrical connection device

Also Published As

Publication number Publication date
JP2014119340A (en) 2014-06-30
KR20140078549A (en) 2014-06-25
TW201432269A (en) 2014-08-16
TWI484192B (en) 2015-05-11
KR101559984B1 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5396112B2 (en) Probe card
TWI397696B (en) Probe assembly
CN101359000B (en) Electrical signal connector
TWI620936B (en) Testing probe card for integrated circuit
JP4343256B1 (en) Manufacturing method of semiconductor device
CN102998491A (en) probe testing device and manufacturing method thereof
JP6195709B2 (en) Probe card, inspection apparatus, and inspection method
JP2012093375A (en) Lsi chip inspection device using contact piece assembly
JP2005300545A (en) Electrical signal connection device, and probe assembly and prober device using it
JP2013088288A (en) Inspection device and inspection system
KR101120405B1 (en) Probe block assembly
JP5588851B2 (en) Electrical connection device and manufacturing method thereof
US7535239B1 (en) Probe card configured for interchangeable heads
JP2013145210A (en) Substrate-laminated type probe card
JP5152941B2 (en) Probe card
JP2012112771A (en) Probe card inspection method and inspection board used therefor
JP2007086044A (en) Prober device, and probe assembly used therefor
JP7199675B1 (en) Probe card inspection device
JP5077736B2 (en) Contact assembly and LSI chip inspection apparatus using the same
JP7689604B1 (en) Wafer Inspection Equipment
JP4264310B2 (en) Board inspection equipment
JP4492976B2 (en) Semiconductor device
KR101458119B1 (en) Probe card
JP5079890B2 (en) Multilayer substrate and probe card
CN120428067A (en) Wafer inspection equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170816

R150 Certificate of patent or registration of utility model

Ref document number: 6195709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250