JP6201846B2 - LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF - Google Patents
LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF Download PDFInfo
- Publication number
- JP6201846B2 JP6201846B2 JP2014060037A JP2014060037A JP6201846B2 JP 6201846 B2 JP6201846 B2 JP 6201846B2 JP 2014060037 A JP2014060037 A JP 2014060037A JP 2014060037 A JP2014060037 A JP 2014060037A JP 6201846 B2 JP6201846 B2 JP 6201846B2
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- light
- light emitting
- layer
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、III 族窒化物半導体からなる発光素子およびその製造方法に関する。特に、サファイア基板の裏面(半導体層の積層側とは反対側の表面)に、光の干渉によって光を反射させる誘電体からなる反射膜、あるいは、光の反射を防止する誘電体からなる反射防止膜を設けた発光素子およびその製造方法に関する。 The present invention relates to a light emitting device made of a group III nitride semiconductor and a method for manufacturing the same. In particular, the back surface of the sapphire substrate (the surface opposite to the side where the semiconductor layer is laminated) is a reflection film made of a dielectric that reflects light by light interference, or an antireflection made of a dielectric that prevents light reflection. The present invention relates to a light-emitting element provided with a film and a method for manufacturing the same.
従来、光の干渉を利用して反射率を高める誘電体からなる反射膜や、同じく光の干渉を利用して光の反射を防止する誘電体からなる反射防止膜が知られている。特に、反射膜としてDBR(分布ブラッグ反射鏡)、反射防止膜として単層AR膜は広く知られている。DBRは、屈折率の異なる2種の誘電体膜をλ/4の光学膜厚で交互に繰り返し積層させた構造である。たとえば特許文献1にはDBR構造の誘電体多層膜を有した半導体レーザーが記載されている。単層AR膜は、反射を防止したい2つの部材の界面に、屈折率がその2つの部材の中間であって、光学膜厚がλ/4の誘電体膜を設けるものである。
2. Description of the Related Art Conventionally, a reflection film made of a dielectric that increases reflectance by utilizing light interference and an antireflection film made of a dielectric that similarly prevents light reflection by utilizing light interference are known. In particular, DBR (distributed Bragg reflector) is widely known as a reflection film, and a single-layer AR film is widely known as an antireflection film. The DBR has a structure in which two kinds of dielectric films having different refractive indexes are alternately laminated with an optical film thickness of λ / 4. For example,
III 族窒化物半導体からなるフェイスアップ型の発光素子においても、サファイア基板裏面(半導体層の積層側とは反対側の表面)にDBR構造の誘電体多層膜を設け、光取り出し率を向上させることが検討されている。 Even in a face-up type light-emitting device made of a group III nitride semiconductor, a DBR structure dielectric multilayer film is provided on the rear surface of the sapphire substrate (the surface opposite to the semiconductor layer stacking side) to improve the light extraction rate. Is being considered.
一方、特許文献2、3には、半導体基板とサファイア基板とを貼り合わせる際に、サファイア基板の貼り合わせる側の表面に表面活性化処理を行い、半導体基板とサファイア基板との密着性を高めることが記載されている。表面活性化処理として、イオンビーム処理が挙げられている。イオンビームの照射によって表面にダングリングボンド(未結合手)が露出するため、密着性を向上させることができると記載されている。イオンビーム処理したサファイア基板上に誘電体膜を成膜することは記載されていない。
On the other hand, in
しかし、サファイア基板の裏面にDBR構造の誘電体多層膜を設けることを発明者らが検討したところ、次のような問題点が明らかとなった。それは、サファイア基板裏面の平坦性が悪いと、誘電体多層膜による反射効率が悪いということである。誘電体多層膜の反射機能が十分に発揮されず、返って発光素子の光取り出し率を低下させてしまった。 However, when the inventors examined the provision of a dielectric multilayer film having a DBR structure on the back surface of the sapphire substrate, the following problems became apparent. That is, when the flatness of the back surface of the sapphire substrate is poor, the reflection efficiency by the dielectric multilayer film is poor. The reflective function of the dielectric multilayer film is not sufficiently exhibited, and the light extraction rate of the light emitting element is lowered.
そこで本発明の目的は、III 族窒化物半導体からなる発光素子において、サファイア基板裏面の平坦性を向上させることである。 Accordingly, an object of the present invention is to improve the flatness of the back surface of the sapphire substrate in a light emitting device made of a group III nitride semiconductor.
本発明と別の発明は、サファイア基板の一方の表面上にIII 族窒化物半導体からなるn型層、発光層、p型層が順に積層されたフェイスアップ型の発光素子の製造方法において、サファイア基板の他方の表面に、希ガスまたは酸素のイオン照射を行い、表面再構成を生じさせて平坦化する第1工程と、第1工程後、サファイア基板の他方の表面に、光の干渉を利用して光取り出し側へ光を反射させる誘電体からなる反射膜を形成する第2工程と、を有することを特徴とする発光素子の製造方法である。 According to another aspect of the present invention , there is provided a method for manufacturing a face-up type light emitting device in which an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p type layer are sequentially laminated on one surface of a sapphire substrate. Irradiating rare gas or oxygen ions to the other surface of the substrate to cause surface reconstruction and flatten the surface. After the first step, use light interference on the other surface of the sapphire substrate. And a second step of forming a reflective film made of a dielectric material that reflects light toward the light extraction side.
また、本発明は、サファイア基板の一方の表面上にIII 族窒化物半導体からなるn型層、発光層、p型層が順に積層されたフリップチップ型の発光素子の製造方法において、サファイア基板の他方の表面に、希ガスまたは酸素のイオン照射を行い、表面再構成を生じさせて平坦化する第1工程と、第1工程後、サファイア基板の他方の表面に、光の干渉を利用して光取り出し側とは反対方向への光の反射を防止する誘電体からなる反射防止膜を形成する第2工程と、を有することを特徴とする発光素子の製造方法である。 The present invention also provides a method for manufacturing a flip-chip type light emitting device in which an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p type layer are sequentially laminated on one surface of a sapphire substrate. A first step of irradiating the other surface with ions of a rare gas or oxygen to cause surface reconstruction and flattening, and after the first step, the other surface of the sapphire substrate is utilized for interference of light. And a second step of forming an antireflection film made of a dielectric material that prevents reflection of light in the direction opposite to the light extraction side.
本発明とは別の発明の反射膜として、たとえば、酸化ケイ素と酸化チタンを交互に繰り返し積層したDBR構造を用いることができる。また、本発明の反射防止膜として、単層AR膜を用いることができる。 As a reflective film of the invention different from the present invention, for example, a DBR structure in which silicon oxide and titanium oxide are alternately and repeatedly stacked can be used. A single-layer AR film can be used as the antireflection film of the present invention.
また、本発明の第1工程は、加速エネルギーを0.08〜0.15keVとして、5〜10分間、イオン照射を行うことが望ましい。サファイア基板の他方の表面がより平坦化され、反射膜による反射効率あるいは反射防止膜による透過率がより向上するためである。 In the first step of the present invention, it is desirable to perform ion irradiation at an acceleration energy of 0.08 to 0.15 keV for 5 to 10 minutes. This is because the other surface of the sapphire substrate is further planarized, and the reflection efficiency by the reflection film or the transmittance by the antireflection film is further improved.
また、イオン照射により、サファイア基板の他方の表面の算術平均粗さを0.2nm以下、二乗平均平方根粗さを0.2nm以下、十点平均粗さを5nm以下、とするのがよい。同様にサファイア基板の他方の表面の平坦性をより向上できる。 Further, it is preferable that the arithmetic average roughness of the other surface of the sapphire substrate is 0.2 nm or less, the root mean square roughness is 0.2 nm or less, and the ten-point average roughness is 5 nm or less by ion irradiation. Similarly, the flatness of the other surface of the sapphire substrate can be further improved.
また、第1工程の前に、サファイア基板の他方の表面を研磨して、サファイア基板を薄くする工程を設けるとよい。薄くすることで光取り出し率が向上するとともに、サファイア基板の他方の表面の平坦性をより向上できる。 Moreover, it is good to provide the process of grind | polishing the other surface of a sapphire substrate and thinning a sapphire substrate before a 1st process. By reducing the thickness, the light extraction rate can be improved and the flatness of the other surface of the sapphire substrate can be further improved.
また、本発明と別の発明は、サファイア基板の一方の表面上にIII 族窒化物半導体からなるn型層、発光層、p型層が順に積層されたフェイスアップ型の発光素子において、サファイア基板の他方の表面に、光の干渉を利用して光取り出し側へ光を反射させる誘電体からなる反射膜が設けられ、サファイア基板の他方の表面は、算術平均粗さが0.2nm以下、二乗平均平方根粗さが0.2nm以下、十点平均粗さが5nm以下である、ことを特徴とする発光素子である。 Another aspect of the present invention is a face-up type light emitting device in which an n-type layer, a light emitting layer, and a p type layer made of a group III nitride semiconductor are sequentially laminated on one surface of a sapphire substrate. The other surface of the sapphire is provided with a reflective film made of a dielectric material that reflects light toward the light extraction side by utilizing light interference, and the other surface of the sapphire substrate has an arithmetic average roughness of 0.2 nm or less and a square. An average square root roughness is 0.2 nm or less, and a ten-point average roughness is 5 nm or less.
また、本発明の他の1つは、サファイア基板の一方の表面上にIII 族窒化物半導体からなるn型層、発光層、p型層が順に積層されたフリップチップ型の発光素子において、サファイア基板の他方の表面に、光の干渉を利用して光取り出し側とは反対方向への光の反射を防止する誘電体からなる反射防止膜が設けられ、サファイア基板の他方の表面は、算術平均粗さが0.2nm以下、二乗平均平方根粗さが0.2nm以下、十点平均粗さが5nm以下である、ことを特徴とする発光素子である。 According to another aspect of the present invention, there is provided a flip chip type light emitting device in which an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p type layer are sequentially laminated on one surface of a sapphire substrate. The other surface of the substrate is provided with an antireflection film made of a dielectric material that prevents light reflection in the direction opposite to the light extraction side by utilizing light interference, and the other surface of the sapphire substrate has an arithmetic average. The light-emitting element has a roughness of 0.2 nm or less, a root mean square roughness of 0.2 nm or less, and a ten-point average roughness of 5 nm or less.
本発明によれば、サファイア基板表面へのイオン照射により、サファイア基板の表層にダングリングボンドが露出する。そして、そのダングリングボンドを減らすように表面再構成が生じて表面平坦性が増す。そのため、反射膜による反射効率、あるいは反射防止膜による透過率が向上し、光取り出し率を向上させることができる。 According to the present invention, dangling bonds are exposed on the surface layer of the sapphire substrate by ion irradiation on the surface of the sapphire substrate. And surface reconfiguration occurs to reduce the dangling bonds, and the surface flatness is increased. Therefore, the reflection efficiency by the reflection film or the transmittance by the antireflection film is improved, and the light extraction rate can be improved.
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。 Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.
図1は、実施例1の発光素子の構成を示した図である。実施例1の発光素子は、図1のように、サファイア基板10を有し、そのサファイア基板10の一方の表面上に、III 族窒化物半導体からなるn型層11、発光層12、p型層13が順に積層された構造を有している。また、p型層13上には透明電極14、透明電極14上にp電極15が位置し、p型層13側から開けられた溝の底面にn電極16が設けられている。また、サファイア基板10裏面10a(n型層11形成側とは反対側の面)には、誘電体多層膜17(本発明の反射膜に相当)が設けられている。この実施例1の発光素子は、p電極15、n電極16が同一面側に位置し、p電極15側から光を取り出すフェイスアップ型の素子である。
FIG. 1 is a diagram showing the configuration of the light emitting device of Example 1. FIG. The light emitting device of Example 1 has a
サファイア基板10は、その主面上にIII 族窒化物半導体を結晶成長させるための成長基板である。主面は、たとえばa面やc面である。サファイア基板10の厚さは100〜600μmである。サファイア基板10のn型層11側の表面には光取り出し率を向上させるためにドット状、ストライプ状などの凹凸加工が施されていてもよい。
The
サファイア基板10の裏面10aの粗さは、Ra(算術平均粗さ)が0.2nm以下、RMS(二乗平均平方根粗さ)が0.2nm以下、Rz(十点平均粗さ)が5nm以下とするとよい。サファイア基板10の裏面10aをこのような高い平坦性を有した面とすることで、誘電体多層膜17による反射率を高めることができる。
The roughness of the
n型層11は、サファイア基板10の表面上にAlNからなるバッファ層(図示しない)を介して位置している。また、n型層11は、サファイア基板10側から順に、nコンタクト層、ESD層、nクラッド層が積層された構造である。nコンタクト層は、たとえばSi濃度が1×1018/cm3 以上のn−GaNからなる。nコンタクト層はSi濃度の異なる複数の層で構成してもよい。ESD層は、たとえばノンドープGaNとn−GaNを積層した層であり、静電耐圧を高めるための層である。nクラッド層は、たとえばInGaNとn−GaNを交互に繰り返し積層した超格子構造の層である。
The n-
発光層12は、井戸層、保護層、障壁層がこの順に積層された構造を単位として、その単位構造が繰り返し積層されたMQW構造である。繰り返し回数は3〜10回である。井戸層はInGaNからなり、厚さは1〜5nmである。保護層はGaNやAlGaNであってバンドギャップが障壁層のバンドギャップ以下である。井戸層側から順にGaN、AlGaNの積層としてもよい。この保護層は井戸層と同じ温度で成長させる層である。厚さは2〜20Åである。障壁層はAlGaNからなる。Al組成比は3〜10%であり、厚さは1〜10nmである。障壁層はAlGaN単層に限らず、複数の層で構成してもよい。たとえば、Al組成比の異なる複数の層とすることができる。
The light-emitting
p型層13は、発光層12側から順にpクラッド層とpコンタクト層が積層された構造である。pクラッド層は、p−InGaNとp−AlGaNが交互に繰り返し積層された超格子構造である。p−InGaNのIn組成比は5〜12%であり、厚さは2nmである。また、p−AlGaNのAl組成比は25〜40%であり、厚さは2.5nmである。また、pコンタクト層はMg濃度が1×1019/cm3 以上で厚さが80nmのp−GaNである。pコンタクト層はMg濃度の異なる複数の層で構成してもよい。
The p-
透明電極14はITOからなり、p型層13表面のほぼ全面に形成されている。透明電極14の材料にはITO以外にも、IZO(亜鉛ドープの酸化インジウム)、ICO(セリウムドープの酸化インジウム)などを用いることができる。
The
p電極15は透明電極14上に位置している。n電極16は、溝の底面に露出したn型層11のnコンタクト層上に位置している。溝は、半導体層(n型層11、発光層12、p型層13)の一部に設けられたものであり、p型層13表面からn型層11のnコンタクト層に達する深さである。p電極15、n電極16は、ワイヤと接続するパッド部と、パッド部に連続して線状に伸びる配線状部とを有している。
The
誘電体多層膜17は、SiO2 膜(図示しない)とTiO2 膜(図示しない)が交互に繰り返し積層されたDBR(分布ブラッグ反射鏡)である。サファイア基板10裏面10aに接する膜はSiO2 膜である。繰り返し回数は3〜50回である。SiO2 膜およびTiO2 膜の厚さは、その光学膜厚がλ/4となる厚さである。ここでλは実施例1の発光素子の発光波長である。たとえばλが450nmの場合、SiO2 の屈折率はおよそ1.47、TiO2 の屈折率はおよそ2.67であるため、SiO2 膜の物理的な厚さは76.5nm、TiO2 の物理的な厚さは42.1nmである。
The
このDBRである誘電体多層膜17は、光の干渉効果によって波長がλ付近の光を強く反射する。波長λにおける反射率が90%以上、望ましくは95%以上となるように、誘電体多層膜17の繰り返し回数などを設計するとよい。
The
誘電体多層膜17はサファイア基板10の裏面10aに設けられているため、発光層12からサファイア基板10方向に向かう光を誘電体多層膜17によってp電極15やn電極16方向へ反射させることができる。実施例1の発光素子はフェイスアップ型であるため、p電極15やn電極16側が光取り出し側である。よって、誘電体多層膜17を設けることにより光取り出し率を向上させることができる。また、先に説明したように、実施例1の発光素子はサファイア基板10裏面10aの平坦性が高いため、誘電体多層膜17による反射効率が高い。そのため、誘電体多層膜17がそのDBR構造による反射機能を十分に発揮し、光取り出し率が向上する。
Since the
なお、誘電体多層膜17の2種の材料は上記に限るものではない。発光波長λに対して光を透過する任意の誘電体材料であって、屈折率の異なる2種の材料を用いることができる。屈折率差が大きいほど誘電体多層膜17の反射率を向上させることができるため、波長λにおける屈折率差は1以上、望ましくは1.5以上となる2種の材料を用いるとよい。
Note that the two materials of the
上記以外の誘電体多層膜17の具体的な材料を挙げると、金属酸化物として、Al2 O3 、ZrO2 、Ta2 O5 、Nb2 O5 、ZrO、ZrO2 、金属窒化物として、AlN、SiN、TiN、金属酸窒化物として、SiON、金属フッ化物として、MgF2 、CaF2 、などである。
As specific materials for the
また、SiO2 膜およびTiO2 膜の厚さは、光学膜厚がλ/4となる厚さに限らず、λ/4の奇数倍となる厚さであってもよい。ただし、誘電体多層膜17全体が厚くなるため、光学膜厚がλ/4となる厚さが望ましい。また、厳密にλ/4の奇数倍である必要はなく、λ/4の奇数倍の0.9倍〜1.1倍の範囲で誤差を許容する。
The thicknesses of the SiO 2 film and the TiO 2 film are not limited to the thickness at which the optical film thickness is λ / 4, but may be a thickness that is an odd multiple of λ / 4. However, since the entire
次に、実施例1の発光素子の製造工程について図2、3を参照に説明する。なお、III 族窒化物半導体の結晶成長にはMOCVD法を用いる。MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 )3 )、In源として、トリメチルインジウム(In(CH3 )3 )、Al源として、トリメチルアルミニウム(Al(CH3 )3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C2 H5 )2 )、キャリアガスとしてH2 、N2 である。もちろん、原料ガスとしてこれら以外の有機金属ガスを使用することも可能である。 Next, the manufacturing process of the light emitting element of Example 1 will be described with reference to FIGS. The MOCVD method is used for crystal growth of the group III nitride semiconductor. Raw material gas used in the MOCVD method, as the nitrogen source, ammonia (NH 3), as a Ga source, trimethyl gallium (Ga (CH 3) 3) , as an In source, trimethylindium (In (CH 3) 3) , Al source As trimethylaluminum (Al (CH 3 ) 3 ), n-type doping gas as silane (SiH 4 ), p-type doping gas as cyclopentadienylmagnesium (Mg (C 2 H 5 ) 2 ), and carrier gas as H 2 and N 2 . Of course, it is also possible to use organometallic gases other than these as source gas.
まず、厚さ500〜1000μmのサファイア基板10を用意し、水素雰囲気で加熱して表面のクリーニングを行う。次に、サファイア基板10上に、MOCVD法によって、AlNからなるバッファ層(図示しない)を形成し、バッファ層上にIII 族窒化物半導体からなるn型層11、発光層12、p型層13を順に積層させる(図2(a)参照)。
First, a
次に、p型層13表面の所定領域に、透明電極14を蒸着あるいはスパッタによって形成する。そして、p型層13の所定の領域をドライエッチングして、p型層13表面からn型層11のnコンタクト層に達する深さの溝19を形成する。次に、透明電極14上にp電極15、溝底面に露出したn型層11のnコンタクト層表面にn電極16を形成する(図2(b)参照)。
Next, the
次に、サファイア基板10の裏面10aを研磨し、サファイア基板10の厚さを100〜600μmに薄くする(図3(a)参照)。サファイア基板10を薄くすることで光取り出し率の向上を図っている。
Next, the
なお、単にサファイア基板10裏面10aの平坦化のために研磨を行ってもよい。また、サファイア基板10裏面10aを研磨せずに次工程を行ってもよい。ただし、研磨を行ってから次工程のイオン照射を行うと、サファイア基板10裏面10aの平坦性がより向上するため、イオン照射前に研磨を行うことが望ましい。研磨の方法としては、機械研磨の他、CMP研磨などを用いることができる。
Note that polishing may be performed simply to planarize the
次に、サファイア基板10の裏面10aにArイオン照射を0.08keVの加速エネルギーで10分間行う(図3(b)参照)。これにより、サファイア基板10裏面10aにダングリングボンド(未結合手)が露出し、そのダングリングボンドを減らす方向に表面の再構成が起こるため、サファイア基板10裏面10aは平坦化する。これにより、サファイア基板10裏面10aの粗さは、Raが0.2nm以下、RMSが0.2nm以下、Rzが5nm以下となるようにするとよい。
Next, Ar ion irradiation is performed on the
照射するイオン種として、Ar以外の希ガス(He、Ne、Kr、Xe)や酸素を用いることも可能であり、それらを混合して用いてもよい。なお、各イオン化ポテンシャルは酸素が13.6eV、Heが24.Neが21.6eV、Arが15.8eV、Krが14.0eV、Xeが12.1eVである。 As the ion species to be irradiated, a rare gas other than Ar (He, Ne, Kr, Xe) or oxygen can be used, or a mixture thereof may be used. Each ionization potential is 13.6 eV for oxygen and 24. for He. Ne is 21.6 eV, Ar is 15.8 eV, Kr is 14.0 eV, and Xe is 12.1 eV.
なお、イオン照射の加速エネルギーは上記値に限るものではなく、0.08〜0.15keVであればよい。0.08keV未満ではエネルギーが小さすぎてサファイア基板10裏面10aにダングリングボンドが露出しないため望ましくなく、0.15keVより大きいとサファイア基板10内部にイオンが注入されて表面にダングリングボンドが露出せず望ましくない。
Note that the acceleration energy of ion irradiation is not limited to the above value, and may be 0.08 to 0.15 keV. If it is less than 0.08 keV, the energy is too small and dangling bonds are not exposed on the
また、イオン照射時間も上記値に限るものではなく、5〜10分間であればよい。照射時間がこの範囲であれば、効率的にサファイア基板10裏面10aを平坦化することができる。
Also, the ion irradiation time is not limited to the above value, and may be 5 to 10 minutes. If irradiation time is this range, the
また、イオン発生の方式には、DC方式やRF方式など各種方式を用いることができるが、RF方式がよい。イオンに大きなエネルギーを与えることが容易なためである。 Various methods such as a DC method and an RF method can be used as an ion generation method, but the RF method is preferable. This is because it is easy to give large energy to ions.
また、イオン照射中、サファイア基板10の温度は室温とすることができる。サファイア基板10の温度を上げることで裏面10aの平坦性はより高まると考えられる。しかし、加熱によりサファイア基板10表層の原子に与えられるエネルギーは、イオンのエネルギーに比べて非常に小さい。そのため、サファイア基板10を加熱しながらイオン照射を行っても平坦性の向上にはさほど影響はなく、加熱の手間を考えると室温で行うのがよい。
Moreover, the temperature of the
次に、サファイア基板10裏面10aに蒸着あるいはスパッタによって、光学膜厚がλ/4のSiO2 膜と、光学膜厚がλ/4のTiO2 膜を交互に繰り返し積層して誘電体多層膜17を形成する(図3(c)参照)。
Next, the
ここで、サファイア基板10裏面10aは、Raが0.2nm以下、RMSが0.2nm以下、Rzが5nm以下であって非常に平坦性が高い。そのため、誘電体多層膜17による反射効率が高まり、光取り出し率を向上させることができる。
Here, the
次に、素子分割予定ラインに沿ってレーザーを照射してサファイア基板10中に改質部および改質部に連続するクラックを形成し、ブレーキングすることで改質部およびクラックを起点として各素子ごとに分割する。このようにして、実施例1の発光素子が製造される。
Next, a laser is irradiated along the element division planned line to form a modified portion and a continuous crack in the modified portion in the
以上述べた実施例1の発光素子の製造方法によれば、Arのイオン照射によってサファイア基板10裏面10aに表面再構成を生じさせて平坦性が非常に高くなるため、光取り出し率を向上させることができる。
According to the manufacturing method of the light emitting element of Example 1 described above, the surface reconstruction is caused on the
次に、実施例1の発光素子に係る各種実験結果について説明する。 Next, various experimental results relating to the light-emitting element of Example 1 will be described.
図4は、Arのイオン照射前後におけるサファイア基板10裏面10aの粗さを測定した結果をグラフにしたものである。イオン照射は0.08keVで10分間行った。また、粗さはRa、RMS、Rzの3通りの方法で評価した。裏面10aの粗さ曲線はAFMによって測定し、そのうちランダムに選択した50μmの区間について用いた。
FIG. 4 is a graph showing the results of measuring the roughness of the
図4のように、イオン照射によってRaは0.124nmから0.1nmに、RMSは0.164nmから0.131nmに減少しており、Ra、RMSともに若干の改善が見られた。一方、Rzは15.061nmから2.153nmに大きく減少していた。このように、イオン照射によって表面再構成が起こり、サファイア基板10裏面10aの平坦性が向上していることがわかった。
As shown in FIG. 4, Ra was decreased from 0.124 nm to 0.1 nm and RMS was decreased from 0.164 nm to 0.131 nm by ion irradiation, and both Ra and RMS were slightly improved. On the other hand, Rz was greatly reduced from 15.061 nm to 2.153 nm. Thus, it was found that surface reconstruction occurred by ion irradiation, and the flatness of the
図5、6は、実施例1の発光素子、および比較例1〜3の発光素子の放射強度を比較したグラフである。比較例1の発光素子は、実施例1の発光素子において誘電体多層膜17を設けなかったものである。比較例2の発光素子は、実施例1の発光素子においてイオン照射を行わずに誘電体多層膜17を設けたものである。比較例3の発光素子は、実施例1の発光素子において、イオン照射を行わず、誘電体多層膜17に替えて発光波長における屈折率が1.2の低屈折率材料を設けたものである。放射強度はサファイア基板10の主面に垂直な方向におけるものであり、比較例1の放射強度を基準とした相対値である。
5 and 6 are graphs comparing the radiation intensities of the light emitting device of Example 1 and the light emitting devices of Comparative Examples 1 to 3. FIG. The light emitting device of Comparative Example 1 is the light emitting device of Example 1 in which the
図6のように、比較例2の発光素子は、比較例1の発光素子よりも放射強度が低下していた。つまり、DBR構造の誘電体多層膜17が、光取り出し率を向上させる反射膜として機能していないことがわかった。また図6のように、低屈折率材料を設けた比較例3の発光素子は、比較例1、2の発光素子よりも放射強度が低下していた。このことから、比較例2の発光素子では、Rzが15nm以上であるため放射強度を低下させていると考えられる。
As shown in FIG. 6, the emission intensity of the light emitting element of Comparative Example 2 was lower than that of the light emitting element of Comparative Example 1. That is, it was found that the
また、図5のように、実施例1の発光素子は、比較例1の発光素子に比べて放射強度が1.2%向上していた。比較例2との対比から、実施例1の発光素子では、Rzが5nm以下であるため、誘電体多層膜17の反射膜としての機能が発揮され、放射強度を向上させたものと考えられる。
Further, as shown in FIG. 5, the light emitting element of Example 1 was improved in radiation intensity by 1.2% compared to the light emitting element of Comparative Example 1. From the comparison with Comparative Example 2, since the Rz of the light emitting element of Example 1 is 5 nm or less, it is considered that the function as the reflective film of the
図7は、実施例2の発光素子の構成を示した図である。なお、実施例1と同様の構成部分には同一の符号を付している。 FIG. 7 is a diagram showing the configuration of the light emitting device of Example 2. In addition, the same code | symbol is attached | subjected to the component similar to Example 1. FIG.
実施例2の発光素子は、図7のように、サファイア基板10を有し、そのサファイア基板10の一方の表面上に、III 族窒化物半導体からなるn型層11、発光層12、p型層13が順に積層された構造を有している。また、p型層13上には透明電極14、透明電極14上に複数のドット状のpコンタクト電極25が位置し、p型層13側から開けられた溝の底面にnコンタクト電極26が設けられている。また、サファイア基板10裏面10a(n型層11形成側とは反対側の面)には、単層AR膜27(本発明の反射防止膜に相当)が設けられている。
The light emitting element of Example 2 has a
また、各pコンタクト電極25、nコンタクト電極26の上面を除いて絶縁膜20に覆われている。絶縁膜20の中にはAlからなる反射膜(図示しない)が設けられている。各pコンタクト電極25上には、それら各pコンタクト電極25を互いに接続するようにしてp接合電極28が設けられ、nコンタクト電極26上にはn接合電極29が設けられている。この実施例2の発光素子は、pコンタクト電極25、nコンタクト電極26が同一面側に位置し、pコンタクト電極25、nコンタクト電極26側とは反対側、すなわちサファイア基板10裏面10a側から光を取り出すフリップチップ型の素子である。
The p-
単層AR膜27は、光学膜厚がλ/4であって、屈折率がサファイア基板10と実施例2の発光素子の封止部材(図示しない)との間である誘電体からなる。たとえばSiO2 膜である。この単層AR膜27をサファイア基板10と封止部材との間に設けることで、光取り出し側に向かう光がサファイア基板10と封止部材との界面で反射されるのを防止し、透過率を高め、光取り出し率を向上させることができる。
The single-
実施例2の発光素子の製造工程においては、サファイア基板10上に素子構造を作製後、単層AR膜27を形成する前に、サファイア基板10裏面10aを研磨し、サファイア基板10裏面10aにArのイオン照射を行って表面再構成を生じさせている。研磨やイオン照射は実施例1と同様である。これにより、サファイア基板10裏面10aの平坦性を非常に高くしている。そして、その後に単層AR膜27を形成している。したがって、実施例1と同様に、サファイア基板10裏面10aと単層AR膜27との界面の平坦性が非常に高くなるため、光取り出し率が向上している。
In the manufacturing process of the light emitting device of Example 2, after the device structure is formed on the
なお、本発明は、実施例1、2に示した素子構造に限らず、従来知られている任意の構造のフェイスアップ型素子あるいはフリップチップ型素子に対して適用することができる。また、フェイスアップ型素子の場合、サファイア基板10裏面10aに設ける膜は、実施例1のようなDBR構造の誘電体多層膜17に限らず、光の干渉を利用して光取り出し側へ光を反射させる誘電体からなる反射膜であれば、単層、複層を問わず従来知られている任意の構造を用いることができる。また、フリップチップ型素子の場合、サファイア基板10裏面10aに設ける膜は、実施例2のような単層AR膜27に限らず、光の干渉を利用して光取り出し側とは反対方向への光の反射を防止する誘電体からなる反射防止膜であれば、単層、複層を問わず従来知られている任意の構造を用いることができる。
The present invention is not limited to the element structures shown in the first and second embodiments, and can be applied to any conventionally known face-up type element or flip chip type element. In the case of a face-up type element, the film provided on the
本発明により製造される発光素子は、照明装置や表示装置の光源として利用することができる。 The light-emitting element manufactured by the present invention can be used as a light source for a lighting device or a display device.
10:サファイア基板
11:n型層
12:発光層
13:p型層
14:透明電極
15:p電極
16:n電極
17:誘電体多層膜
27:単層AR膜
10: Sapphire substrate 11: n-type layer 12: light-emitting layer 13: p-type layer 14: transparent electrode 15: p-electrode 16: n-electrode 17: dielectric multilayer film 27: single-layer AR film
Claims (5)
前記サファイア基板の他方の表面に、希ガスまたは酸素のイオン照射を行い、表面再構成を生じさせて平坦化する第1工程と、
前記第1工程後、前記サファイア基板の他方の表面に、光の干渉を利用して光取り出し側とは反対方向への光の反射を防止する誘電体からなる反射防止膜を形成する第2工程と、
を有することを特徴とする発光素子の製造方法。 In a method of manufacturing a flip chip type light emitting device in which an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p type layer are sequentially laminated on one surface of a sapphire substrate,
A first step of planarizing the other surface of the sapphire substrate by ion irradiation with a rare gas or oxygen to cause surface reconstruction;
After the first step, a second step of forming on the other surface of the sapphire substrate an antireflection film made of a dielectric material that prevents light reflection in the direction opposite to the light extraction side using light interference. When,
A method for manufacturing a light-emitting element, comprising:
前記サファイア基板の他方の表面に、光の干渉を利用して光取り出し側とは反対方向への光の反射を防止する誘電体からなる反射防止膜が設けられ、
前記サファイア基板の他方の表面は、算術平均粗さが0.2nm以下、二乗平均平方根粗さが0.2nm以下、十点平均粗さが5nm以下である、
ことを特徴とする発光素子。 In a flip chip type light emitting device in which an n-type layer made of a group III nitride semiconductor, a light emitting layer, and a p type layer are sequentially laminated on one surface of a sapphire substrate,
On the other surface of the sapphire substrate, an antireflection film made of a dielectric material that prevents light reflection in the direction opposite to the light extraction side using light interference is provided,
The other surface of the sapphire substrate has an arithmetic average roughness of 0.2 nm or less, a root mean square roughness of 0.2 nm or less, and a ten-point average roughness of 5 nm or less.
A light emitting element characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014060037A JP6201846B2 (en) | 2014-03-24 | 2014-03-24 | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014060037A JP6201846B2 (en) | 2014-03-24 | 2014-03-24 | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015185655A JP2015185655A (en) | 2015-10-22 |
| JP6201846B2 true JP6201846B2 (en) | 2017-09-27 |
Family
ID=54351876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014060037A Active JP6201846B2 (en) | 2014-03-24 | 2014-03-24 | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6201846B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6912743B2 (en) * | 2016-07-29 | 2021-08-04 | 日亜化学工業株式会社 | Light emitting device and its manufacturing method |
| WO2018151157A1 (en) * | 2017-02-17 | 2018-08-23 | Dowaエレクトロニクス株式会社 | Deep ultraviolet light emitting element and method for producing same |
| JP6562014B2 (en) * | 2017-02-20 | 2019-08-21 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
| JP6747353B2 (en) * | 2017-03-29 | 2020-08-26 | 豊田合成株式会社 | Semiconductor light emitting device and manufacturing method thereof |
| US11695093B2 (en) | 2018-11-21 | 2023-07-04 | Analog Devices, Inc. | Superlattice photodetector/light emitting diode |
| JP2020091144A (en) * | 2018-12-04 | 2020-06-11 | 浜松ホトニクス株式会社 | Scintillator module, radiation imaging apparatus, and method for manufacturing scintillator module |
| CN116344707A (en) * | 2023-03-20 | 2023-06-27 | 华灿光电(浙江)有限公司 | Light-emitting diode with improved luminance and preparation method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5496598B2 (en) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | Manufacturing method of silicon thin film transfer insulating wafer |
| JP5855344B2 (en) * | 2010-02-12 | 2016-02-09 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | Light emitting diode chip having distributed Bragg reflector and method of manufacturing the same |
-
2014
- 2014-03-24 JP JP2014060037A patent/JP6201846B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015185655A (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6201846B2 (en) | LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF | |
| CN101443923B (en) | Optoelectronic semiconductor components | |
| JP6780083B1 (en) | Semiconductor light emitting device | |
| JP5273081B2 (en) | Semiconductor light emitting device | |
| CN102694112B (en) | Group III nitride semiconductor light-emitting device | |
| CN103125028B (en) | For the manufacture of the method for group iii nitride semiconductor light-emitting device | |
| JPWO2013157176A1 (en) | Semiconductor light emitting device | |
| JP2004179654A (en) | GaN-based light emitting device and method of manufacturing the same | |
| JP2004281863A (en) | Nitride semiconductor device and method of manufacturing the same | |
| KR20080070696A (en) | Nitride Semiconductor Light Emitting Device | |
| JP4091048B2 (en) | Gallium nitride semiconductor light emitting device and method for manufacturing the same | |
| JP2009164506A (en) | Semiconductor light-emitting element | |
| JP6564348B2 (en) | Deep ultraviolet light emitting device | |
| JPH11126925A (en) | Gallium nitride compound semiconductor light-emitting element | |
| TW201214780A (en) | Light emitting diode chip having distributed Bragg reflector and method of fabricating the same | |
| CN106129206A (en) | There is light emitting diode of full mirror surface structure and preparation method thereof | |
| JP2005268601A (en) | Compound semiconductor light emitting device | |
| US20160056339A1 (en) | Semiconductor light emitting device and method of producing the same | |
| US20050224990A1 (en) | High reflectivity p-contacts for group III-nitride light emitting diodes | |
| US20130341661A1 (en) | Semiconductor light emitting element | |
| CN107026224A (en) | Luminescent device and its manufacture method | |
| JP2009059851A (en) | Semiconductor light emitting diode | |
| JP2007096116A (en) | Light emitting element | |
| JP2006140234A (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN111316453B (en) | Semiconductor light emitting element and method for manufacturing semiconductor light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6201846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |