JP6201868B2 - 貫通電極を備えた基板の製造方法 - Google Patents

Description

本発明は、シリコン基板やガラス基板などに貫通電極を形成してなる貫通電極を備えた基板の製造方法に関するものである。

従来より、シリコン基板やガラス基板などに貫通電極を形成してなる貫通電極を備えた基板がある。この基板は、例えば次のようなプロセスによって製造される。

まず、シリコン基板を用意し、シリコン基板の表面にマスク材料を配置する。次に、マスク材料をパターニングし、シリコン基板のうち貫通電極の形成予定領域を開口させてマスクを形成する。そして、シリコン基板のうち貫通電極の形成予定領域以外をマスクで覆った状態で異方性エッチングを行うことで、シリコン基板の所定深さの位置までビアホールを形成したのち、シリコン基板を裏面側からビアホールに達するまで研削・研磨する。これにより、ビアホールが貫通孔となってシリコン基板に形成された状態になる。

続いて、例えば熱酸化を行うことで貫通孔内を含めてシリコン基板の表面に絶縁膜を形成する。そして、絶縁膜の上にメッキの下地金属にて構成されるシード層を形成したのち、Ｃｕ（銅）メッキなどを施すことで貫通孔内を含めて電極層を成膜する。この後、ＣＭＰ（Chemical Mechanical Polishing）等によって、シリコン基板の表裏面上の電極層およびシード層を除去することで、各貫通孔内の電極層やシード層同士が電気的に分離されるようにして貫通電極を形成する。

そして、貫通電極を形成した後のシリコン基板に対して、層間絶縁膜の形成工程や表面配線形成工程および裏面配線形成工程を行うことで、貫通電極を備えた基板が完成する。このように構成される貫通電極を備えた基板は、当該基板の表裏面に集積回路などが形成されたＩＣチップを実装し、貫通電極を通じて各ＩＣチップの間の電気的接続を行うようなインターポーザとして用いられる。

一方、上記のような貫通電極を備えた基板の製造方法では、貫通電極内にボイド（空孔）が残る構造となることから、特許文献１において、貫通孔内をすべて埋め込むように電極材料を形成する方法が提案されている。具体的には、スルーホール（貫通孔）を形成した基板の一面側にスルーホールの一端を塞ぐように、表面に電極材料を形成した基板を配置したのち、スルーホールの開口端側から電極材料を埋め込む。これにより、貫通孔内をすべて埋め込むように電極材料が配置された貫通電極となるようにしている。

特開２００６−１６１１２４号公報

しかしながら、特許文献１のように貫通孔内に貫通電極を完全に埋め込んだ状態にすると、基板における貫通電極の周辺にクラックが生じる可能性がる。すなわち、図５に示すように、基板Ｊ１に形成した貫通孔Ｊ２に貫通電極Ｊ３を完全に埋め込んだ場合、基板Ｊ１の構成材料（例えばシリコン）と貫通電極Ｊ３の構成材料（例えばＣｕ）との熱膨張係数差により、貫通電極形成後に高温工程を施すと、貫通電極Ｊ３の膨張による応力が基板Ｊ１に加わる。これにより、図中に示すように基板Ｊ１にクラックＪ４が発生する。このため、基板Ｊ１の耐久性向上の面からは、特許文献１のような手法ではなく、従来のように、貫通電極内にボイドが残る構造の方が好ましい。

ところが、貫通電極内にボイドが残る構造の製造用法においても、問題が発生することが確認された。この問題について、図６を参照して説明する。

図６（ａ）に示すように、貫通電極Ｊ１０を形成するには、基板Ｊ１１に貫通孔Ｊ１２を形成したのち、貫通孔Ｊ１２内を含めて基板Ｊ１１の表面に絶縁膜Ｊ１３を形成し、さらにシード層Ｊ１４などを形成してから、Ｃｕメッキなどを行う。これにより、貫通孔Ｊ１２内に電極層Ｊ１５を成膜することができ、貫通孔Ｊ１２内において所定膜厚で形成される電極層Ｊ１５の中央部にボイドＪ１６が残った状態となる。

このとき、図６（ａ）に示したように、貫通孔Ｊ１２内における両端において電極層Ｊ１５同士が密着してしまうと、ボイドＪ１６が密閉空間となり、内部にメッキ液などが残留してしまう。このため、この後の工程として、図６（ｂ）に示すように、ＣＭＰ等によって基板Ｊ１１の表裏面において電極層Ｊ１５およびシード層Ｊ１４を除去したときにボイドＪ１６の端部が非常に薄くなったり開口してしまう。このような状態になると、図６（ｃ）に示すように基板Ｊ１１に対して層間絶縁膜の形成工程を行う際や、更にその後の表面配線形成工程および裏面配線形成工程を行う際に含まれる高温プロセスを実施するときに、ボイドＪ１６の内部に残留したメッキ液などが噴出してしまう。例えば、層間絶縁膜Ｊ１７をポリイミド層で構成する場合、約３００℃、１時間の硬化工程が行われる。

これにより、噴出したメッキ液などが貫通電極Ｊ１０の表面を覆ってしまい、導通不良を招くという問題を発生させる。また、開口したボイドＪ１６内にその上に配置する膜の材料が入り込み、フォトリソグラフィ工程を良好に行えなくなるという問題もある。

本発明は上記点に鑑みて、貫通電極の内部のボイドを残しつつ、貫通電極に残したボイドが開口してしまうことによる不具合の発生を抑制することが可能な構造の貫通電極を備えた基板の製造方法を提供することを目的とする。

請求項１に記載の発明では、ベース基板（１１）を用意する工程と、ベース基板に対して貫通孔（１２）を形成する工程と、貫通孔の内壁面を覆いつつ、内部にベース基板の表裏面を貫通するボイド（１５ａ）が形成されるように第１電極層（１５）を形成する工程と、第１電極層に形成されたボイドの両端において該ボイドの開口部を閉塞する閉塞部材（１６）を形成する工程と、を含み、閉塞部材を形成する工程は、蒸着とスパッタおよびＣＶＤ法のいずれか１つによる気相プロセスによって行われることを特徴としている。

このように、貫通孔の内壁面を覆う第１電極層について、基板表裏面を貫通するボイドが残る形状としているため、第１電極層を形成する際のメッキ液などがボイド内に残留しないようにできる。そして、この後にボイドの両端を閉塞部材で閉塞するようにしているため、ボイド内に液体が残らないようにできるし、ボイドが後工程で開口してしまうことを抑制できる。したがって、閉塞部材を形成した後に高温プロセスを行ったとしても、ボイドからメッキ液などが噴出することを防止できる。また、ボイドを閉塞部材によって閉塞しているため、貫通電極の形成後に層間絶縁膜などを成膜する際に、上層に配置する膜がボイド内に入り込むことも無く、フォトリソグラフィ工程を良好に行うことが可能となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の第１実施形態にかかる貫通電極を備えた基板の断面構成を示す図である。 図１に示す貫通電極を備えた基板の製造工程を示した断面図である。 図２に続く貫通電極を備えた基板の製造工程を示した断面図である。 本発明の第２実施形態にかかる貫通電極を備えた基板の製造工程を示した断面図である。 トレンチ内を貫通電極で埋め込んだ場合にクラックが発生した様子を示した断面図である。 トレンチ内にボイドを残す場合にメッキ液が残留する様子を示した断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態） 本発明の第１実施形態にかかる貫通電極を備えた基板について説明する。まず、図１を参照して、本実施形態にかかる貫通電極を備えた基板の構造について説明する。

図１に示すように、本実施形態では、貫通電極１０を備えた基板１のベース基板としてシリコン基板１１を用いている。

シリコン基板１１には、複数の貫通孔１２が形成されている。貫通孔１２は、例えば直径φ２０〜１００μｍ程度とされた円柱形状とされており、この貫通孔１２内に貫通電極１０が配置されている。具体的には、貫通孔１２の内壁面は絶縁膜１３によって覆われており、その絶縁膜１３の内側にシード層１４を介して第１電極層１５が形成されると共に、第１電極層１５内に形成されるボイド１５ａの両端を塞ぐように第２電極層１６が形成されることで貫通電極１０が形成されている。

絶縁膜１３は、例えば熱酸化により形成されるシリコン酸化膜などによって構成され、貫通孔１２の内壁面上に所定膜厚、例えば０．５〜１．０μｍの厚さで一様に形成されることでシリコン基板１１と貫通電極１０との絶縁を行っている。

シード層１４は、第１電極層１５をメッキにて形成する際の下地金属となるものであり、例えばＣｕの他、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）などのいずれかの金属材料を含んだ金属によって構成される。なお、ここではシード層１４を絶縁膜１３の表面に形成しているが、絶縁膜１３の上に直接シード層１４を形成するのではなく、例えばＰｏｌｙ−Ｓｉ層と誘電体膜を順に形成してから更にシード層１４を成膜する構造としても良い。このような構成とすれば、貫通電極１０の周囲を囲むようにノイズ除去用のコンデンサを構成することもできる。

第１電極層１５は、シード層１４と共に貫通電極１０の導体部を構成するものであり、ＣｕもしくはＣｕを含む金属材料などによって構成され、例えばＣｕメッキなどによって形成されている。第１電極層１５は、シード層１４の表面に所定厚さ形成されており、第１電極層１５の中央にシリコン基板１１の表裏を通じるボイド１５ａが残るように膜厚調整されている。ボイド１５ａの開口径は、１〜５μｍ程度、例えば２μｍ残るようにしてあり、シリコン基板１１の表裏面の両方においてボイド１５ａの両端が確実に開口する寸法としてある。

第２電極層１６は、閉塞部材に相当するもので、シリコン基板１１の表裏面において第１電極層１５における開口部、つまりボイド１５ａの両端を塞ぐように埋め込まれている。本実施形態の場合、第２電極層１６の表面と第１電極層１５の表面が同一平面とされており、シリコン基板１１の表裏面に残された絶縁膜１３の表面とも同一平面とされている。このように、第２電極層１６によって第１電極層１５の開口部が塞がれているため、ボイド１５ａは、第１電極層１５および第２電極層１６によって囲まれた内部に残された状態となっている。

このように、貫通孔１２内に絶縁膜１３を介してシード層１４および第１、第２電極層１５、１６が形成されることで貫通電極１０がシリコン基板１１に形成された構造となっている。

さらに、このように貫通電極１０が形成されたシリコン基板１１の表裏面には、層間絶縁膜１７が形成されている。層間絶縁膜１７は、例えばポリイミドなどによって構成されている。層間絶縁膜１７のうち貫通電極１０と対応する位置にはコンタクトホール１７ａが形成されており、このコンタクトホール１７ａを通じて貫通電極１０が露出させられている。

そして、シリコン基板１１の表面側において、層間絶縁膜１７の上には表面配線１８がパターニングされており、シリコン基板１１の裏面側において、層間絶縁膜１７の上には裏面配線１９がパターニングされている。これら表面配線１８および裏面配線１９は、層間絶縁膜１７に形成されたコンタクトホール１７ａを通じて貫通電極１０と電気的に接続されている。

このような構成によって、本実施形態にかかる貫通電極１０を備えた基板１が構成されている。このように構成される貫通電極１０を備えた基板１は、図示しないが、当該基板１の表裏面に集積回路などが形成されたＩＣチップを実装し、貫通電極１０を通じて各ＩＣチップの間の電気的接続を行うようなインターポーザとして用いられる。

続いて、本実施形態にかかる貫通電極１０を備えた基板１の製造方法について、図２〜図３を参照して説明する。

まず、図２（ａ）に示すように、シリコン基板１１を用意する。次に、シリコン基板１１の表面にマスク材料を配置したのち、マスク材料をパターニングすることで、シリコン基板１１のうち貫通電極１０の形成予定領域を開口させてマスク２０を形成する。そして、シリコン基板１１のうち貫通電極１０の形成予定領域以外をマスク２０で覆った状態で異方性エッチングを行うことで、図２（ｂ）に示すように、シリコン基板１１の所定深さの位置まで直径φ２０〜１００μｍ程度の円柱形状のビアホール２１を形成する。さらに、図２（ｃ）に示すように、シリコン基板１１を裏面側からビアホール２１に達するまで研削・研磨する。これにより、ビアホール２１が貫通孔１２となってシリコン基板１１に形成された状態になる。

続いて、図２（ｄ）に示すように、例えば熱酸化を行うことで貫通孔１２内を含めてシリコン基板１１の表面に厚さ０．５〜１．０μｍ程度の絶縁膜１３を形成する。そして、図２（ｅ）に示すように、絶縁膜１３の上にメッキの下地金属、例えばＣｕ、Ｔｉ、Ｎｉ、Ａｕのいずれかの金属材料を含んだ金属にて構成されるシード層１４を形成する。その後、Ｃｕ（銅）メッキなどを施すことで貫通孔１２内を含めて第１電極層１５を成膜する。このとき、第１電極層１５をシード層１４の表面に所定厚さ形成するが、第１電極層１５の中央にシリコン基板１１の表裏を通じるボイド１５ａが残るように膜厚調整している。このように、ボイド１５ａが残る程度に第１電極層１５を形成すれば良いため、第１電極層１５の形成工程の時間短縮化が図れ、スループット向上を図ることが可能となる。

なお、第１電極層１５を形成する際のメッキ処理の際に、メッキ液がボイド１５ａ内に残る可能性があるが、ボイド１５ａの径を１〜５μｍ程度確保しておけば、時間をおくことでメッキ液は乾燥して抜ける。もしくは、必要に応じて洗浄工程を行うことで、ボイド１５ａ内のメッキ液抜きを行うことができる。

そして、図３（ａ）に示すように、第１電極層１５の両端における開口部、つまりボイド１５ａの両端を第２電極層１６によって塞ぐ工程を行う。例えば、蒸着、スパッタ、ＣＶＤ法などによる気相プロセスを行うことで、第２電極層１６によってボイド１５ａの両端を閉塞することができる。すなわち、第２電極層１６をボイド１５ａの径の１／２以上の膜厚、例えばボイド１５ａの径が２μｍであれば１μｍ以上の膜厚で成膜することで、ボイド１５ａの両端を閉塞できる。

この後、図３（ｂ）に示すように、ＣＭＰ等によって、シリコン基板１１の表裏面上のシード層１４や第１電極層１５および第２電極層１６を平坦化除去する。これにより、各貫通孔１２内の第１電極層１５やシード層１４同士が電気的に分離されるようにして貫通電極１０を形成する。このとき、第１電極層１５をボイド１５ａが無くなるほどの膜厚としていないため、ＣＭＰ等の平坦化工程の時間短縮化が図れ、さらにスループット向上が図れる。

さらに、図３（ｃ）に示すように、貫通電極１０を形成した後のシリコン基板１１の表面側にポリイミドなどで構成される層間絶縁膜１７を形成する工程を行った後、これをパターニングしてコンタクトホール１７ａを形成する。そして、層間絶縁膜１７の上に表面配線１８の形成工程を行い、必要に応じてＣｕメッキなどを表面配線１８の表面に形成する。同様に、図３（ｄ）に示すように、貫通電極１０を形成した後のシリコン基板１１の裏面側にポリイミドなどで構成される層間絶縁膜１７を形成する工程を行った後、これをパターニングしてコンタクトホール１７ａを形成する。そして、層間絶縁膜１７の上に裏面配線１９の形成工程を行い、必要に応じてＣｕメッキなどを裏面配線１９の表面に形成する。このようにして、本実施形態にかかる貫通電極１０を備えた基板１が完成する。

以上説明したように、本実施形態では、貫通孔１２の内壁面を覆う第１電極層１５について、基板表裏面を貫通するボイド１５ａが残る形状としているため、第１電極層１５を形成する際のメッキ液などがボイド１５ａ内に残留しないようにできる。そして、この後に液相プロセスとは異なる気相プロセスによってボイド１５ａの両端を第２電極層１６で閉塞するようにしているため、ボイド１５ａ内に液体が残らないようにできるし、ボイド１５ａが後工程で開口してしまうことを抑制できる。

したがって、第２電極層１６を形成した後に、層間絶縁膜１７の形成工程などにおいて高温プロセスを行ったとしても、ボイド１５ａからメッキ液などが噴出することを防止できる。また、ボイド１５ａを第２電極層１６によって閉塞しているため、貫通電極１０の形成後に層間絶縁膜１７などを成膜する際に、上層に配置する膜がボイド１５ａ内に入り込むことも無く、フォトリソグラフィ工程を良好に行うことが可能となる。

また、貫通電極１０の内部にボイド１５ａを残した構造となるため、シリコン基板１１と貫通電極１０との熱膨張係数差に起因して、貫通電極１０の膨張による応力がシリコン基板１１に加えられたとしても、ボイド１５ａによってその応力が緩和される。このため、シリコン基板１１にクラックが発生することを抑制することが可能となる。

このように、本実施形態によれば、貫通電極１０の内部のボイド１５ａを残しつつ、貫通電極１０に残したボイド１５ａが開口してしまうことによる不具合の発生を抑制することが可能な構造の貫通電極１０を備えた基板１とすることが可能となる。また、仮にボイド１５ａが開口してしまったとしても、内部からの液体の噴出はないため、導通不良の発生を抑制できる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して閉塞部材となる第２電極層１６の形成工程を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。

本実施形態では、閉塞部材となる第２電極層１６を貼り付けによって形成する。図４は、この第２電極層１６の形成工程の詳細を示している。

図４（ａ）に示すように、第１実施形態で説明した図２（ｅ）に示す工程まで行った物を用意する。続いて、図４（ｂ）に示すように、第２、第３基板３０、４０の表面に剥離材３１、４１を介して第２電極層１６の構成材料となる金属（例えばＣｕやＡｌ（アルミニウム））によって構成された金属層３２、４２を配置したものを用意する。例えば、第２、第３基板３０、４０としては、シリコン基板やガラス基板などを用いており、剥離材３１、４１としては、例えば熱可塑性樹脂を用いたものなどを用いている。そして、第１電極層１５が形成されたシリコン基板１１の表裏面それぞれに、金属層３２が形成された第２基板３０と金属層４２が形成された第３基板４０をそれぞれの金属層３２、４２側をシリコン基板１１側に向けて配置する。そして、加熱処理などを施すことによって、各金属層３２、４２を第１電極層１５に接合する。

その後、図４（ｃ）に示すように、剥離材３１、４１において第２、第３基板３０、４０をシリコン基板１１から剥離させることで金属層３２、４２のみを残す。例えば、加熱処理を行うことで剥離材３１、４１に気泡を発生させ、剥離材３１、４１において第２、第３基板３０、４０を剥離させることができる。

そして、図４（ｄ）に示すように、金属層３２、４２および第１電極層１５のうちシリコン基板１１の表裏面に形成された部分をパターニングすることで、これらを貫通孔１２と対応する位置に残す。これにより、金属層３２、４２によって第２電極層１６を構成すると共に、シード層１４および第１、第２電極層１５、１６による貫通電極１０が構成される。

この後の工程については、第１実施形態と同様であり、図３（ｂ）以降に示す各種工程を行うことで、第１実施形態と同様の構造の貫通電極１０を備えた基板１を製造することができる。なお、このような製造方法による場合、第２電極層１６の表面が第１電極層１５の表面と同一平面とはならないが、第２電極層１６の膜厚は例えば１〜２μｍ程度と薄く、段差は殆ど形成されないため、この後のフォトリソグラフィ工程の際に影響を及ぼすものではない。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記第１実施形態では、ボイド１５ａの両端を閉塞するための閉塞部材を金属材料からなる第２電極層１６によって構成している。しかしながら、これは単なる一例を示したものであり、他の材料、例えばＰｏｌｙ−Ｓｉや樹脂などによって閉塞部材を構成しても良い。例えば、ＣＶＤや真空充填などによって金属とは異なる材料による閉塞部材を形成することができる。その場合であっても、ＣＭＰなどによる貫通電極１０の平坦化の際に、第１電極層１５の表面と閉塞部材の表面とが同一平面となるようにでき、第１電極層１５を露出させることができるため、第１電極層１５と表面配線１８や裏面配線１９との電気的接続は図れる。

また、閉塞部材の形成工程は液相プロセスと異なるプロセスであれば良く、気相プロセス以外に、固相プロセスによって行っても良い。例えば、減圧雰囲気下において第１電極層１５を形成した後のシリコン基板１１の表面に粒状金属のペレットを撒き、加熱しながら減圧雰囲気を大気雰囲気に戻すと、減圧されているボイド１５ａの開口部にペレットが引き寄せられ、溶融した金属材料でボイド１５ａの両端を塞ぐことができる。このようにすれば、固相プロセスによって第２電極層１６を形成することもできる。

また、ベース基板としてシリコン基板１１を用いたが、他の半導体基板を用いても良いし、ガラス基板やセラミック基板などを用いても良い。ベース基板として絶縁性基板を用いていれば、絶縁膜１３を形成する必要も無くなる。

さらに、上記各実施形態では、第１電極層１５と閉塞部材とを異なる材料で構成するようにしたが、第１電極層１５と同じ材料で構成しても良い。

１ 基板
１０ 貫通電極
１１ シリコン基板
１２ 貫通孔
１５ 第１電極層
１５ａ ボイド
１６ 第２電極層
１７ 層間絶縁膜
１８ 表面配線
１９ 裏面配線

Claims (2)

1. ベース基板（１１）を用意する工程と、
   前記ベース基板に対して貫通孔（１２）を形成する工程と、
   前記貫通孔の内壁面を覆いつつ、内部に前記ベース基板の表裏面を貫通するボイド（１５ａ）が形成されるように第１電極層（１５）を形成する工程と、
   前記第１電極層に形成された前記ボイドの両端において該ボイドの開口部を閉塞する閉塞部材（１６）を形成する工程と、を含み、
   前記閉塞部材を形成する工程は、蒸着とスパッタおよびＣＶＤ法のいずれか１つによる気相プロセスによって行われることを特徴とする貫通電極を備えた基板の製造方法。
2. 前記第１電極層を形成する工程は、
   前記貫通孔の内壁面を覆うように前記第１電極層の下地金属となるシード層（１５）を形成する工程と、
   前記第１電極層を前記シード層の表面にメッキ処理によって形成する工程と、を含んでいることを特徴とする請求項１に記載の貫通電極を備えた基板の製造方法。

Images