JP6203937B2 - 計算機およびメモリ制御方法 - Google Patents
計算機およびメモリ制御方法 Download PDFInfo
- Publication number
- JP6203937B2 JP6203937B2 JP2016505979A JP2016505979A JP6203937B2 JP 6203937 B2 JP6203937 B2 JP 6203937B2 JP 2016505979 A JP2016505979 A JP 2016505979A JP 2016505979 A JP2016505979 A JP 2016505979A JP 6203937 B2 JP6203937 B2 JP 6203937B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- swap
- memory
- cache
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6042—Allocation of cache space to multiple users or processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Claims (8)
- 第1メモリと、
前記第1メモリよりもI/O速度が遅い第2メモリと、
前記第1メモリ、前記第2メモリ及び記憶デバイスに接続されたプロセッサと
を備え、
前記第1メモリは、ワーク領域と、前記記憶デバイスに対して入出力されるデータが一時格納される第1キャッシュ領域とを有し、
前記第2メモリは、前記記憶デバイスに対して入出力されるデータが一時格納される第2キャッシュ領域と、前記ワーク領域に格納されるデータの退避先であるスワップ領域とを有し、
前記プロセッサは、
前記記憶デバイスに対して入出力されたデータ量である入出力量が所定の入出力量よりも大きい場合に、前記ワーク領域を縮小し前記第1キャッシュ領域を拡大する第1キャッシュ領域拡大処理を実行する、
計算機。
- 前記プロセッサは、
前記スワップ領域へのデータ退避の発生頻度が所定の発生頻度以下ならば、前記第1キャッシュ領域拡大処理を実行する、
請求項1に記載の計算機。
- 前記プロセッサは、
ライトバックモードが設定されているならば、前記第1キャッシュ領域拡大処理を実行し、
前記ライトバックモードが設定されている場合、前記プロセッサは、ライトデータを前記第1キャッシュ領域又は前記第2キャッシュ領域にライトした場合、ライト完了とし、その後、前記ライトデータを前記第1キャッシュ領域又は前記第2キャッシュ領域から前記記憶デバイスへライトするようになっている、
請求項2に記載の計算機。
- 前記プロセッサは、
ライトスルーモードが設定されており、且つ、キャッシュリードミス量が前記記憶デバイスに対する入出力量と所定の入出力量との差分よりも大きいならば、前記第1キャッシュ領域拡大処理を実行し、
前記ライトスルーモードが設定されている場合、前記プロセッサは、ライトデータを前記記憶デバイスへライトした場合に、ライト完了とし、
前記キャッシュリードミス量は、前記第1キャッシュ領域及び第2キャッシュ領域に格納されているデータの何れにもヒットしなかったリードデータの総量である、
請求項2に記載の計算機。 - 前記プロセッサは、
前記ワーク領域及びスワップ領域の合計量に対する使用量の割合が第1の割合よりも大きい場合、前記スワップ領域を拡大し前記第2キャッシュ領域を縮小し、
前記使用量の割合が第2の割合よりも小さい場合、前記スワップ領域を縮小し前記第2キャッシュ領域を拡大し、
前記第2の割合は、前記第1の割合よりも小さい、
請求項2に記載の計算機。
- 前記プロセッサによって複数の仮想マシンが実行されるようになっており、
前記ワーク領域は、前記複数の仮想マシンの各々の仮想メモリに割り当てられた仮想メモリ割当領域を含み、
前記第2メモリは、前記複数の仮想マシンの各々に割り当てられた仮想マシン用スワップ領域をさらに有し、
前記第1キャッシュ領域拡大処理は、
前記複数の仮想マシンのうち縮小対象の仮想マシンに割り当てられている仮想メモリ割当領域を縮小することにより、前記第1メモリに占めるワーク領域を縮小し前記第1キャッシュ領域を拡大する処理であり、
前記縮小対象の仮想マシンは、仮想マシン用スワップ領域へのスワップ発生頻度が所定のスワップ発生頻度以下の仮想マシンである、
請求項1に記載の計算機。
- 前記プロセッサは、
前記複数の仮想マシンうち、前記仮想メモリ及び前記仮想マシン用スワップ領域の合計量のうちの使用量の割合が第3の割合よりも大きい仮想マシンを、スワップ拡大候補とし、
前記使用量の割合が第4の割合よりも小さい仮想マシンを、スワップ縮小候補とし、
前記スワップ拡大候補としての各仮想マシンに割り当てる仮想マシン用スワップ領域と、前記スワップ縮小候補としての各仮想マシンに割り当てる仮想マシン用スワップ領域との差に基づいて、前記第2メモリに占める前記第2キャッシュ領域のサイズを変更する
請求項6に記載の計算機。
- 第1キャッシュ領域と第2キャッシュ領域とのうちの少なくとも1つを使用して記憶デバイスに入出力されたデータの量である入出力量が、所定の入出力量よりも大きいか否かを判定し、前記第1キャッシュ領域は第1メモリにあり、前記第2キャッシュ領域は前記第1メモリよりI/O速度が遅い第2メモリにあり、前記第1メモリは、更にワーク領域を有しており、前記第2メモリは、更に前記ワーク領域に格納されるデータの退避先であるスワップ領域を有しており、
前記入出力量が前記所定の入出力量よりも大きい場合に、前記ワーク領域を縮小し前記第1キャッシュ領域を拡大する第1キャッシュ領域拡大処理を実行する、
メモリ制御方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/055444 WO2015132877A1 (ja) | 2014-03-04 | 2014-03-04 | 計算機およびメモリ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015132877A1 JPWO2015132877A1 (ja) | 2017-03-30 |
| JP6203937B2 true JP6203937B2 (ja) | 2017-09-27 |
Family
ID=54054717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016505979A Expired - Fee Related JP6203937B2 (ja) | 2014-03-04 | 2014-03-04 | 計算機およびメモリ制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9588896B2 (ja) |
| JP (1) | JP6203937B2 (ja) |
| WO (1) | WO2015132877A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2940950B1 (en) * | 2014-04-29 | 2019-02-20 | Institut Mines-Telecom | Information centric networking (ICN) router |
| US10282100B2 (en) * | 2014-08-19 | 2019-05-07 | Samsung Electronics Co., Ltd. | Data management scheme in virtualized hyperscale environments |
| JP6384375B2 (ja) * | 2015-03-23 | 2018-09-05 | 富士通株式会社 | 情報処理装置、記憶装置制御方法、記憶装置制御プログラム及び情報処理システム |
| US20170031601A1 (en) * | 2015-07-30 | 2017-02-02 | Kabushiki Kaisha Toshiba | Memory system and storage system |
| KR101900569B1 (ko) * | 2016-11-22 | 2018-09-19 | 이화여자대학교 산학협력단 | 입출력 특성에 따른 스토리지 할당 방법 및 장치 |
| JP2018156582A (ja) * | 2017-03-21 | 2018-10-04 | キヤノン株式会社 | 情報処理装置および画像形成装置等のストレージ制御方法 |
| US11099789B2 (en) | 2018-02-05 | 2021-08-24 | Micron Technology, Inc. | Remote direct memory access in multi-tier memory systems |
| US11416395B2 (en) * | 2018-02-05 | 2022-08-16 | Micron Technology, Inc. | Memory virtualization for accessing heterogeneous memory components |
| US10782908B2 (en) | 2018-02-05 | 2020-09-22 | Micron Technology, Inc. | Predictive data orchestration in multi-tier memory systems |
| US12135876B2 (en) | 2018-02-05 | 2024-11-05 | Micron Technology, Inc. | Memory systems having controllers embedded in packages of integrated circuit memory |
| US10880401B2 (en) | 2018-02-12 | 2020-12-29 | Micron Technology, Inc. | Optimization of data access and communication in memory systems |
| US10877892B2 (en) | 2018-07-11 | 2020-12-29 | Micron Technology, Inc. | Predictive paging to accelerate memory access |
| US10852949B2 (en) | 2019-04-15 | 2020-12-01 | Micron Technology, Inc. | Predictive data pre-fetching in a data storage device |
| JP2022032710A (ja) | 2020-08-13 | 2022-02-25 | 富士通株式会社 | 管理装置およびプログラム |
| CN118626005A (zh) | 2020-09-10 | 2024-09-10 | 荣耀终端有限公司 | 调整内存配置参数的方法和装置 |
| CN115202586B (zh) * | 2022-07-29 | 2025-09-19 | 芯原微电子(成都)有限公司 | 一种内存的配置方法及装置、电子设备、存储介质 |
| US20250147786A1 (en) * | 2023-11-08 | 2025-05-08 | Google Llc | Flexible memory management for virtual machines |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0363741A (ja) | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | ディスク・キャッシュ装置 |
| US5420998A (en) | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
| JPH10154101A (ja) | 1996-11-26 | 1998-06-09 | Toshiba Corp | データ記憶システム及び同システムに適用するキャッシュ制御方法 |
| US6078992A (en) * | 1997-12-05 | 2000-06-20 | Intel Corporation | Dirty line cache |
| US20120198159A1 (en) | 2009-10-14 | 2012-08-02 | Panasonic Corporation | Information processing device |
-
2014
- 2014-03-04 JP JP2016505979A patent/JP6203937B2/ja not_active Expired - Fee Related
- 2014-03-04 US US14/423,613 patent/US9588896B2/en not_active Expired - Fee Related
- 2014-03-04 WO PCT/JP2014/055444 patent/WO2015132877A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20160253263A1 (en) | 2016-09-01 |
| US9588896B2 (en) | 2017-03-07 |
| JPWO2015132877A1 (ja) | 2017-03-30 |
| WO2015132877A1 (ja) | 2015-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6203937B2 (ja) | 計算機およびメモリ制御方法 | |
| US12019872B2 (en) | Storage device that writes data from a host during garbage collection | |
| US10614888B2 (en) | Memory system that selectively writes in single-level cell mode or multi-level cell mode to reduce program/erase cycles | |
| KR102371916B1 (ko) | 가상 머신을 지원하는 스토리지 장치, 그것을 포함하는 스토리지 시스템 및 그것의 동작 방법 | |
| US10884630B2 (en) | Storage system | |
| JP6517684B2 (ja) | メモリシステムおよび制御方法 | |
| JP6730434B2 (ja) | ハイブリッドキャッシュ | |
| US10795599B2 (en) | Data migration method, host and solid state disk | |
| US8443144B2 (en) | Storage device reducing a memory management load and computing system using the storage device | |
| JP6517685B2 (ja) | メモリシステムおよび制御方法 | |
| US20180129600A1 (en) | Memory system and control method | |
| US10310764B2 (en) | Semiconductor memory device and storage apparatus comprising semiconductor memory device | |
| KR102258126B1 (ko) | 메모리 컨트롤러의 작동 방법, 이를 포함하는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 | |
| KR101924022B1 (ko) | 메모리 시스템 및 그것의 페이지 교체 방법 | |
| CN108877862B (zh) | 页条带的数据组织以及向页条带写入数据的方法与装置 | |
| CN104346290A (zh) | 存储装置、计算机系统及其操作方法 | |
| US10049042B2 (en) | Storage device, semiconductor memory device, and method for controlling same | |
| CN107924350B (zh) | 电子设备及其数据压缩方法 | |
| KR20150096177A (ko) | 가비지 컬렉션 수행 방법 및 그 방법을 이용한 플래시 메모리 장치 | |
| CN113805792A (zh) | 存储器系统及其操作方法 | |
| JP6353981B2 (ja) | ストレージシステム、及び、記憶制御方法 | |
| US10838855B2 (en) | Storage system and storage control method | |
| TW201546614A (zh) | 電子裝置以及資料寫入方法 | |
| US20250224899A1 (en) | Storage controller and storage device including thereof | |
| EP4671953A1 (en) | STORAGE DEVICE AND ITS OPERATING METHOD, AND THE STORAGE SYSTEM INCLUDING IT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6203937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |