JP6205763B2

JP6205763B2 - Photoelectric conversion device and image generation device

Info

Publication number: JP6205763B2
Application number: JP2013048931A
Authority: JP
Inventors: 和洋米田; 渡辺　博文; 博文渡辺; 克彦愛須; 宝昭根来; 勝之桜野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2013-03-12
Filing date: 2013-03-12
Publication date: 2017-10-04
Anticipated expiration: 2033-03-12
Also published as: JP2014175985A

Description

本発明は、レンズ等の光学系から得られた入射光を電気信号に変換する光電変換装置に関し、また、当該光電変換装置を備えた画像生成装置に関する。 The present invention relates to a photoelectric conversion device that converts incident light obtained from an optical system such as a lens into an electrical signal, and also relates to an image generation device including the photoelectric conversion device.

セキュリティ用途の監視カメラ、運転支援のための車載カメラ、などのカメラでは、夜間においても、又は光の届きにくい場所においても、人、物、及び文字を認識できるように、高い感度が必要とされる。このようなカメラでは、さらに、画面内に大きな明暗差あった場合（地下駐車場から出口を見たとき、等）においても「白とび」及び「黒つぶれ」が発生しないように、広いダイナミックレンジが必要とされる。 Cameras such as surveillance cameras for security applications and on-board cameras for driving assistance require high sensitivity so that people, objects, and characters can be recognized at night or in places where light is difficult to reach. The Such a camera also has a wide dynamic range so that “whiteout” and “blackout” do not occur even when there is a large contrast in the screen (when looking at the exit from the underground parking lot, etc.). Is needed.

一般的なＣＣＤ又はＣＭＯＳ光電変換装置のダイナミックレンジは、光電変換装置の各画素セルに蓄積できる電荷量によって制約されている。しかしながら、例えば、露光時間やアイリス絞りなどの条件を変えて撮影した複数の画像を合成することで光電変換装置のダイナミックレンジを拡大できることが既に知られている。また、光電変換装置のダイナミックレンジを拡大する方法として、例えば特許文献１及び２の発明がある。 The dynamic range of a general CCD or CMOS photoelectric conversion device is limited by the amount of charge that can be accumulated in each pixel cell of the photoelectric conversion device. However, it is already known that, for example, the dynamic range of the photoelectric conversion device can be expanded by combining a plurality of images taken by changing conditions such as an exposure time and an iris diaphragm. Moreover, as a method for expanding the dynamic range of the photoelectric conversion device, for example, there are inventions of Patent Documents 1 and 2.

例えば、特許文献１のイメージングシステムは、光検出器のアレイを有し、該光検出器の各々が、積分期間中の光検出の結果として該積分期間中にチャージを蓄積し、前記アレイが該積分期間中に増加するチャージ容量を有するイメージャと、前記イメージャに結合され、少なくとも１つ前の積分期間中の前記イメージャによって検出された輝度分散に基づいて、前記イメージャが前記アレイのチャージ容量をどのように増加させるかを調整するチャージ容量コントローラと、を含む。特許文献１の発明は、光電変換装置のダイナミックレンジを拡大する目的で、チャージ容量制御電圧をコントロールすることによりチャージ容量を増加させることができる。 For example, the imaging system of Patent Document 1 has an array of photodetectors, each of which accumulates charge during the integration period as a result of light detection during the integration period, and the array Based on the imager having a charge capacity that increases during the integration period and the luminance variance detected by the imager coupled to the imager during the previous integration period, the imager determines the charge capacity of the array. And a charge capacity controller for adjusting whether to increase. The invention of Patent Document 1 can increase the charge capacity by controlling the charge capacity control voltage for the purpose of expanding the dynamic range of the photoelectric conversion device.

しかし、光電変換装置のダイナミックレンジを拡大する従来技術の方法によれば、高感度及び広ダイナミックレンジを達成できるが、その一方で、画素セルの後段の演算回路は、撮像条件を変えるためにレンズ及び画素セルと連動した複雑な制御を行い、また、画像合成などの高度な処理を行う必要があり、大きな負荷がかかっていた。このため、従来技術の方法では、演算回路が高速処理を行うことによる消費電力の増加、発熱、メモリ領域を確保するための面積の増加など、さまざまな物理的な問題があった。また、従来技術の方法を実施するシステムは複雑になるので、その開発期間が長くなるという問題があった。 However, according to the prior art method for expanding the dynamic range of the photoelectric conversion device, high sensitivity and a wide dynamic range can be achieved. On the other hand, the arithmetic circuit in the subsequent stage of the pixel cell uses a lens to change the imaging condition. In addition, it is necessary to perform complicated control in conjunction with the pixel cell, and to perform advanced processing such as image composition, which is a heavy load. For this reason, the prior art method has various physical problems such as an increase in power consumption due to high-speed processing performed by the arithmetic circuit, heat generation, and an increase in area for securing a memory area. In addition, since the system for executing the method of the prior art becomes complicated, there is a problem that the development period becomes long.

本発明の目的は、画像生成装置のための光電変換装置であって、複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を生成することができる光電変換装置を提供することにある。 An object of the present invention is to provide a photoelectric conversion apparatus for an image generation apparatus, which does not require complicated control or processing and can generate an image with a wide dynamic range.

本発明の態様に係る光電変換装置は、
入射光の強度に対応する大きさの光電流を発生する少なくとも１つの光電変換手段と、
上記光電流を出力電圧に変換する電流電圧変換手段とを備えた光電変換装置であって、
上記電流電圧変換手段は、
互いに異なる容量を有するキャパシタにそれぞれ接続され、上記キャパシタを充電することにより、予め決められた基準電圧から変化した第１の電圧をそれぞれ発生する複数の積分回路と、
上記光電変換手段と上記複数の積分回路との間に設けられ、上記複数の積分回路のうちのいずれか１つに上記光電流を供給するスイッチと、
上記各積分回路に係る第１の電圧と上記基準電圧との第１の電位差が予め決められたしきい値電圧と上記基準電圧との第２の電位差を超えるか否かを判定して上記各積分回路に係る各第２の電圧を出力する判定回路であって、上記第１の電位差が上記第２の電位差を超えるとき、上記第２の電位差を上記第２の電圧として出力し、上記第１の電位差が上記第２の電位差以下であるとき、上記第１の電位差を上記第２の電圧として出力する判定回路と、
上記各積分回路に係る各第２の電圧を加算して上記出力電圧として発生する合成器とを備えたことを特徴とする。 A photoelectric conversion device according to an aspect of the present invention is
At least one photoelectric conversion means for generating a photocurrent having a magnitude corresponding to the intensity of incident light;
A photoelectric conversion device comprising current-voltage conversion means for converting the photocurrent into an output voltage,
The current-voltage conversion means is
A plurality of integrating circuits respectively connected to capacitors having different capacities and generating a first voltage changed from a predetermined reference voltage by charging the capacitor;
A switch provided between the photoelectric conversion means and the plurality of integrating circuits, and supplying the photocurrent to any one of the plurality of integrating circuits;
It is determined whether or not the first potential difference between the first voltage and the reference voltage related to each integration circuit exceeds a second potential difference between a predetermined threshold voltage and the reference voltage. A determination circuit that outputs each second voltage related to the integration circuit, and outputs the second potential difference as the second voltage when the first potential difference exceeds the second potential difference; A determination circuit that outputs the first potential difference as the second voltage when the potential difference of 1 is equal to or less than the second potential difference;
And a synthesizer that generates the output voltage by adding the second voltages related to the integration circuits.

本発明の光電変換装置によれば、画像生成装置のための光電変換装置であって、複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を生成することができる光電変換装置を提供することができる。 According to the photoelectric conversion device of the present invention, there is provided a photoelectric conversion device for an image generation device that can generate an image with a wide dynamic range without requiring complicated control or processing. be able to.

本発明の実施形態に係る光電変換装置の構成を示すブロック図である。It is a block diagram which shows the structure of the photoelectric conversion apparatus which concerns on embodiment of this invention. 図１の画素セル１１−１−１及びＩＶ変換器２１−１の詳細構成を示す回路図である。It is a circuit diagram which shows the detailed structure of the pixel cell 11-1-1 and the IV converter 21-1 of FIG. 図１のＩＶ変換器２１−１によって実行される出力電圧生成処理を示すフローチャートである。It is a flowchart which shows the output voltage generation process performed by IV converter 21-1 of FIG. 図３の出力電圧生成処理において生成される出力電圧ＶＯＵＴを示す表である。4 is a table showing an output voltage VOUT generated in the output voltage generation process of FIG. 3. 比較例に係る光電変換装置のＩＶ変換器２１Ａ−１の詳細構成を示す回路図である。It is a circuit diagram which shows the detailed structure of IV converter 21A-1 of the photoelectric conversion apparatus which concerns on a comparative example. 図５のＩＶ変換器２１Ａ−１によって生成される出力電圧ＶＯＵＴを示すグラフである。6 is a graph showing an output voltage VOUT generated by the IV converter 21A-1 of FIG. 図５のキャパシタＣ１１の容量が小さいときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。6 is a graph showing the output voltage VOUT of the IV converter 21A-1 in FIG. 5 when the capacitance of the capacitor C11 in FIG. 5 is small. 図５のキャパシタＣ１１の容量が中程度のときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。6 is a graph showing the output voltage VOUT of the IV converter 21A-1 in FIG. 5 when the capacitance of the capacitor C11 in FIG. 5 is medium. 図５のキャパシタＣ１１の容量が大きいときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。6 is a graph showing the output voltage VOUT of the IV converter 21A-1 of FIG. 5 when the capacitance of the capacitor C11 of FIG. 5 is large. 入射光の強度が大きいときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。3 is a graph showing an output voltage V1 of the operational amplifier 51 in FIG. 2 when the intensity of incident light is large. 入射光の強度が大きいときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。3 is a graph showing an output voltage V2 of the operational amplifier 53 in FIG. 2 when the intensity of incident light is large. 入射光の強度が大きいときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。3 is a graph showing an output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is large. 入射光の強度が大きいときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。4 is a graph showing an output voltage VOUT of the IV converter 21-1 of FIG. 1 when the intensity of incident light is large. 入射光の強度が中程度のときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。3 is a graph showing an output voltage V1 of the operational amplifier 51 in FIG. 2 when the intensity of incident light is medium. 入射光の強度が中程度のときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。3 is a graph showing an output voltage V2 of the operational amplifier 53 in FIG. 2 when the intensity of incident light is medium. 入射光の強度が中程度のときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。3 is a graph showing an output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is medium. 入射光の強度が中程度のときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。2 is a graph showing an output voltage VOUT of the IV converter 21-1 of FIG. 1 when the intensity of incident light is medium. 入射光の強度が小さいときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。3 is a graph showing an output voltage V1 of the operational amplifier 51 in FIG. 2 when the intensity of incident light is small. 入射光の強度が小さいときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。3 is a graph showing an output voltage V2 of the operational amplifier 53 in FIG. 2 when the intensity of incident light is small. 入射光の強度が小さいときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。3 is a graph showing an output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is small. 入射光の強度が小さいときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。It is a graph which shows the output voltage VOUT of IV converter 21-1 of FIG. 1 when the intensity | strength of incident light is small. 入射光の強度に対する出力電圧ＶＯＵＴを示すグラフである。It is a graph which shows the output voltage VOUT with respect to the intensity | strength of incident light.

以下、図面を参照して本発明の実施形態に係る光電変換装置について説明する。 Hereinafter, a photoelectric conversion device according to an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の実施形態に係る光電変換装置の構成を示すブロック図である。図１の光電変換装置は、２次元アレー状に配置された複数の画素セル１１−１−１〜１１−Ｍ−Ｎと、複数の行選択線１２−１〜１２−Ｍと、複数の列出力線１３−１〜１３−Ｎと、行セレクタ１０と、ＩＶ変換回路２０と、ＡＤ変換回路３０とを備える。 FIG. 1 is a block diagram illustrating a configuration of a photoelectric conversion apparatus according to an embodiment of the present invention. The photoelectric conversion device in FIG. 1 includes a plurality of pixel cells 11-1-1-1 to 11-MN, a plurality of row selection lines 12-1 to 12-M, and a plurality of columns arranged in a two-dimensional array. Output lines 13-1 to 13 -N, a row selector 10, an IV conversion circuit 20, and an AD conversion circuit 30 are provided.

画素セル１１−１−１〜１１−Ｍ−Ｎのそれぞれは、入射光の強度に対応する大きさの出力電流（光電流）を発生するフォトトランジスタをそれぞれ含む光電変換手段として動作する。画素セル１１−１−１〜１１−Ｍ−Ｎのそれぞれは、行選択線１２−１〜１２−Ｍのうちの１つに接続され、さらに、列出力線１３−１〜１３−Ｎのうちの１つに接続される。１つの列出力線１３−ｎ（１≦ｎ≦Ｎ）には、異なる行選択線１２−１〜１２−Ｍにそれぞれ接続された画素セル１１−１−ｎ〜１１−Ｍ−ｎが接続され、行セレクタ１０は、行選択線１２−１〜１２−Ｍを用いて、画素セル１１−１−ｎ〜１１−Ｍ−ｎのうちの１つのみをイネーブルにする。イネーブルにされた画素セルは、光が入射したとき、入射光の強度に対応する大きさの出力電流を、列出力線を介してＩＶ変換回路２０に送る。 Each of the pixel cells 11-1-1 to 11 -MN operates as a photoelectric conversion unit including a phototransistor that generates an output current (photocurrent) having a magnitude corresponding to the intensity of incident light. Each of the pixel cells 11-1-1 to 11 -MN is connected to one of the row selection lines 12-1 to 12 -M, and further, of the column output lines 13-1 to 13 -N. Connected to one of these. One column output line 13-n (1 ≦ n ≦ N) is connected to pixel cells 11-1-n to 11-Mn connected to different row selection lines 12-1 to 12-M, respectively. The row selector 10 enables only one of the pixel cells 11-1-n to 11-Mn using the row selection lines 12-1 to 12-M. When light is incident, the enabled pixel cell sends an output current having a magnitude corresponding to the intensity of the incident light to the IV conversion circuit 20 via the column output line.

ＩＶ変換回路２０は、列出力線１３−１〜１３−Ｎにそれぞれ接続されたＩＶ変換器２１−１〜２１−Ｎを備える。ＩＶ変換器２１−１〜２１−Ｎは、画素セルの出力電流を出力電圧に変換する電流電圧変換手段として動作する。 The IV conversion circuit 20 includes IV converters 21-1 to 21-N connected to the column output lines 13-1 to 13-N, respectively. The IV converters 21-1 to 21-N operate as current-voltage conversion means that converts the output current of the pixel cell into an output voltage.

ＡＤ変換回路３０は、ＩＶ変換回路２０の出力電圧に対するアナログ／ディジタル変換などの処理を実行して、出力画像信号を生成する。 The AD conversion circuit 30 executes processing such as analog / digital conversion on the output voltage of the IV conversion circuit 20 to generate an output image signal.

図２は、図１の画素セル１１−１−１及びＩＶ変換器２１−１の詳細構成を示す回路図である。 FIG. 2 is a circuit diagram showing a detailed configuration of the pixel cell 11-1-1 and the IV converter 21-1 in FIG.

図２の画素セル１１−１−１は、フォトトランジスタ４１及びスイッチ４２を備え、フォトトランジスタ４１のコレクタは電圧源ＶＣＣに接続され、フォトトランジスタ４１のエミッタはスイッチ４２を介して列出力線１３−１に接続される。スイッチ４２は、行選択線１２−１を用いてオンにされ、画素セル１１−１−１をイネーブルにする。スイッチ４２は、例えばＰＭＯＳトランジスタであるときは、行選択線１２−１がローレベルのときにオンになり、例えばＮＭＯＳトランジスタであるときは、行選択線１２−１がハイレベルのときにオンになる。 The pixel cell 11-1-1 in FIG. 2 includes a phototransistor 41 and a switch 42, the collector of the phototransistor 41 is connected to the voltage source VCC, and the emitter of the phototransistor 41 is connected to the column output line 13- via the switch 42. 1 is connected. The switch 42 is turned on using the row selection line 12-1 and enables the pixel cell 11-1-1. For example, when the switch 42 is a PMOS transistor, the switch 42 is turned on when the row selection line 12-1 is at a low level. When the switch 42 is an NMOS transistor, for example, the switch 42 is turned on when the row selection line 12-1 is at a high level. Become.

図２のＩＶ変換器２１−１は、オペアンプ５１，５３，５５及びキャパシタＣ１〜Ｃ３からなる３つの積分回路と、予め決められた基準電圧ＶＲＥＦの電圧源と、各積分回路に接続された判定回路５２，５４，５６と、各判定回路５２，５４，５６の出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ３を加算してＩＶ変換器２１−１の出力電圧ＶＯＵＴとして発生する合成器とを備える。ＩＶ変換器２１−１は、さらに、３つの積分回路のうちのいずれか１つに画素セル１１−１−１の出力電流を供給するスイッチＳＷ０〜ＳＷ３と、スイッチＳＷ０〜ＳＷ３を制御する制御回路５８とを備える。 The IV converter 21-1 in FIG. 2 includes three integration circuits including operational amplifiers 51, 53, and 55 and capacitors C1 to C3, a voltage source of a predetermined reference voltage VREF, and a determination connected to each integration circuit. Circuits 52, 54, and 56, and a synthesizer that adds the output voltages Vout1 to Vout3 of the determination circuits 52, 54, and 56 to generate the output voltage VOUT of the IV converter 21-1. The IV converter 21-1 further includes switches SW0 to SW3 that supply the output current of the pixel cell 11-1-1 to any one of the three integration circuits, and a control circuit that controls the switches SW0 to SW3. 58.

各オペアンプ５１，５３，５５の反転入力端子には画素セル１１−１−１の出力電流が入力され、各オペアンプ５１，５３，５５の非反転入力端子には基準電圧ＶＲＥＦが入力される。キャパシタＣ１〜Ｃ３の容量は互いに異なる。本実施形態の例では、キャパシタＣ２の容量はキャパシタＣ１の容量よりも大きく、キャパシタＣ３の容量はキャパシタＣ２の容量よりも大きい。各オペアンプ５１，５３，５５の反転入力端子は、仮想接地により基準電圧ＶＲＥＦに固定されているので、キャパシタＣ１〜Ｃ３に電荷が蓄積されるほど、各オペアンプ５１，５３，５５の出力電圧は低くなる。各積分回路は、キャパシタＣ１〜Ｃ３を充電することにより、基準電圧ＶＲＥＦから変化した各積分回路の出力電圧（すなわち、各オペアンプ５１，５３，５５の出力電圧）Ｖ１〜Ｖ３をそれぞれ発生する。なお、各積分回路は、実際には、キャパシタに蓄積された電荷を放電するためのリセットスイッチをさらに備えるが、図示の簡単化のために省略する。 The output current of the pixel cell 11-1-1 is input to the inverting input terminals of the operational amplifiers 51, 53, and 55, and the reference voltage VREF is input to the non-inverting input terminals of the operational amplifiers 51, 53, and 55. Capacitors C1 to C3 have different capacities. In the example of this embodiment, the capacity of the capacitor C2 is larger than the capacity of the capacitor C1, and the capacity of the capacitor C3 is larger than the capacity of the capacitor C2. Since the inverting input terminals of the operational amplifiers 51, 53, and 55 are fixed to the reference voltage VREF by the virtual ground, the output voltages of the operational amplifiers 51, 53, and 55 become lower as charges are accumulated in the capacitors C1 to C3. Become. Each integration circuit generates the output voltages (that is, the output voltages of the operational amplifiers 51, 53, and 55) V1 to V3 changed from the reference voltage VREF by charging the capacitors C1 to C3, respectively. Each integrating circuit actually further includes a reset switch for discharging the charge accumulated in the capacitor, but is omitted for simplification of illustration.

各判定回路５２，５４，５６は、各積分回路の出力電圧Ｖ１〜Ｖ３と基準電圧ＶＲＥＦとの第１の電位差（ＶＲＥＦ−Ｖ１，ＶＲＥＦ−Ｖ２，ＶＲＥＦ−Ｖ３）が、予め決められたしきい値電圧Ｖｓａｔと基準電圧ＶＲＥＦとの第２の電位差（ＶＲＥＦ−Ｖｓａｔ）を超えるか否かを判定して、各積分回路に対応する各判定回路５２，５４，５６の出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ３を発生する。しきい値電圧Ｖｓａｔは、各積分回路の飽和電圧よりも高く設定される。各判定回路５２，５４，５６は、第１の電位差が第２の電位差を超えるとき、第２の電位差を各判定回路５２，５４，５６の出力電圧として出力し、第１の電位差が第２の電位差以下であるとき、第１の電位差を各判定回路５２，５４，５６の出力電圧として出力する。 Each of the determination circuits 52, 54, and 56 has a predetermined threshold voltage (VREF−V1, VREF−V2, VREF−V3) between the output voltages V1 to V3 of each integration circuit and the reference voltage VREF. It is determined whether or not the second potential difference (VREF−Vsat) between the value voltage Vsat and the reference voltage VREF is exceeded, and output voltages Vout1 to Vout3 of the determination circuits 52, 54, and 56 corresponding to the integration circuits are generated. To do. The threshold voltage Vsat is set higher than the saturation voltage of each integrating circuit. Each determination circuit 52, 54, 56 outputs the second potential difference as the output voltage of each determination circuit 52, 54, 56 when the first potential difference exceeds the second potential difference, and the first potential difference is the second potential difference. The first potential difference is output as the output voltage of each of the determination circuits 52, 54, and 56.

制御回路５８は、３つの積分回路のうちの１つの積分回路の出力電圧と基準電圧ＶＲＥＦとの第１の電位差が、しきい値電圧Ｖｓａｔと基準電圧ＶＲＥＦとの第２の電位差以下であるとき、当該１つの積分回路のキャパシタよりも大きい容量のキャパシタを含む積分回路には、画素セルの出力電流の供給を停止するようにスイッチＳＷ０〜ＳＷ３を制御する。 The control circuit 58 is configured such that the first potential difference between the output voltage of one of the three integration circuits and the reference voltage VREF is equal to or less than the second potential difference between the threshold voltage Vsat and the reference voltage VREF. The switches SW0 to SW3 are controlled so that the supply of the output current of the pixel cell is stopped in the integration circuit including a capacitor having a larger capacity than that of the one integration circuit.

他の画素セル及び他のＩＶ変換器も、図２の画素セル１１−１−１及びＩＶ変換器２１−１と同様に構成される。 Other pixel cells and other IV converters are configured in the same manner as the pixel cells 11-1-1 and IV converter 21-1 in FIG.

以下、図５〜図２１を参照して、図１の光電変換装置の動作原理について説明する。各図において、説明の簡単化のために、キャパシタに定電流で電荷が蓄積されていくと仮定する。 Hereinafter, the operation principle of the photoelectric conversion device of FIG. 1 will be described with reference to FIGS. In each figure, for the sake of simplicity of explanation, it is assumed that charges are accumulated in a capacitor with a constant current.

図５は、比較例に係る光電変換装置のＩＶ変換器２１Ａ−１の詳細構成を示す回路図である。図５のＩＶ変換器２１Ａ−１は、オペアンプ６１及びキャパシタＣ１１からなる１つの積分回路と、予め決められた基準電圧ＶＲＥＦの電圧源とを備える。画素セル（図示せず）内のスイッチがオンすると、入射光の強度に対応する大きさの画素セルの出力電流がキャパシタＣ１１へ流れる。オペアンプ６１の反転入力端子は、仮想接地により基準電圧ＶＲＥＦに固定されているので、キャパシタＣ１１に電荷が蓄積されるほど、オペアンプ６１の出力電圧は低くなる。 FIG. 5 is a circuit diagram illustrating a detailed configuration of the IV converter 21A-1 of the photoelectric conversion device according to the comparative example. The IV converter 21A-1 in FIG. 5 includes one integration circuit including an operational amplifier 61 and a capacitor C11, and a voltage source of a predetermined reference voltage VREF. When a switch in a pixel cell (not shown) is turned on, an output current of the pixel cell having a size corresponding to the intensity of incident light flows to the capacitor C11. Since the inverting input terminal of the operational amplifier 61 is fixed to the reference voltage VREF by virtual ground, the output voltage of the operational amplifier 61 becomes lower as the charge is accumulated in the capacitor C11.

図６は、図５のＩＶ変換器２１Ａ−１によって生成される出力電圧ＶＯＵＴを示すグラフである。図６は、画素セルの出力電流がキャパシタＣ１１に蓄積されているときの出力電圧ＶＯＵＴの変化を示す。「（強）」、「（中）」、及び「（弱）」は、入射光の強度を示し、これは、画素セルの出力電流の大きさに対応する。入射光の強度が「（強）」、「（中）」、及び「（弱）」のいずれの場合でも、キャパシタＣ１１に定電流で電荷が蓄積されていくと、出力電圧ＶＯＵＴは時間とともにリニアに低下し、その傾きの絶対値は、入射光の強度が大きいほど急になる。入射光の強度を示す信号として使用されるものは、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴ（時間Ｔ１における読み取り値）との電位差であり、図６では、これを「信号量Δ（中）」として示す。入射光の強度が一定以上大きくなると、出力電圧ＶＯＵＴは飽和電圧に到達してしまう。出力電圧ＶＯＵＴが飽和してしまうと、それ以上の入射光の強度を判別することは不可能になる。キャパシタＣ１１を充電する時間を長くとると、入射光の強度に関わらず出力電圧ＶＯＵＴはいずれ飽和してしまうが、図６では、信号読み取り期間として設定された一定時間の範囲だけにわたって出力電圧ＶＯＵＴの変化を示す。 FIG. 6 is a graph showing the output voltage VOUT generated by the IV converter 21A-1 in FIG. FIG. 6 shows a change in the output voltage VOUT when the output current of the pixel cell is accumulated in the capacitor C11. “(Strong)”, “(Medium)”, and “(Weak)” indicate the intensity of incident light, which corresponds to the magnitude of the output current of the pixel cell. In any case where the intensity of incident light is “(strong)”, “(middle)”, and “(weak)”, if charge is accumulated in the capacitor C11 with a constant current, the output voltage VOUT is linear with time. The absolute value of the slope becomes steeper as the intensity of incident light increases. What is used as a signal indicating the intensity of incident light is a potential difference between the reference voltage VREF and the output voltage VOUT (read value at time T1). In FIG. 6, this is shown as “signal amount Δ (medium)”. . When the intensity of the incident light increases beyond a certain level, the output voltage VOUT reaches the saturation voltage. When the output voltage VOUT is saturated, it becomes impossible to determine the intensity of incident light beyond that. If the time for charging the capacitor C11 is lengthened, the output voltage VOUT will eventually be saturated regardless of the intensity of the incident light. However, in FIG. 6, the output voltage VOUT is limited over a certain time range set as the signal reading period. Showing change.

図７は、図５のキャパシタＣ１１の容量が小さいときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。キャパシタＣ１１の容量が小さく、出力電圧ＶＯＵＴの傾きが急なので、入射光の強度「（強）」及び「（中）」のときの出力電圧ＶＯＵＴは、信号読み取り期間内に飽和電圧に到達してしまっている。一方、入射光の強度「（弱）」のときの出力電圧ＶＯＵＴは、入射光の強度「（強）」及び「（中）」のときの出力電圧ＶＯＵＴに比べて、傾きがなだらかであり、信号読み取り期間内に飽和電圧に到達しない。従って、小さい容量のキャパシタＣ１１を備えた積分回路は、入射光の強度が小さいときの撮影に適している。図８は、図５のキャパシタＣ１１の容量が中程度のときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。図７と比較して、キャパシタＣ１１の容量が増えた結果、出力電圧ＶＯＵＴの傾きが小さくなっている。入射光の強度「（中）」のときの出力電圧ＶＯＵＴが、飽和せずに読み取り可能な値を示す一方で、入射光の強度「（弱）」のときの出力電圧ＶＯＵＴでは、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴとの電位差が小さくなっている。図９は、図５のキャパシタＣ１１の容量が大きいときにおける、図５のＩＶ変換器２１Ａ−１の出力電圧ＶＯＵＴを示すグラフである。入射光の強度「（強）」のときの出力電圧ＶＯＵＴであっても飽和せずに読み取り可能な値を示す。従って、大きい容量のキャパシタＣ１１を備えた積分回路は、入射光の強度が大きいときの撮影に適している。また、入射光の強度「（弱）」のときの、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴとの電位差はほぼ０になる。 FIG. 7 is a graph showing the output voltage VOUT of the IV converter 21A-1 in FIG. 5 when the capacitance of the capacitor C11 in FIG. 5 is small. Since the capacitance of the capacitor C11 is small and the slope of the output voltage VOUT is steep, the output voltage VOUT when the incident light intensity is “(strong)” and “(medium)” reaches the saturation voltage within the signal reading period. I'm stuck. On the other hand, the output voltage VOUT when the incident light intensity is “(weak)” has a gentler slope than the output voltage VOUT when the incident light intensity is “(strong)” and “(middle)”. The saturation voltage is not reached within the signal reading period. Therefore, the integration circuit including the capacitor C11 having a small capacity is suitable for photographing when the intensity of incident light is small. FIG. 8 is a graph showing the output voltage VOUT of the IV converter 21A-1 of FIG. 5 when the capacitance of the capacitor C11 of FIG. 5 is medium. Compared to FIG. 7, as a result of the increase in the capacitance of the capacitor C11, the slope of the output voltage VOUT is reduced. While the output voltage VOUT when the incident light intensity is “(medium)” shows a readable value without saturation, the output voltage VOUT when the incident light intensity is “(weak)” is the reference voltage VREF. And the output voltage VOUT have a small potential difference. FIG. 9 is a graph showing the output voltage VOUT of the IV converter 21A-1 in FIG. 5 when the capacitance of the capacitor C11 in FIG. 5 is large. Even the output voltage VOUT when the intensity of the incident light is “(strong)” indicates a value that can be read without being saturated. Therefore, the integration circuit including the capacitor C11 having a large capacity is suitable for photographing when the intensity of incident light is large. Further, the potential difference between the reference voltage VREF and the output voltage VOUT when the intensity of the incident light is “(weak)” is almost zero.

次に、図１０〜図２１を参照して、図１の光電変換装置の動作原理について説明する。 Next, the operation principle of the photoelectric conversion device of FIG. 1 will be described with reference to FIGS.

図１０は、入射光の強度が大きいときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。各判定回路５２，５４，５６は、各積分回路の飽和電圧よりも高く設定されたしきい値電圧Ｖｓａｔを使用する。オペアンプ５１の出力電圧Ｖ１が飽和電圧に到達してしまうので、基準電圧ＶＲＥＦとしきい値電圧Ｖｓａｔとの電位差を、入射光の強度を示す信号として使用する（信号量Δ１＝ＶＲＥＦ−Ｖｓａｔ）。図１１は、入射光の強度が大きいときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。オペアンプ５３の出力電圧Ｖ２が飽和電圧に到達してしまうので、基準電圧ＶＲＥＦとしきい値電圧Ｖｓａｔとの電位差を、入射光の強度を示す信号として使用する（信号量Δ２＝ＶＲＥＦ−Ｖｓａｔ）。図１２は、入射光の強度が大きいときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。キャパシタＣ３の容量は、想定する光信号の強度の範囲では飽和しないように選択されている。従って、基準電圧ＶＲＥＦとオペアンプ５５の出力電圧Ｖ３との電位差を、入射光の強度を示す信号として使用する（信号量Δ３＝ＶＲＥＦ−Ｖ３）。図１３は、入射光の強度が大きいときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。図１０〜図１２の電位差（信号量Δ１〜Δ３）を加算することで、最終的に、入射光の強度（照度）を示す出力電圧ＶＯＵＴが得られる（ＶＯＵＴ＝Δ１＋Δ２＋Δ３＝３×ＶＲＥＦ−２×Ｖｓａｔ−Ｖ３）。 FIG. 10 is a graph showing the output voltage V1 of the operational amplifier 51 of FIG. 2 when the intensity of incident light is large. Each determination circuit 52, 54, 56 uses a threshold voltage Vsat set higher than the saturation voltage of each integration circuit. Since the output voltage V1 of the operational amplifier 51 reaches the saturation voltage, the potential difference between the reference voltage VREF and the threshold voltage Vsat is used as a signal indicating the intensity of incident light (signal amount Δ1 = VREF−Vsat). FIG. 11 is a graph showing the output voltage V2 of the operational amplifier 53 of FIG. 2 when the intensity of incident light is large. Since the output voltage V2 of the operational amplifier 53 reaches the saturation voltage, the potential difference between the reference voltage VREF and the threshold voltage Vsat is used as a signal indicating the intensity of incident light (signal amount Δ2 = VREF−Vsat). FIG. 12 is a graph showing the output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is large. The capacitance of the capacitor C3 is selected so as not to saturate within the assumed optical signal intensity range. Therefore, the potential difference between the reference voltage VREF and the output voltage V3 of the operational amplifier 55 is used as a signal indicating the intensity of incident light (signal amount Δ3 = VREF−V3). FIG. 13 is a graph showing the output voltage VOUT of the IV converter 21-1 of FIG. 1 when the intensity of incident light is large. The output voltage VOUT indicating the intensity (illuminance) of incident light is finally obtained by adding the potential differences (signal amounts Δ1 to Δ3) in FIGS. 10 to 12 (VOUT = Δ1 + Δ2 + Δ3 = 3 × VREF−2 ×). Vsat-V3).

図１４は、入射光の強度が中程度のときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。オペアンプ５１の出力電圧Ｖ１が飽和電圧に到達してしまうので、基準電圧ＶＲＥＦとしきい値電圧Ｖｓａｔとの電位差を、入射光の強度を示す信号として使用する（信号量Δ１＝ＶＲＥＦ−Ｖｓａｔ）。図１５は、入射光の強度が中程度のときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。基準電圧ＶＲＥＦとオペアンプ５３の出力電圧Ｖ２との電位差を、入射光の強度を示す信号として使用する（信号量Δ２＝ＶＲＥＦ−Ｖ２）。図１６は、入射光の強度が中程度のときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。オペアンプ５３の出力電圧Ｖ２が飽和電圧に到達しないので、キャパシタＣ３を含む積分回路には、画素セルの出力電流の供給を停止する。従って、基準電圧ＶＲＥＦとオペアンプ５５の出力電圧Ｖ３との電位差はゼロである（信号量Δ３＝ＶＲＥＦ−Ｖ３＝０）。図１７は、入射光の強度が中程度のときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。図１４〜図１６の電位差（信号量Δ１〜Δ３）を加算することで、最終的に、入射光の強度（照度）を示す出力電圧ＶＯＵＴが得られる（ＶＯＵＴ＝Δ１＋Δ２＋Δ３＝Δ１＋Δ２＝２×ＶＲＥＦ−Ｖｓａｔ−Ｖ２）。 FIG. 14 is a graph showing the output voltage V1 of the operational amplifier 51 of FIG. 2 when the intensity of incident light is medium. Since the output voltage V1 of the operational amplifier 51 reaches the saturation voltage, the potential difference between the reference voltage VREF and the threshold voltage Vsat is used as a signal indicating the intensity of incident light (signal amount Δ1 = VREF−Vsat). FIG. 15 is a graph showing the output voltage V2 of the operational amplifier 53 of FIG. 2 when the intensity of incident light is medium. A potential difference between the reference voltage VREF and the output voltage V2 of the operational amplifier 53 is used as a signal indicating the intensity of incident light (signal amount Δ2 = VREF−V2). FIG. 16 is a graph showing the output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is medium. Since the output voltage V2 of the operational amplifier 53 does not reach the saturation voltage, supply of the output current of the pixel cell to the integrating circuit including the capacitor C3 is stopped. Therefore, the potential difference between the reference voltage VREF and the output voltage V3 of the operational amplifier 55 is zero (signal amount Δ3 = VREF−V3 = 0). FIG. 17 is a graph showing the output voltage VOUT of the IV converter 21-1 of FIG. 1 when the intensity of incident light is medium. By adding the potential differences (signal amounts Δ1 to Δ3) in FIGS. 14 to 16, an output voltage VOUT indicating the intensity (illuminance) of incident light is finally obtained (VOUT = Δ1 + Δ2 + Δ3 = Δ1 + Δ2 = 2 × VREF−). Vsat-V2).

図１８は、入射光の強度が小さいときにおける、図２のオペアンプ５１の出力電圧Ｖ１を示すグラフである。基準電圧ＶＲＥＦとオペアンプ５１の出力電圧Ｖ１との電位差を、入射光の強度を示す信号として使用する（信号量Δ１＝ＶＲＥＦ−Ｖ１）。図１９は、入射光の強度が小さいときにおける、図２のオペアンプ５３の出力電圧Ｖ２を示すグラフである。図２０は、入射光の強度が小さいときにおける、図２のオペアンプ５５の出力電圧Ｖ３を示すグラフである。オペアンプ５１の出力電圧Ｖ１が飽和電圧に到達しないので、キャパシタＣ２，Ｃ３を含む積分回路には、画素セルの出力電流の供給を停止する。従って、基準電圧ＶＲＥＦとオペアンプ５３の出力電圧Ｖ２との電位差はゼロであり（信号量Δ２＝ＶＲＥＦ−Ｖ２＝０）、基準電圧ＶＲＥＦとオペアンプ５５の出力電圧Ｖ３との電位差はゼロである（信号量Δ３＝ＶＲＥＦ−Ｖ３＝０）。図２１は、入射光の強度が小さいときにおける、図１のＩＶ変換器２１−１の出力電圧ＶＯＵＴを示すグラフである。図１８〜図２０の電位差（信号量Δ１〜Δ３）を加算することで、最終的に、入射光の強度（照度）を示す出力電圧ＶＯＵＴが得られる（ＶＯＵＴ＝Δ１＋Δ２＋Δ３＝Δ１＝ＶＲＥＦ−Ｖ１）。 FIG. 18 is a graph showing the output voltage V1 of the operational amplifier 51 of FIG. 2 when the intensity of incident light is small. A potential difference between the reference voltage VREF and the output voltage V1 of the operational amplifier 51 is used as a signal indicating the intensity of incident light (signal amount Δ1 = VREF−V1). FIG. 19 is a graph showing the output voltage V2 of the operational amplifier 53 of FIG. 2 when the intensity of incident light is small. FIG. 20 is a graph showing the output voltage V3 of the operational amplifier 55 in FIG. 2 when the intensity of incident light is small. Since the output voltage V1 of the operational amplifier 51 does not reach the saturation voltage, supply of the output current of the pixel cell to the integrating circuit including the capacitors C2 and C3 is stopped. Therefore, the potential difference between the reference voltage VREF and the output voltage V2 of the operational amplifier 53 is zero (signal amount Δ2 = VREF−V2 = 0), and the potential difference between the reference voltage VREF and the output voltage V3 of the operational amplifier 55 is zero (signal Amount Δ3 = VREF−V3 = 0). FIG. 21 is a graph showing the output voltage VOUT of the IV converter 21-1 of FIG. 1 when the intensity of incident light is small. By adding the potential differences (signal amounts Δ1 to Δ3) in FIGS. 18 to 20, an output voltage VOUT indicating the intensity (illuminance) of incident light is finally obtained (VOUT = Δ1 + Δ2 + Δ3 = Δ1 = VREF−V1). .

以上の説明では、キャパシタに定電流で電荷が蓄積されていくと仮定したが、説明した原理は、キャパシタに電荷を蓄積する電流が時間的に変化する場合であっても、同様にあてはまる。 In the above description, it is assumed that charges are accumulated in the capacitor with a constant current. However, the principle described is equally applicable even when the current for accumulating charges in the capacitor changes with time.

次に、図３を参照して、図１のＩＶ変換器２１−１の動作について説明する。 Next, the operation of the IV converter 21-1 in FIG. 1 will be described with reference to FIG.

図３は、図１のＩＶ変換器２１−１によって実行される出力電圧生成処理を示すフローチャートである。画素セル１１−１−１のスイッチ４２がオンされたとき、制御回路５８は、ＩＶ変換器２１−１の初期状態として、スイッチＳＷ０〜ＳＷ３をオフする。ステップＳ１において、制御回路５８は、スイッチＳＷ０をオンする。ステップＳ２において、制御回路５８は、スイッチＳＷ１をオンしてキャパシタＣ１に充電し、信号読み取り期間として設定された一定時間Ｔ１の後にスイッチＳＷ１をオフする。ステップＳ３において、判定回路５２は、オペアンプ５１の出力電圧Ｖ１と基準電圧ＶＲＥＦとの第１の電位差（ＶＲＥＦ−Ｖ１）が、しきい値電圧Ｖｓａｔと基準電圧ＶＲＥＦとの第２の電位差（ＶＲＥＦ−Ｖｓａｔ）を超えるか否かを判定して、判定回路５２の出力電圧Ｖｏｕｔ１を発生する。判定回路５２は、電位差を比較することに代えて、オペアンプ５１の出力電圧Ｖ１としきい値電圧Ｖｓａｔとを比較してもよい。判定回路５２は、第１の電位差（ＶＲＥＦ−Ｖ１）が第２の電位差（ＶＲＥＦ−Ｖｓａｔ）を超えるとき（ステップＳ３がＹＥＳ）、ステップＳ４において、第２の電位差を判定回路５２の出力電圧Ｖｏｕｔ１として出力し、第１の電位差が第２の電位差以下であるとき（ステップＳ３がＮＯ）、ステップＳ５において、第１の電位差を判定回路５２の出力電圧Ｖｏｕｔ１として出力する。ステップＳ６において、制御回路５８は、スイッチＳＷ０をオフする。 FIG. 3 is a flowchart showing an output voltage generation process executed by the IV converter 21-1 of FIG. When the switch 42 of the pixel cell 11-1-1 is turned on, the control circuit 58 turns off the switches SW0 to SW3 as an initial state of the IV converter 21-1. In step S1, the control circuit 58 turns on the switch SW0. In step S2, the control circuit 58 turns on the switch SW1 to charge the capacitor C1, and turns off the switch SW1 after a predetermined time T1 set as a signal reading period. In step S3, the determination circuit 52 determines that the first potential difference (VREF−V1) between the output voltage V1 of the operational amplifier 51 and the reference voltage VREF is the second potential difference (VREF−) between the threshold voltage Vsat and the reference voltage VREF. It is determined whether or not Vsat is exceeded, and the output voltage Vout1 of the determination circuit 52 is generated. The determination circuit 52 may compare the output voltage V1 of the operational amplifier 51 and the threshold voltage Vsat instead of comparing the potential difference. When the first potential difference (VREF−V1) exceeds the second potential difference (VREF−Vsat) (YES in step S3), the determination circuit 52 determines the second potential difference as the output voltage Vout1 of the determination circuit 52 in step S4. When the first potential difference is less than or equal to the second potential difference (NO in step S3), the first potential difference is output as the output voltage Vout1 of the determination circuit 52 in step S5. In step S6, the control circuit 58 turns off the switch SW0.

ステップＳ７において、制御回路５８は、スイッチＳＷ２をオンしてキャパシタＣ２に充電し、信号読み取り期間として設定された一定時間Ｔ１の後にスイッチＳＷ２をオフする。ステップＳ８において、判定回路５４は、オペアンプ５３の出力電圧Ｖ２と基準電圧ＶＲＥＦとの第１の電位差（ＶＲＥＦ−Ｖ２）が、しきい値電圧Ｖｓａｔと基準電圧ＶＲＥＦとの第２の電位差（ＶＲＥＦ−Ｖｓａｔ）を超えるか否かを判定して、判定回路５４の出力電圧Ｖｏｕｔ２を発生する。判定回路５４は、電位差を比較することに代えて、オペアンプ５３の出力電圧Ｖ２としきい値電圧Ｖｓａｔとを比較してもよい。判定回路５４は、第１の電位差（ＶＲＥＦ−Ｖ２）が第２の電位差（ＶＲＥＦ−Ｖｓａｔ）を超えるとき（ステップＳ８がＹＥＳ）、ステップＳ９において、第２の電位差を判定回路５４の出力電圧Ｖｏｕｔ２として出力し、第１の電位差が第２の電位差以下であるとき（ステップＳ８がＮＯ）、ステップＳ１０において、第１の電位差を判定回路５４の出力電圧Ｖｏｕｔ２として出力する。ステップＳ１１において、制御回路５８は、スイッチＳＷ０をオフする。 In step S7, the control circuit 58 turns on the switch SW2 to charge the capacitor C2, and turns off the switch SW2 after a predetermined time T1 set as a signal reading period. In step S8, the determination circuit 54 determines that the first potential difference (VREF−V2) between the output voltage V2 of the operational amplifier 53 and the reference voltage VREF is the second potential difference (VREF−) between the threshold voltage Vsat and the reference voltage VREF. It is determined whether or not Vsat is exceeded, and the output voltage Vout2 of the determination circuit 54 is generated. The determination circuit 54 may compare the output voltage V2 of the operational amplifier 53 and the threshold voltage Vsat instead of comparing the potential difference. When the first potential difference (VREF−V2) exceeds the second potential difference (VREF−Vsat) (YES in step S8), the determination circuit 54 determines the second potential difference in the output voltage Vout2 of the determination circuit 54 in step S9. When the first potential difference is equal to or smaller than the second potential difference (NO in step S8), the first potential difference is output as the output voltage Vout2 of the determination circuit 54 in step S10. In step S11, the control circuit 58 turns off the switch SW0.

ステップＳ１２において、制御回路５８は、スイッチＳＷ３をオンしてキャパシタＣ３に充電し、信号読み取り期間として設定された一定時間Ｔ１の後にスイッチＳＷ３をオフする。前述のように、キャパシタＣ３の容量は、想定する入射光の強度の範囲では飽和しないように選択されている。従って、ステップＳ１３において、判定回路５６は、オペアンプ５５の出力電圧Ｖ３をそのまま、判定回路５６の出力電圧Ｖｏｕｔ３として出力する。 In step S12, the control circuit 58 turns on the switch SW3 to charge the capacitor C3, and turns off the switch SW3 after a predetermined time T1 set as a signal reading period. As described above, the capacitance of the capacitor C3 is selected so as not to be saturated within the assumed range of incident light intensity. Accordingly, in step S13, the determination circuit 56 outputs the output voltage V3 of the operational amplifier 55 as it is as the output voltage Vout3 of the determination circuit 56.

ステップＳ１４において、合成器５７は、判定回路５２、５４、５６の出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ３を加算して、ＩＶ変換器２１−１の出力電圧ＶＯＵＴとして生成する。 In step S14, the synthesizer 57 adds the output voltages Vout1 to Vout3 of the determination circuits 52, 54, and 56 to generate the output voltage VOUT of the IV converter 21-1.

ステップＳ６においてスイッチＳＷ０をオフした場合、画素セル１１−１−１の出力電流がオペアンプ５３，５５に入力されなくなる。従って、オペアンプ５３，５５の出力電圧Ｖ２，Ｖ３は基準電圧ＶＲＥＦに等しくなり、判定回路５４，５６の出力電流Ｖｏｕｔ２，Ｖｏｕｔ３は、ＶＲＥＦ−ＶＲＥＦ＝０に等しくなる。ステップＳ１１においてスイッチＳＷ０をオフした場合も同様に、オペアンプ５５の出力電圧Ｖ３は基準電圧ＶＲＥＦに等しくなり、判定回路５６の出力電流Ｖｏｕｔ３は、ＶＲＥＦ−ＶＲＥＦ＝０に等しくなる。 When the switch SW0 is turned off in step S6, the output current of the pixel cell 11-1-1 is not input to the operational amplifiers 53 and 55. Accordingly, the output voltages V2 and V3 of the operational amplifiers 53 and 55 are equal to the reference voltage VREF, and the output currents Vout2 and Vout3 of the determination circuits 54 and 56 are equal to VREF−VREF = 0. Similarly, when the switch SW0 is turned off in step S11, the output voltage V3 of the operational amplifier 55 is equal to the reference voltage VREF, and the output current Vout3 of the determination circuit 56 is equal to VREF−VREF = 0.

図４は、図３の出力電圧生成処理において生成される出力電圧ＶＯＵＴを示す表である。図１０〜図２１を参照して説明したように、入射光の強度の大きさ（すなわち、対応する光電流の強さ）にかかわらず、飽和しない最終的な出力電圧ＶＯＵＴを発生することができる。 FIG. 4 is a table showing the output voltage VOUT generated in the output voltage generation process of FIG. As described with reference to FIGS. 10 to 21, it is possible to generate a final output voltage VOUT that does not saturate regardless of the magnitude of the incident light intensity (that is, the corresponding photocurrent intensity). .

図２２は、入射光の強度に対する出力電圧ＶＯＵＴを示すグラフである。入射光の強度が小さい場合（暗）には、小さい容量のキャパシタＣ１を含む積分回路を使用し、入射光の強度が中程度の場合（中間）には、中程度の容量のキャパシタＣ２を含む積分回路を使用し、入射光の強度が大きい場合（明）には、大きい容量のキャパシタＣ３を含む積分回路を使用する。各積分回路のキャパシタＣ１〜Ｃ３の容量が図２２の傾きに反映される。照度に対する出力電圧ＶＯＵＴの変化は、入射光の強度が小さい場合には大きく、入射光の強度が大きい場合には小さくなり、結果として、広いダイナミックレンジの画像を生成することができる。 FIG. 22 is a graph showing the output voltage VOUT with respect to the intensity of incident light. When the intensity of incident light is small (dark), an integration circuit including a capacitor C1 having a small capacity is used. When the intensity of incident light is medium (middle), a capacitor C2 having a medium capacity is included. When an integrating circuit is used and the intensity of incident light is large (bright), an integrating circuit including a capacitor C3 having a large capacity is used. The capacitances of the capacitors C1 to C3 of each integrating circuit are reflected in the slope of FIG. The change in the output voltage VOUT with respect to the illuminance is large when the intensity of the incident light is small, and is small when the intensity of the incident light is large. As a result, an image with a wide dynamic range can be generated.

以上説明したように、本実施形態の光電変換装置によれば、画像生成装置のための光電変換装置であって、複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を生成することができる光電変換装置を提供することができる。 As described above, according to the photoelectric conversion device of the present embodiment, the photoelectric conversion device for the image generation device can generate an image with a wide dynamic range without requiring complicated control or processing. A photoelectric conversion device that can be provided can be provided.

光電変換素子であるフォトトランジスタは、照度に対して広い範囲でリニアな出力電流が得られることが知られているが、これは、直流電流増幅率（ｈ_ＦＥ）で増幅された大きな電流であるので、一般的な積分回路では扱える入射光の強度の範囲が制限されてしまう。一方、本実施形態の光電変換装置では、互いに異なる容量を有するキャパシタをそれぞれ含む複数の積分回路を用いてＩＶ変換して出力電圧ＶＯＵＴを圧縮することにより、複雑な制御又は処理を必要とせず、広いダイナミックレンジの画像を生成することができる。 A phototransistor, which is a photoelectric conversion element, is known to obtain a linear output current in a wide range with respect to illuminance. This is a large current amplified by a direct current amplification factor (h _FE ). Therefore, the range of the intensity of incident light that can be handled by a general integration circuit is limited. On the other hand, in the photoelectric conversion device of this embodiment, complicated conversion or processing is not required by performing IV conversion using a plurality of integration circuits each including capacitors having different capacities and compressing the output voltage VOUT, A wide dynamic range image can be generated.

変形例．
本発明の実施形態は、以上に説明した実施形態に限定されない。例えば、図２のＩＶ変換器２１−１は、３つの積分回路（すなわち、３種類の異なる容量のキャパシタＣ１〜Ｃ３）を備えているが、互いに異なる容量を有するキャパシタをそれぞれ含む２つ、又は４つ以上の積分回路を備えてもよい。より多くの積分回路（すなわち、より多様な容量のキャパシタ）を用いることで、より細やかなコントラストが実現可能になる。 Modified example.
Embodiments of the present invention are not limited to the embodiments described above. For example, the IV converter 21-1 in FIG. 2 includes three integration circuits (that is, three types of capacitors C1 to C3 having different capacities), but each including two capacitors having different capacities, or Four or more integration circuits may be provided. By using a larger number of integration circuits (that is, capacitors having various capacitances), a finer contrast can be realized.

画素セルのそれぞれは、電流増幅機能をさらに備えてもよく、また、フォトトランジスタのベース電位をリセットする機能をさらに備えてもよい。 Each of the pixel cells may further have a current amplification function, and may further have a function of resetting the base potential of the phototransistor.

列出力線ごとに１つずつのＩＶ変換器を配置してもよく、また、２つ以上の列出力線で１つのＩＶ変換器を共用してもよい。後者の場合、列出力線を選択する機能をＩＶ変換器に追加する必要がある。 One IV converter may be arranged for each column output line, and one IV converter may be shared by two or more column output lines. In the latter case, a function for selecting the column output line needs to be added to the IV converter.

ＩＶ変換器ごとに１つずつのＡＤ変換器を配置してもよく、また、２つ以上のＩＶ変換器の出力電圧に対して１つのＡＤ変換器を配置し、ＡＤ変換器を時分割で共用してもよい。 One AD converter may be arranged for each IV converter, and one AD converter is arranged for the output voltage of two or more IV converters, and the AD converters are time-shared. May be shared.

光電変換装置、ＩＶ変換回路２０、又は各ＩＶ変換器２１−１〜２１−Ｎは、単一の集積回路として構成されてもよい。また、各積分回路のキャパシタは、大きな容量が必要な場合には、集積回路として構成された光電変換装置、ＩＶ変換回路２０、又は各ＩＶ変換器２１−１〜２１−Ｎの外部に接続されてもよい。 The photoelectric conversion device, the IV conversion circuit 20, or each of the IV converters 21-1 to 21-N may be configured as a single integrated circuit. Further, when a large capacity is required, the capacitor of each integration circuit is connected to the outside of the photoelectric conversion device configured as an integrated circuit, the IV conversion circuit 20, or each of the IV converters 21-1 to 21-N. May be.

以上説明した実施形態及び変形例に係る光電変換装置を用いて、センサ、撮像装置、事務機器、科学機器などの画像生成装置を提供してもよい。 You may provide image generating apparatuses, such as a sensor, an imaging device, office equipment, and scientific equipment, using the photoelectric conversion apparatus which concerns on embodiment and the modification which were demonstrated above.

本発明の態様に係る光電変換装置及び画像生成装置は、以下の構成を備えたことを特徴とする。 A photoelectric conversion device and an image generation device according to an aspect of the present invention have the following configurations.

本発明の第１の態様に係る光電変換装置は、
入射光の強度に対応する大きさの光電流を発生する少なくとも１つの光電変換手段と、
上記光電流を出力電圧に変換する電流電圧変換手段とを備えた光電変換装置であって、
上記電流電圧変換手段は、
互いに異なる容量を有するキャパシタにそれぞれ接続され、上記キャパシタを充電することにより、予め決められた基準電圧から変化した第１の電圧をそれぞれ発生する複数の積分回路と、
上記光電変換手段と上記複数の積分回路との間に設けられ、上記複数の積分回路のうちのいずれか１つに上記光電流を供給するスイッチと、
上記各積分回路に係る第１の電圧と上記基準電圧との第１の電位差が予め決められたしきい値電圧と上記基準電圧との第２の電位差を超えるか否かを判定して上記各積分回路に係る各第２の電圧を出力する判定回路であって、上記第１の電位差が上記第２の電位差を超えるとき、上記第２の電位差を上記第２の電圧として出力し、上記第１の電位差が上記第２の電位差以下であるとき、上記第１の電位差を上記第２の電圧として出力する判定回路と、
上記各積分回路に係る各第２の電圧を加算して上記出力電圧として発生する合成器とを備えたことを特徴とする。 The photoelectric conversion device according to the first aspect of the present invention includes:
At least one photoelectric conversion means for generating a photocurrent having a magnitude corresponding to the intensity of incident light;
A photoelectric conversion device comprising current-voltage conversion means for converting the photocurrent into an output voltage,
The current-voltage conversion means is
A plurality of integrating circuits respectively connected to capacitors having different capacities and generating a first voltage changed from a predetermined reference voltage by charging the capacitor;
A switch provided between the photoelectric conversion means and the plurality of integrating circuits, and supplying the photocurrent to any one of the plurality of integrating circuits;
It is determined whether or not the first potential difference between the first voltage and the reference voltage related to each integration circuit exceeds a second potential difference between a predetermined threshold voltage and the reference voltage. A determination circuit that outputs each second voltage related to the integration circuit, and outputs the second potential difference as the second voltage when the first potential difference exceeds the second potential difference; A determination circuit that outputs the first potential difference as the second voltage when the potential difference of 1 is equal to or less than the second potential difference;
And a synthesizer that generates the output voltage by adding the second voltages related to the integration circuits.

本発明の第２の態様に係る光電変換装置は、第１の態様に係る光電変換装置において、上記複数の積分回路のうちの１つの積分回路に係る第１の電圧と上記基準電圧との第１の電位差が上記しきい値電圧と上記基準電圧との第２の電位差以下であるとき、当該１つの積分回路に接続されたキャパシタよりも大きい容量のキャパシタに接続された積分回路には、上記光電流の供給を停止することを特徴とする。 A photoelectric conversion device according to a second aspect of the present invention is the photoelectric conversion device according to the first aspect, wherein the first voltage of one integration circuit of the plurality of integration circuits and the reference voltage When the potential difference of 1 is equal to or less than the second potential difference between the threshold voltage and the reference voltage, the integration circuit connected to the capacitor having a larger capacity than the capacitor connected to the one integration circuit includes The supply of the photocurrent is stopped.

本発明の第３の態様に係る光電変換装置は、第１又は第２の態様に係る光電変換装置において、上記複数の積分回路にそれぞれ接続された上記キャパシタをさらに備えたことを特徴とする。 A photoelectric conversion device according to a third aspect of the present invention is the photoelectric conversion device according to the first or second aspect, further comprising the capacitor connected to each of the plurality of integration circuits.

本発明の第４の態様に係る光電変換装置は、第１〜第３のいずれか１つの態様に係る光電変換装置において、アレー状に配置された複数の光電変換手段を備えたことを特徴とする。 A photoelectric conversion device according to a fourth aspect of the present invention is the photoelectric conversion device according to any one of the first to third aspects, comprising a plurality of photoelectric conversion means arranged in an array. To do.

本発明の第５の態様に係る画像生成装置は、第１〜第４のいずれか１つの態様に係る光電変換装置を備えたことを特徴とする。 An image generation apparatus according to a fifth aspect of the present invention includes the photoelectric conversion apparatus according to any one of the first to fourth aspects.

１０…行セレクタ、
１１−１−１〜１１−Ｍ−Ｎ…画素セル、
１２−１〜１２−Ｍ，２１−１Ａ，２１−１Ｂ，２１−１Ｃ…行選択線、
１３−１〜１３−Ｎ…列出力線、
２０…ＩＶ変換回路、
２１−１〜２１−Ｎ…ＩＶ変換器、
３０…ＡＤ変換回路、
４１…フォトトランジスタ、
４２…スイッチ、
５１，５３，５５…オペアンプ、
５２，５４，５６…判定回路、
５７…合成器、
５８…制御回路、
Ｃ１，Ｃ２，Ｃ３…キャパシタ、
ＳＷ０〜ＳＷ３…スイッチ、
ＶＲＥＦ…基準電圧。 10 ... row selector,
11-1-1 to 11-MN ... Pixel cells,
12-1 to 12-M, 21-1A, 21-1B, 21-1C ... row selection lines,
13-1 to 13-N: column output lines,
20 ... IV conversion circuit,
21-1 to 21-N ... IV converter,
30: AD conversion circuit,
41 ... Phototransistor,
42 ... switch,
51, 53, 55 ... operational amplifiers,
52, 54, 56 ... determination circuit,
57. Synthesizer,
58 ... control circuit,
C1, C2, C3 ... capacitors,
SW0 to SW3 ... switch,
VREF: Reference voltage.

特表２００２−５０２５７７号公報JP-T-2002-502577 特許第３９７６７５４号公報Japanese Patent No. 3976754

Claims

At least one photoelectric conversion means for generating a photocurrent having a magnitude corresponding to the intensity of incident light;
A photoelectric conversion device comprising current-voltage conversion means for converting the photocurrent into an output voltage,
The current-voltage conversion means is
A plurality of integrating circuits respectively connected to capacitors having different capacities and generating a first voltage changed from a predetermined reference voltage by charging the capacitor ;
It is determined whether or not the first potential difference between the first voltage and the reference voltage related to each integration circuit exceeds a second potential difference between a predetermined threshold voltage and the reference voltage. A determination circuit that outputs each second voltage related to the integration circuit, and outputs the second potential difference as the second voltage when the first potential difference exceeds the second potential difference; A determination circuit that outputs the first potential difference as the second voltage when the potential difference of 1 is equal to or less than the second potential difference;
A photoelectric conversion apparatus comprising: a synthesizer that generates the output voltage by adding the second voltages related to the integration circuits.

The current-voltage conversion unit further includes a switch provided between the photoelectric conversion unit and the plurality of integration circuits, and supplies the photocurrent to any one of the plurality of integration circuits. The photoelectric conversion device according to claim 1.

When the first potential difference between the first voltage related to one of the plurality of integration circuits and the reference voltage is less than or equal to the second potential difference between the threshold voltage and the reference voltage, 3. The photoelectric conversion device according to claim 2, wherein the supply of the photocurrent is stopped to an integration circuit connected to a capacitor having a larger capacity than a capacitor connected to one integration circuit.

The photoelectric conversion device includes a photoelectric conversion device according to one of claims 1 to 3, characterized in further comprising a respective connected the capacitor to the plurality of integrated circuits.

The photoelectric conversion device according to any one of claims 1-4, characterized in that it comprises a plurality of photoelectric conversion means arranged in an array.

Image generating apparatus comprising the photoelectric conversion device according to any one of claims 1-5.