JP6205970B2 - 回路デザイン電気的チェックシステム - Google Patents

Description

本発明は、ＰＣＢ（Printed Circuit Board）、ＰＷＢ（Printed Wiring Board）の回路設計等において用いられる回路デザイン電気的チェックシステムに関する。

ＰＣＢ、ＰＷＢの回路設計にあっては、回路図情報を入力し、部品（シンボル）情報に基づいて回路図として問題がないかどうかのデザインルールチェックが行われ、ここで問題がない場合に部品の配置および部品間の配線を行うレイアウト設計に進む。

なお、昨今では上記のデザインルールチェックに際して、予め回路図の部品に電気的な情報を付加することで、部品のピン毎に接続に問題がないかどうかをチェックすることができるようになってきている。具体的には、例えば、ある部品のあるピンの電圧が「３．３Ｖ」と設定されている場合、そのピンに接続される他の部品のピンの電圧が「５．０Ｖ」と設定されている場合は接続違反となり、違反している旨がチェック結果として出力される。なお、ピンへの設定電圧としては、ピンに接続される内部セルの電源電圧が用いられる。また、内部セルの特性に応じたトレラント値（許容値）が別に設定される場合もある。

一方、特許文献１〜４にはプリント基板等の設計に際して電気的なチェックを行う技術が開示されている。

また、出願人は、
・部品のピンの電気的な情報として、定数でなく、電源ピンからの供給電圧を使ったチェック
・部品のピンの電気的な情報として、定数でなく、トレラントに式を使ったチェック
・省エネモードを想定した、パーシャルパワーダウン非対応部品の誤使用のチェック
・多機種向け共通回路図内の非実装情報を使ったチェック
を可能とした技術を提案している（特許文献５）。

上述した特許文献５の技術によれば、定数の変更の手間をなくせる等の利点があるが、Ｉ／Ｆ電圧（インタフェース電圧）のチェックや、Ｉ／Ｆ電圧に基づく電流回り込みのチェックにおいて、特定の事象について、本来はエラーでないものを誤ってエラーとして検出してしまい、エラー検出精度を高められないという問題があった。

第１に、部品の出力ピン側の内部回路にＯＤ／ＯＣ（Open Drain/Open Collector）特性がある場合、当該部品の電源電圧をＩ／Ｆ電圧としてしまうことで、当該出力ピンのＩ／Ｆ電圧が後段に接続される部品の許容電圧を超えることとなる場合、エラーを検出してしまう。ＯＤ／ＯＣ特性がある場合、当該部品からその部品の電源電圧そのものの出力はないため、本来はエラーではない。

第２に、省エネモードにより特定の部品の全電源がＯＦＦとなる場合、当該部品の出力ピンに直接に設定された供給電圧や当該出力ピンの依存する電源ピンの電源電圧をＩ／Ｆ電圧としてしまうことで、当該出力ピンのＩ／Ｆ電圧が後段に接続される部品の許容電圧を超えることとなる場合、エラーを検出してしまう。当該部品の全電源がＯＦＦとなる場合、当該部品の出力ピンの電圧は不定となり、有効な電圧の出力はないため、本来はエラーではない。

第３に、ＲＡＭ（Random Access Memory）の一種であるＤＤＲ（Double Data Rate）の部品について、ＤＤＲから出力を得るための終端抵抗回路（終端抵抗を介して供給電圧の半分の電圧を供給）が回路上はプルアップ抵抗と区別することができず、Ｉ／Ｆ電圧が整合しないことから電流回り込みのエラーを検出してしまう。終端抵抗回路はＤＤＲから正常にデータを出力するために不可欠のものであり、本来はエラーではない。

本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、Ｉ／Ｆ電圧にかかわる電気的なチェックのエラー検出精度を高めることにある。

上記の課題を解決するため、本発明にあっては、ＰＣＢもしくはＰＷＢに配置される部品の電気的ルールのチェックを行う回路デザイン電気的チェックシステムであって、部品の接続を示すネット情報から部品の出力ピンを特定し、部品のピン毎の電気的情報を参照して、当該出力ピンに出力される電圧を示すインタフェース電圧を取得もしくは算出するインタフェース電圧取得・算出手段を備え、前記インタフェース電圧取得・算出手段は、部品の特性もしくは状態に応じてインタフェース電圧の算出もしくは取得に変更を加えるようにしている。

本発明にあっては、Ｉ／Ｆ電圧にかかわる電気的なチェックのエラー検出精度を高めることができる。

本発明の一実施形態にかかる回路デザイン電気的チェックシステムの構成例を示す図である。 クライアント３上にソフトウェア的に構成される回路デザイン電気的チェック装置４の構成例を示す図である。 チェック内容の例を示す図（その１）である。 チェック内容の例を示す図（その２）である。 チェック内容の例を示す図（その３）である。 Ｉ／Ｆ電圧チェックの処理例を示すフローチャートである。 内部回路にＯＤ／ＯＣ特性がある場合のＩ／Ｆ電圧チェックの例を示す図である。 省エネモードの場合のＩ／Ｆ電圧チェックの例を示す図である。 電流回り込みチェックの処理例を示すフローチャートである。 ＤＤＲの終端抵抗回路がある場合の電流回り込みチェックの例を示す図である。

以下、本発明の好適な実施形態につき説明する。

＜構成＞
図１は本発明の一実施形態にかかる回路デザイン電気的チェックシステムの構成例を示す図である。

図１において、ネットワーク２上には、ＰＣＢ、ＰＷＢの回路設計に必要な各種のデータが格納されるデータ格納サーバ１と、設計者により操作されるＰＣ（Personal Computer）等のクライアント３とが接続されている。クライアント３には回路デザイン電気的チェック装置４がソフトウェア的に構成される。

データ格納サーバ１には、回路を構成する部品間の接続関係を示すネット情報１１と、回路を構成する部品の各ピンについての電気的な情報を示す電気的情報１２と、回路に供給される電源や接地の情報を示す電源リスト１３とが保持されている。個々の情報の詳細については後述する。

図２はクライアント３上にソフトウェア的に構成される回路デザイン電気的チェック装置４の構成例を示す図である。

図２において、回路デザイン電気的チェック装置４には、電源電圧値チェック部４１とＩ／Ｆ電圧チェック部４２と電流回り込みチェック部４３と接続整合チェック部４４とＨｉ−Ｚ状態対応チェック部４５と入力オープンチェック部４６と耐性・向きチェック部４７と省エネチェック部４８とが含まれている。

電源電圧値チェック部４１は、図３（ａ）に示すような電源電圧値チェックを行う。図示の例では、部品（ＩＣ）の電源ピンが定格１．８Ｖであるのに対し、回路上で接続された電源が３．３Ｖであるため、電源電圧値が不整合であるとしてエラーを検出する。

Ｉ／Ｆ電圧チェック部４２は、図３（ｂ）に示すようなＩ／Ｆ電圧チェックを行う。図示の例では、左側の部品の出力ピンのＩ／Ｆ電圧が３．３Ｖで、右側の部品の入力ピンのＩ／Ｆ電圧が５Ｖであるため、Ｉ／Ｆ電圧が不整合であるとしてエラーを検出する。

電流回り込みチェック部４３は、図３（ｃ）に示すような電流回り込みチェックを行う。図示の例では、部品（ＩＣ）のＩ／Ｆ電圧が５Ｖで、そこに抵抗を介して３．３Ｖの電源が接続されているため、電源への電流回り込みが発生するとしてエラーを検出する。

接続整合チェック部４４は、図４（ａ）に示すような接続整合チェックを行う。図示の例では、上段については、左側の部品の出力ピンと右側の部品の出力ピンが接続されているため（正しくは出力ピンに入力ピンが接続）、接続の整合性がないとしてエラーを検出する。下段については、左側の部品の出力ピンがＨｉ−Ｚ状態なしであるにもかかわらずプルアップ抵抗が接続されているため、接続の整合性がないとしてエラーを検出する。

Ｈｉ−Ｚ状態対応チェック部４５は、図４（ｂ）に示すようなＨｉ−Ｚ状態対応チェックを行う。図示の例では、左側の部品の出力ピンがＨｉ−Ｚ状態であるにもかかわらずプルアップ抵抗が接続されていないため、Ｈｉ−Ｚ状態への対応がされていないとしてエラーを検出する。

入力オープンチェック部４６は、図４（ｃ）に示すような入力オープンチェックを行う。図示の例では、部品の入力ピンもしくは入出力ピンがどこにも接続されずにオープンとなっているため、エラーを検出する。

耐性・向きチェック部４７は、図５（ａ）に示すような耐性・向きチェックを行う。図示の例では、左のコンデンサについて、当該コンデンサの定格電圧が１０Ｖで、回路上で印加されている電圧が５Ｖであるため、正常と判断する。中央のダイオードについては、直流逆電圧が３０Ｖであるのに対し、印加されている逆電圧が３６Ｖ（＝２４＋１２）であるため、エラーを検出する。右のコンデンサについては、＋極と−極と電源の正負が逆であるため、エラーを検出する。また、耐性・向きチェックでは、その他に、トランジスタの電位差のチェックも行う。

省エネチェック部４８は、図５（ｂ）に示すような省エネチェックを行う。図示の例では、点線で示した左側のブロックの電源が省エネのためのＰＰＤ（Partial Power Down）によりＯＦＦとなり、右側のブロックの電源がＯＮであり、左側のブロックに属する部品がＰＰＤに対応した部品（電源ＯＦＦ時にピンが高インピーダンス状態になる部品）でないため、エラーを検出する。

＜動作＞
図６はＩ／Ｆ電圧チェック部４２（図２）によるＩ／Ｆ電圧チェックの処理例を示すフローチャートであり、以下、具体例に沿って処理内容を説明する。

図７は内部回路にＯＤ／ＯＣ特性がある場合のＩ／Ｆ電圧チェックの例を示す図である。ネット情報１１は理解のし易さから回路図として示しているが、データ上は部品のピン・信号名の相互間や電源・接地等との接続を示すものとなり、表現形式は問わない。

図６および図７において、先ず、ネット情報１１からネットに接続された部品のＯピン（Output Pin）を特定する（ステップＳ１０１）。ここでは、部品「ＩＣ１」のピン番号「１０」を特定したとする。

次いで、そのＯピンのＯＣ／ＯＤを電気的情報１２から取得する（ステップＳ１０２）。部品「ＩＣ１」のピン番号「１０」に対応するＯＣ／ＯＤとしては「有」が取得される。

次いで、ＯＣ／ＯＤが「有」であるかどうか判断する（ステップＳ１０３）。今の例では、「有」と判断する。

ＯＣ／ＯＤが「有」と判断された場合（ステップＳ１０３のＹｅｓ）、ネット情報１１からそのＯピンに接続されたプルアップ電源の電圧値を取得する（ステップＳ１０４）。今の例では、「３．３Ｖ」が取得される。

次いで、取得した電圧値をＩ／Ｆ電圧値に決定する（ステップＳ１０５）。上記の例では、「３．３Ｖ」が部品「ＩＣ１」のピン番号「１０」のＩ／Ｆ電圧値になる。

次いで、ネット情報１１からそのＯピンに接続された部品のＩピン（Input Pin）を特定する（ステップＳ１０９）。今の例では、部品「ＩＣ１」のピン番号「１０」のＯピンに接続されるＩピンとして部品「ＩＣ２」のピン番号「６」と部品「ＩＣ３」のピン番号「６」を特定する。

次いで、そのＩピンのトレラント値を電気的情報１２から取得／算出する（ステップＳ１１０）。部品「ＩＣ２」のピン番号「６」については、供給電圧ピン番号が「４」で、その電源電圧に「０．７Ｖ」を加えたものがトレラント値とされているため、トレラント値「４Ｖ」を得る。部品「ＩＣ３」のピン番号「６」については、供給電圧ピン番号が「４」で、その電源電圧に「０．７Ｖ」を加えたものがトレラント値とされているため、トレラント値「５．７Ｖ」を得る。

次いで、Ｉ／Ｆ電圧値とトレラント値を比較する（ステップＳ１１１）。Ｉ／Ｆ電圧値「３．３Ｖ」に対して、トレラント値「４Ｖ」「５．７Ｖ」はいずれも高いため（ステップＳ１１１の＝＜）、チェックは問題ない旨（ＯＫ）を出力する（ステップＳ１１３）。

以上の処理により、部品の出力ピン側の内部回路にＯＤ／ＯＣ特性がある場合にも誤ったエラーを検出することはない。

図８は省エネモードの場合のＩ／Ｆ電圧チェックの例を示す図である。

図６および図８において、先ず、ネット情報１１からネットに接続された部品のＯピン（Output Pin）を特定する（ステップＳ１０１）。ここでは、部品「ＩＣ１」のピン番号「１０」を特定したとする。

次いで、そのＯピンのＯＣ／ＯＤを電気的情報１２から取得する（ステップＳ１０２）。部品「ＩＣ１」のピン番号「１０」にＯＣ／ＯＤは設定されていないので、取得は行わない（行えない）。

次いで、ＯＣ／ＯＤが「有」であるかどうか判断する（ステップＳ１０３）。今の例では、「なし」と判断する。

ＯＣ／ＯＤが「なし」と判断された場合（ステップＳ１０３のＮｏ）、電源リスト１３からそのＯピンの部品の全ての電源の状態を取得する（ステップＳ１０６）。部品「ＩＣ１」のＰピン（Power Pin）は２つあるが、２つとも電源ＶＤＤに接続され、状態は「ＯＦＦ」が取得される。

次いで、全ての電源がＯＦＦであるか否か判断する（ステップＳ１０７）。今の例では、全ての電源がＯＦＦであると判断される。

全ての電源がＯＦＦであると判断された場合（ステップＳ１０７のＹｅｓ）、そのＯピンはＬレベル、Ｈレベル、ＮＣ（Non Connection）のいずれでもない不定のものとして、ネット情報１１からそのＯピンに接続されたプルアップ電源の電圧値を取得する（ステップＳ１０４）。今の例では、「３．３Ｖ」が取得される。

次いで、取得した電圧値をＩ／Ｆ電圧値に決定する（ステップＳ１０５）。上記の例では、「３．３Ｖ」が部品「ＩＣ１」のピン番号「１０」のＩ／Ｆ電圧値になる。

次いで、ネット情報１１からそのＯピンに接続された部品のＩピン（Input Pin）を特定する（ステップＳ１０９）。今の例では、部品「ＩＣ１」のピン番号「１０」のＯピンに接続されるＩピンとして部品「ＩＣ２」のピン番号「４０」を特定する。

次いで、そのＩピンのトレラント値を電気的情報１２から取得／算出する（ステップＳ１１０）。部品「ＩＣ２」のピン番号「４０」については、供給電圧ピン番号が「２２」で、その電源電圧に「０．７Ｖ」を加えたものがトレラント値とされているため、トレラント値「４Ｖ」を得る。

次いで、Ｉ／Ｆ電圧値とトレラント値を比較する（ステップＳ１１１）。Ｉ／Ｆ電圧値「３．３Ｖ」に対して、トレラント値「４Ｖ」は高いため（ステップＳ１１１の＝＜）、チェックは問題ない旨（ＯＫ）を出力する（ステップＳ１１３）。

以上の処理により、省エネモードにより特定の部品の全電源がＯＦＦとなる場合にも誤ったエラーを検出することはない。

図９は電流回り込みチェック部４３（図２）による電流回り込みチェックの処理例を示すフローチャートであり、以下、具体例に沿って処理内容を説明する。

図１０はＤＤＲの終端抵抗回路がある場合の電流回り込みチェックの例を示す図である。

図９および図１０において、先ず、ネット情報１１からネットに接続された部品のＯピン（Output Pin）を特定する（ステップＳ２０１）。ここでは、部品「ＩＣ１」のピン番号「１０」を特定したとする。

次いで、そのＯピンのＯＣ／ＯＤを電気的情報１２から取得する（ステップＳ２０２）。部品「ＩＣ１」のピン番号「１０」にＯＣ／ＯＤは設定されていないので、取得は行わない（行えない）。

次いで、ＯＣ／ＯＤが「有」であるかどうか判断する（ステップＳ２０３）。今の例では、「なし」と判断する。

ＯＣ／ＯＤが「なし」と判断された場合（ステップＳ２０３のＮｏ）、電源リスト１３からそのＯピンの部品の全ての電源の状態を取得する（ステップＳ２０６）。部品「ＩＣ１」のＰピン（Power Pin）は電源ＶＣＣに接続され、状態は「ＯＮ」が取得される。

次いで、全ての電源がＯＦＦであるか否か判断する（ステップＳ２０７）。今の例では、全ての電源がＯＦＦではないと判断される。

全ての電源がＯＦＦでないと判断された場合（ステップＳ２０７のＮｏ）、そのＯピンの電圧値を直接もしくは供給電圧ピンを介して取得する（ステップＳ２０８）。今の例では、直接に「２．５Ｖ」が取得される。

次いで、取得した電圧値をＩ／Ｆ電圧値に決定する（ステップＳ２０５）。上記の例では、「２．５Ｖ」が部品「ＩＣ１」のピン番号「１０」のＩ／Ｆ電圧値になる。

次いで、そのＯピンおよびそれに接続される他のピンの動作モードを電気的情報１２から取得する（ステップＳ２０９）。今の例では、部品「ＩＣ２」「ＩＣ３」のＯピンから「ＤＤＲ／ＤＤＲ２」が取得される。

次いで、ネット情報１１からそのＯピンに接続されたプルアップ電源の電圧値を取得する（ステップＳ２１０）。今の例では、電源ＶＴＴの「１．２５Ｖ」が取得される。

次いで、動作モードが「ＤＤＲ・・」であるか否か判断する（ステップＳ２１１）。今の例では、「ＤＤＲ・・」であと判断される。

動作モードが「ＤＤＲ・・」であると判断された場合（ステップＳ２１１のＹｅｓ）、Ｉ／Ｆ電圧値を２で割った値とプルアップ電圧値とを比較する（ステップＳ２１２）。Ｉ／Ｆ電圧値を２で割るのに代え、プルアップ電圧値を２倍して比較してもよい。今の例では、Ｉ／Ｆ電圧値「２．５Ｖ」を２で割った「１．２５Ｖ」とプルアップ電圧値「１．２５Ｖ」が等しいため、チェックは問題ない旨（ＯＫ）を出力する（ステップＳ２１５）。

以上の処理により、ＤＤＲの終端抵抗回路がある場合にも誤ったエラーを検出することはない。

＜総括＞
以上説明したように、本実施形態によれば、Ｉ／Ｆ電圧にかかわる電気的なチェックのエラー検出精度を高めることができる。

以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。

１ データ格納サーバ
１１ ネット情報
１２ 電気的情報
１３ 電源リスト
２ ネットワーク
３ クライアント
４ 回路デザイン電気的チェック装置
４１ 電源電圧値チェック部
４２ Ｉ／Ｆ電圧チェック部
４３ 電流回り込みチェック部
４４ 接続整合チェック部
４５ Ｈｉ−Ｚ状態対応チェック部
４６ 入力オープンチェック部
４７ 耐性・向きチェック部
４８ 省エネチェック部

特開２００１−６７３９０号公報 特開平１１−５３４２６号公報 特開平１０−１９８７０８号公報 特許第３４９９６７３号公報 特許第４５８９２０７号公報

Claims (4)

1. ＰＣＢもしくはＰＷＢに配置される部品の電気的ルールのチェックを行う回路デザイン電気的チェックシステムであって、
   部品の接続を示すネット情報から部品の出力ピンを特定し、部品のピン毎の電気的情報を参照して、当該出力ピンに出力される電圧を示すインタフェース電圧を取得もしくは算出するインタフェース電圧取得・算出手段を備え、
   前記インタフェース電圧取得・算出手段は、部品の特性もしくは状態に応じてインタフェース電圧の算出もしくは取得に変更を加える
   ことを特徴とする回路デザイン電気的チェックシステム。
2. 請求項１に記載の回路デザイン電気的チェックシステムにおいて、
   前記インタフェース電圧取得・算出手段は、部品の出力ピンにＯＣ／ＯＤ特性がある場合に、当該出力ピンの供給電圧に代えて、当該出力ピンに接続されるプルアップ電源の電圧をインタフェース電圧として取得・算出する
   ことを特徴とする回路デザイン電気的チェックシステム。
3. 請求項１に記載の回路デザイン電気的チェックシステムにおいて、
   前記インタフェース電圧取得・算出手段は、出力ピンの属する部品に供給される電源の全てがＯＦＦである場合に、当該出力ピンの供給電圧に代えて、当該出力ピンに接続されるプルアップ電源の電圧をインタフェース電圧として取得・算出する
   ことを特徴とする回路デザイン電気的チェックシステム。
4. 請求項１に記載の回路デザイン電気的チェックシステムにおいて、
   部品の出力ピンのインタフェース電圧と他の電源の電圧とを比較することで、部品の出力ピンと他の電源との間での電流の回り込みの発生をチェックする電流回り込みチェック手段を備え、
   前記電流回り込みチェック手段は、部品の出力ピンに接続される他の部品がＤＤＲである場合に、出力ピンのインタフェース電圧を２で割った値と他の電源の電圧とを比較するか、インタフェース電圧と他の電源の電圧を２倍した値を比較する
   ことを特徴とする回路デザイン電気的チェックシステム。