JP6212901B2 - 電子デバイス用の接合構造及び電子デバイス - Google Patents

Description

本発明は電子デバイス用の接合構造及び当該接合構造を備える電子デバイスに関する。

電子部品の接合方法として、一方の電子部品の電極上に、鉛を含有しないはんだ層を介して他の電子部品を接合する方法が知られている（下記特許文献１参照。）。この方法では、無電解ニッケルめっきからなる第１の金属層が電極上に形成され、無電解金めっきからなる第２の金属層が第1の金属層上に形成される。第２の金属層の厚みは０．００５μｍ〜０．０４μｍに調整される。この接合方法は、無電解Ｎｉめっき層とはんだとの密着力を向上させて、リフロー処理を繰り返した際のＮｉめっき層の溶解を抑制することを目的とする。

特開２００２−３２７２７９号公報

本発明者は、上記の接合方法よって形成したはんだ層に熱衝撃が加わると、はんだ層中で成長したＮｉＳｎ合金相とはんだ層中のろう相（Ｓｎ−Ａｇ−Ｃｕ相）との界面においてクラック（ひび）が発生し、このクラックがはんだ層の内部まで伸展することを発見した。この現象は、第１の金属層（ニッケル層）とはんだ層との界面近傍に偏析するＮｉＳｎ合金相の線膨張係数とろう相の線膨張係数との差に起因し、またはんだ層全体の脆化にも起因する、と本発明者らは考える。なお熱衝撃とは、はんだ層の急激な温度の上昇及び降下又はこれらの反復を意味する。

近年の電子デバイスの高集積化及び高速化に伴い、電子デバイスが動作する際に発する熱量は増加する傾向にある。一方で、電子デバイスの非動作時には発熱が停止する。そのため、電子デバイスの使用に伴い、電子デバイスの発熱と冷却とが繰り返される。しかし、従来のはんだ層を用いた電子デバイスでは、その発熱と冷却の繰り返しによってはんだ層にクラックが生じ易く、はんだ層を介して接合された部材間の電気的接続が容易に断絶してしまう。また、クラックが形成されたはんだ層に剪断力又は力学的衝撃が加わると、はんだ層を介して部材同士を接合する構造（接合構造）が容易に破断する。以上の理由から、はんだ層には熱衝撃に対する耐久性が要求される。

本願発明は、上記事情に鑑みなされたものであり、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスを提供することを目的とする。

本発明に係る電子デバイス用の接合構造の一態様は、ニッケル（Ｎｉ）を含むニッケル層と、ニッケル層の表面に直接積層され、スズ（Ｓｎ）を含むはんだ層と、を備え、はんだ層がＰｄＳｎ合金相を含み、ＰｄＳｎ合金相は、はんだ層の一対の表面の両方から離れている。上記態様では、はんだ層中の複数のＰｄＳｎ合金相が、はんだ層の厚み方向に垂直又は平行な方向において互いに接していてよい。

上記態様では、ニッケル層及びはんだ層の積層方向における断面において、はんだ層の断面積に対するＰｄＳｎ合金相の断面積の占有率が１５％以上であることが好ましい。

上記態様では、ＰｄＳｎ合金相がニッケルをさらに含んでもよい。

本発明に係る電子デバイスの一態様は、上記接合構造を備える。

本願発明によれば、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスが提供される。

本発明に係る電子デバイスの実施形態の断面の模式図である。 本発明に係る接合構造の実施形態の断面の模式図であって、図１に示す接合構造１０の拡大図である。 本発明に係る接合構造の製造方法の実施形態を示す模式図である。 走査型電子顕微鏡（ＳＥＭ）で撮影した、実施例１の接合構造の断面の写真であり、エネルギー分散型Ｘ線分光（ＥＤＳ）で分析された箇所を示す図である。

以下、場合により図面を参照して、本発明に係る好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。図１〜３は模式図に過ぎず、接合構造及び電子デバイスの形状及び縦横比は図１〜３に示すものに限定されない。

（接合構造及び電子デバイス）
図１は、本実施形態の電子デバイス１００（モジュール）の断面図である。ここで断面とは、第１基板４０及び第２基板６０の表面に垂直な方向（基板が互いに対向する方向）における断面である。本実施形態の電子デバイス１００は、第１基板４０、第２基板６０、チップ９０及び接合構造１０を備えてよい。複数の接合構造１０が、第２基板６０の両面に配置されていてよい。一部の接合構造１０は、第１基板４０と第２基板６０との間に位置し、第１基板４０と第２基板６０とを接合して、これらを電気的に接続する。他の接合構造１０は、第２基板６０とチップ９０の間に位置し、第２基板６０とチップ９０とを接合して、これらを電気的に接続する。なお、電子デバイス１００は、接合構造１０によって接合された一対の電子部品を備えてもよい。

第１基板４０と第２基板６０との間に位置する接合構造１０のはんだ層は、第１基板４０の表面に形成された電極１８と接合されている。第２基板６０とチップ９０との間に位置する接合構造１０のはんだ層は、チップ９０が具備する電極と接合されている。

第１基板４０及び第２基板６０は、Ｓｉ又はセラミック等の無機物から構成される基板であってよい。また、第１基板４０及び第２基板６０は、樹脂等の有機化合物から構成される基板（例えばマザーボード）であってもよい。ただし、第１基板４０及び第２基板６０は、接合構造１０の形成に要する加熱温度よりも高い融点を有する無機物からなることが好ましい。融点が高い無機物からなる第１基板４０及び第２基板６０は、接合構造１０自体の形成、又は接合構造１０を介した部材同士の接合に必要な加熱によって溶融し難く、損傷し難いからである。チップ９０は、半導体素子等の電子部品であればよい。

図２は、本実施形態の接合構造１０の断面図である。ここで断面とは、第１基板４０及び第２基板６０の表面に垂直な方向（基板が互いに対向する方向）における断面である。第１基板４０の表面には導体層１１が設けられている。

本実施形態に係る電子デバイス用の接合構造１０は、導体層１１の表面に積層され、ニッケル（Ｎｉ）を含むニッケル層２と、ニッケル層２の表面に直接積層され、スズ（Ｓｎ）を含むはんだ層１２と、を備える。

はんだ層１２は複数のＰｄＳｎ合金相６を含む。ＰｄＳｎ合金相６とは、主成分としてＰｄ及びＳｎを含む合金から構成される相である。はんだ層１２のうち、ＰｄＳｎ合金相６を除く部分は、主成分としてスズを含む相（ろう相４）である。ろう相４は、例えば、スズに加えて銀（Ａｇ）及び銅（Ｃｕ）を含有してもよい。ろう相４が微量のパラジウム（Ｐｄ）を含んでもよい。またはんだ層１２が、主成分であるスズに加えて、金（Ａｕ）を含んでもよい。

少なくとも一部のＰｄＳｎ合金相６は、はんだ層１２の一対の表面の両方から離れている。好ましくは、はんだ層１２中のＰｄＳｎ合金相６の全てが、はんだ層の一対の表面の両方から離れている。なお、はんだ層１２の一対の表面とは、ニッケル層２及びはんだ層１２の積層方向を向く２つの表面であり、ニッケル層２とはんだ層１２との界面に位置するはんだ層１２の表面（第一表面）と、第一表面の反対側に位置するはんだ層１２の表面（第二表面）である。

本実施形態では、熱衝撃によってはんだ層１２（ろう相４）中にクラックｃが発生したとしても、クラックｃの伸展がＰｄＳｎ合金相６によって抑止される。仮にＰｄＳｎ合金相６がない場合、クラックｃがＰｄＳｎ合金相６に妨げられることなくはんだ層１２（ろう相４）の中部へ伸展する。仮にＰｄＳｎ合金相６が、はんだ層１２の第一表面又は第二表面に接する程度に大きい場合、クラックｃがＰｄＳｎ合金相６とろう相４との界面を介してはんだ層１２全体に伸展し易くなる。仮にＰｄＳｎ合金相６が第一表面（ニッケル層２側の表面）に接していると、クラックｃがニッケル層２とはんだ層１２との界面にまで伸展して、この界面において接合構造１０が破断し易くなる。仮にＰｄＳｎ合金相６がはんだ層１２の第二表面に接していると、クラックｃがはんだ層１２の第二表面と当該表面に隣接する層との界面にまで伸展して、この界面において接合構造１０が破断し易くなる。しかし、本実施形態では、少なくとも一部のＰｄＳｎ合金相６が小さく、はんだ層１２の第一表面及び第二表面のいずれにも接しないため、上記のような熱衝撃に起因するクラックｃの伸展及び接合構造１０の破断（特にはんだ層１２の破断）が抑制される。なお、一部のＰｄＳｎ合金相６が第一表面に接していてもよい。この場合、ニッケル層２表面に対するＰｄＳｎ合金相６の線被覆率は１０％以下程度であることが好ましい。これにより、接合構造１０の熱衝撃に対する耐久性がより向上する。

はんだ層１２中の複数のＰｄＳｎ合金相６は、はんだ層１２の厚み方向に略垂直又は略平行な方向において略均一に散在（分散）していてもよい。これにより、熱衝撃に起因するクラックｃの伸展及び接合構造１０の破断が抑制され易くなる。

ニッケル層２及びはんだ層１２の積層方向における断面において、はんだ層１２の断面積に対するＰｄＳｎ合金相６の断面積の占有率は１５〜８０％であることが好ましい。なお、ＰｄＳｎ合金相６の断面積とは、はんだ層１２の第一表面及び第二表面のいずれにも接しないＰｄＳｎ合金６相の断面積の合計値である。この占有率は１８〜５２％であってもよく、２２％以上５２％以下であってもよく、４６％以上５２％以下であってもよい。占有率が上記数値範囲内である場合、熱衝撃に起因するクラックｃの伸展及び接合構造１０の破断が抑制され易い。

上記の占有率は、以下の方法により求められる平均値であればよい。まず、接合構造１０を、積層方向に沿って切断する。接合構造１０の切断面に露出したはんだ層１２を、上記ＳＥＭ又は透過型電子顕微鏡（ＴＥＭ）等を用いて５千倍程度に拡大して観察する。観察した視野領域にあるＰｄＳｎ合金相６を上記ＥＤＳで特定する。そして視野領域内におけるＰｄＳｎ合金相６の断面積の占有率を、視野領域の画像の解析により算出する。複数の視野領域において上記占有率を算出して、これらを平均する。観察する視野領域の数は、特に限定されないが、例えば３箇所程度であればよい。

はんだ層１２中の複数のＰｄＳｎ合金相６は、はんだ層１２の厚み方向に略垂直又は略平行な方向において互いに接していてもよい。複数のＰｄＳｎ合金相６から構成されるネットワーク構造により、はんだ層１２全体の脆化が抑制される。仮にはんだ層１２中にＰｄＳｎ合金相６ではなくＮｉＳｎ合金相（又はＮｉＣｕＳｎ合金相）から構成されるネットワーク構造が形成されている場合、ＮｉＳｎ合金相（又はＮｉＣｕＳｎ合金相）はろう相４（例えばＳｎ、Ａｇ及Ｃｕから構成される相）より硬いため、はんだ層１２全体の柔軟性が損なわれ、はんだ層１２が破損し易い。このような問題を防止するためには、接合構造の製造過程においてＮｉＳｎ合金相（又はＮｉＣｕＳｎ合金相）の形成を抑制する必要がある。そのためには、はんだ層１２の前駆体とニッケル層２の前駆体との間での原子の熱拡散を抑制しなければならない。その結果、はんだ層１２とニッケル層２との接合強度（密着性）が低下してしまう。しかし本実施形態では、ＮｉＣｕＳｎ合金相よりも柔らかく、ろう相４との硬さの差が小さいＰｄＳｎ合金相６からネットワーク構造が構成される。その結果、はんだ層１２全体が十分な柔軟性を有し、はんだ層１２全体の脆化が抑制される。よって本実施形態では、従来と同等以上の接合強度を維持したまま、はんだ層１２の脆化を抑制することができる。

はんだ層１２におけるスズの濃度は、特に限定されないが、はんだ層１２全体として、４０〜９９質量％又は９０〜９９質量％であればよい。

はんだ層１２の厚さは、特に限定されないが、例えば０．０７５〜１ｍｍ又は０．１〜０．５ｍｍであればよい。

ＰｄＳｎ合金相６におけるパラジウムの濃度は、特に限定されないが、１〜３０質量％又は５〜２５質量％であればよい。ＰｄＳｎ合金相６におけるスズの濃度は、特に限定されないが、７０〜９９質量％又は７５〜９５質量％であればよい。

ＰｄＳｎ合金相６は、ニッケルをさらに含んでもよい。つまり、ＰｄＳｎ合金相６は、ＮｉＰｄＳｎ合金相であってもよい。ニッケルを含むＰｄＳｎ合金相６は、その形成過程において、ニッケルを含まないＰｄＳｎ合金相よりも大きく成長し易い。その結果、ＰｄＳｎ合金相６の断面積の占有率が１５％以上になり易い。ＰｄＳｎ合金相６におけるニッケルの濃度は、特に限定されないが、０．１〜２０質量％又は５〜１５質量％であればよい。

ニッケル層２内のニッケル濃度は、特に限定されないが、ニッケル層２全体に対して７０〜１００質量％であればよい。ニッケル層２はリン、硫黄又は炭素等を含有してもよい。これらの元素の含有によってニッケル層２の硬さが向上し、接合構造１０の接合強度が向上する傾向がある。

ニッケル層２の厚さは、特に限定されないが、１．０〜２０μｍであればよい。

導体層１１は、銅、金、銀、又はアルミニウム等の電気伝導性に優れた物質から構成されていればよい。導体層１１は、接合構造１０にとって必須ではないが、導体層１１を設けることにより、接合構造１０によって接合される部材間の電気伝導性が向上する。また、導体層１１と第２基板６０との間に、チタン等からなるシード（ｓｅｅｄ）層を設けてもよい。シード層により、導体層と各基板との密着性が向上する。

接合構造１０内の任意の位置における各元素の濃度は、以下の方法により測定される。まず、接合構造１０を、積層方向に沿って切断する。露出した接合構造１０の断面を、上記ＥＤＳ又はオージェ電子分光（ＡＥＳ）等の方法で分析することにより、各元素の濃度が特定される。

接合構造１０が備える各層の厚みは、以下の方法により測定される。まず、接合構造１０を積層方向に沿って切断する。露出した接合構造１０の断面を、例えば上記ＳＥＭ又はＴＥＭを用いて５千倍程度に拡大して観察する。そして、断面から任意に選んだ複数の箇所（例えば３箇所）において測定した各層の厚みを平均することにより、各層の厚みが算出される。

（接合構造の製造方法）
本実施形態の接合構造１０の製造方法の一例を、図３を参照しながら、以下に説明する。接合構造１０の製造方法は、基板を準備する工程、脱脂工程、プレディップ工程、活性化工程、ポストディップ工程、無電解ニッケルめっき工程、無電解パラジウムめっき工程、無電解金めっき工程、スズ層の形成工程及び加熱工程を有する。各工程が実施される順序は、以下に記載されたとおりである。

基板としては、電極２１を備える第２基板６０を準備する。電極２１を構成する金属は、銅、金、銀、又はアルミニウム等の電気伝導性に優れた物質であればよい。以下では、電極２１が銅からなる電極である場合の製法について説明する。

第２基板６０として、銅電極２１を備える市販の基板を用いてよい。または、銅電極２１を基板の表面に形成することで、第２基板６０を準備してもよい。銅電極２１の形成方法としては、めっき、スパッタリング、又は化学気相蒸着等が挙げられる。銅電極２１は、基板に埋め込まれていてもよく、基板を貫通する銅スルーホールであってもよい。

脱脂工程では、第２基板６０の銅電極２１の表面を脱脂するために、銅電極２１を脱脂液に浸漬する。脱脂液としては市販の脱脂液を用いることができる。脱脂液への浸漬後は、銅電極２１を水洗いすることが好ましい。

プレディップ工程では、銅電極２１をプレディップ処理液に浸漬する。プレディップ工程によって、活性化工程において銅電極２１に付着する活性剤の濃度が安定する。プレディップ処理液としては市販のプレディップ用処理液を用いることができる。

活性化工程では、銅電極２１を活性化処理液に浸漬する。活性化工程によって、銅電極２１の表面に活性剤（パラジウム成分等の触媒）が付着し、後の工程において銅電極２１上にめっき膜（パラジウム層２２）が形成され易くなる。活性化処理液として、市販の活性化処理液を用いてもよい。

ポストディップ工程では、銅電極２１をポストディップ処理液に浸漬する。ポストディップ工程によって、活性化工程で銅電極２１以外の箇所に付着したパラジウム成分等が除去される。ポストディップ液として、市販のポストディップ液を用いてもよい。

無電解ニッケルめっき工程では、銅電極２１を無電解ニッケルめっき液に浸漬する。これにより、銅電極２１の表面にニッケル層２０が形成される。このニッケル層２０は、接合構造１０におけるニッケル層２に対応するものである。ニッケル層２０の厚さ及び組成は、無電解ニッケルめっき液の種類、温度、ｐＨ、銅電極２１をめっき液に浸漬する時間等によって自在に制御できる。無電解ニッケルめっき液として、市販の無電解ニッケルめっき液を用いてもよい。

無電解パラジウムめっき工程では、ニッケル層２０を無電解パラジウムめっき液に浸漬する。これにより、ニッケル層２０の表面にパラジウム層２２が形成される。パラジウム層２２の厚さ及び組成は、無電解パラジウムめっき液の種類、温度、ｐＨ、銅電極２１をめっき液に浸漬する時間等によって自在に制御できる。無電解パラジウムめっき液として、市販の無電解パラジウムめっき液を用いてもよい。

無電解金めっき工程では、パラジウム層２２を無電解金めっき液に浸漬する。これにより、パラジウム層２２の表面に金層２３が形成される。金層２３の厚さ及び組成は、無電解金めっき液の種類、めっき液の温度、ｐＨ、パラジウム層２２をめっき液に浸漬する時間等によって自在に制御できる。無電解金めっき液として、市販の無電解金めっき液を用いてもよい。

金層２３は、後述するスズ層２４の形成工程において、スズ層２４の濡れ性を向上させる。金層２３の厚さは特に限定されないが、金層２３が厚くなるほど接合構造１０の製造コストが上昇する。したがって、金層２３の厚さは、０．０１〜０．５μｍ又は０．０３〜０．１μｍであればよい。

スズ層２４の形成工程では、スズ層２４を金層２３の表面に形成する。スズ層２４の形成方法の一例として、はんだボールを用いる方法が挙げられる。この方法では、市販のフラックスを用いてはんだボールを金層２３上に付着させる。無電解はんだめっき又は電解はんだめっきにより、スズ層２４を形成してもよい。スズ層２４の厚さ及び組成は、めっき液の種類、めっき液の温度、ｐＨ、金層２３をめっき液に浸漬する時間等によって自在に制御できる。

スズ層２４を構成するはんだ成分は、特に限定されるものではない。はんだ成分の具体例としては、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系はんだ、スズ−銀（Ｓｎ−Ａｇ）系はんだ、スズ−銅（Ｓｎ−Ｃｕ）系はんだ、スズ−ビスマス（Ｓｎ−Ｂｉ）系はんだ等の鉛フリーはんだが挙げられる。

加熱工程では、銅電極２１上に積層された、ニッケル層２０、パラジウム層２２、金層２３及びスズ層２４を加熱する。加熱工程には、リフロー炉又はフリップチップボンダーを用いればよい。

加熱により、スズ層２４（はんだボール）が溶融し、パラジウム層２２を構成するパラジウムがスズ層２４内へ拡散する。加熱に続く冷却の過程で、ろう相４及びＰｄＳｎ合金相６が、スズ層２４を構成する相として析出する。ニッケル層２０からスズ層２４内へ拡散したニッケルが、ＰｄＳｎ合金相１４に取り込まれることもある。これらの過程を経て、導体層１１（銅層）の表面に積層されたニッケル層２と、ニッケル層２の表面に積層されたはんだ層１２とが形成される。なお、パラジウム層２２中のリン及び金層２３中の金は、加熱により、スズ層２４中に拡散するが、スズ層２４中に拡散したリン及び金の濃度は非常に低い。したがって、溶融したスズ層２４に由来するはんだ層１２中のリン及び金を、分析機器を用いて検出することは困難である。

加熱工程において、スズ層２４の温度（加熱温度）及び加熱時間を調整することによって、はんだ層１２の一対の表面の両方から離れたＰｄＳｎ合金相６を析出させることができる。ＰｄＳｎ合金相６を、はんだ層１２の一対の表面の両方から離すためには、スズ層２４の温度（加熱温度）が２３５℃よりも高いことが好ましい。同様の理由から、加熱温度を上記の数値範囲内に保持する時間（保持時間）は１５秒以上であることが好ましい。加熱温度は、２５０〜２８０℃であってもよい。保持時間は、３０〜６０秒であってもよい。なお、保持時間が０秒間であることは、加熱温度を上昇させて上記の温度範囲に到達させた後、すぐに加熱温度を低下させることを意味する。

本実施形態では、パラジウム層２２がスズ層２４とニッケル層２０との間に位置するため、ニッケル層２０からスズ層２４へのニッケルの拡散が抑制される。またパラジウム層２２が厚いほど、ニッケル層２０からスズ層２４へのニッケルの拡散が抑制される。その結果、接合構造１０のニッケル層２とはんだ層１２との界面におけるＮｉＳｎ合金相の成長が抑制される。しかし、加熱温度が高過ぎる場合、ニッケル層２０を構成するニッケルがスズ層２４へ過剰に拡散する。その結果、接合構造１０のニッケル層２とはんだ層１２との界面にＮｉＳｎ合金相が析出する。ＮｉＳｎ合金相は、ニッケル層２とはんだ層１２との界面においてクラックを発生させ易い。したがって、ＮｉＳｎ合金相の析出を抑制するために、加熱温度が２５０℃以下であることが好ましい。同様の理由から、保持時間は３０秒以下であることが好ましい。なお、一部のＰｄＳｎ合金相６がＮｉＳｎ合金相に接していてもよい。

はんだ層１２の断面積に対するＰｄＳｎ合金相６の断面積の占有率は、パラジウム層２２の厚さに影響される。パラジウム層２２が厚いほど、加熱工程においてＰｄＳｎ合金相６が析出し易く、占有率が高くなる。しかし、占有率が高過ぎると、はんだ層１２のはんだとしての機能が損なわれる。したがって、パラジウム層２２の厚さは０．０５〜０．５μｍ又は０．１〜０．４μｍであればよい。

パラジウム層２２は、不純物であるリンを過剰に含まないことが好ましい。リンの濃度が高いほど、加熱工程においてＰｄＳｎ合金相６が析出し難く、その占有率が低くなる。したがって、パラジウム層２２におけるリンの濃度は０〜５質量％であればよい。

以上の工程を経ることで、本実施形態の接合構造１０を得ることができる。なお、上記加熱工程の端緒において、他の部材（第１基板４０又はチップ９０等）が備える電極をスズ層２４に対向させ、他の部材を第２基板６０の上に載置してもよい。この場合、他の部材が接合構造１０を介して第２基板６０と接合される。

以上、本発明の好適な一実施形態について説明したが、本発明は上記の実施形態に限定されない。

例えば、ニッケル層２０、パラジウム層２２及び金層２３を、無電解めっきではなく、スパッタリング、化学気相蒸着及び電解めっきによって形成してもよい。スパッタリング、化学気相蒸着又は電解めっきを用いる場合には、プレディップ工程、活性化工程及びポストディップ工程を実施する必要はない。また、第２基板上の所望の箇所にレジスト層を設けることで、ニッケル層、パラジウム層及び金層のパターニングを行ってもよい。

接合構造１０が形成された第２基板６０を、電極が形成された他の部材と接合して、電子デバイスを製造してもよい。例えば、他の部材（第１基板４０又はチップ９０）を、第２基板６０の上に載置する。このとき、第２基板６０の接合構造１０を、他方の部材の電極に対向させる。そして接合構造１０を加熱して、接合構造１０のはんだ層１２中のろう相４のみを溶融させる。その結果、接合構造１０のはんだ層１２が他方の部材の電極と接合する部材同士を接合する際の接合構造１０（はんだ層１２）の温度は、２５０〜２８０℃であればよい。同様の理由により、接合構造１０の温度を上記の温度範囲で保持する時間は３０〜６０秒であればよい。

以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。

［実施例１］
（銅パッド及び第１基板の作製工程）
パッケージ用基板である高耐熱基板（日立化成工業株式会社製、製品名：ＦＲ４、厚み：３ｍｍ）を準備した。この基板にＮＣドリルを用いてスルーホールを形成し、銅スルーホールめっきを行った。その後、所定の形状のエッチングレジストを基板表面に形成し、不要な銅配線をエッチングにより除去してデイジーチェーン回路パターンを形成した。その後、不要な箇所におけるめっきの析出を防止するために、ソルダーレジストで基板の表面の一部を被覆して、はんだボール接続用の銅パッド（φ０．６ｍｍ）を形成した。

上記基板の一方の表面に、厚みが０．３ｍｍであるシリコンダミーウエハを接着剤で貼り付けた。その後、樹脂による封止を行って、総厚みが１．１ｍｍである基板（第１基板）を得た。

（脱脂工程）
上記第１基板を、４０℃の脱脂液（奥野製薬工業株式会社製、商品名：ＩＣＰクリーンＳＣ）に３分間浸漬した後、基板を取り出して、１分間水洗した。

（プレディップ工程）
脱脂工程後の第１基板を、２５℃のプレディップ液（奥野製薬工業株式会社製、商品名：ＮＮＰアクセラＢ）に、３０秒間浸漬した。このプレディップ工程は、次の工程で用いるめっき浴の各成分の濃度が低くなることを抑制するために実施した。

（活性化工程）
プレディップ工程後の第１基板を３５℃の処理液（奥野製薬工業株式会社製、商品名：ＮＮＰアクセラ）に５分間浸漬した。その後、第１基板を処理液から取り出して、１分間水洗した。この活性化工程により、第１基板の表面にパラジウム成分（触媒）を付着させて基板表面を活性化した。

（ポストディップ工程）
活性化工程後の第１基板を、２５℃のポストディップ液（奥野製薬工業株式会社製、商品名：ＮＮＰポストディップ４０１）に２分間浸漬して、第１基板の不導体部分に付着したパラジウム成分を除去した。

（無電解ニッケルめっき工程）
ポストディップ工程後の第１基板を、８５℃の無電解ニッケルめっき液（めっき浴）に２３分間浸漬して、厚みが３．０μｍであるニッケルめっき膜（ニッケル層）を第１基板の銅パッド（導体層）上に形成した。その後、第１基板をめっき浴から取り出して１分間水洗した。なお無電解ニッケルめっき液としては、奥野製薬工業株式会社製のＩＣＰニコロンＳＯＦ（商品名）を用いた。無電解ニッケルめっき液に含まれるニッケル及びリンに対するリンの割合（濃度）は１１質量％であった。無電解ニッケルめっき液のｐＨは、水酸化ナトリウム水溶液を用いて４．６に調整した。

（無電解パラジウムめっき工程）
ニッケルめっき膜が形成された第１基板を、６０℃の無電解パラジウムめっき液に３分間浸漬して、厚みが０．１μｍであるパラジウムめっき膜（パラジウム層）を無電解ニッケルめっき膜上に形成した。その後、第１基板を無電解パラジウムめっき液から取り出して１分間水洗した。なお、無電解パラジウムめっき液としては、奥野製薬工業株式会社製のパラトップＮ浴（商品名）を用いた。得られたパラジウムめっき膜に含まれるパラジウム及びリンに対するリンの割合（濃度）は０質量％であった。

（無電解金めっき工程）
パラジウムめっき膜が形成された第１基板を、８０℃の無電解金めっき液に２０分間浸漬して、厚みが０．１μｍである金めっき膜（金層）をパラジウムめっき膜上に形成した。その後、第１基板を無電解金めっき液から取り出して、１分間水洗した。無電解金めっき液としては、奥野製薬工業株式会社製のフラッシュゴールドＶＴ浴（商品名）を用いた。

以上の工程によって、銅パッドと、銅パッド上に積層されたニッケルめっき膜と、ニッケルめっき膜上に積層されたパラジウムめっき膜と、パラジウムめっき膜上に形成され金めっき膜と、から構成される端子を備える第１基板（パッケージ基板）を得た。

（はんだボールの付着工程）
千住金属工業社製のスパークルフラックスを、上記端子の金めっき膜の表面に印刷し、φが０．７６ｍｍであるはんだボールを無電解金めっき膜の表面に付着させた。はんだボールとしては、千住金属工業社製のＭ７０５（商品名）を用いた。

はんだボールが付着した端子を備えるパッケージ基板を、リフロー炉に入れて加熱した。この処理を第１リフロー処理という、加熱後のパッケージ基板を、そのサイズが１０×１０ｍｍとなるように、ダイサーで切断した。第１リフロー処理の条件は以下の通りであった。
プリヒート時間α：６０秒間。
炉内の温度を２２０℃以上に維持した時間β：６０秒間。
炉内の最高温度（トップ温度）：２５０℃。

（第２基板の作製）
表面にデイジーチェーン回路パターンが形成された第２基板を準備した。この第２基板は上記パッケージ基板とは別のものである。第２基板の寸法は、長さ３０ｍｍ×幅１２０ｍｍ×厚み０．８ｍｍであった。この基板に、以下に説明する工程を順次行って、所定の接合構造を備えるパッケージ基板を作製した。

（はんだペーストの塗布工程）
第２基板上の回路パターンの一部である電極端子の表面に、千住金属工業社製のクリームはんだペースト（商品名：Ｍ７０５−ＧＲＮ３６０−ＭＺ）を印刷した。

（接合構造の形成工程）
はんだペーストが塗布された第２基板の電極端子と、パッケージ基板（第１基板）のはんだボールとが対向する状態で、パッケージ基板を第２基板に載せた。

パッケージ基板が載った第２基板を、リフロー炉に入れて加熱することにより、パッケージ基板と第２基板とを接合する実施例１の接合構造を作製した。この処理を、以下では、第２リフロー処理という。第２リフロー処理の条件は以下の通りであった。
プリヒート時間α：６０秒間。
炉内の温度を２２０℃以上に維持した時間β：６０秒間。
炉内の最高温度（トップ温度）：２５０℃。
トップ温度を維持した時間（保持時間）：３０秒（ｓｅｃ）。

［実施例２〜９、比較例１及び２］
実施例２〜９及び比較例２の接合構造の作製過程において、パラジウムめっき膜の形成に用いた無電解パラジウムめっき液におけるリンの濃度を、下記表１に示す値に調整した。実施例２〜９及び比較例２のパラジウムめっき膜の厚みを、下記表１に示す値に調整した。

比較例１では、パラジウムめっき膜をニッケルめっき膜上に形成せず、金めっき膜をニッケルめっき膜の表面に直接形成した。つまり、比較例１の接合構造の作製には、銅パッドと、銅パッド上に積層されたニッケルめっき膜と、ニッケルめっき膜上に積層された金めっき膜と、から構成される端子を備える第１基板（パッケージ基板）を用いた。

実施例２〜９、比較例１及び２の第２リフロー処理のトップ温度及び保持時間を、下記表１に示す値に調整した。なお、炉内の温度を２２０℃以上に維持した時間は保持時間＋３０秒間であった。

以上の事項を除いて実施例１と同様に、実施例２〜９、比較例１及び２の接合構造を作製した。

＜接合構造の構造及び組成の分析＞
各接合構造を、パッケージ基板及び第２基板が対向する方向において切断した。各接合構造の切断面をＳＥＭ（日立ハイテク社製、商品名：Ｓ−３４００Ｎ）及びＥＤＳにより分析した。この分析により、接合構造の所定の部分における各元素の濃度を測定した。ＳＥＭで撮影した実施例１の接合構造の断面の写真であって、ＥＤＳで分析された箇所を示す写真を、図４に示す。

分析の結果、実施例１〜９の接合構造１０は、銅層（導体層１１）の表面に積層され、ニッケルから構成されたニッケル層２と、ニッケル層２の表面に積層され、スズを含むはんだ層１２と、を備えることが確認された。また、各実施例のはんだ層１２中には、複数のＰｄＳｎ合金相６及びＮｉＰｄＳｎ合金相が偏析していることも確認された。さらに、各実施例のはんだ層１２中の少なくとも一部のＰｄＳｎ合金相６は、はんだ層１２の一対の表面の両方から離れていることも確認された。

実施例２、３及び８のニッケル層２とはんだ層１２との界面では、ＮｉＳｎ合金相が成長していることが確認された。

比較例１の接合構造は、銅層（導体層１１）の表面に積層され、ニッケルから構成されたニッケル層と、ニッケル層の表面に積層され、スズを含むはんだ層と、を備えることが確認された。しかし、比較例１のはんだ層には、ＰｄＳｎ合金相が含まれていないことが確認された。

比較例２の接合構造は、銅層（導体層１１）の表面に積層され、ニッケルから構成されたニッケル層と、ニッケル層の表面に積層され、スズを含むはんだ層と、を備えることが確認された。また、比較例２のはんだ層は複数のＰｄＳｎ合金相を含むことも確認された。しかし、比較例２のはんだ層中のＰｄＳｎ合金相は、はんだ層とニッケル層との界面に接していることが確認された。つまり、比較例２のはんだ層において、はんだ層の一対の表面の両方から離れているＰｄＳｎ合金相は存在しないことが確認された。

＜占有率の測定＞
各実施例のはんだ層１２の断面積に対するＰｄＳｎ合金相６の断面積の占有率を、下記の方法により測定した。

各実施例の接合構造１０を、積層方向に沿って切断した。接合構造１０の切断面に露出したはんだ層１２を、上記ＳＥＭを用いて５千倍に拡大して観察した。観察した視野領域にあるＰｄＳｎ合金相６を上記ＥＤＳで特定した。そして視野領域内におけるＰｄＳｎ合金相６の断面積の占有率を、視野領域の画像の解析により算出した。そして、３箇所の視野領域における占有率を算出して、これらを平均した。

各実施例のはんだ層１２の断面積に対するＰｄＳｎ合金相６の断面積の占有率を、表１に示す。

＜熱衝撃試験＞
実施例１の接合構造１２個を−４０℃の雰囲気下に３０分保持する第１工程と、第１工程後の各接合構造を１２５℃の雰囲気下に３０分保持する第２工程と、からなるヒートサイクルを、５００回繰り返した。５００回のヒートサイクル後、接合構造におけるパッケージ基板と第２基板との間の導通の有無を確認することにより、接合構造における破断の有無を調べた。以上の一連の試験を熱衝撃試験という。なお、上記のヒートサイクルは、小型冷熱衝撃装置（ｅｓｐｅｃ社製、商品名：ＴＳＥ−１１−Ａ）を用いて実施した。

実施例１と同様の方法で、実施例２〜９、比較例１及び２の接合構造についての熱衝撃試験も行った。

熱衝撃試験の結果を下記表１に示す。表１に記載の評価「Ｓ」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が０個であったことを意味する。評価「Ａ」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が１個又は２個であったことを意味する。評価「Ｂ」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が３個であったことを意味する。評価「Ｃ」とは、破断した接合構造のうち、はんだ層が破断している接続構造の個数が４個以上であったことを意味する。表１に記載の個数とは、はんだ層が破断している接続構造の個数である。

表１に示すように、実施例１〜９の接合構造が備えるはんだ層は、比較例１及び２のはんだ層に比べて破断し難く、熱衝撃に対する耐久性に優れていることが確認された。また、はんだ層の断面積に対するＰｄＳｎ合金相の断面積の占有率が１５％以上である実施例１〜８の接合構造が備えるはんだ層は、占有率が１２％である実施例９のはんだ層に比べて破断し難く、熱衝撃に対する耐久性に優れていることが確認された。

本発明によれば、熱衝撃に対する耐久性に優れた電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスが提供される。

１０・・・接合構造、１１・・・導体層、２・・・接合構造のニッケル層、８・・ＮｉＳｎ合金相（又はＮｉＣｕＳｎ合金相）、１２・・・接合構造のはんだ層、４・・・ろう相、６・・・ＰｄＳｎ合金相（又はＮｉＰｄＳｎ合金相）、１８・・・電極、２１・・・電極、２０・・・ニッケル層、２２・・・パラジウム層、２３・・・金層、２４・・・スズ層、４０・・・第１基板、６０・・・第２基板、９０・・・チップ（電子部品）、１００・・・電子デバイス。

Claims (5)

1. ニッケルを含むニッケル層と、
   前記ニッケル層の表面に直接積層され、スズを含むはんだ層と、
   を備え、
   前記はんだ層がＰｄＳｎ合金相を含み、
   前記ＰｄＳｎ合金相は、前記はんだ層の一対の表面の両方から離れている、
   電子デバイス用の接合構造。
2. 前記ニッケル層及び前記はんだ層の積層方向における断面において、前記はんだ層の断面積に対する前記ＰｄＳｎ合金相の断面積の占有率が１５％以上である、
   請求項１に記載の電子デバイス用の接合構造。
3. 前記ＰｄＳｎ合金相がニッケルをさらに含む、
   請求項１又は２に記載の電子デバイス用の接合構造。
4. 前記はんだ層中の複数の前記ＰｄＳｎ合金相が、前記はんだ層の厚み方向に垂直又は平行な方向において互いに接している、
   請求項１〜３のいずれか一項に記載の電子デバイス用の接合構造。
5. 請求項１〜４のいずれか一項に記載の接合構造を備える電子デバイス。