Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6213414B2 - Semiconductor element and semiconductor device using the same - Google Patents
[go: Go Back, main page]

JP6213414B2 - Semiconductor element and semiconductor device using the same - Google Patents

Semiconductor element and semiconductor device using the same Download PDF

Info

Publication number
JP6213414B2
JP6213414B2 JP2014151968A JP2014151968A JP6213414B2 JP 6213414 B2 JP6213414 B2 JP 6213414B2 JP 2014151968 A JP2014151968 A JP 2014151968A JP 2014151968 A JP2014151968 A JP 2014151968A JP 6213414 B2 JP6213414 B2 JP 6213414B2
Authority
JP
Japan
Prior art keywords
gan
film
semiconductor element
substrate
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014151968A
Other languages
Japanese (ja)
Other versions
JP2016031938A (en
Inventor
史典 三橋
史典 三橋
祐介 善積
祐介 善積
貴司 石塚
貴司 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014151968A priority Critical patent/JP6213414B2/en
Publication of JP2016031938A publication Critical patent/JP2016031938A/en
Application granted granted Critical
Publication of JP6213414B2 publication Critical patent/JP6213414B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体素子およびこれを用いた半導体デバイスに関する。   The present invention relates to a semiconductor element and a semiconductor device using the same.

窒化ガリウム(GaN)などのIII族窒化物半導体は、優れた半導体特性を有していることから、半導体デバイスに好適に用いられている。たとえば、特開2009−126722号公報(特許文献1)には、半導体デバイス用の基板として、GaN単結晶からなる自立GaN基板が開示される。しかし、このような自立GaN基板は製造コストが高く、また、割れ易いために口径の拡大化が困難な傾向にあった。   Group III nitride semiconductors such as gallium nitride (GaN) have excellent semiconductor characteristics and are therefore preferably used for semiconductor devices. For example, JP 2009-126722 A (Patent Document 1) discloses a self-standing GaN substrate made of a GaN single crystal as a substrate for a semiconductor device. However, such a self-standing GaN substrate has a high manufacturing cost and is liable to be broken, so that the enlargement of the diameter tends to be difficult.

これに対し、特開2008−010766号公報(特許文献2)は、半導体デバイス用の基板として、GaNと化学組成の異なる異種基板にGaN薄膜が強固に貼り合わされたGaN薄膜貼り合わせ基板が開示される。GaN薄膜貼り合わせ基板のような複合基板によれば、割れ易さが改善されるとともに、GaN薄膜(GaN単結晶)の厚さを薄くできるため、製造コストの低減、口径の拡大化が可能となる。   In contrast, Japanese Patent Application Laid-Open No. 2008-010766 (Patent Document 2) discloses a GaN thin film bonded substrate in which a GaN thin film is firmly bonded to a dissimilar substrate having a chemical composition different from that of GaN as a substrate for a semiconductor device. The With a composite substrate such as a GaN thin film bonded substrate, the ease of cracking is improved, and the thickness of the GaN thin film (GaN single crystal) can be reduced, thereby reducing the manufacturing cost and increasing the diameter. Become.

特開2009−126722号公報JP 2009-126722 A 特開2008−010766号公報JP 2008-010766 A

しかしながら、上述のような複合基板上にエピタキシャル層を形成した場合、エピタキシャル層におけるキャリア濃度の面内均一性が低くなる場合があった。エピタキシャル層におけるキャリア濃度の面内均一性が低下すると、これを半導体素子として用いる際に、製造される半導体デバイスの生産歩留まりが低下するという問題がある。   However, when the epitaxial layer is formed on the composite substrate as described above, the in-plane uniformity of the carrier concentration in the epitaxial layer may be lowered. When the in-plane uniformity of the carrier concentration in the epitaxial layer is lowered, there is a problem that the production yield of the manufactured semiconductor device is lowered when this is used as a semiconductor element.

上記課題に鑑み、面内のキャリア濃度の均一性に優れた半導体素子、およびこれを用いた半導体デバイスの提供を目的とする。   In view of the above problems, an object of the present invention is to provide a semiconductor element having excellent in-plane carrier concentration uniformity and a semiconductor device using the same.

本発明の一態様に係る半導体素子は、支持基板と、III族窒化物膜と、支持基板およびIII族窒化物膜の間に介在する接合膜とからなる複合基板と、III族窒化物膜上に設けられたエピタキシャル層と、を含む。エピタキシャル層は、1層以上の半導体層からなり、半導体層のうちの少なくとも1層は、その外周縁から直径の10%に当たる距離内側までの外周領域を除去した中心領域において、キャリア濃度の平均値が4×1015個/cm3以上1.5×1016個/cm3以下であり、かつ前記ドーパント濃度のばらつきが±10%以下である。 A semiconductor element according to one embodiment of the present invention includes a composite substrate including a support substrate, a group III nitride film, and a bonding film interposed between the support substrate and the group III nitride film, and the group III nitride film. And an epitaxial layer provided on the substrate. The epitaxial layer is composed of one or more semiconductor layers, and at least one of the semiconductor layers has an average value of carrier concentration in the central region where the outer peripheral region from the outer peripheral edge to the inner side corresponding to 10% of the diameter is removed. Is 4 × 10 15 pieces / cm 3 or more and 1.5 × 10 16 pieces / cm 3 or less, and the variation of the dopant concentration is ± 10% or less.

本発明の一態様に係る半導体デバイスは、上記の半導体素子を用いた半導体デバイスであって、複合基板として、上記の半導体素子の中心領域を備える。   A semiconductor device according to one embodiment of the present invention is a semiconductor device using the above semiconductor element, and includes a central region of the semiconductor element as a composite substrate.

上記によれば、キャリア濃度の均一性に優れた半導体素子およびこれを用いた半導体デバイスを提供することができる。   According to the above, it is possible to provide a semiconductor element having excellent carrier concentration uniformity and a semiconductor device using the same.

実施形態に係る半導体素子の模式的な断面図である。It is typical sectional drawing of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素子の模式的な平面図である。It is a typical top view of the semiconductor element concerning an embodiment. 実施形態に係る半導体素子の製造装置の模式的な断面図である。It is typical sectional drawing of the manufacturing apparatus of the semiconductor element which concerns on embodiment. 図3の製造装置が備えるサセプタの模式的な断面図である。It is typical sectional drawing of the susceptor with which the manufacturing apparatus of FIG. 3 is provided. 実施形態に係る半導体素子の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素子の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素子の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素子の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素子の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the semiconductor element which concerns on embodiment. 実施形態に係る半導体素デバイスの模式的な断面図である。It is a typical sectional view of a semiconductor element device concerning an embodiment. 従来のサセプタの模式的な断面図である。It is typical sectional drawing of the conventional susceptor. 実施例1の半導体素子におけるキャリア濃度のばらつきを示す図である。FIG. 4 is a diagram showing variation in carrier concentration in the semiconductor element of Example 1.

[本発明の実施形態の説明]
最初に、本発明の実施形態を列挙して説明する。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described.

本発明者らは、複合基板上にドーパントを含むエピタキシャル層を形成する際にそのキャリア濃度を低く設定すると、キャリア濃度の面内均一性が、他の基板、たとえば自立GaN基板上に形成されたエピタキシャル層中におけるそれと比して低くなる傾向にあることを確認した。本発明者らは、検討を重ねることにより、その原因が、エピタキシャル層を形成する工程中において複合基板が他の基板と比して特に大きく反ることにあることを突き止めた。   When the inventors set the carrier concentration low when forming the epitaxial layer containing the dopant on the composite substrate, the in-plane uniformity of the carrier concentration was formed on another substrate, for example, a free-standing GaN substrate. It was confirmed that it tends to be lower than that in the epitaxial layer. The inventors have found that the cause is that the composite substrate warps particularly greatly compared to other substrates during the process of forming the epitaxial layer.

基板の反りが問題となる場合、基板の反りを低減させるというアプローチをとるのが一般的である。しかし、本発明者らは、複合基板の反りは、支持基板とIII族窒化物膜との間の接合膜の熱伝導性の低さによるものであり、このような接合膜を用いる以上、反りを十分に低減させることは難しいと考えた。   When the warpage of the substrate becomes a problem, an approach of reducing the warpage of the substrate is generally taken. However, the present inventors have found that the warpage of the composite substrate is due to the low thermal conductivity of the bonding film between the support substrate and the group III nitride film. We thought that it was difficult to reduce sufficiently.

そこで、本発明者らは発想を転換し、大きく反った複合基板上にキャリア濃度の均一性の高いエピタキシャル層を形成する手法を見出すべく、鋭意検討を重ねた。そして、鋭意検討の結果、大きく反った複合基板に対する好適なエピタキシャル層の形成方法を見出し、これにより、面内均一性に優れた半導体素子を完成させるに至った。   Therefore, the present inventors changed their ideas and conducted extensive studies to find a method of forming an epitaxial layer with high carrier concentration uniformity on a greatly warped composite substrate. As a result of intensive studies, the inventors have found a method for forming an epitaxial layer suitable for a warped composite substrate, thereby completing a semiconductor device having excellent in-plane uniformity.

(1)本発明の一態様に係る半導体素子は、支持基板と、III族窒化物膜と、支持基板およびIII族窒化物膜の間に介在する接合膜とを含む複合基板と、III族窒化物膜上に設けられたエピタキシャル層と、を含み、エピタキシャル層は、1層以上の半導体層からなり、半導体層のうちの少なくとも1層は、その外周縁から直径の10%に当たる距離内側までの外周領域を除去した中心領域において、キャリア濃度の平均値が4×1015個/cm3以上1.5×1016個/cm3以下であり、かつキャリア濃度のばらつきが±10%以下である。 (1) A semiconductor element according to one embodiment of the present invention includes a composite substrate including a support substrate, a group III nitride film, and a bonding film interposed between the support substrate and the group III nitride film, and a group III nitride An epitaxial layer provided on the material film, wherein the epitaxial layer is composed of one or more semiconductor layers, and at least one of the semiconductor layers extends from the outer periphery to a distance corresponding to 10% of the diameter. In the central region excluding the outer peripheral region, the average value of the carrier concentration is 4 × 10 15 pieces / cm 3 or more and 1.5 × 10 16 pieces / cm 3 or less, and the carrier concentration variation is ± 10% or less. .

上記半導体素子によれば、複合基板上に形成されたエピタキシャル層であるにも関わらず、エピタキシャル層を構成する半導体層のうちの少なくとも1層の中心領域において、キャリア濃度の平均値が比較的低く、かつその均一性に優れた層を有することができる。   According to the semiconductor element, although the epitaxial layer is formed on the composite substrate, the average value of the carrier concentration is relatively low in the central region of at least one of the semiconductor layers constituting the epitaxial layer. And a layer having excellent uniformity.

(2)上記半導体素子は、好ましくは75mm以上155mm以下の直径を有する。これにより、従来と比してさらにキャリア濃度の均一性に優れることができる。   (2) The semiconductor element preferably has a diameter of 75 mm or more and 155 mm or less. Thereby, the uniformity of the carrier concentration can be further improved as compared with the conventional case.

(3)上記半導体素子において好ましくは、上記層は1μm以上20μm以下の厚さを有する。これにより、従来と比してさらにキャリア濃度の均一性に優れることができる。   (3) Preferably in the semiconductor element, the layer has a thickness of 1 μm or more and 20 μm or less. Thereby, the uniformity of the carrier concentration can be further improved as compared with the conventional case.

(4)上記半導体素子において好ましくは、接合膜は二酸化珪素を含む。これにより、複合基板は高い接合強度を有することができる。   (4) In the above semiconductor element, preferably, the bonding film contains silicon dioxide. Thereby, the composite substrate can have a high bonding strength.

(5)本発明の一態様に係る半導体デバイスは、上記半導体素子を用いた半導体デバイスであって、複合基板として上記半導体素子の中心領域を備える。   (5) A semiconductor device according to one embodiment of the present invention is a semiconductor device using the semiconductor element, and includes a central region of the semiconductor element as a composite substrate.

上記半導体デバイスによれば、半導体素子として、キャリア濃度の均一性に優れた中心領域を有する複合基板を用いることができるため、特性に優れる半導体デバイスを低コストで製造することができる。   According to the semiconductor device described above, a composite substrate having a central region with excellent carrier concentration uniformity can be used as a semiconductor element, so that a semiconductor device having excellent characteristics can be manufactured at low cost.

[本発明の実施形態の詳細]
以下、本実施形態について詳細に説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
[Details of the embodiment of the present invention]
Hereinafter, this embodiment will be described in detail. In the drawings used to describe the embodiments, the same reference numerals represent the same or corresponding parts.

<半導体素子>
本実施形態に係る半導体素子の構成について、図1および図2を用いて説明する。図1を参照し、半導体素子10は、支持基板1と、III族窒化物膜としてのGaN膜2と、支持基板1およびGaN膜2の間に介在する接合膜3とを含む複合基板4と、GaN膜2上に設けられたエピタキシャル層5とを含む。本実施形態において、エピタキシャル層5は、n+GaN層5aと、n-GaN層5bとを含む。
<Semiconductor element>
The configuration of the semiconductor element according to this embodiment will be described with reference to FIGS. Referring to FIG. 1, a semiconductor element 10 includes a composite substrate 4 including a support substrate 1, a GaN film 2 as a group III nitride film, and a bonding film 3 interposed between the support substrate 1 and the GaN film 2. And an epitaxial layer 5 provided on the GaN film 2. In the present embodiment, the epitaxial layer 5 includes an n + GaN layer 5a and an n GaN layer 5b.

半導体素子10の直径は、半導体素子10からの半導体デバイスの取れ数を多くする観点から、50mm以上であることが好ましく、75mm以上であることがより好ましく、100mm以上であることがさらに好ましく、155mm以上であることが特に好ましい。   The diameter of the semiconductor element 10 is preferably 50 mm or more, more preferably 75 mm or more, further preferably 100 mm or more, from the viewpoint of increasing the number of semiconductor devices that can be taken from the semiconductor element 10. The above is particularly preferable.

複合基板4は、支持基板1とGaN膜2とが接合膜3によって貼り合わされたものであり、自立型のIII族窒化物からなる基板と比して、III族窒化物の使用量を低減しつつ、基板としての強度を有することができる。   The composite substrate 4 is a substrate in which the support substrate 1 and the GaN film 2 are bonded together by the bonding film 3, and reduces the amount of group III nitride used compared to a self-supporting group III nitride substrate. However, it can have strength as a substrate.

複合基板4において、接合膜3と支持基板1との間に他の膜が介在していてもよく、接合膜3とGaN膜2との間に他の膜が介在していてもよい。この他の膜は、接合膜3と支持基板1との接合性、および接合膜3とGaN膜2との接合性を高めるために設けられる膜であり、たとえばSiN膜が挙げられる。   In the composite substrate 4, another film may be interposed between the bonding film 3 and the support substrate 1, and another film may be interposed between the bonding film 3 and the GaN film 2. This other film is a film provided for improving the bonding property between the bonding film 3 and the support substrate 1 and the bonding property between the bonding film 3 and the GaN film 2, and examples thereof include a SiN film.

支持基板1は、GaN膜2と化学組成の異なる異種基板である。支持基板1の材料としては、サファイア、炭化ケイ素(SiC)、ムライト、ジルコニアなどが挙げられる。また、支持基板1として、n型の異種基板を好適に用いることができる。   The support substrate 1 is a heterogeneous substrate having a chemical composition different from that of the GaN film 2. Examples of the material of the support substrate 1 include sapphire, silicon carbide (SiC), mullite, and zirconia. Further, an n-type heterogeneous substrate can be suitably used as the support substrate 1.

支持基板1の厚さは、50μm以上3mm以下が好ましく、0.1mm以上1mm以下がより好ましい。支持基板1の厚さが50μm未満の場合、複合基板4の強度が不十分となる傾向があり、3mmを超える場合、ハンドリング性が低下したり、コストが増大する傾向がある。   The thickness of the support substrate 1 is preferably 50 μm or more and 3 mm or less, and more preferably 0.1 mm or more and 1 mm or less. When the thickness of the support substrate 1 is less than 50 μm, the strength of the composite substrate 4 tends to be insufficient, and when it exceeds 3 mm, the handling property tends to decrease or the cost tends to increase.

GaN膜2としては、リン等がドーピングされたn型のGaN膜を好適に用いることができる。n型のGaN膜のキャリア濃度は特に制限されず、たとえば1×1018個/cm3以上5×1018個/cm3以下とすることができる。 As the GaN film 2, an n-type GaN film doped with phosphorus or the like can be suitably used. The carrier concentration of the n-type GaN film is not particularly limited, and can be, for example, 1 × 10 18 pieces / cm 3 or more and 5 × 10 18 pieces / cm 3 or less.

なお、本実施形態では、III族窒化物膜としてGaN膜を用いて説明するが、III族窒化物膜はGaN膜に限られず、Al、Ga、InなどのIII族元素と窒素との化合物であるIII族窒化物からなる膜であればよい。具体的には、上記GaNの他、AlN、AlxGa1-xN(0<x<1)、InN、InyGa1-yN(0<y<1)などが挙げられる。 In this embodiment, a GaN film is used as the group III nitride film. However, the group III nitride film is not limited to a GaN film, and is a compound of a group III element such as Al, Ga, In, and nitrogen. Any film made of a certain group III nitride may be used. Specifically, in addition to the above GaN, AlN, Al x Ga 1-x N (0 <x <1), InN, In y Ga 1-y N (0 <y <1), and the like can be given.

GaN膜2の厚さは、50μm以上300μm以下が好ましく、50μm以上180μm以下がより好ましい。GaN膜2の厚さが50μm未満の場合、複合基板4の製造法上、その厚さが不均一になり易い傾向があり、300μmを超える場合、製造コストが増大する傾向がある。   The thickness of the GaN film 2 is preferably 50 μm or more and 300 μm or less, and more preferably 50 μm or more and 180 μm or less. When the thickness of the GaN film 2 is less than 50 μm, the thickness tends to be non-uniform due to the manufacturing method of the composite substrate 4, and when it exceeds 300 μm, the manufacturing cost tends to increase.

接合膜3は、支持基板1とGaN膜2とを接合する性能を有する膜である。接合膜3の材料としては、二酸化珪素(SiO2)、酸化チタン(TiO2)、酸化アルミニウム(Al23)などが挙げられ、接合性の高さから二酸化珪素が好ましい。接合膜3の厚さは特に制限されないが、上記の性能を発揮し得る限りその厚さは薄いことが好ましい。 The bonding film 3 is a film having the performance of bonding the support substrate 1 and the GaN film 2. Examples of the material of the bonding film 3 include silicon dioxide (SiO 2 ), titanium oxide (TiO 2 ), and aluminum oxide (Al 2 O 3 ). Silicon dioxide is preferable because of its high bonding property. The thickness of the bonding film 3 is not particularly limited, but the thickness is preferably thin as long as the above performance can be exhibited.

エピタキシャル層5は、CVD法によって複合基板4のGaN膜2上に形成されたIII族窒化物半導体層である。本実施形態では、エピタキシャル層5はn+GaN層5aとn-GaN層5bとからなるが、エピタキシャル層5の構成はこれに限られない。ただし、結晶の均一性の観点から、エピタキシャル層5を構成する半導体は、複合基板4のIII族窒化物膜と同じ元素からなることが好ましい。 Epitaxial layer 5 is a group III nitride semiconductor layer formed on GaN film 2 of composite substrate 4 by a CVD method. In the present embodiment, the epitaxial layer 5 includes the n + GaN layer 5a and the n GaN layer 5b, but the configuration of the epitaxial layer 5 is not limited to this. However, from the viewpoint of crystal uniformity, the semiconductor constituting the epitaxial layer 5 is preferably made of the same element as the group III nitride film of the composite substrate 4.

エピタキシャル層5の厚さは特に制限されないが、半導体デバイスとして高耐圧(高耐電圧)で低オン抵抗を有するパワーデバイスに用いる観点からは、1μm以上100μm以下が好ましく、5μm以上25μm以下がより好ましい。   Although the thickness of the epitaxial layer 5 is not particularly limited, it is preferably 1 μm or more and 100 μm or less, more preferably 5 μm or more and 25 μm or less from the viewpoint of use as a power device having a high breakdown voltage (high withstand voltage) and low on-resistance as a semiconductor device. .

+GaN層5aのドーパント濃度は特に制限されず、たとえば1×1018個/cm3以上5×1018個/cm3以下とすることができる。また、n+GaN層5aの厚さは特に制限されず、たとえば0.5μm以上10μm以下とすることができる。これにより、半導体素子10をショットキーバリアダイオード(SBD)として利用する場合に、n+GaN層5aをバッファ層として好適に機能させることができる。なお、n+GaN層5aおよびn-GaN層5bの各キャリア濃度は、二次イオン質量分析法(SIMS)により評価することができる。 The dopant concentration of the n + GaN layer 5a is not particularly limited, and can be, for example, 1 × 10 18 / cm 3 or more and 5 × 10 18 / cm 3 or less. Further, the thickness of the n + GaN layer 5a is not particularly limited, and can be, for example, not less than 0.5 μm and not more than 10 μm. Thereby, when using the semiconductor element 10 as a Schottky barrier diode (SBD), the n <+> GaN layer 5a can be suitably functioned as a buffer layer. Each carrier concentration of n + GaN layer 5a and n GaN layer 5b can be evaluated by secondary ion mass spectrometry (SIMS).

-GaN層5bのキャリア濃度は特に制限されず、たとえば2×1015個/cm3以上5×1016個/cm3以下とすることができる。また、n-GaN層5bの厚さは特に制限されず、たとえば1μm以上20μm以下とすることができる。これにより、半導体素子10をSBDとして利用する場合に、n-GaN層5bをドリフト層として好適に機能させることができる。n-GaN層5bの厚さは、5μm以上25μm以下であることがより好ましい。 The carrier concentration of n GaN layer 5b is not particularly limited, and can be, for example, 2 × 10 15 pieces / cm 3 or more and 5 × 10 16 pieces / cm 3 or less. Further, the thickness of the n GaN layer 5b is not particularly limited, and can be, for example, 1 μm or more and 20 μm or less. Thereby, when using the semiconductor element 10 as SBD, the n < - > GaN layer 5b can be functioned suitably as a drift layer. The thickness of the n GaN layer 5b is more preferably 5 μm or more and 25 μm or less.

さらに、本実施形態において、n-GaN層5bは次の特徴を有する。すなわち、n-GaN層5bの外周縁から、その直径R1の10%に当たる距離R2内側までの外周領域(図2中、実線円および点線円に挟まれる領域)を除去した中心領域5bb(図2中、点線円で囲まれる領域)において、n-GaN層5bのキャリア濃度の平均値は4×1015個/cm3以上1.5×1016個/cm3以下であり、かつキャリア濃度のばらつきは±10%以下である。 Furthermore, in the present embodiment, the n GaN layer 5b has the following characteristics. That is, the center region 5bb (the region between the solid circle and the dotted circle in FIG. 2) from the outer periphery of the n GaN layer 5b to the inside of the distance R 2 corresponding to 10% of the diameter R 1 is removed. In the region surrounded by a dotted circle in FIG. 2, the average value of the carrier concentration of the n GaN layer 5b is 4 × 10 15 pieces / cm 3 or more and 1.5 × 10 16 pieces / cm 3 or less, and the carrier The concentration variation is ± 10% or less.

上記平均値とは、中心領域5bbの任意の7点以上におけるキャリア濃度(個/cm3)の平均値である。任意の点のそれぞれは、n-GaN層5bの同一面内であってかつその位置が異なる。上記ばらつきは、最大値から最小値を減じた値を、最大と最小値とを加えた値で除することにより求められる値((最大値−最小値)/(最大値+最小値))である。また「ばらつきが±10%以下」とは、求められた値が、「平均値+平均値の10%」の値を超えることがなく、かつ「平均値−平均値の10%の値」を下回ることがないことを意味する。 The average value is an average value of carrier concentrations (pieces / cm 3 ) at arbitrary seven points or more in the central region 5bb. Each of the arbitrary points is in the same plane of the n GaN layer 5b and has a different position. The above variation is a value obtained by dividing the value obtained by subtracting the minimum value from the maximum value by the value obtained by adding the maximum value and the minimum value ((maximum value−minimum value) / (maximum value + minimum value)). is there. Further, “variation is ± 10% or less” means that the obtained value does not exceed the value of “average value + 10% of average value” and “average value−value of 10% of average value”. It means not to fall below.

なお、図2において、半導体素子10の中心軸は、半導体素子10の外縁である実線円の中心点Aと一致し、かつ仮想円である点線円の中心点Aと一致する。図2中のR3の長さは、エピタキシャル層5の直径R1から、直径R1の10%に当たる距離R2の2倍の長さを減じた長さである。 In FIG. 2, the central axis of the semiconductor element 10 coincides with the center point A of the solid circle that is the outer edge of the semiconductor element 10 and coincides with the center point A of the dotted circle that is a virtual circle. The length of R 3 in FIG. 2 is a length obtained by subtracting twice the length R 2 corresponding to 10% of the diameter R 1 from the diameter R 1 of the epitaxial layer 5.

<半導体素子の製造装置>
上述の半導体素子10の製造装置の一例について、図3および図4を用いて説明する。この製造装置は、MOCVD装置であり、複合基板を配置させるためのサセプタの形状に特徴を有する。
<Semiconductor element manufacturing equipment>
An example of the manufacturing apparatus of the above-described semiconductor element 10 will be described with reference to FIGS. This manufacturing apparatus is an MOCVD apparatus, and is characterized by the shape of a susceptor for placing a composite substrate.

図3を参照し、MOCVD装置20は、反応容器14と、サセプタ15と、ヒータ12と、原料ガス供給部11と、回転軸13とを主に備えている。原料ガス供給部11は図3中横方向に延びており、原料ガス供給部11の内部にはサセプタ15の載置面が面している。   With reference to FIG. 3, the MOCVD apparatus 20 mainly includes a reaction vessel 14, a susceptor 15, a heater 12, a source gas supply unit 11, and a rotating shaft 13. The source gas supply unit 11 extends in the horizontal direction in FIG. 3, and the mounting surface of the susceptor 15 faces inside the source gas supply unit 11.

サセプタ15は反応容器14の内部に配置されている(なお、サセプタ15の形状については後述する)。そして、サセプタ15は円盤形状を有するヒータ12上に配置されている。サセプタ15の下部には回転機構としての回転軸13が取り付けられており、これにより、サセプタ15は原料ガス供給部11の内部に載置面が面した状態で回転可能となっている。つまりこの構成により、回転するサセプタ15上に載置される複合基板4が、サセプタ15を介してヒータ12により加熱される。   The susceptor 15 is disposed inside the reaction vessel 14 (the shape of the susceptor 15 will be described later). The susceptor 15 is disposed on the heater 12 having a disk shape. A rotating shaft 13 serving as a rotating mechanism is attached to the lower part of the susceptor 15, so that the susceptor 15 can rotate with the mounting surface facing the inside of the source gas supply unit 11. That is, with this configuration, the composite substrate 4 placed on the rotating susceptor 15 is heated by the heater 12 via the susceptor 15.

原料ガス供給部11は、反応容器14に、複合基板4の表面に沿った方向から第1および第2原料ガスG1、G2およびキャリアガスとしてのガスG3を供給する。つまり原料ガス供給部11は、複合基板4の表面4aに第1および第2原料ガスG1、G2およびガスG3で構成される反応ガスを流すための通路である。本実施の形態の原料ガス供給部11はサセプタ15の上面に対して平行に延びており、原料ガスの流れ方向(図中G1〜G3の矢印で示す方向)に垂直な面できると矩形の断面形状を有している。また原料ガス供給部11は横型三層流方式であり、上流側(図2中左側)に第1のガス供給部11aと、第2のガス供給部11bと、第3のガス供給部11cとを有している。   The source gas supply unit 11 supplies the reaction vessel 14 with the first and second source gases G1 and G2 and the gas G3 as the carrier gas from the direction along the surface of the composite substrate 4. That is, the source gas supply unit 11 is a passage for flowing a reaction gas composed of the first and second source gases G1, G2 and the gas G3 to the surface 4a of the composite substrate 4. The source gas supply unit 11 of the present embodiment extends in parallel to the upper surface of the susceptor 15 and has a rectangular cross section when it can be perpendicular to the source gas flow direction (directions indicated by arrows G1 to G3 in the figure). It has a shape. The source gas supply unit 11 is a horizontal three-layer flow system, and the first gas supply unit 11a, the second gas supply unit 11b, and the third gas supply unit 11c are arranged upstream (left side in FIG. 2). have.

この第1のガス供給部11aは、複合基板4の表面4aに垂直な方向Dにおいて表面に近い側に位置している。第2のガス供給部11bは、複合基板4の表面4aに垂直な方向Dにおいて第1のガス供給部11aより表面から遠い側に位置している。第3のガス供給部11cは、複合基板4の表面4aに垂直な方向Dにおいて第2のガス供給部11bより表面4aから遠い側に位置している。つまり、サセプタ15の載置面と垂直な方向Dにおいて、第1のガス供給部11a、第2のガス供給部11b、第3のガス供給部11cの順に、サセプタ15の載置面に近い。   The first gas supply unit 11 a is located on the side close to the surface in the direction D perpendicular to the surface 4 a of the composite substrate 4. The second gas supply unit 11b is located on the side farther from the surface than the first gas supply unit 11a in the direction D perpendicular to the surface 4a of the composite substrate 4. The third gas supply unit 11c is located farther from the surface 4a than the second gas supply unit 11b in the direction D perpendicular to the surface 4a of the composite substrate 4. That is, in the direction D perpendicular to the mounting surface of the susceptor 15, the first gas supply unit 11a, the second gas supply unit 11b, and the third gas supply unit 11c are closer to the mounting surface of the susceptor 15 in this order.

なお、第1〜第3のガス供給部11a〜11cの第1および第2原料ガスG1、G2およびガスG3の出口の位置は、複合基板4の表面4aに沿った方向、つまり第1および第2原料ガスG1、G2およびガスG3の流れ方向において図3に示すように異なっていてもよく、同じであってもよい。   The positions of the outlets of the first and second source gases G1, G2 and gas G3 of the first to third gas supply units 11a to 11c are the directions along the surface 4a of the composite substrate 4, that is, the first and second As shown in FIG. 3, the two raw material gases G1, G2 and G3 may be different or the same in the flow direction.

またMOCVD装置20において、第3のガス供給部11cは省略されていてもよい。この場合に、反応容器14において複合基板4の表面4aと対向する面(図2において上壁)に原料ガスG1、G2が供給されることにより結晶が堆積することを抑制するためのパージ機構などの手段が設けられていることが好ましい。   In the MOCVD apparatus 20, the third gas supply unit 11c may be omitted. In this case, a purge mechanism or the like for suppressing the deposition of crystals by supplying the source gases G1 and G2 to the surface (upper wall in FIG. 2) facing the surface 4a of the composite substrate 4 in the reaction vessel 14. These means are preferably provided.

また、本実施の形態のMOCVD装置20では、サセプタ15は反応容器の下方に配置されているフェースアップ方式であるが特にこれに限定されない。MOCVD装置20は、反応容器の上方にサセプタ15が配置されているフェースダウン方式であってもよい。   Further, in the MOCVD apparatus 20 of the present embodiment, the susceptor 15 is a face-up type arranged below the reaction vessel, but is not particularly limited thereto. The MOCVD apparatus 20 may be a face-down type in which the susceptor 15 is disposed above the reaction vessel.

上記サセプタ15は、複合基板を配置するための部材である。サセプタ15は、たとえばカーボンからなり、その外表面は炭化珪素(SiC)やタンタルカーバイド(TaC)によりコーティングされていてもよい。   The susceptor 15 is a member for arranging the composite substrate. The susceptor 15 is made of, for example, carbon, and the outer surface thereof may be coated with silicon carbide (SiC) or tantalum carbide (TaC).

ここで、サセプタ15は、従来のサセプタと比してその形状が大きく異なっている。具体的には、図4を参照し、サセプタ15は、複合基板4を支持するための支持面15aと、支持面15aによって支持される複合基板4と向かい合う曲面15bと、曲面15bの外周と支持面15aとを接続するザグリ側面15cとを有する。   Here, the shape of the susceptor 15 is greatly different from that of the conventional susceptor. Specifically, referring to FIG. 4, the susceptor 15 supports the composite substrate 4, a curved surface 15 b that faces the composite substrate 4 supported by the support surface 15 a, and the outer periphery of the curved surface 15 b. It has a counterbore side surface 15c that connects the surface 15a.

曲面15bは、サセプタ15の厚さ方向に窪んだ椀状となっている。曲面15bのうちの最も窪んだ中央部Pは、載置される複合基板4の中心軸方向から見た場合に、複合基板4の中心軸と一致する。曲面15bの中央部Pと、支持面15a上に載置された複合基板4の第1面4aとの距離D1は、50μm以上1000μm以下であることが好ましく、300μm以上700μm以下であることがより好ましい。この距離は、エピタキシャル層5の形成中における複合基板4の反り幅(サセプタ15側に大きく窪むように反る幅)を測定したことによって初めて設定されたものである。なお、距離D1は、中央部Pと第1面4aとを直線で結んだ最短距離である。 The curved surface 15 b has a bowl shape that is recessed in the thickness direction of the susceptor 15. The most depressed central portion P of the curved surface 15b coincides with the central axis of the composite substrate 4 when viewed from the central axis direction of the composite substrate 4 to be placed. The distance D 1 between the central portion P of the curved surface 15b and the first surface 4a of the composite substrate 4 placed on the support surface 15a is preferably 50 μm or more and 1000 μm or less, and preferably 300 μm or more and 700 μm or less. More preferred. This distance is set for the first time by measuring the warp width of the composite substrate 4 during the formation of the epitaxial layer 5 (the width warped so as to be greatly depressed toward the susceptor 15). The distance D 1 is the shortest distance connecting the center portion P and the first face 4a a straight line.

また、ザグリ側面15cの長さである距離Dは、たとえば50μm以上400μm以下とすることができる。これにより、エピタキシャル層5の形成中に、中央部分がサセプタ15側に大きく窪むように反った複合基板4と曲面15bとの接触を抑制することができ、サセプタ15による複合基板4の加熱をより均一化することができる。サセプタ15と複合基板4とが直接接触することによる複合基板4の加熱よりも、サセプタ15の輻射熱による複合基板4の加熱のほうが複合基板4の反り量に対してある程度の許容範囲を持って均一に加熱することができ、これにより均一化され易いことが要因の一つとして考えられる。 The distance D 2 is the length of the counterbore side 15c may be, for example, with 50μm or 400μm or less. Thereby, during the formation of the epitaxial layer 5, it is possible to suppress the contact between the curved surface 15 b and the composite substrate 4 warped so that the central portion is greatly depressed toward the susceptor 15, and the heating of the composite substrate 4 by the susceptor 15 is more uniform. Can be The heating of the composite substrate 4 by the radiant heat of the susceptor 15 is more uniform with a certain tolerance for the amount of warpage of the composite substrate 4 than the heating of the composite substrate 4 by direct contact between the susceptor 15 and the composite substrate 4. It can be considered that one of the factors is that it can be heated to a uniform temperature and can be easily made uniform.

<半導体素子の製造方法>
上述のMOCVD装置20を用いた半導体素子10の製造方法の一例について、図3〜図9を用いて説明する。
<Method for Manufacturing Semiconductor Device>
An example of a method for manufacturing the semiconductor element 10 using the above-described MOCVD apparatus 20 will be described with reference to FIGS.

(準備工程)
まず、図5を参照し、主面に接合膜3aが形成された支持基板1と、主面に接合膜3bが形成されたGaN基板2aとを準備する。ここで、接合膜3aおよび接合膜3bは、互いに貼り合わされて接合膜3を構成するものであり、接合膜3と同じ材料からなる。また、GaN基板2aはGaNのバルク結晶であり、公知の製造方法により得ることができる。
(Preparation process)
First, referring to FIG. 5, a support substrate 1 having a bonding film 3a formed on the main surface and a GaN substrate 2a having a bonding film 3b formed on the main surface are prepared. Here, the bonding film 3 a and the bonding film 3 b are bonded together to form the bonding film 3, and are made of the same material as the bonding film 3. The GaN substrate 2a is a bulk crystal of GaN and can be obtained by a known manufacturing method.

支持基板1の主面に接合膜3aを形成する方法、およびGaN基板2aの主面に接合膜3bを形成する方法は特に制限されず、スパッタ法、CVD法、パルスレーザ体積法、分子線成長法、電子線蒸着法などを用いて行うことができる。接合膜3aおよび接合膜3bの形成速度を高く維持しつつ均質な膜を成膜する観点からは、CVD法が好ましい。   The method for forming the bonding film 3a on the main surface of the support substrate 1 and the method for forming the bonding film 3b on the main surface of the GaN substrate 2a are not particularly limited. Sputtering method, CVD method, pulse laser volume method, molecular beam growth Or electron beam evaporation. From the viewpoint of forming a uniform film while maintaining the formation speed of the bonding film 3a and the bonding film 3b high, the CVD method is preferable.

また、接合膜3a,3bの外部に露出する各主面は、鏡面とされていることが好ましく、接合膜3a,3bはアニールされていることが好ましい。各主面が研磨等によって鏡面とされている場合、接合膜同士の接合強度が高まり、もって、支持基板1とGaN基板2aとの接合強度を高めることができる。また、接合膜3a,3bをアニールすることにより、各接合膜3a,3bの脱ガスが可能となるため、各接合膜3a,3bが緻密化され、もって接合膜3の強度を高めることができる。   Each main surface exposed to the outside of the bonding films 3a and 3b is preferably a mirror surface, and the bonding films 3a and 3b are preferably annealed. When each main surface is made into a mirror surface by polishing or the like, the bonding strength between the bonding films is increased, so that the bonding strength between the support substrate 1 and the GaN substrate 2a can be increased. In addition, since the bonding films 3a and 3b can be degassed by annealing the bonding films 3a and 3b, the bonding films 3a and 3b are densified, and thus the strength of the bonding film 3 can be increased. .

(貼りあわせ工程)
次に、図6を参照し、接合膜3aおよび接合膜3bの露出する主面同士を貼り合わせることにより、接合膜3を形成する。これにより、支持基板1およびGaN基板2aが、接合膜3を介して貼り合わされた積層体が形成される。
(Lamination process)
Next, referring to FIG. 6, the bonding films 3 are formed by bonding the exposed main surfaces of the bonding films 3 a and 3 b to each other. Thereby, a laminated body in which the support substrate 1 and the GaN substrate 2a are bonded together via the bonding film 3 is formed.

主面同士を貼り合わせる貼り合わせ方法は特に制限されず、たとえば、主面同士を接触させた後、その全体を600℃〜1200℃程度に昇温して接合する直接接合法、主面同士をプラズマ、イオンなどで活性化処理した後に25℃〜400℃程度の低温雰囲気下で接合する表面活性化接合法が挙げられる。また、他の方法として、0.1MPa〜10MPa程度の高圧力環境下で接合する高圧接合法、10-6Pa〜10-3Pa程度の高真空雰囲気下で接合する高真空接合法が挙げられる。 The bonding method for bonding the main surfaces to each other is not particularly limited. For example, a direct bonding method in which the main surfaces are brought into contact with each other and then heated to about 600 ° C. to 1200 ° C. to bond them. There is a surface activated bonding method in which bonding is performed in a low temperature atmosphere of about 25 ° C. to 400 ° C. after activation treatment with plasma, ions, or the like. Further, as another method, there is a high pressure bonding method for bonding in a high pressure environment of about 0.1 MPa to 10 MPa, and a high vacuum bonding method for bonding in a high vacuum atmosphere of about 10 −6 Pa to 10 −3 Pa. .

上述のいずれの接合法においても、接合前に各主面を薬液および純水で洗浄して、各主面を清浄化することにより、各主面同士の接合強度をさらに高めることができる。また、接合後の積層体を600℃〜1200℃程度に昇温することによっても、接合強度をさらに高めることができる。   In any of the bonding methods described above, the bonding strength between the main surfaces can be further increased by cleaning the main surfaces with a chemical solution and pure water before the bonding to clean the main surfaces. Further, the bonding strength can be further increased by raising the temperature of the laminated body after bonding to about 600 ° C. to 1200 ° C.

(切断工程)
次に、図7を参照し、GaN基板2aに関し、所望の厚さを有するGaN膜2が残存するように、接合膜3との界面から所望の距離に位置する面で切断する。これにより、支持基板1およびGaN膜2が、接合膜3を介して貼り合わされた複合基板4が形成される。
(Cutting process)
Next, referring to FIG. 7, the GaN substrate 2a is cut at a surface located at a desired distance from the interface with the bonding film 3 so that the GaN film 2 having a desired thickness remains. Thereby, the composite substrate 4 in which the support substrate 1 and the GaN film 2 are bonded together via the bonding film 3 is formed.

GaN基板2aを切断する方法は特に制限されず、たとえば、ワイヤーソー、ブレードソー、レーザ加工、放電加工、ウォータージェットなどを用いた機械的な切断方法が挙げられる。切断後のGaN膜2の外部に露出する主面は、研磨されることが好ましい。これにより、切断に起因するGaN膜2の主面のダメージ層を除去することができ、もってこの主面上に形成されるエピタキシャル層5の結晶品質を向上させることができる。   The method for cutting the GaN substrate 2a is not particularly limited, and examples thereof include a mechanical cutting method using a wire saw, a blade saw, laser processing, electric discharge processing, water jet, and the like. The main surface exposed to the outside of the cut GaN film 2 is preferably polished. Thereby, the damaged layer on the main surface of the GaN film 2 caused by cutting can be removed, and the crystal quality of the epitaxial layer 5 formed on this main surface can be improved.

また、他の切断方法として、GaN基板2aにおいて、接合膜3との界面から所望の距離に位置する面に水素イオン、ヘリウムイオン、または窒素イオンなどのイオンを注入して熱処理する切断方法が挙げられる。イオンが注入された面(注入面)は脆化するため、イオンを注入した後に熱処理することにより、注入面での切断が可能となる。   As another cutting method, there is a cutting method in which ions such as hydrogen ions, helium ions, or nitrogen ions are implanted into a surface located at a desired distance from the interface with the bonding film 3 in the GaN substrate 2a and heat-treated. It is done. Since the surface into which ions are implanted (implanted surface) becomes brittle, it is possible to cut the implanted surface by performing a heat treatment after the ions have been implanted.

上述のイオンの注入は、たとえば公知のイオン注入装置を用いることにより実行することができる。また、上述の熱処理は、イオンの拡散を防ぐ観点から、300℃〜600℃程度とすることが好ましい。   The above-described ion implantation can be performed by using, for example, a known ion implantation apparatus. Moreover, it is preferable that the above-mentioned heat processing shall be about 300 to 600 degreeC from a viewpoint of preventing the spreading | diffusion of ion.

(エピタキシャル層形成工程)
次に、複合基板4のGaN膜2上にエピタキシャル層5を形成する。具体的には、まず、図3に示すように、MOCVD装置20のサセプタ15上に複合基板4を配置する。このとき、GaN膜2がガスの流路に面するように配置される。次に、反応容器14内の圧力を27kPa付近に制御しながら水素(H2)およびアンモニア(NH3)を含むガスを供給した雰囲気中でGaN膜2を熱処理する。この熱処理により、エピタキシャル成長のための前処理(サーマルクリーニング)がGaN膜2に施される。前処理温度はたとえば1000℃である。
(Epitaxial layer formation process)
Next, an epitaxial layer 5 is formed on the GaN film 2 of the composite substrate 4. Specifically, first, as shown in FIG. 3, the composite substrate 4 is disposed on the susceptor 15 of the MOCVD apparatus 20. At this time, the GaN film 2 is disposed so as to face the gas flow path. Next, the GaN film 2 is heat-treated in an atmosphere supplied with a gas containing hydrogen (H 2 ) and ammonia (NH 3 ) while controlling the pressure in the reaction vessel 14 to around 27 kPa. By this heat treatment, pretreatment (thermal cleaning) for epitaxial growth is performed on the GaN film 2. The pretreatment temperature is 1000 ° C., for example.

次に、原料ガス供給部11から反応容器14内に反応ガスが供給される。反応ガスは少なくとも原料ガス、キャリアガスおよびドーパントガスを含む。原料ガスは、たとえばトリメチルガリウムガスおよびNH3ガスを用いることができ、キャリアガスは、たとえば水素(H2)ガス、窒素(N2)ガスおよびこれらの混合ガスを用いることができ、ドーパントガスは、たとえばシランガスを用いることができる。 Next, the reaction gas is supplied from the source gas supply unit 11 into the reaction vessel 14. The reaction gas includes at least a source gas, a carrier gas, and a dopant gas. The source gas can use, for example, trimethylgallium gas and NH 3 gas, the carrier gas can use, for example, hydrogen (H 2 ) gas, nitrogen (N 2 ) gas, and a mixed gas thereof, and the dopant gas is For example, silane gas can be used.

たとえば第1のガス供給部11aからV族元素を含む原料ガス(たとえばNH3ガス)を供給し、第2のガス供給部11bからIII族元素を含む原料ガス(たとえばトリメチルガリウムガス)を供給し、第3のガス供給部11cからキャリアガス(たとえば水素ガス)を供給する。また、ドーパントガスについてもいずれのガス供給部からも供給することができるが、たとえば第1のガス供給部11aおよび第2のガス供給部11bの両方から供給してもよい。 For example, a source gas (eg, NH 3 gas) containing a group V element is supplied from the first gas supply unit 11a, and a source gas (eg, trimethylgallium gas) containing a group III element is supplied from the second gas supply unit 11b. The carrier gas (for example, hydrogen gas) is supplied from the third gas supply unit 11c. The dopant gas can also be supplied from any gas supply unit, but may be supplied from both the first gas supply unit 11a and the second gas supply unit 11b, for example.

反応ガスが加熱された複合基板4上に到達するとともに相互に反応し、これによりガスの流路(原料ガス供給部11)に面するGaN膜2上にエピタキシャル層5が形成される。本実施形態に係る半導体素子10のエピタキシャル層5は、n+GaN層5aおよびn-GaN層5bとを有するが、これらは、各ガスの導入量を適宜調整することによって形成することができる。 The reaction gas reaches the heated composite substrate 4 and reacts with each other, whereby the epitaxial layer 5 is formed on the GaN film 2 facing the gas flow path (source gas supply unit 11). The epitaxial layer 5 of the semiconductor element 10 according to the present embodiment includes the n + GaN layer 5a and the n GaN layer 5b, which can be formed by appropriately adjusting the amount of each gas introduced.

たとえば、n+GaN層5aの成長条件として、成長温度を1000℃とし、圧力を100kPaとする。このとき、n+GaN層5a中のキャリア濃度が1×1018個/cm3以上5×1018個/cm3以下となるようにドーパントガスの流量を調整する。またn-GaN層5bの成長条件として、たとえば成長温度をn+GaN層5aのときよりも低く1100℃とし、圧力を100kPa以上とする。このとき、n-GaN層5b中のキャリア濃度が2×1015個/cm3以上5×1016個/cm3以下となるようにドーパントガスの流量を調整する(つまりn+GaN層5aを成長させるときよりもその流量を低減させる)。 For example, as growth conditions for the n + GaN layer 5a, the growth temperature is 1000 ° C. and the pressure is 100 kPa. At this time, the flow rate of the dopant gas is adjusted so that the carrier concentration in the n + GaN layer 5a is 1 × 10 18 atoms / cm 3 or more and 5 × 10 18 atoms / cm 3 or less. As growth conditions for the n GaN layer 5b, for example, the growth temperature is set to 1100 ° C. lower than that of the n + GaN layer 5a, and the pressure is set to 100 kPa or more. At this time, the flow rate of the dopant gas is adjusted so that the carrier concentration in the n GaN layer 5b is 2 × 10 15 / cm 3 or more and 5 × 10 16 / cm 3 or less (that is, the n + GaN layer 5a is formed). That flow is less than when growing).

ここで、本工程において、ガスの流路に面するGaN膜2は、主にガスの流路の輻射熱によって加熱され、サセプタ15に面する支持基板1は、主にサセプタ15の輻射熱によって加熱される。複合基板4は、支持基板1とGaN膜2との間に熱伝導性の低い接合膜3を有しているため、支持基板1とGaN膜2との間での均熱化が起こり難い。ガスの流路の輻射熱とサセプタ15の輻射熱とが一致することが理想ではあるが、ガスの流路内には反応ガスが高速で通過するため、実際には支持基板1の温度よりもGaN膜2の温度が低くなる傾向にある。   Here, in this step, the GaN film 2 facing the gas flow path is heated mainly by the radiant heat of the gas flow path, and the support substrate 1 facing the susceptor 15 is heated mainly by the radiant heat of the susceptor 15. The Since the composite substrate 4 has the bonding film 3 having low thermal conductivity between the support substrate 1 and the GaN film 2, it is difficult for the temperature uniformity between the support substrate 1 and the GaN film 2 to occur. Ideally, the radiant heat of the gas flow path and the radiant heat of the susceptor 15 coincide with each other. However, since the reaction gas passes through the gas flow path at a high speed, the GaN film actually exceeds the temperature of the support substrate 1. The temperature of 2 tends to be low.

上記のような温度環境下となることにより、エピタキシャル層5が形成される際の複合基板4において、GaN膜2の熱膨張の程度よりも支持基板1の熱膨張の程度のほうが大きくなる。これにより、複合基板4は、図8に示すように、サセプタ15側に大きく窪むように反る。   Due to the temperature environment as described above, the thermal expansion of the support substrate 1 becomes larger than the thermal expansion of the GaN film 2 in the composite substrate 4 when the epitaxial layer 5 is formed. As a result, the composite substrate 4 warps so as to be greatly recessed toward the susceptor 15 as shown in FIG.

従来のサセプタ(図11参照)はサセプタ15のような曲面を有する形状ではないため、複合基板4の大きな反りによって、複合基板4の中央部分のみがサセプタ15と接触し、外周部分がサセプタ15から大きく離れた状態となってしまう。この場合、支持基板1の中央部分のみがサセプタ15からの熱伝導によって加熱され、支持基板1の外周部分はサセプタ15からの輻射熱によって加熱されることとなり、支持基板1の温度の面内均一性が著しく低下する。このため、GaN膜2の温度の面内均一性も著しく低下することとなり、その上に形成されるエピタキシャル層5のドーパント濃度の面内均一性も著しく低下してしまう。これは、GaN膜中に導入されるキャリアの濃度が、成長中のGaN膜の温度に大きく依存する傾向があるためと考えられる。   Since the conventional susceptor (see FIG. 11) does not have a curved shape like the susceptor 15, only the central portion of the composite substrate 4 comes into contact with the susceptor 15 and the outer peripheral portion from the susceptor 15 due to the large warp of the composite substrate 4. It will be in a state far away. In this case, only the central portion of the support substrate 1 is heated by heat conduction from the susceptor 15, and the outer peripheral portion of the support substrate 1 is heated by radiant heat from the susceptor 15. Is significantly reduced. For this reason, the in-plane uniformity of the temperature of the GaN film 2 is significantly reduced, and the in-plane uniformity of the dopant concentration of the epitaxial layer 5 formed thereon is also significantly reduced. This is presumably because the concentration of carriers introduced into the GaN film tends to greatly depend on the temperature of the growing GaN film.

これに対し、MOCVD装置20が備えるサセプタ15は、複合基板4の反りに沿うような曲面15bを有する。特に、このサセプタ15が複合基板4の反りに基づいて設定された距離D1および距離Dを満たすことにより、本工程中のサセプタ15と複合基板4との配置状態は、図8に示すように、複合基板4の中央部分とその直下に位置するサセプタ15との距離D3と、複合基板4の外周部分とその直下に位置するサセプタ15との距離D4とが略一致することができる。つまり、複合基板4と曲面15bとの距離を面内で一定に維持することができる。これにより、従来と比してGaN膜2の温度の面内均一性が向上することとなり、その上に形成されるエピタキシャル層5のキャリア濃度の面内均一性もまた向上する。 On the other hand, the susceptor 15 provided in the MOCVD apparatus 20 has a curved surface 15 b that follows the warp of the composite substrate 4. In particular, when the susceptor 15 satisfies the distance D 1 and the distance D 2 set based on the warp of the composite substrate 4, the arrangement state of the susceptor 15 and the composite substrate 4 in this process is as shown in FIG. in, it can be the distance D 3 between the susceptor 15 located immediately below the central portion of the composite substrate 4, the distance D 4 between the susceptor 15 located immediately below the outer peripheral portion of the composite substrate 4 and the substantially coincide . That is, the distance between the composite substrate 4 and the curved surface 15b can be kept constant in the plane. Thereby, the in-plane uniformity of the temperature of the GaN film 2 is improved as compared with the conventional case, and the in-plane uniformity of the carrier concentration of the epitaxial layer 5 formed thereon is also improved.

そして、図9に示すように、所望のエピタキシャル層5が形成された後、加熱および反応ガスの導入を停止することにより、本工程を終了する。なお、本工程終了後に複合基板4の温度が低下することにより、複合基板4の反りは解消される。以上の工程を経ることにより、図1および図2に示す半導体素子10が製造される。   Then, as shown in FIG. 9, after the desired epitaxial layer 5 is formed, this process is terminated by stopping the heating and introduction of the reaction gas. Note that the warpage of the composite substrate 4 is eliminated by the temperature of the composite substrate 4 decreasing after the end of this step. Through the above steps, the semiconductor element 10 shown in FIGS. 1 and 2 is manufactured.

<半導体デバイス>
上述の半導体素子10の中心領域を備える半導体デバイスの一例について、図10を用いて説明する。ここでは、SBDとしての半導体デバイスについて説明する。
<Semiconductor devices>
An example of a semiconductor device including the central region of the semiconductor element 10 will be described with reference to FIG. Here, a semiconductor device as an SBD will be described.

図10を参照し、半導体デバイス100は、支持基板101およびGaN膜102が接合膜103を介して貼り合わされた複合基板104と、複合基板104上に形成された、n+GaN層105aおよびn-GaN層105bとからなるエピタキシャル層105と、エピタキシャル層105の表面に形成された第1電極106と、支持基板101の表面に形成された第2電極107とを備える。 Referring to FIG. 10, a semiconductor device 100 includes a composite substrate 104 in which a support substrate 101 and a GaN film 102 are bonded together through a bonding film 103, and n + GaN layers 105a and n formed on the composite substrate 104. An epitaxial layer 105 composed of the GaN layer 105b, a first electrode 106 formed on the surface of the epitaxial layer 105, and a second electrode 107 formed on the surface of the support substrate 101 are provided.

-GaN層105bは、中心領域5bbに位置するn-GaN層5bに相当し、支持基板101、GaN膜102、接合膜103およびn+GaN層105aのそれぞれは、中心領域5bbに位置するn-GaN層5bと同位置に位置する支持基板1、GaN膜2、接合膜3およびn+GaN層5aに相当する。n+GaN層105aはバッファ層として機能し、n-GaN層5bはドリフト層として機能する。 The n GaN layer 105b corresponds to the n GaN layer 5b located in the central region 5bb, and each of the support substrate 101, the GaN film 102, the bonding film 103, and the n + GaN layer 105a is n located in the central region 5bb. - the support substrate 1, GaN film 2 located GaN layer 5b and the same position, corresponding to the bonding film 3 and the n + GaN layer 5a. The n + GaN layer 105a functions as a buffer layer, and the n GaN layer 5b functions as a drift layer.

第1電極106は、n-GaN層105bとショットキー接触するショットキー電極である。第1電極106としては、従来公知のショットキー電極を用いることができ、たとえばNi電極、Au電極、Pd電極、Rd電極、Pt電極を用いることができる。 The first electrode 106 is a Schottky electrode that is in Schottky contact with the n GaN layer 105b. As the first electrode 106, a conventionally known Schottky electrode can be used. For example, a Ni electrode, an Au electrode, a Pd electrode, an Rd electrode, or a Pt electrode can be used.

第2電極107は、支持基板1とオーミック接触するオーミック電極である。第2電極107としては、従来公知のオーミック電極を用いることができ、たとえばTi電極、Al電極、Ti/Al電極を用いることができる。   The second electrode 107 is an ohmic electrode that is in ohmic contact with the support substrate 1. As the second electrode 107, a conventionally known ohmic electrode can be used. For example, a Ti electrode, an Al electrode, or a Ti / Al electrode can be used.

このような半導体デバイス100は、たとえば、次のようにして製造することができる。まず、半導体素子10の両面(n-GaN層105bの表面および支持基板101の表面)に第1電極106および第2電極107を形成する。第1電極106および第2電極107の形成方法は特に制限されず、たとえば電子ビーム蒸着法を用いることができる。次に、形成された各電極を含むように、半導体素子10を所望の大きさに切りだしてチップ化する。これにより、半導体デバイス100を製造することができる。 Such a semiconductor device 100 can be manufactured as follows, for example. First, the first electrode 106 and the second electrode 107 are formed on both surfaces (the surface of the n GaN layer 105 b and the surface of the support substrate 101) of the semiconductor element 10. The formation method in particular of the 1st electrode 106 and the 2nd electrode 107 is not restrict | limited, For example, an electron beam evaporation method can be used. Next, the semiconductor element 10 is cut into a desired size so as to include a chip so as to include each formed electrode. Thereby, the semiconductor device 100 can be manufactured.

<作用効果>
従来、複合基板上に形成されたエピタキシャル層のキャリア濃度を低く設定した場合、エピタキシャル層の外周縁から、エピタキシャル層の直径の10%に当たる距離内側までの外周領域を除去した中心領域において、キャリア濃度の平均値のばらつきを±10%以下とすることは難しい傾向があった。これはすなわち、所定の直径を有する半導体素子から複数のチップを作製する場合に、キャリア濃度が所定の低濃度を満たさない領域が多いために、所望の半導体特性を満たすチップ(半導体デバイス)を予定数得ることができないことを意味する。
<Effect>
Conventionally, when the carrier concentration of the epitaxial layer formed on the composite substrate is set low, the carrier concentration is removed in the central region where the outer peripheral region from the outer peripheral edge of the epitaxial layer to the inner side corresponding to 10% of the diameter of the epitaxial layer is removed. There was a tendency that it was difficult to make the variation of the average value of ± 10% or less. In other words, when manufacturing a plurality of chips from a semiconductor element having a predetermined diameter, there are many regions where the carrier concentration does not satisfy a predetermined low concentration, so a chip (semiconductor device) that satisfies the desired semiconductor characteristics is planned. It means you can't get a number.

これに対し、上述の複合基板4を含む半導体素子10は、n-GaN層5bの中心領域5bbにおいて、キャリア濃度の平均値が4×1015個/cm3以上1.5×1016個/cm3以下という低い値であるにもかかわらず、キャリア濃度のばらつきは±10%以下である。これは、上述の特徴的な形状を有するサセプタ15を備えたMOCVD装置20を用いて半導体素子10が製造されるためであり、このサセプタ15の形状は、エピタキシャル層形成工程中での複合基板4の反りをシミュレーション等で予測したり、予め測定しておくことにより設計されるものである。 On the other hand, in the semiconductor element 10 including the composite substrate 4 described above, the average value of the carrier concentration in the central region 5bb of the n GaN layer 5b is 4 × 10 15 / cm 3 or more and 1.5 × 10 16 / Despite the low value of cm 3 or less, the carrier concentration variation is ± 10% or less. This is because the semiconductor element 10 is manufactured using the MOCVD apparatus 20 including the susceptor 15 having the above-described characteristic shape. The shape of the susceptor 15 is the same as that of the composite substrate 4 in the epitaxial layer forming step. It is designed by predicting the warpage of the film by simulation or by measuring it in advance.

このように、本実施形態に係る半導体素子10は、キャリア濃度の平均値が低い値であるにも関わらず、従来と比してキャリア濃度の均一性に優れたn-GaN層5bを含むことができる。したがって、1つの半導体素子10を用いてより多くの半導体デバイス100を製造することができる。この半導体デバイス100は、キャリア濃度の平均値が4×1015個/cm3以上1.5×1016個/cm3以下という低い値であるn-GaN層5bを有することができるため、たとえばSBDに好適に利用することができる。 As described above, the semiconductor element 10 according to the present embodiment includes the n GaN layer 5b having excellent carrier concentration uniformity as compared with the related art even though the average value of the carrier concentration is low. Can do. Therefore, more semiconductor devices 100 can be manufactured using one semiconductor element 10. Since the semiconductor device 100 can have the n GaN layer 5b having a low carrier concentration average value of 4 × 10 15 / cm 3 or more and 1.5 × 10 16 / cm 3 or less, for example, It can be suitably used for SBD.

また、従来、上述のキャリア濃度のばらつきは、エピタキシャル層の直径が大きくなるほど増大する傾向があった。これは、直径の大きなエピタキシャル層を得るためには直径の大きな複合基板が必要となるが、直径の大きな複合基板はエピタキシャル層形成工程中の反りの程度がさらに大きくなるために、キャリア濃度のばらつきがさらに大きくなってしまうためである。   Conventionally, the above-described variation in carrier concentration has tended to increase as the diameter of the epitaxial layer increases. In order to obtain an epitaxial layer having a large diameter, a composite substrate having a large diameter is required. However, since the composite substrate having a large diameter has a greater degree of warpage during the epitaxial layer forming process, the carrier concentration varies. This is because of a further increase.

これに対し、本実施形態に係る半導体素子10によれば、その直径が75mm以上155mm以下の範囲であっても、上述のキャリア濃度の平均値およびばらつきの値を維持することができる。したがって、1つの半導体素子10を用いてより多くの半導体デバイス100を製造することができる。   On the other hand, according to the semiconductor element 10 according to the present embodiment, the above-described average value and variation value of the carrier concentration can be maintained even if the diameter is in the range of 75 mm to 155 mm. Therefore, more semiconductor devices 100 can be manufactured using one semiconductor element 10.

また、従来、上述のキャリア濃度のばらつきは、エピタキシャル層の厚さが大きくなるほど増大する傾向があった。これに対し、本実施形態に係る半導体素子10によれば、エピタキシャル層の厚さが1μm以上20μm以下と比較的大きい場合であっても、上述のキャリア濃度の平均値およびばらつきの値を維持することができる。   Conventionally, the above-described variation in carrier concentration has tended to increase as the thickness of the epitaxial layer increases. On the other hand, according to the semiconductor element 10 according to the present embodiment, the above-described average value and variation value of the carrier concentration are maintained even when the epitaxial layer has a relatively large thickness of 1 μm to 20 μm. be able to.

また、二酸化珪素は支持基板1とGaN膜2との接合性に優れるものの、熱伝導性が特に低い傾向にある。このため、二酸化珪素を含む接合膜を用いた場合、複合基板の反りはより大きくなると推測される。しかし、本実施形態に係る半導体素子10によれば、接合膜3が二酸化珪素を含む場合であっても、上述のドーパント濃度の平均値およびばらつきの値を維持することができる。二酸化珪素を含む接合膜3を有する複合基板4は、高い接合強度を有することができる点で優れている。   Further, although silicon dioxide is excellent in the bondability between the support substrate 1 and the GaN film 2, it has a tendency to have a particularly low thermal conductivity. For this reason, when the bonding film containing silicon dioxide is used, it is estimated that the warpage of the composite substrate becomes larger. However, according to the semiconductor element 10 according to the present embodiment, even when the bonding film 3 contains silicon dioxide, the above-described average value and variation value of the dopant concentration can be maintained. The composite substrate 4 having the bonding film 3 containing silicon dioxide is excellent in that it can have high bonding strength.

<実施例1>
以下のようにして複合基板を作製した。まず、支持基板として、直径100mm、厚さ0.5mmのムライト基板を準備し、III族窒化物膜として、直径155mmのGaNの単結晶からなるGaN基板を準備した。次に、ムライト基板の1つの主面、およびGaN基板の1つの主面のそれぞれに対し、スパッタ法により二酸化珪素からなる接合膜を形成させた。そして、これらの接合膜を接触させた状態で、800℃程度に昇温することにより、ムライト基板およびGaN基板を貼りあわせた。そして、接合膜上に0.1mmの厚さのGaNが残存するように、ワイヤーソーを用いてGaN基板を切断した。
<Example 1>
A composite substrate was produced as follows. First, a mullite substrate having a diameter of 100 mm and a thickness of 0.5 mm was prepared as a supporting substrate, and a GaN substrate made of GaN single crystal having a diameter of 155 mm was prepared as a group III nitride film. Next, a bonding film made of silicon dioxide was formed on each of one main surface of the mullite substrate and one main surface of the GaN substrate by sputtering. Then, the mullite substrate and the GaN substrate were bonded together by raising the temperature to about 800 ° C. with these bonding films in contact with each other. Then, the GaN substrate was cut using a wire saw so that GaN having a thickness of 0.1 mm remained on the bonding film.

これにより、ムライト基板(支持基板)と、GaN膜(III族窒化物膜)と、ムライト基板およびGaN膜の間に介在するSiO2膜とからなる複合基板が製造された。なお、SiO2膜の厚さは1μmであった。 As a result, a composite substrate including a mullite substrate (support substrate), a GaN film (group III nitride film), and a SiO 2 film interposed between the mullite substrate and the GaN film was manufactured. The thickness of the SiO 2 film was 1 μm.

次に、図3に示すCVD装置20のサセプタ15上に複合基板を載置し、RFコイル12を発熱させることにより、サセプタ15の温度を1000℃にまで昇温させた。そして、反応ガスとして、トリメチルガリウムガス、NH3ガス、シランガスを導入して、MOCVD法によりエピタキシャル形成工程を実施した。 Next, the composite substrate was placed on the susceptor 15 of the CVD apparatus 20 shown in FIG. 3, and the RF coil 12 was heated to raise the temperature of the susceptor 15 to 1000 ° C. Then, trimethylgallium gas, NH 3 gas, and silane gas were introduced as reaction gases, and an epitaxial formation step was performed by MOCVD.

ここで、図4を参照し、本実施例1において、サセプタ15の曲面15bの直径は100mmであり、その外周端の一部に突起状の支持面15aが位置していた。また、加熱前において、曲面15bの中央部Pと、支持面15a上に載置された複合基板の面との距離D1は600μmであり、ザグリ側面15cの長さである距離Dは200μmであった。これらの距離は、予め同様の複合基板をエピタキシャル形成工程に供した際に、複合基板の反りの程度を観察することによって設定されたものであった。 Here, referring to FIG. 4, in the first embodiment, the diameter of the curved surface 15b of the susceptor 15 is 100 mm, and the protruding support surface 15a is located at a part of the outer peripheral end. Before heating, the distance D 1 between the central portion P of the curved surface 15b and the surface of the composite substrate placed on the support surface 15a is 600 μm, and the distance D 2 that is the length of the counterbore side surface 15c is 200 μm. Met. These distances were set by observing the degree of warpage of the composite substrate in advance when the same composite substrate was subjected to the epitaxial formation step.

本工程において、バッファ層としてのn+GaN層と、ドリフト層としてのn-GaN層が形成された。各形成条件に関しては、バッファ層のドーパントの濃度および厚さが1.0×1018個/cm3および1μmとなり、かつ、ドリフト層のドーパントの濃度および厚さが6.0×1015個/cm3および7μmとなるように設定した。 In this step, an n + GaN layer as a buffer layer and an n GaN layer as a drift layer were formed. Regarding each formation condition, the dopant concentration and thickness of the buffer layer are 1.0 × 10 18 atoms / cm 3 and 1 μm, and the dopant concentration and thickness of the drift layer are 6.0 × 10 15 atoms / cm 2. It was set to be cm 3 and 7μm.

これにより、上記複合基板のGaN膜上に、バッファ層とドリフト層とからなるエピタキシャル層が形成された、直径100mmの半導体素子が製造された。   As a result, a semiconductor element having a diameter of 100 mm, in which an epitaxial layer composed of a buffer layer and a drift layer was formed on the GaN film of the composite substrate, was manufactured.

<比較例1>
サセプタ15の代わりに図11に示す形状のサセプタ30を用いた以外は、実施例1と同様の方法により、半導体素子を製造した。このような形状のサセプタ30は、従来より用いられているものであり、サセプタ30上に配置された複合基板は、サセプタ30の凹部内に収容されることとなる。
<Comparative Example 1>
A semiconductor element was manufactured by the same method as in Example 1 except that the susceptor 30 having the shape shown in FIG. 11 was used instead of the susceptor 15. The susceptor 30 having such a shape has been conventionally used, and the composite substrate disposed on the susceptor 30 is accommodated in the recess of the susceptor 30.

<特性評価>
製造された実施例1の半導体素子について、ドリフト層のキャリア濃度を測定し、その平均値およびばらつきを算出した。具体的には、ドリフト層の表面の同一面内のうち、1つの外周端、これと反対の位置にある外周端、およびこれら2つの外周端を結ぶ仮想の直線上に等間隔に位置する7つの点におけるドーパント濃度を、SIMSにより測定した。その結果を図12に示す。
<Characteristic evaluation>
About the manufactured semiconductor element of Example 1, the carrier concentration of the drift layer was measured, and the average value and the variation were calculated. Specifically, one outer peripheral edge, an outer peripheral edge at a position opposite to the outer peripheral edge in the same plane of the surface of the drift layer, and an imaginary straight line connecting these two outer peripheral edges are equally spaced 7 The dopant concentration at one point was measured by SIMS. The result is shown in FIG.

図12を参照し、実施例1の半導体素子が備えるドリフト層は、面内均一性が高いことが確認された。また、ドリフト層の中心領域に含まれる9点のキャリア濃度のばらつきは±10%以下であった。一方、比較例1の半導体素子が備えるドリフト層についても同様の測定を行ったところ、9点のキャリア濃度のばらつきは±36%であった。   Referring to FIG. 12, it was confirmed that the drift layer included in the semiconductor element of Example 1 had high in-plane uniformity. Further, the variation in carrier concentration at nine points included in the central region of the drift layer was ± 10% or less. On the other hand, when the same measurement was performed on the drift layer included in the semiconductor element of Comparative Example 1, the carrier concentration variation at 9 points was ± 36%.

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。   The embodiments and examples disclosed herein are illustrative in all respects and should not be construed as being restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1,101 支持基板
2,102 GaN膜
3,103 接合膜
4,104 複合基板
5,105 エピタキシャル層
5a,105a n+GaN層
5b,105b n-GaN層
5bb 中心領域
10 半導体素子
20 MOCVD装置
11 原料ガス供給部
11a 第1のガス供給部
11b 第2のガス供給部
11c 第3のガス供給部
12 ヒータ
13 回転軸
14 反応容器
15,30 サセプタ
15a 支持面
15b 曲面
15c ザグリ側面
100 半導体デバイス
106 第1電極
107 第2電極。
DESCRIPTION OF SYMBOLS 1,101 Support substrate 2,102 GaN film 3,103 Bonding film 4,104 Composite substrate 5,105 Epitaxial layer 5a, 105an + GaN layer 5b, 105b n - GaN layer 5bb Central region 10 Semiconductor element 20 MOCVD apparatus 11 Raw material Gas supply unit 11a First gas supply unit 11b Second gas supply unit 11c Third gas supply unit 12 Heater 13 Rotating shaft 14 Reaction vessel 15, 30 Susceptor 15a Support surface 15b Curved surface 15c Counterbore side 100 Semiconductor device 106 First Electrode 107 Second electrode.

Claims (5)

支持基板と、III族窒化物膜と、前記支持基板および前記III族窒化物膜の間に介在する接合膜とを含む複合基板と、
前記III族窒化物膜上に設けられたエピタキシャル層と、を含み、
前記エピタキシャル層は、1層以上の半導体層からなり、
前記エピタキシャル層のドーパントは、シリコンであり、
前記半導体層のうちの少なくとも1層は、その外周縁から直径の10%に当たる距離内側までの外周領域を除去した中心領域において、キャリア濃度の平均値が4×1015個/cm3以上1.5×1016個/cm3以下であり、かつ前記キャリア濃度のばらつきが±10%以下である、半導体素子。
A composite substrate including a support substrate, a group III nitride film, and a bonding film interposed between the support substrate and the group III nitride film;
An epitaxial layer provided on the group III nitride film,
The epitaxial layer is composed of one or more semiconductor layers,
The dopant of the epitaxial layer is silicon,
At least one of the semiconductor layers has an average value of the carrier concentration of 4 × 10 15 atoms / cm 3 or more in the central region where the outer peripheral region from the outer peripheral edge to the inner side of the distance corresponding to 10% of the diameter is removed. 5 × 10 16 / cm 3 or less, and the variation of the carrier concentration is ± 10% or less.
前記半導体素子は、75mm以上155mm以下の直径を有する、請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein the semiconductor element has a diameter of 75 mm or more and 155 mm or less. 前記層は、1μm以上20μm以下の厚さを有する、請求項1または請求項2に記載の半導体素子。   The semiconductor element according to claim 1, wherein the layer has a thickness of 1 μm to 20 μm. 前記接合膜は二酸化珪素を含む、請求項1から請求項3のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 1, wherein the bonding film includes silicon dioxide. 請求項1から請求項4のいずれか1項に記載の半導体素子を用いた半導体デバイスであって、
複合基板として、前記半導体素子の前記中心領域を備える、半導体デバイス。
A semiconductor device using the semiconductor element according to any one of claims 1 to 4,
A semiconductor device comprising the central region of the semiconductor element as a composite substrate.
JP2014151968A 2014-07-25 2014-07-25 Semiconductor element and semiconductor device using the same Active JP6213414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014151968A JP6213414B2 (en) 2014-07-25 2014-07-25 Semiconductor element and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014151968A JP6213414B2 (en) 2014-07-25 2014-07-25 Semiconductor element and semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2016031938A JP2016031938A (en) 2016-03-07
JP6213414B2 true JP6213414B2 (en) 2017-10-18

Family

ID=55442179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151968A Active JP6213414B2 (en) 2014-07-25 2014-07-25 Semiconductor element and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP6213414B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100453712C (en) * 2003-08-28 2009-01-21 日立电线株式会社 III-V nitride-based semiconductor substrate and manufacturing method thereof
JP5071427B2 (en) * 2009-04-13 2012-11-14 日立電線株式会社 Nitride semiconductor substrate
JP2013058626A (en) * 2011-09-08 2013-03-28 Advanced Power Device Research Association Manufacturing method of semiconductor substrate and semiconductor device
JP6232853B2 (en) * 2012-10-12 2017-11-22 住友電気工業株式会社 Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2016031938A (en) 2016-03-07

Similar Documents

Publication Publication Date Title
CN104641453B (en) III-nitride compound substrate, manufacturing method thereof, and method for manufacturing III-nitride semiconductor device
JP5407385B2 (en) Composite substrate, epitaxial substrate, semiconductor device and composite substrate manufacturing method
US9070547B2 (en) Composite substrate and method for manufacturing composite substrate
TWI600178B (en) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
KR102727343B1 (en) Method for manufacturing GaN laminated substrate
US9312340B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2017011060A (en) Schottky barrier diode
JP6232853B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
WO2014141601A1 (en) Film formation method, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and lighting apparatus
JP2010192872A (en) Method of manufacturing semiconductor substrate, method of manufacturing semiconductor device, semiconductor substrate, and semiconductor device
WO2017090279A1 (en) Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device
JP6146042B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP2010165927A (en) Substrate for light-emitting element
JP5682651B2 (en) Semiconductor device and manufacturing method thereof
JP6213414B2 (en) Semiconductor element and semiconductor device using the same
WO2015053127A1 (en) Group-iii-nitride composite substrate, production method therefor, laminated group-iii-nitride composite substrate, and group-iii-nitride semiconductor device and production method therefor
JP6248395B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, group III nitride semiconductor device and method for manufacturing the same
JP2010226023A (en) Method for manufacturing substrate product having nitride-based compound semiconductor layer on support substrate, and method for manufacturing semiconductor device
CN111129111A (en) Semiconductor device, method of manufacturing the same, and integrated circuit
JP2014157979A (en) Group iii nitride composite substrate, method for manufacturing the same, lamination group iii nitride composite substrate, group iii nitride semiconductor device and method for manufacturing the same
JP2014157983A (en) Group iii nitride composite substrate, method for manufacturing the same, lamination group iii nitride composite substrate, group iii nitride semiconductor device and method for manufacturing the same
JP2015076577A (en) Semiconductor device and manufacturing method thereof
JP5568940B2 (en) Semiconductor substrate, semiconductor device, semiconductor substrate manufacturing method, and semiconductor device manufacturing method
JP5692279B2 (en) Semiconductor device and manufacturing method thereof
JP6146041B2 (en) Group III nitride composite substrate, laminated group III nitride composite substrate, group III nitride semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R150 Certificate of patent or registration of utility model

Ref document number: 6213414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250