JP6232341B2 - 電力変換装置 - Google Patents

Description

本発明の実施形態は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関する。

交流電圧を直流電圧に変換する方法として、次の２つの方法が一般的に知られている。第１の方法は、ダイオードブリッジ回路と平滑コンデンサとを用いる。ダイオードブリッジ回路は、交流電源からの交流を全波整流する。平滑コンデンサは、全波整流後の直流を平滑する。

この第１の方法は、交流電圧が正または負のいずれの場合においても、常に２つのダイオードの直列回路を電流が流れる。このとき、２つのダイオードでは、それぞれダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が発生する。

第２の方法は、第１の方法のダイオードブリッジ回路と平滑コンデンサの間に力率改善コンバータ（ＰＦＣ）を介在させる。力率改善コンバータは、交流電源に流れる電流が正弦波状になるように制御し、なおかつ、交流電源の電圧位相と等しくなるように制御する。

この第２の方法も、全波整流の際に２つのダイオードの直列回路を電流が流れるため、電力損失が発生する。それに加えて、力率改善コンバータを構成する電界効果トランジスタ（ＦＥＴ）とダイオードとを交互に電流が流れるため、さらなる損失が発生する。

また、力率改善コンバータは、入力電流の波形を正弦波にする必要上、出力電圧を入力電圧より高く設定しなければならない。ところが、負荷で必要な電圧は、必ずしも入力電圧より高い電圧であるとは限らない。その場合は、力率改善コンバータの後段に降圧コンバータを接続する。そして、力率改善コンバータで昇圧された電圧を所望の電圧まで降圧する。この降圧の際にも損失が発生する。電力変換装置全体としては、ＡＣ−ＤＣ変換、ＤＣ−ＤＣ（昇圧）変換、ＤＣ−ＤＣ（降圧）変換の３段の構成となり、電力変換効率はこれらの変換効率の積となって現れる。例えば１段あたりの効率を０．９５とした場合、３段では０．９５×０．９５×０．９５＝０．８６となる。つまり効率９５％の優れた変換であっても３段接続では８６％まで落ちてしまう。このように、個々の変換効率は良くても、多段にすることで変換効率は著しく低下する。

昨今、電子機器の省電力化要求が高まっており、同時に、外部環境に悪影響を及ぼさないように電流高調波ノイズを出さないことも必須の条件である。このため、負荷へ電力を供給する電力変換装置の変換効率向上と電流高調波抑制機能の両立とが求められている。

特開２０１１−１４７２７７

本発明が解決しようとする課題は、負荷へ電力を供給する電力変換装置の変換効率向上と電流高調波抑制機能の両立を図ることにある。

一実施形態において、電力変換装置は、電力変換回路と制御手段とを備える。電力変換回路は、交流電源の両端に第１のインダクタと第１のキャパシタとを直列に接続して閉ループを形成する。また電力変換装置は、第１のスイッチと第２のスイッチとを直列に接続するとともに、第３のスイッチと第４のスイッチとを直列に接続し、さらに前記第１のスイッチと前記第３のスイッチ及び第２のスイッチと第４のスイッチをそれぞれ接続して閉ループを形成する。また電力変換回路は、前記第１のスイッチと第２のスイッチとの接続点と、前記第３のスイッチと第４のスイッチとの接続点との間を、前記第１のキャパシタ、第２のインダクタ、トランスの１次巻線からなる直列回路を接続する。また電力変換回路は、前記第１のスイッチと前記第３のスイッチとの接続点と前記第２のスイッチと前記第４のスイッチとの接続点との間に第２のキャパシタを接続する。そして電力変換回路は、前記トランスの２次巻線に整流平滑回路を備え、前記整流平滑回路の出力に負荷を接続する。制御手段は、前記交流電源の電圧を検出する手段から得られる電源電圧と、前記電力変換回路を流れる回路電流を検出する手段から得られる回路電流と、前記第２のキャパシタの電圧を検出する手段から得られるキャパシタ電圧とに基づいて、前記交流電源の低周波成分に高周波成分が混在した回路電流が前記電力変換回路に流れ、当該回路電流は、前記交流電源の低周波成分の１サイクルの中の電圧ピーク付近で前記高周波成分の周波数が上がり、前記１サイクル中のゼロクロス付近で前記高周波成分の周波数が下がるように、前記第１のスイッチと第４のスイッチとの組と、前記第２のスイッチと第３のスイッチとの組とを交互に開閉させるためのゲート駆動信号を、前記第１のスイッチと前記第４のスイッチとの組と、前記第２のスイッチと第３のスイッチとの組とに供給する。

電力変換装置の全体構成を示す回路図。 電力変換装置の基本的な回路動作を示す波形図。 電力変換装置に対して負荷が加わる場合の回路動作の一例を示す波形図。 電力変換装置における制御部の概略構成を示すブロック図。 図４の第１回路部の内部構成を示すブロック図。 図４の第２回路部の内部構成を示すブロック図。 図４の第３回路部の内部構成を示すブロック図。 制御部の主要な回路動作を示す波形図。 エンベロープに対する関数の演算結果を示す波形図。 制御部を一部動作させた際の回路電流及び入力電流を示す波形図。 制御部を全部動作させた際の回路電流及び入力電流を示す波形図。 トランスの二次側電流を示す波形図。 第２の実施形態における第１回路部の内部構成を示すブロック図。 第２の実施形態における第３回路部の内部構成を示すブロック図。 第２の実施形態において、制御部の主要な回路動作を示す波形図。 第２の実施形態において、ＺＶＳ補償を動作させた際の回路電流及び入力電流を示す波形図。

以下、電力変換装置の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態における電力変換装置１の回路構成図である。

電力変換装置１は、第１〜第４の半導体スイッチ（以下、単にスイッチと称する）Ｓ１，Ｓ２，Ｓ３，Ｓ４、第１，第２のインダクタＬ１，Ｌ２、第１〜第３のキャパシタＣ１，Ｃ２，Ｃ３、トランスＴ１及び第１，第２のダイオードＤ１，Ｄ２を含む。スイッチＳ１〜Ｓ４は、いずれもＮ型電界効果型ＦＥＴ、あるいは同等の特性を持つＧａＮ、ＳｉＣ素子等を用いる。電力変換装置１は、入力端子ＩＮに商用交流電源（以下、単に交流電源と称する）Ｖａｃを接続し、出力端子ＯＵＴに負荷２を接続する。

電力変換装置１は、第１〜第４の４つのスイッチＳ１，Ｓ２，Ｓ３，Ｓ４を、ブリッジと称される方式で接続する。すなわち、第１のスイッチＳ１のドレイン端子は、第３のスイッチＳ３のドレイン端子と接続する。第１のスイッチＳ１のソース端子は、第２のスイッチＳ２のドレイン端子と接続する。第３のスイッチＳ３のソース端子は、第４のスイッチＳ４のドレイン端子と接続する。第２のスイッチＳ２のソース端子は、第４のスイッチＳ４のソース端子と接続する。

ここで本実施形態では、説明の便宜上、第１のスイッチＳ１のソース端子と第２のスイッチＳ２のドレイン端子との接続点のノード名称をＵ端子と称する。第３のスイッチＳ３のソース端子と第４のスイッチＳ４のドレイン端子との接続点のノード名称をＶ端子と称する。

電力変換装置１は、入力端子ＩＮに第１のインダクタＬ１と第１のキャパシタＣ１とを直列に接続し、交流電源Ｖａｃを介して閉ループを形成する。また電力変換装置１は、Ｕ端子とＶ端子との間に、前記第１のキャパシタＣ１と、第２のインダクタＬ２と、トランスＴ１の１次巻線Ｌｐとを直列に接続して、閉ループを形成する。さらに電力変換装置１は、第１のスイッチＳ１のドレイン端子と第３のスイッチＳ３のドレイン端子との接続点と、第２のスイッチＳ２のソース端子と第４のスイッチＳ４のソース端子との接続点との間に、第２のキャパシタＣ２を接続する。

電力変換装置１は、トランスＴ１の２つの２次巻線Ｌｓ１、Ｌｓ２を直列に接続する。電力変換装置１は、直列に接続された２次巻線Ｌｓ１、Ｌｓ２の一端（２次巻線Ｌｓ１側）に第１のダイオードＤ１のアノード端子を接続し、他端（２次巻線Ｌｓ２側）に第２のダイオードＤ２のアノード端子を接続する。電力変換装置１は、第１のダイオードＤ１のカソード端子を第２のダイオードＤ２のカソード端子と接続する。さらに電力変換装置１は、２次巻線Ｌｓ１と２次巻線Ｌｓ２とが直列に接続された中点と、第１及び第２のダイオードＤ１，Ｄ２のカソード端子同士の接続点との間に、第３のキャパシタＣ３を接続する。ここに、第１及び第２のダイオードＤ１，Ｄ２と第３のキャパシタＣ３とは、整流平滑回路を構成する。電力変換装置１は、整流平滑回路の出力端子である第３のキャパシタＣ３の両端子を出力端子ＯＵＴとする。

電力変換装置１は、電圧検出部１１、１３，１５と、電流検出部１２、１４とを備える。詳しくは、電力変換装置１は、入力端子ＩＮ間に電圧検出部１１を接続する。電圧検出部１１は、交流電源Ｖａｃから入力端子ＩＮ間に印加される入力電圧を検出し、検出信号Ｖ１を出力する。

電力変換装置１は、第２のインダクタＬ２とトランスＴ１の１次巻線Ｌｐとの間に電流検出部１２を接続する。電流検出部１２は、第２のインダクタＬ２を流れる回路電流を検出し、検出信号Ｉ１を出力する。

電力変換装置１は、第１のスイッチＳ１のドレイン端子と第３のスイッチＳ３のドレイン端子との接続点と、第２のキャパシタＣ２との間に電圧検出部１３を接続する。電圧検出部１３は、第２のキャパシタＣ２の電圧（以下、Ｃ２電圧と称する）を検出し、検出信号Ｖ２を出力する。

電力変換装置１は、２次巻線Ｌｓ１と２次巻線Ｌｓ２との中点と、第３のキャパシタＣ３との間に電流検出部１４を接続する。電流検出部１４は、第１及び第２のダイオードＤ１，Ｄ２を流れる電流（以下、ダイオード電流と称する）を検出し、電流信号Ｉ２を出力する。

電力変換装置１は、第３のキャパシタＣ３の両端子間に電圧検出部１５を接続する。電圧検出部１５は、出力端子ＯＵＴ間に発生する出力電圧を検出し、検出信号Ｖ３を出力する。

電力変換装置１は、制御部１６を備える。制御部１６は、電圧検出部１１、１３，１５及び電流検出部１２、１４からそれぞれ出力される検出信号Ｖ１，Ｖ２，Ｖ３，Ｉ１，Ｉ２を入力とする。そして制御部１６は、これらの入力信号に基づいて、ブリッジを構成するスイッチＳ１〜Ｓ４の各ゲート端子に印加されるゲート駆動信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を出力する。

このゲート駆動信号Ｐ１，Ｐ２，Ｐ３，Ｐ４により、スイッチＳ１とスイッチＳ４とが同時にＯＮし、スイッチＳ２とスイッチＳ３とが同時にＯＦＦすると、電力変換装置１では、第２のキャパシタＣ２の正極→スイッチＳ1→第１のキャパシタＣ１→第２のインダクタＬ２→トランスＴ１の一次巻線Ｌｐ→スイッチＳ４→第２のキャパシタＣ２の負極の閉ループが形成される。そしてこの閉ループに、第２のキャパシタＣ２にチャージされていた電荷（電圧）をもとに電流が流れる。このとき、トランスＴ１に印加されたエネルギーの一部が２次巻線Ｌｓ１，Ｌｓ２側に伝達され、ダイオードＤ１，Ｄ２によって整流されて、第３のキャパシタＣ３に電荷としてチャージされる。

逆に、スイッチＳ１とスイッチＳ４とが同時にＯＦＦし，スイッチＳ２とスイッチＳ３とが同時にＯＮすると、今度は、第２のキャパシタＣ２の正極→スイッチＳ３→トランスＴ１の一次巻線Ｌｐ→第２のインダクタＬ２→第１のキャパシタＣ１→スイッチＳ２→第２のキャパシタＣ２の負極の閉ループが形成される。その結果、トランスＴ１の１次巻線Ｌｐに逆向きの電圧が印加される。この逆向き電圧の印加により、トランスＴ１に印加されたエネルギーの一部が２次巻線Ｌｓ１，Ｌｓ２側に出力され、ダイオードＤ１，Ｄ２によって整流されて、第３のキャパシタＣ３に電荷としてチャージされる。

以上の説明において、スイッチＳ１，Ｓ２，Ｓ３，Ｓ４の駆動は、１００ｋＨｚ前後の高周波で行う。第１のキャパシタＣ１は、この１００ｋＨｚの高周波に対して回路電流を十分に透過できる容量であり、その一方で、交流電源Ｖａｃの５０Ｈｚ低周波に対しては遮断能力のある容量である。すなわち電力変換装置１は、第１のインダクタＬ１と第１のキャパシタＣ１とによってローパスフィルタを構成する。このローパスフィルタによって、回路電流のうち１００ｋＨｚの高周波成分は、第１のキャパシタＣ１を経由するループを通る。５０Ｈｚの低周波成分は、第１のインダクタＬ１を経由して交流電源Ｖａｃに至るループを通る。

回路電流は、５０Ｈｚの低周波成分と１００ｋＨｚの高周波成分とが混在する。具体的には、５０Ｈｚの交流電源Ｖａｃの電圧位相に同期した５０Ｈｚの正弦波電流と、トランスＴ１を介して２次側に伝達される１００ｋＨｚの高周波電流とが混在する。回路電流は、交流電源Ｖａｃの電圧位相に応じて４つのスイッチＳ１〜Ｓ４のＯＮ/ＯＦＦタイミング及び周波数を適宜変えることで、同時にコントロールできる。回路電流の状況は、電流検出部１２によって検出できる。

高周波成分と低周波成分とが混在した回路電流のうち、交流電源Ｖａｃに流れる電流は低周波成分だけとなる。すなわち、交流電源Ｖａｃの電圧位相に同期した正弦波電流を交流電源Ｖａｃに流すことができる。また、トランスＴ１では高周波成分が２次側に伝達される。すなわち電力変換装置１は、絶縁コンバータとしての機能を実現する。

このように電力変換装置１は、交流電源Ｖａｃに流れる電流を、５０Ｈｚ以外の成分を含まない、すなわち入力電流高調波の少ない電流とすることができる。また電力変換装置１は、交流電源Ｖａｃの電圧位相に同期した電流位相を生成できる。したがって、電力変換装置１は、力率の高い回路動作を行う。つまり、電力変換装置１の回路は、ＰＦＣ（ＰｈａｓｅＦａｃｔｏｒＣｏｎｔｒｏｌｌｅｒ：力率改善および電流高調波軽減回路）と同等の機能を実現する。

次に制御部１６の基本原理について、図２の波形図を用いて説明する。図２の（ａ）と（ｂ）とは、同じ波形を示す。この波形は、横軸を時間ｔとし、縦軸を電流値ｉとする。時間ｔについては、５０Ｈｚの商用電源Ｖａｃの１サイクル分を示している。

図２（ａ）において実線で表される波形は、回路電流の検出信号Ｉ１を表す波形である。ただし検出信号Ｉ１は、１００ｋＨｚの高周波であるが、正確に記述すると周波数が違いすぎてわかりにくい。そこで、図をわかりやすくするために、１００ｋＨｚ成分を粗く表記している。

交流電源Ｖａｃの電圧位相と等価な正弦波をもとに所定の幅をもたせたエンベロープenbup，enbdnを考える。この場合、制御部１６は、以下のＡ，Ｂの動作を繰り返す。

Ａ．一方のエンベロープ、例えばエンベロープenbupに検出信号Ｉ１が達したならば、ブリッジを構成するスイッチＳ１,Ｓ２，Ｓ３，Ｓ４のＯＮ/ＯＦＦを逆転させて電流の向きを反転させる。

Ｂ．他方のエンベロープ、例えばエンベロープenbdnに検出信号Ｉ１が達したならば、再びスイッチＳ１,Ｓ２，Ｓ３，Ｓ４のＯＮ/ＯＦＦを逆転させて電流の向きを反転させる。

ここで検出信号Ｉ１は、第２のインダクタＬ２のリアクトル作用によりほぼ直線状に増減するものと仮定すると、電流ピークのちょうど半分の位置が平均電流になる。すなわち、図２（ｂ）において実線で表されるように、ローパスフィルタを通して交流電源Ｖａｃ側に出ていく電流信号Ｉａｃの波形は、おおよそ２つのエンベロープenbup，enbdnに挟まれた中点の波形になる。

また、２つのエンベロープenbup，enbdn間の距離が常に一定であると仮定すると、電流が往復するのに要する時間Ｔは、ほぼ同じである。したがって、交流電源Ｖａｃの電圧位相にかかわらず、どの位相においても周波数に変化は無い。すなわち、周波数は一定である。

ところで、図２の説明では回路電流の検出信号Ｉ１がほぼ直線状に流れるということを前提にした。負荷２が軽負荷の場合には、この前提で問題はない。しかし、負荷２が重負荷になると、検出信号Ｉ１が直線でなくなる。検出信号Ｉ１が直線でなくなると、上述した制御概念が通用しなくなる。この状況を図３の波形図を用いて説明する。

図３（ａ），（ｂ）は、図２（ａ），（ｂ）と同様の波形であり、横軸を時間ｔとし、縦軸を電流値ｉとする。ただし、２つのエンベロープenbup，enbdn間を往復する回路電流の検出信号Ｉ１は、電流値ｉがゼロとなる地点（以下、電流ゼロ点０と称する）を中心に傾きが変わる。しかも、その傾きの変化は、一律ではない。交流電源Ｖａｃの電圧ピーク付近では傾きが大きく、電圧ゼロクロス近辺では傾きが小さい。これらの傾きの変化は、トランスＴ１の２次側Ｌｓ１，Ｌｓ２に電流が流れるタイミングで発生する。厳密に言うと、電流ゼロ点０で必ず電流の傾きが変化するわけではないが、説明を簡単にするために全て電流ゼロ点０において傾きが変化するものとする。

制御部１６は、途中で傾きが変化する回路電流の検出信号Ｉ１に対しても、正弦波のエンベロープenbup，enbdnで折り返し動作させる。エンベロープenbup，enbdnで検出信号Ｉ１を折り返し動作させることにより、図３（ｂ）に実線で示すように、交流電源Ｖａｃに流れる電流信号Ｉａｃは、所望する正弦波から逸脱し、電圧ピーク付近で突出した波形の信号となる。

その理由は、以下のとおりである。すなわち、交流電源Ｖａｃの電圧ピーク付近では電流の傾きが寝ていることからエンベロープenbupに達するまでに時間を要する。したがって、この区間の周波数Ｔ１が下がる。周波数Ｔ１が下がると、トランスＴを介して２次側Ｌｓ１，Ｌｓ２に伝達されるエネルギーが一時的に増加する。一方、交流電源Ｖａｃの電圧ゼロクロス付近では電流の傾きが変わらずほぼ直線状である。このため、周波数Ｔ２が下がらない。このように、負荷２が重負荷になると、５０Ｈｚの１周期中に１００ｋＨｚの発振動作に周波数ゆらぎが生じる。このゆらぎの影響により、回路電流の検出信号Ｉ１が所望の正弦波状にならない。

次に、このような負荷の影響を受ける回路電流の検出信号Ｉ１に対して、電流信号Ｉａｃの波形を正弦波に保ちつつ、負荷２への電力供給に支障をきたさない制御方法について図４〜図７を用いて説明する。

図４は、図１における制御部１６の概略構成を示すブロック図である。制御部１６は、第１回路部１６１と、第２回路部１６２と、第３回路部１６３とからなる。第１回路部１６１は、回路電圧の検出信号Ｖ１とダイオード電流の検出信号Ｉ２を入力とし、正のエンベロープ信号envupと負のエンベロープ信号enbdnとを出力とする。正のエンベロープ信号envupと負のエンベロープ信号enbdnとは、第３回路部１６３に出力される。

第２回路部１６２は、回路電圧の検出信号Ｖ１とＣ２電圧の検出信号Ｖ２と出力電圧の検出信号Ｖ３とを入力とし、増幅率フィードバック信号dif1と幅フィードバック信号dif2とを出力とする。増幅率フィードバック信号dif1と幅フィードバック信号dif2とは、第１回路部１６１に出力される。

第３回路部１６３は、正のエンベロープ信号envup及び負のエンベロープ信号enbdnと、回路電流の検出信号Ｉ１とを入力とし、ブリッジを構成する各スイッチＳ１，Ｓ２，Ｓ３，Ｓ４のゲート駆動信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を出力とする。ゲート駆動信号Ｐ１，Ｐ２，Ｐ３，Ｐ４は、各スイッチＳ１，Ｓ２，Ｓ３，Ｓ４のゲート端子に出力される。

図５は、第１回路部１６１の内部構成を示すブロック図である。第１回路部１６１は、図５に示すように、正弦波生成部１６１１、正側の正弦波補正部１６１２、負側の正弦波補正部１６１３、増幅率フィードバック部１６１４、平均幅決定部１６１５、正側の幅補正部１６１６、負側の幅補正部１６１７及び幅フィードバック部１６１８を含む。

正弦波生成部１６１１は、検出信号Ｖ１を入力とする。検出信号Ｖ１は、交流電源Ｖａｃの電圧と位相とを表す。正弦波生成部１６１１は、検出信号Ｖ１をもとに交流電源Ｖａｃの周波数と位相とを検出し、交流電源Ｖａｃと同位相の正弦波信号ｓｉｎ１を出力する。正弦波信号ｓｉｎ１は、正側及び負側の正弦波補正部１６１２、１６１３に出力される。

正側の正弦波補正部１６１２は、正弦波信号ｓｉｎ１を入力とする。正弦波補正部１６１２は、正弦波信号ｓｉｎ１に所定の関数演算を施して、正弦波信号ｓｉｎ１を補正する。補正後の正弦波信号ｓｆｕは、増幅率フィードバック部１６１４に出力される。同様に、負側の正弦波補正部１６１３は、正弦波信号ｓｉｎ１を入力とする。正弦波補正部１６１３は、正弦波信号ｓｉｎ１に所定の関数演算を施して、正弦波信号ｓｉｎ１を補正する。補正後の正弦波信号ｓｆｄは、増幅率フィードバック部１６１４に出力される。関数演算については後述する。

増幅率フィードバック部１６１４は、正側の正弦波補正部１６１２で補正された正側の正弦波信号ｓｆｕと、負側の正弦波補正部１６１３で補正された負側の正弦波信号ｓｆｄを入力とする。増幅率フィードバック部１６１４は、これら正弦波信号ｓｆｕ，ｓｆｄにそれぞれ増幅率フィードバック信号ｄｉｆ１によって特定される所定の増幅率を乗算し、その結果を正側波形信号ｓｆｕａ及び負側波形信号ｓｆｕｄとして出力する。正側波形信号ｓｆｕａは、正側の幅補正部１６１６に出力される。負側波形信号ｓｆｕｄは、負側の幅補正部１６１７に出力される。増幅率フィードバック信号ｄｉｆ１の生成方法については後述する。

平均幅決定部１６１５は、検出信号Ｖ１と検出信号Ｉ２とを入力とする。検出信号Ｉ２は、トランスＴ１の２次側のダイオード電流を表す。平均幅決定部１６１５は、検出信号Ｉ２の信号値を平均化する。平均幅決定部１６１５は、電圧信号Ｖ１を基に交流電源Ｖａｃの５０Ｈｚ周期単位を基準として平均化する。平均幅決定部１６１５は、平均化された電流値を平均幅信号ｉｄａｖとして出力する。平均幅信号ｉｄａｖは、正側及び負側の幅補正部１６１６，１６１７に出力される。

正側の幅補正部１６１６は、正側波形信号ｓｆｕａと平均幅信号ｉｄａｖとを入力とする。幅補正部１６１６は、正側波形信号ｓｆｕａに対して平均幅信号ｉｄａｖを加算する処理を行い、その結果を正側幅補正信号ｓｗｕとして出力する。同様に、負側の幅補正部１６１７は、負側波形信号ｓｆｕｄと平均幅信号ｉｄａｖとを入力とする。幅補正部１６１７は、負側波形信号ｓｆｕｄに対して平均幅信号ｉｄａｖを減算する処理を行い、その結果を負側幅補正信号ｓｗｄとして出力する。正側幅補正信号ｓｗｕ及び負側幅補正信号ｓｗｄは、幅フィードバック部１６１８に出力される。

幅フィードバック部１６１８は、平均幅信号ｉｄａｖを加算した正側幅補正信号ｓｗｕと、平均幅信号ｉｄａｖを減算した負側幅補正信号ｓｗｄとを入力とする。幅フィードバック部１６１８は、正側幅補正信号ｓｗｕ及び負側幅補正信号ｓｗｄにそれぞれ幅フィードバック信号ｄｉｆ２によって特定される所定のフィードバック値を付加し、その結果を、正側のエンベロープ信号ｅｎｖｕｐ及び負側のエンベロープ信号ｅｎｖｄｎとして出力する。正側及び負側のエンベロープ信号ｅｎｖｕｐ，ｅｎｖｄｎは、第３回路部１６３のコンパレータ１６３１，１６３２（図７を参照）に出力される。幅フィードバック信号ｄｉｆ２の生成方法については後述する。

図６は、第２回路部１６２の内部構成を示すブロック図である。第２回路部１６２は、図６に示すように、平均化部１６２１、第１，第２の基準電圧生成部１６２２，１６２３及び第１，第２の差動増幅部１６２４，１６２５を含む。

平均化部１６２１は、検出信号Ｖ１と検出信号Ｖ２とを入力とする。検出信号Ｖ１は、交流電源Ｖａｃの電圧と位相とを表す。検出信号Ｖ２は、Ｃ２電圧を表す。平均化部１６２１は、検出信号Ｖ１の周期ごとに検出信号Ｖ２の値を平均化する。検出信号Ｖ２は、平均化した結果を平均化信号ａｖｅ１として出力する。平均化信号ａｖｅ１は、第１の差動増幅部１６２４に出力される。

第１の基準電圧生成部１６２２は、Ｃ２電圧に対する基準電圧を生成する。生成された基準電圧は、基準電圧信号Ｖ２ｒｅｆとして第１の差動増幅部１６２４に出力される。

第２の基準電圧生成部１６２３は、出力電圧に対する基準電圧を生成する。生成された基準電圧は、基準電圧信号Ｖ３ｒｅｆとして第２の差動増幅部１６２５に出力される。

第１の差動増幅部１６２４は、平均化信号ａｖｅ１と基準電圧信号Ｖ２ｒｅｆとを入力とする。第１の差動増幅部１６２４は、基準電圧信号Ｖ２ｒｅｆと平均化信号ａｖｅ１との差分を演算し、その差分を増幅率フィードバック信号ｄｉｆ１として増幅率フィードバック部１６１４に出力する。因みに、平均化信号ａｖｅ１が基準電圧信号Ｖ２ｒｅｆよりも大きい場合、増幅率フィードバック信号ｄｉｆ１で特定される増幅率は小さくなる。逆に、平均化信号ａｖｅ１が基準電圧信号Ｖ２ｒｅｆよりも小さい場合、増幅率フィードバック信号ｄｉｆ１で特定される増幅率は大きくなる。

第２の差動増幅部１６２５は、検出信号Ｖ３と基準電圧信号Ｖ３ｒｅｆとを入力とする。検出信号Ｖ３は、出力電圧を表す。第２の差動増幅部１６２５は、基準電圧信号Ｖ３ｒｅｆと検出信号Ｖ３との差分を演算し、その差分を幅フィードバック信号ｄｉｆ２として幅フィードバック部１６１８に出力する。因みに、検出信号Ｖ３が基準電圧信号Ｖ３ｒｅｆよりも大きい場合、幅フィードバック信号ｄｉｆ２は、幅フィードバック部１６１８で正側幅補正信号ｓｗｕ及び負側幅補正信号ｓｗｄに付加される幅を小さくする方向に作用させる。逆に、検出信号Ｖ３が基準電圧信号Ｖ３ｒｅｆよりも小さい場合、幅フィードバック信号ｄｉｆ２は、幅フィードバック部１６１８で正側幅補正信号ｓｗｕ及び負側幅補正信号ｓｗｄに付加される幅を大きくする方向に作用させる。

図７は、第３回路部１６３の内部構成を示すブロック図である。第３回路部１６３は、第１，第２のコンパレータ１６３１，１６３２、ラッチ回路１６３３及びデッドタイム生成部１６３４を含む。

第１のコンパレータ１６３１は、正側のエンベロープ信号ｅｎｖｕｐと検出信号Ｉ１とを入力とする。検出信号Ｉ１は、第２のインダクタＬ２を流れる回路電流を表す。第１のコンパレータ１６３１は、検出信号Ｉ１をエンベロープ信号ｅｎｖｕｐと比較し、検出信号Ｉ１がエンベロープ信号ｅｎｖｕｐよりも大きくなったならば、ラッチ回路１６３３にセット信号ＳＥＴを出力する。

第２のコンパレータ１６３２は、負側のエンベロープ信号ｅｎｖｄｎと検出信号Ｉ１とを入力とする。第２のコンパレータ１６３２は、検出信号Ｉ１をエンベロープ信号ｅｎｖｄｎと比較し、検出信号Ｉ１がエンベロープ信号ｅｎｖｄｎよりも小さくなったならば、ラッチ回路１６３３にリセット信号ＲＥＳＥＴを出力する。

ラッチ回路１６３３は、セット信号ＳＥＴとリセット信号ＲＥＳＥＴとを入力とする。ラッチ回路１６３３は、セット信号ＳＥＴが入力されたとき、出力信号Ｑをハイレベルに固定し、出力信号Ｑｂａｒをローレベルに固定する。ラッチ回路１６３３は、リセット信号ＲＥＳＥＴが入力されたとき、出力信号Ｑをローレベルに固定し、出力信号Ｑｂａｒをハイレベルに固定する。セット信号ＳＥＴとリセット信号ＲＥＳＥＴとは、交互に入力される。したがって、ラッチ回路１６３３の出力信号Ｑおよび出力信号Ｑｂａｒは、互いに反転し、その状態を保持する。

デッドタイム生成部１６３４は、ラッチ回路１６３３の出力信号Ｑおよび出力信号Ｑｂａｒを入力とする。デッドタイム生成部１６３４は、出力信号Ｑの立ち上がりに所定の遅延時間を持たせる。同様に、デッドタイム生成部１６３４は、出力信号Ｑｂａｒの立ち上がりにも所定の遅延時間を持たせる。ただし、出力信号Ｑ，Ｑｂａｒの立下りに対しては、遅延は働かない。

図８は、デッドタイム生成部１６３４の基本的な動作を示すタイミングチャートである。図８は、横軸を時間ｔとし、１００ｋＨｚのスイッチング動作を拡大して表している。図８の波形は、上から順に、正側のエンベロープ信号ｅｎｖｕｐ（点線）、交流電源Ｖａｃの電流値ｅｎｖ１（点線）、負側のエンベロープ信号ｅｎｖｄｎ（点線）、正負のエンベロープ信号ｅｎｖｕｐ，ｅｎｖｄｎの間を折り返す回路電流の検出信号Ｉ１（実線）と、セット信号ＳＥＴ及びリセット信号ＲＥＳＥＴと、スイッチＳ１〜Ｓ４をそれぞれ駆動するためのゲート駆動信号（パルス信号）Ｐ１〜Ｐ４と、図１におけるＵ端子とＶ端子との間に発生する電圧ＵＶを表している。

仮に、現在のゲート駆動信号がＰ１＝Ｈ、Ｐ２＝Ｌ、Ｐ３＝Ｌ、Ｐ４＝Ｈであるとする。このとき、図１の回路では、第２のインダクタＬ２に対して図の左から右へ電流が流れる。この向きを図８の回路電流（検出信号Ｉ１）の正と定義する。

回路電流が正の方向に増加し、やがて検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達する。この到達点ｑ１を正側判定点と称する。検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達すると、ラッチ回路１６３３は、セット信号ＳＥＴを出力する。セット信号ＳＥＴが出力されると、デッドタイム生成部１６３４は、セット信号ＳＥＴの立ち上がりと同時に、ゲート駆動信号Ｐ１とゲート駆動信号Ｐ４とを立ち下げる。その結果、回路電流が増加する方向の経路が遮断される。

ゲート駆動信号Ｐ１とゲート駆動信号Ｐ４とを立下げた後、デッドタイム生成部１６３４は、遅延時間ｔｄが経過するのを待って、それまでＯＦＦ状態だったゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とを立ち上げる。この遅延時間ｔｄは、ゲート駆動信号Ｐ１とゲート駆動信号Ｐ２またはゲート駆動信号Ｐ３とゲート駆動信号Ｐ４とが同時にＯＮし、回路が短絡して破損することを防止する目的で挿入している。

ゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とが立ち上がると、回路電流は増加から減少へ転じる。これにより、迅速に検出信号Ｉ１がエンベロープ信号ｅｎｖｕｐよりも小さくなるため、セット信号ＳＥＴは速やかにＬレベルに戻る。

このスイッチ状態を維持すると、やがて回路電流は正から負に転じる。そして、やがて検出信号Ｉ１が負側のエンベロープ信号ｅｎｖｄｎに達する。この到達点ｑ２を負側判定点と称する。検出信号Ｉ１が負側のエンベロープ信号ｅｎｖｄｎに達すると、ラッチ回路１６３３は、リセット信号ＲＥＳＥＴを出力する。リセット信号ＲＥＳＥＴが出力されると、デッドタイム生成部１６３４は、リセット信号ＲＥＳＥＴの立ち上がりと同時に、ゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とを立ち下げる。その結果、回路電流が減少する方向の経路が遮断される。

ゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とを立ち下げた後、デッドタイム生成部１６３４は、遅延時間ｔｄが経過するのを待って、それまでＯＦＦ状態だったゲート駆動信号Ｐ１とゲート駆動信号Ｐ４とを立ち上げる。

ゲート駆動信号Ｐ１とゲート駆動信号Ｐ４とが立ち上がると、回路電流は減少から増加へ転じる。これにより、迅速に検出信号Ｉ１がエンベロープ信号ｅｎｖｄｎよりも大きくなるため、リセット信号ＲＥＳＥＴは速やかにＬレベルに戻る。

このスイッチ状態を維持すると、やがて回路電流は負から正に転じる。そして、やがて検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達する。検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達すると、ラッチ回路１６３３は、再びセット信号ＳＥＴを出力する。セット信号ＳＥＴが出力されると、デッドタイム生成部１６３４は、前述したように、セット信号ＳＥＴの立ち上がりと同時に、ゲート駆動信号Ｐ１とゲート駆動信号Ｐ４とを立下げる。また、デッドタイム生成部１６３４は、遅延時間ｔｄが経過するのを待って、ゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とを立ち上げる。

以後、デッドタイム生成部１６３４は、上述した動作を繰り返す。この繰り返しにより、回路電流は、所定のエンベロープｅｎｖｕｐ、ｅｎｖｄｎ間を往復する。その結果、回路電流は、負荷２へ電力を伝達するための１００ｋＨｚ前後の高周波発振をするとともに、その平均電流がローパスフィルタＬ１，Ｃ１を通して交流電源Ｖａｃの電流Ｉａｃとして流れる。

次に、エンベロープ波形がどのように生成されていくかについて、図９を用いて説明する。図９（ａ）は、基本となる正弦波信号ｓｉｎ１を表す。この波形は交流電源Ｖａｃの電圧位相に同期して生成される。

図９（ｂ）は、その上方に、基本となる正弦波信号ｓｉｎ１に対して正側の正弦波補正部１６１２で所定の関数演算を施した信号ｓｆｕを増幅率フィードバック部１６１４で振幅調整した信号ｓｆｕａに対し、平均幅決定部１６１５が出力する平均幅信号ｉｄａｖを加算した波形を表している。また図９（ｂ）は、その下方に、基本となる正弦波信号ｓｉｎ１に対して負側の正弦波補正部１６１３で所定の関数演算を施した信号ｓｆｄを増幅率フィードバック部１６１４で振幅調整した信号ｓｆｄａに対し、平均幅決定部１６１５が出力する平均幅ｉｄａｖを減算した波形を表している。この正弦波補正、増幅率のフィードバック補正及び幅補正の各処理により、交流電源Ｖａｃの電圧ピーク付近に対して補正が施されて、正弦波のピーク値が下がる。

図９（ｃ）は、正側の幅補正部１６１６と負側の幅補正部１６１７とによる幅補正の処理を加え、幅一定ではなく交流電源Ｖａｃの１周期内で意図的に幅を変化させている波形を表している。具体的には、交流電源Ｖａｃのピーク値付近は幅を狭くし、ゼロクロス付近では幅を広くしている。

図９（ｄ）は、図９（ｃ）の信号ｓｗｕ，ｓｗｄに対して幅フィードバック部１６１８での幅フィードバック補正を適用した結果を表している。負荷２の変化点ｍにおいて、軽負荷から重負荷へ変化したものと想定する。この変化は出力電圧の低下として電圧検出部１５によって速やかに検出され、その検出信号Ｖ３は幅フィードバック部１６１８によって反映され、幅を増やす方向に作用する。この結果、負荷２へ供給される電力は増加し、結果として出力電圧は元の電圧に戻る。一方で、この変化が起きても幅が増減するだけなのでその平均値である入力電流は正弦波を維持する。

次に、エンベロープに関数を適用することで、平均値である入力電流波形が正弦波になることを、図１０を用いて説明する。単純な正弦波で構成したエンベロープでは、その平均値である入力電流Ｉａｃが正弦波にならないことを図３の説明で述べた。エンベロープに関数を適用した場合、図１０（ｂ）に示すように、図３の状況においても入力電流Ｉａｃが正弦波に近くなる。

図１０（ａ），（ｂ）は、図３（ａ），（ｂ）と同様の波形であり、横軸を時間ｔとし、縦軸を電流値ｉとする。時間ｔについては、５０Ｈｚの交流電源Ｖａｃの１周期分を表している。

図１０（ａ）は、正弦波に幅を持たせた波形ｓｉｎ１＋ｉｄａｖ（細点線）と、この波形ｓｉｎ１＋ｉｄａｖに対してピーク付近で値が小さくなるような関数を施したエンベロープｓｆｕａ＋ｉｄａｖ（点線）と、このエンベロープｓｆｕａ＋ｉｄａｖの内側で折り返す回路電流の検出信号Ｉ１（実線）とを示している。

図３の例では、電流ゼロ点０の付近で電流の傾きが変化するため、交流電源Ｖｓｃの電圧ピーク付近においてエンベロープに達するまでに時間がかかる。このため、回路電流の周波数が低下する。そこで図１０（ａ）の例では、電流の傾きの変化を考慮してエンベロープに関数を適用し、折り返しの時間が想定以上にかからないようする。そうすることによって、回路電流の周波数が下がる現象が緩和される。

図１０（ｂ）に示すように、回路電流の軌跡の１００ｋＨｚ動作の１周期分を考えると、正側の電流面積をＳＨ１、負側の電流面積をＳＨ２としたとき、ＳＨ１−ＳＨ２が差引の電流値であり、この電流値を１００ｋＨｚ動作の１周期で平均化した値が点Ｅとなる。この点Ｅが目標とする正弦波電流に乗るように、正弦波補正部１６１２，１６１３がエンベロープに補正関数をかければよい。

補正関数は任意だが、例えばピーク付近を抑えるのであれば、次の（１）式のような２次関数を適用してもよい。（１）式において、ｋは係数で例えば１〜１０の範囲の正の値である。

ｙ＝ｓｉｎ（ｘ）−（ｓｉｎ（ｘ））^２/ｋ …（１）
次に、図１１を用いて意図的に整流平滑回路の出力電流を変化させる方法について説明する。図１１も図１０と同様に横軸が時間ｔであり、縦軸が電流値ｉである。図１１（ａ）の例は、交流電源Ｖａｃの１サイクル中の幅が一定ではなく、位相に応じて幅を可変にしている。具体的には、交流電源Ｖａｃの電圧ピーク付近で幅Ｈ１を狭くし、ゼロクロス付近では幅Ｈ２を広げている。

このように、幅を可変することによって、意図的に電圧ピーク付近で回路電流の周波数を上げ、ゼロクロス付近で回路電流の周波数を下げる。その結果、トランスＴ１の特性、すなわち絶縁電力伝送において周波数が高いと出力側に電力が伝わりにくく、周波数が低いと出力側に電力が伝わりやすいという特性と相まって、出力電流が交流電源Ｖａｃの位相によらずほぼ均一に流れるようになる。

このとき、図１１（ｂ）の波形で見られるように、この操作は幅の増減であり電流面積は均等に増減するため、結果として平均電流には影響を及ぼさない。従って交流電源Ｖａｃに流れる電流Ｉａｃは、幅補正部１６１６，１６１７による幅補正関数を適用しても正弦波を維持することができる。

図１２を用いて整流平滑回路の出力電流が均一化する様子を説明する。図１２は、横軸が時間ｔであり、交流電源Ｖａｃの５０Ｈｚ１周期分を表している。縦軸はダイオード電流Ｉ２を表している。また、電流値ＰＩｘ，ＰＩｙはピーク電流を示しており、電流値ＡＩは平均電流を示している。

図１２（ａ）は、図１０に示したエンベロープを適用した場合のダイオード電流Ｉ２の波形を表している。図１０に示したエンベロープによる制御の場合、ゼロ点付近ではダイオードに流れる電流が少なく、ピーク付近では多くなっている。すなわち、例えばダイオードＤ１に電流が流れた後、ダイオードＤ２に電流が流れ、次に再びダイオードＤ１に電流が流れるという繰り返し動作になる。このとき、ダイオードＤ１に流れる電流とダイオードＤ２に流れる電流との間に大きな差があり、結果として平均電流ＡＩ対するピーク電流ＰＩｘが大きくなる。

図１２（ｂ）は、図１１に示したエンベロープを適用した場合のダイオード電流Ｉ２の波形を表している。図１１に示したエンベロープによる制御の場合、ゼロ点付近においてもダイオードに流れる電流が確保される。その結果、ピーク電流ＰＩｙを低く抑えることができる。すなわち同じ平均電流ＡＩにするために、ゼロ点付近での電流を増加させることが、ピーク電流を抑制することに繋がっている。

電流を流すことに起因する電力ロスはＷ＝Ｉ^２Ｒである。すなわち、電流が増加すると、その２乗で電力損失が増加する。このため、図１１に示したエンベロープを適用することで、電力損失を減らすために、平均電流に対してピーク電流を少なく抑えることが有効である。

以上、説明したように、本実施形態によれば、比較的簡単な制御で入力電圧と同位相の電流を交流電源Ｖａｃに流すことができるので、入力電流の高調波を極めて少なくできる。その結果、交流電源Ｖａｃの外部接続である変電設備やブレーカーに焼損などの悪影響を与えることがなくなる。また、回路内部を流れる電流のピークを抑えられるので、電力損失の少ない動作になり、高効率で、小型、低コストの電力変換装置を実現できる。

（第２の実施形態）
次に、第２の実施形態について説明する。なお、第１の実施形態と共通する部分には同一符号を付し、詳しい説明については省略する。

第２の実施形態が第１の実施形態と異なる部分は、制御部１６の第１回路部１６１と第３回路部１６３の構成の一部である。第１回路部１６１の内部構成を図１３に示し、第３回路部１６３の内部構成を図１４に示す。図１３と図５と及び図１４と図７とをそれぞれ比較すれば分かるように、第２の実施形態では、第１回路部１６１にＺＶＳ補償部１６１９を追加し、第３回路部１６３に位相シフト部１６３５を追加している。また、第１回路部１６１において、平均幅決定部１６１５は、幅フィードバック信号ｄｉｆ２を入力としている。

第１の実施形態では、平均幅決定部１６１５は、電圧信号Ｖ１を基に交流電源Ｖａｃの５０Ｈｚ周期単位を基準としてダイオード電流の検出信号Ｉ２を平均化することで平均幅を決定した。しかし、平均幅の決定方法はこの方法に限定されるものではない。

第２の実施形態では、平均幅決定部１６１５が幅フィードバック信号ｄｉｆ２、つまりは出力電圧の検出信号Ｖ３と基準電圧信号Ｖ３ｒｅｆとの差分値を入力とし、この差分値を積分平均して平均幅を決定する。この平均幅に相当する平均化信号ｉｄａｖは、正側及び負側の幅補正部１６１６，１６１７に出力される。このように、平均化する単位として交流電源Ｖａｃの周期単位ではなく、時間積分であってもよい。

第１の実施形態では、幅フィードバック部１６１８から出力される正負の信号を正側のエンベロープ信号ｅｎｖｕｐ及び負側のエンベロープ信号ｅｎｖｄｎとして、第１，第２のコンパレータ１６３１，１６３２に出力した。しかし、ブリッジを構成する４つのスイッチに対してこのＺＶＳ（Zero Voltage Switching）条件が常に成立するように、ＺＶＳ補償機能を入れてもよい。このＺＶＳ補償機能を入れることにより、電力損失の少ないスイッチングを実現できる。

ＺＶＳ補償部１６１９は、ＺＶＳ補償機能を実現するためのセクションである。ＺＶＳ補償部１６１９は、幅フィードバック部１６１８から出力される正側の加工信号ｗｆｂｕ及び負側の加工信号ｗｆｂｄを入力とする。正側の加工信号ｗｆｂｕは、第１の実施形態では正側のエンベロープ信号ｅｎｖｕｐと等しく、負側の加工信号ｗｆｂｄは、負側のエンベロープ信号ｅｎｖｄｎと等しい。

ＺＶＳ補償部１６１９は、正側の加工信号ｗｆｂｕが正の領域であることを検知する。そして、加工信号ｗｆｂｕが正の領域から外れたことを検出した場合、ＺＶＳ補償部１６１９は、加工信号ｗｆｂｕの持つ負の値を無効とし、ゼロまたは正の値に設定し直す。同様に、ＺＶＳ補償部１６１９は、負側の加工信号ｗｆｂｄが負の領域であることを検知する。そして、加工信号ｗｆｂｄが負の領域から外れたことを検出した場合、ＺＶＳ補償部１６１９は、加工信号ｗｆｂｄの持つ正の値を無効とし、ゼロまたは負の値に設定し直す。

このようにＺＶＳ補償部１６１９は、正側の加工信号ｗｆｂｕに対しては常に正の値を持つようにマージンを持たせて、正のエンベロープ信号ｅｎｖｕｐとして出力する。またＺＶＳ補償部１６１９は、負側の加工信号ｗｆｂｄに対しては常に負の値を持つようにマージンを持たせて、負のエンベロープ信号ｅｎｖｄｎを出力する。

位相シフト部１６３５は、ラッチ回路１６３３の出力信号Ｑ及び出力信号Ｑｂｅｒを入力とする。位相シフト部１６３５は、出力信号Ｑ及び出力信号Ｑｂｅｒの位相をシフトする。位相シフト量は、検出信号Ｉ１から求まる回路電流と検出信号Ｖ１から求まる入力電圧とから決定する。位相シフト部１６３５は、位相をシフトした出力信号Ｑ及び出力信号Ｑｂｅｒを、デッドタイム生成部１６３４に出力する。

この位相シフトにより、デッドタイム生成部１６３４では、スイッチＳ３及びスイッチＳ４に対するスイッチ駆動信号Ｐ３，Ｐ４の出力タイミングが、スイッチＳ１及びスイッチＳ２に対するスイッチ駆動信号Ｐ１，Ｐ２よりも位相シフト量の時間だけ遅れる。すなわち、ブリッジを構成するＵ端子側のスイッチング動作に対してＶ端子側のスイッチング動作を所定の時間だけ遅らせる。この遅延により、回路電流の折り返し点においてすぐに電流の傾きが反転せずに定電流的に流れる区間が追加される。この結果、電流成分に含まれる鋭角な変化すなわち高調波成分が減るためノイズ対策が楽になる。

また、別な効果として、図１の回路方式は軽負荷時に出力を低下させるために幅を狭くするように制御がかかる。このような制御がかかると、狭いエンベロープ間を回路電流が往復するので、結果としてスイッチング動作の周波数が高くなる。具体的には重負荷時に１００ｋＨｚ動作だったものが、軽負荷時には１５０ｋＨｚに上昇する。

そこで、位相シフト部１６３５を挿入することにより、上述したような周波数の上昇を抑えることができる。具体的には、位相シフト部１６３５が、軽負荷時であることを回路電流の検出信号Ｉ１から判断する。そして軽負荷時であるとき、位相シフト部１６３５は、回路電流Ｉ１の減少に応じて位相シフト量を増やす。あるいは、交流電源Ｖａｃの電圧ゼロクロス付近で周波数が上がらないように、位相シフト部１６３５が位相シフト量を決めるという使い方もできる。具体的には、交流電源Ｖａｃの電圧信号Ｖ１から電圧位相を割り出し、位相角がゼロ度または１８０度の近辺で位相遅延量を増やすことで実現できる。

第２の実施形態の動作を図１５の波形図で説明する。図１５は図８と同様に、横軸を時間ｔとし、１００ｋＨｚのスイッチング動作を拡大して表している。図１５の波形は、上から順に、正側のエンベロープ信号ｅｎｖｕｐ（点線）、交流電源Ｖａｃの電流値ｅｎｖ１（点線）、負側のエンベロープ信号ｅｎｖｄｎ（点線）、正負のエンベロープ信号ｅｎｖｕｐ，ｅｎｖｄｎの間を折り返す回路電流の検出信号Ｉ１（実線）と、セット信号ＳＥＴ及びリセット信号ＲＥＳＥＴと、スイッチＳ１〜Ｓ４をそれぞれ駆動するためのゲート駆動信号（パルス信号）Ｐ１〜Ｐ４と、図１におけるＵ端子とＶ端子との間に発生する電圧ＵＶを表している。

仮に、現在のゲート駆動信号がＰ１＝Ｈ、Ｐ２＝Ｌ、Ｐ３＝Ｌ、Ｐ４＝Ｈであるとする。この場合、回路電流が正の方向に増加し、やがて検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達する。検出信号Ｉ１が正側のエンベロープ信号ｅｎｖｕｐに達すると、ラッチ回路１６３３は、セット信号ＳＥＴを出力する。セット信号ＳＥＴが出力されると、デッドタイム生成部１６３４は、セット信号ＳＥＴの立ち上がりと同時にゲート駆動信号Ｐ１を立ち下げる。しかしデッドタイム生成部１６３４は、ゲート駆動信号Ｐ４を同時には立ち上げない。デッドタイム生成部１６３４は、位相シフト量ΔＳだけ遅れてゲート駆動信号Ｐ４を立ち下げる。したがって、この位相シフト量ΔＳの分だけ回路電流が右下がりの状態になるタイミングが遅れる。

デッドタイム生成部１６３４は、ゲート駆動信号Ｐ１を立ち下げた後、遅延時間ｔｄが経過するのを待って、ゲート駆動信号Ｐ２を立ち上げる。そしてさらに、位相シフト量ΔＳだけ遅れてゲート駆動信号Ｐ３を立ち上げる。ゲート駆動信号Ｐ２とゲート駆動信号Ｐ３とが立ち上がると、回路電流は増加から減少へ転じる。これにより、迅速にエンベロープ信号ｅｎｖｕｐよりも検出信号Ｉ１が小さくなるため、セット信号ＳＥＴは速やかにＬレベルに戻る。

このスイッチ状態を維持すると、やがて回路電流は正から負に転じる。そして、やがて検出信号Ｉ１が負側のエンベロープ信号ｅｎｖｄｎに達する。この到達点ｑ２を負側判定点と称する。検出信号Ｉ１が負側のエンベロープ信号ｅｎｖｄｎに達すると、ラッチ回路１６３３は、リセット信号ＲＥＳＥＴを出力する。リセット信号ＲＥＳＥＴが出力されると、デッドタイム生成部１６３４は、リセット信号ＲＥＳＥＴの立ち上がりと同時に、ゲート駆動信号Ｐ２を立ち下げる。そしてさらに位相シフト量だけ遅れてゲート駆動信号Ｐ３を立ち下げる。これにより、負側においても回路電流の傾きが正に反転するのに位相シフト量だけ遅延が発生する。

このときのＵ端子とＶ端子との間に発生する電圧は、図８の場合と相違する。図８の例では、ＵＶ値は常に正か負で２値しか取らない。一方、図１５の例では、位相シフト量に応じてＵＶ値がゼロとなる区間が現れる。この結果、ブリッジに印加される電圧が位相シフト量の分だけ見かけ上減少する。すなわち、周波数が変わらないにもかかわらず出力が低下する。換言すると、軽負荷の場合には、周波数を上げずに少ない電力を供給できるということになる。

図１６は、ＺＶＳ補償部１６１９の機能を説明する動作波形図である。基本的には図１１の動作と同じであるが、図１１の例より幅が狭い動作の場合である。図１６（ａ）に示すように、ＺＶＳ補償領域Ｌｕ〜Ｌｄより内側の値になった場合には、ＺＶＳ補償部１６１９は、強制的にＺＶＳ補償領域Ｌｕ〜Ｌｄの境界に値を変更する。これにより、回路電流は例外なく正と負の値を交互に取るようになる。

図１６（ｂ）では、ＺＶＳ補償が施されたエンベロープによる交流電源Ｖａｃの電流Ｉａｃの波形を示している。エンベロープがＺＶＳ補償の領域にかかる場合、電流Ｉａｃの波形は正弦波から若干逸脱する。具体的には、ＺＶＳ補償のかかるピーク付近での電流値が本来の値より小さくなる。これにより、若干の電流高調波が発生する。しかし実使用上は、全く問題のないレベルである。

なお、図１６では、説明を簡単にするため位相シフト量＝０として波形を記載している。勿論、位相シフト量を加えてもＺＶＳ補償動作が成立することは言うまでもない。

第２の実施形態によれば、ＺＶＳ補償部１６１９によりブリッジを構成するスイッチの動作が常に損失の極めて少ない状態になる。このため、電力変換効率に優れた電力変換装置１を提供できる。また、簡素な回路と簡素な制御の組み合わせであり小型軽量も実現できる。

また、位相シフト部１６３５により回路電流のピークでの急峻な変化を和らげる効果が得られるため、回路電流を起源とする高周波ノイズを軽減できる。すなわち、高周波ノイズ除去のために必要な対策部品を小さく低コストにすることができる。

あるいは、シフト量に応じて回路電流を軽減できるので、軽負荷時においてスイッチング周波数の上昇を抑えることができる。ブリッジにおけるスイッチング損失はスイッチング回数に比例するので、周波数の上昇はスイッチング損失の増大につながる。すなわち、位相シフト部１６３５を利用することでスイッチング損失の増加を軽減することができる。これにより、軽負荷時であっても高効率な電力変換を実現できる。

第２の実施形態は、第１の実施形態の作用効果も内包することは言うまでもない。なお、振幅率や幅を変更する手段として実施例中では関数を用いて説明したが、これに限定するものではなく、例えば関数の代わりに数値テーブルを用いてもかまわない。また、制御ブロック中での正弦波生成は必ずしも必要ではなく、例えば入力電圧の正弦波波形をそのまま流用してもかまわない。

また、複数の実施形態を単独または連携させて実施することで、簡素な構成であるにもかかわらず、入力電流高調波の少ない交流電流を商用電源Ｖａｃに流すことができる。また、スイッチング素子であるＦＥＴ（Ｓ１〜Ｓ４）を損失が極めて少ない動作モードで常に動作させることが可能である。さらには、第２の実施形態を組み合わせれば、一定負荷の場合だけでなく負荷の変動も考慮した状態での高効率な電力変換を実現できる。また、軽負荷時においてもスイッチング周波数の上昇を抑えて電力変換効率が低下するのを防止している。また、回路電流に起因する高周波ノイズを軽減する作用もありノイズ対策部品のコスト軽減につながる。これらの特性により小型、高効率、低コストの電力変換装置を構成することができ、様々な分野の機器電源として利用できるため、産業上の利用効果は大きい。

なお、振幅率や幅を変更する手段として実施形態では関数を用いて説明したが、これに限定するものではなく、例えば関数の代わりに数値テーブルを用いてもかまわない。また、正弦波生成部１６１１は必ずしも必要ではなく、例えば入力電圧の正弦波波形をそのまま流用してもかまわない。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…電力変換装置、１６…制御部、１６１１…正弦波生成部、１６１２…正側の正弦波補正部、１６１３…負側の正弦波補正部、１６１４…増幅率フィードバック部、１６１５…平均幅決定部、１６１６…正側の幅補正部、１６１７…負側の幅補正部、１６１８…幅フィードバック部、１６１９…ＺＶＳ補償部、１６２１…平均化部、１６２２，１６２３…基準電圧生成部、１６２４．１６２５…差動増幅部、１６３１，１６３２…コンパレータ、１６３３…ラッチ回路、１６３４…デッドタイム生成部、１６３５…位相シフト部。

Claims (5)

1. 交流電源の両端に第１のインダクタと第１のキャパシタとを直列に接続して閉ループを形成し、かつ、第１のスイッチと第２のスイッチとを直列に接続するとともに、第３のスイッチと第４のスイッチとを直列に接続し、さらに前記第１のスイッチと前記第３のスイッチ及び第２のスイッチと第４のスイッチをそれぞれ接続して閉ループを形成し、前記第１のスイッチと第２のスイッチとの接続点と、前記第３のスイッチと第４のスイッチとの接続点との間を、前記第１のキャパシタ、第２のインダクタ、トランスの１次巻線からなる直列回路を接続し、かつ、前記第１のスイッチと前記第３のスイッチとの接続点と前記第２のスイッチと前記第４のスイッチとの接続点との間に第２のキャパシタを接続し、前記トランスの２次巻線に整流平滑回路を備え、前記整流平滑回路の出力に負荷を接続する電力変換回路と、
   前記交流電源の電圧を検出する手段から得られる電源電圧と、前記電力変換回路を流れる回路電流を検出する手段から得られる回路電流と、前記第２のキャパシタの電圧を検出する手段から得られるキャパシタ電圧とに基づいて、前記交流電源の低周波成分に高周波成分が混在した回路電流が前記電力変換回路に流れ、当該回路電流は、前記交流電源の低周波成分の１サイクルの中の電圧ピーク付近で前記高周波成分の周波数が上がり、前記１サイクル中のゼロクロス付近で前記高周波成分の周波数が下がるように、前記第１のスイッチと第４のスイッチとの組と、前記第２のスイッチと第３のスイッチとの組とを交互に開閉させるためのゲート駆動信号を、前記第１のスイッチと前記第４のスイッチとの組と、前記第２のスイッチと第３のスイッチとの組とに供給する制御手段と、
   を具備したことを特徴とする電力変換装置。
2. 前記制御手段は、
   前記交流電源の電圧を検出する信号から前記電源電圧と同位相の正弦波を生成する正弦波生成手段と、
   この正弦波生成手段により生成された正弦波をもとに前記交流電源に流す電流の目標値を決定する決定手段と、
   前記交流電源を流れる電流が前記決定手段により決定された前記目標値になるように前記正弦波に補正を施した上で幅を付加した正側及び負側のエンベロープを生成するエンベロープ生成手段と、
   前記回路電流が前記正側エンベロープと前記負側エンベロープとの範囲内から外れるタイミングを検出する検出手段と、
   前記回路電流が前記正側エンベロープと前記負側エンベロープとの範囲内から外れるタイミングで前記ゲート駆動信号を生成するパルス生成手段と、
   を備えたことを特徴とする請求項１記載の電力変換装置。
3. 前記制御手段は、
   前記交流電源の電圧を検出する信号の位相角に応じて、補正された前記正弦波に付加する幅を増減する幅調整手段、
   をさらに備えたことを特徴とする請求項２記載の電力変換装置。
4. 前記制御手段は、
   前記正側エンベロープが正の領域であることを検知する正側検知手段と、
   前記正側検知手段により前記正側エンベロープが正の領域から外れたことを検出した場合、前記正側エンベロープの持つ負の値を無効とし、ゼロまたは正の値に設定し直す正側エンベロープ補正手段と、
   前記負側エンベロープが負の領域であることを検知する負側検知手段と、
   前記負側検知手段により前記負側エンベロープが負の領域から外れたことを検出した場合、前記負側エンベロープの持つ正の値を無効とし、ゼロまたは負の値に設定し直す負側エンベロープ補正手段と、
   をさらに備えたことを特徴とする請求項２または３に記載の電力変換装置。
5. 前記制御手段は、
   前記第１のスイッチと前記第２のスイッチの組のスイッチング動作タイミングに対し、前記第３のスイッチと前記第４のスイッチの組のスイッチング動作を所定の時間または位相だけ遅らせる位相シフト手段、
   をさらに備えたことを特徴とする請求項２乃至４のうちいずれか１項に記載の電力変換装置。