JP6233330B2

JP6233330B2 - 電力変換装置

Info

Publication number: JP6233330B2
Application number: JP2015025778A
Authority: JP
Inventors: 悠季生大西
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2015-02-12
Filing date: 2015-02-12
Publication date: 2017-11-22
Anticipated expiration: 2035-02-12
Also published as: CN105896940A; US20160241011A1; DE102016102145A1; JP2016149878A; US9768764B2; CN105896940B

Description

本発明は、電力変換装置に関する。

ハイサイドのパワースイッチング素子とローサイドのパワースイッチング素子とを備える装置において、一方のパワースイッチング素子の短絡が検知された場合、他方のパワースイッチング素子をオフする短絡保護方法が知られている（例えば、特許文献１を参照）。このような短絡保護方法は、一方のパワースイッチング素子の短絡故障による過電流から、短絡故障していない他方のスイッチング素子を保護するものである。

国際公開第２０１１／１２９２６３号パンフレット

しかしながら、一方のスイッチング素子の短絡故障により他方のスイッチング素子に印加される電圧が跳ね上がることによって、当該他方のスイッチング素子をオフできない場合がある。このような場合の一例について、図１，２を使って説明する。

図１は、昇圧回路１００の一例を示す構成図である。図２は、昇圧回路１００の動作の一例を示すタイミングチャートである。ゲート電圧Ｖｇｐは、ハイサイドに設けられるスイッチング素子１のゲート電圧を表す。スイッチング素子１は、ゲート電圧Ｖｇｐがハイレベルのときオンし、ゲート電圧Ｖｇｐがローレベルのときオフする。ゲート電圧Ｖｇｎは、ローサイドに設けられるスイッチング素子２のゲート電圧を表す。スイッチング素子２は、ゲート電圧Ｖｇｎがハイレベルのときオンし、ゲート電圧Ｖｇｎがローレベルのときオフする。

昇圧回路１００は、スイッチング素子１，２を図２のようにオンオフ駆動することにより誘導性の負荷３に流れる電流を制御することによって、低電圧ＶＢを高電圧ＶＨ（電圧値が低電圧ＶＢよりも高い電圧）に昇圧できる。

ところが、ローサイドのスイッチング素子２の短絡故障（オン状態で固定した故障）がハイサイドのスイッチング素子１のオン期間Ｔｐｏｎに発生する時、オン期間Ｔｐｏｎにスイッチング素子１のコレクタＣとエミッタＥとの間に印加される電圧は、高電圧ＶＨに向けて急激に上昇する。これにより、比較的大きな電流Ｉｒｅｓがスイッチング素子１のコレクタＣとゲートＧとの間の帰還容量Ｃｒｅｓを介してゲートＧに流れ込むため、ゲート電圧Ｖｇｐが持ち上がる。その結果、スイッチング素子２の短絡故障による過電流からスイッチング素子１を保護するため、駆動回路４がゲート電圧Ｖｇｐをローレベルにしようとしても、スイッチング素子１をオフできない場合がある。

同様の理由により、ハイサイドのスイッチング素子１の短絡故障がローサイドのスイッチング素子２のオン期間Ｔｎｏｎに発生する時も、スイッチング素子１の短絡故障による過電流からスイッチング素子２を保護するため、駆動回路５がゲート電圧Ｖｇｎをローレベルにしようとしても、スイッチング素子２をオフできない場合がある。

そこで、一方のスイッチング素子の短絡故障によって他方のスイッチング素子をオフできなくなることを防止する、電力変換装置の提供を目的とする。

ハイサイドに設けられる第１のスイッチング素子と、ローサイドに設けられる第２のスイッチング素子とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子とは直列に接続される、電力変換装置であって、
前記第１のスイッチング素子又は前記第２のスイッチング素子に直列に接続される第３のスイッチング素子と、
前記第１のスイッチング素子に流れる電流を検出する第１の電流検出回路と、
前記第１のスイッチング素子をオンオフし、第１の閾値以上の電流が前記第１のスイッチング素子に流れることが前記第１の電流検出回路により検出された場合、前記第１のスイッチング素子をオフする第１の駆動回路と、
前記第２のスイッチング素子に流れる電流を検出する第２の電流検出回路と、
前記第２のスイッチング素子をオンオフし、第２の閾値以上の電流が前記第２のスイッチング素子に流れることが前記第２の電流検出回路により検出された場合、前記第２のスイッチング素子をオフする第２の駆動回路と、
前記第３のスイッチング素子に流れる電流を検出する第３の電流検出回路と、
前記第３のスイッチング素子をオン状態に維持し、第３の閾値以上の電流が前記第３のスイッチング素子に流れた後に第４の閾値以下の電流が前記第３のスイッチング素子に流れることが前記第３の電流検出回路により検出された場合、前記第３のスイッチング素子をオフする第３の駆動回路とを備え、
前記第３の閾値は、前記第１の閾値よりも大きく且つ前記第２の閾値よりも大きく、
前記第４の閾値は、前記第３の閾値よりも小さい、電力変換装置が提供される。

一態様によれば、第１のスイッチング素子と第２のスイッチング素子と第３のスイッチング素子との直列接続による電圧分担によって、第１のスイッチング素子と第２のスイッチング素子のうち、一方のスイッチング素子が短絡故障しても、他方のスイッチング素子に印加される電圧は抑えられる。これにより、他方のスイッチング素子のゲート電圧の持ち上がりも抑えられるので、他方のスイッチング素子をオフできなくなることを防止することができる。

昇圧回路の一例を示す構成図である。昇圧回路の動作の一例を示すタイミングチャートである。電力変換装置の一実施形態である昇圧回路の一例を示す構成図である。電力変換装置の一実施形態である昇圧回路の動作の一例を示すタイミングチャートである。電力変換装置の一実施形態である昇圧回路の動作の他の一例を示すタイミングチャートである。昇圧回路の具体的な一例を示す構成図である。昇圧回路の具体的な他の一例を示す構成図である。

以下、本発明の実施形態を図面に従って説明する。

図３は、電力変換装置の一実施形態である昇圧回路１０１の一例を示す構成図である。昇圧回路１０１は、第１のスイッチング素子１０と、第２のスイッチング素子２０と、第３のスイッチング素子３０とを備える。昇圧回路１０１は、第３のスイッチング素子３０が常時オンした状態で、第１のスイッチング素子１０及び第２のスイッチング素子２０を図２のようにオンオフ駆動することによって、電力を入出力間で変換する電力変換装置の一例である。具体的には、昇圧回路１０１は、低電圧ＶＢを高電圧ＶＨに昇圧するコンバータである。

第１のスイッチング素子１０は、中間ノード４３に対してハイサイドに設けられる半導体素子であり、第２のスイッチング素子２０は、中間ノード４３に対してローサイドに設けられる半導体素子である。第１のスイッチング素子１０と第２のスイッチング素子２０とは、中間ノード４３を介して直列に接続される。第１のスイッチング素子１０は、上アームと呼ばれ、第２のスイッチング素子２０は、下アームと呼ばれることがある。

中間ノード４３は、誘導性の負荷４２（例えば、インダクタ）の一端が接続される中間接続部である。負荷４２の他端は、電源４０（例えば、バッテリ）の正極が接続される。負荷４２の他端と電源４０の正極との間に、ヒューズ４１が直列に挿入されてもよい。

第３のスイッチング素子３０は、第２のスイッチング素子２０に対して中間ノード４３とは反対側のローサイドに、第２のスイッチング素子２０に直列に接続される半導体素子である。第３のスイッチング素子３０は、例えば、第２のスイッチング素子２０の低電位側の電極とグランド電位（ＧＮＤ）の電流経路４５との間に直列に挿入される。

第１のスイッチング素子１０は、トランジスタ１１と、ダイオード１２とを有する。トランジスタ１１は、絶縁ゲート型の電圧制御半導体素子であり、例えば、ゲートＧとコレクタＣとエミッタＥとを有するＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ダイオード１２は、トランジスタ１１に並列に接続される整流素子である。ダイオード１２は、トランジスタ１１のエミッタＥに接続されるアノードと、トランジスタ１１のコレクタＣに接続されるカソードとを有する。ゲートＧは、ゲート電極を表し、コレクタＣは、高電位側の電極を表し、エミッタＥは、低電位側の電極を表す。

第２のスイッチング素子２０は、トランジスタ２１と、ダイオード２２とを有し、第３のスイッチング素子３０は、トランジスタ３１と、ダイオード３２とを有する。第２のスイッチング素子２０及び第３のスイッチング素子３０は、図示の通り、第１のスイッチング素子１０と同様の構成を有する。よって、第２のスイッチング素子２０及び第３のスイッチング素子３０の構成についての説明は、第１のスイッチング素子１０の上述の説明を援用して省略する。

なお、第１のスイッチング素子１０のオンとは、トランジスタ１１のオンを意味し、第１のスイッチング素子１０のオフとは、トランジスタ１１のオフを意味する。第２のスイッチング素子２０及び第３のスイッチング素子３０についても同様である。

昇圧回路１０１は、第１のスイッチング素子１０を駆動する第１の駆動部１３と、第２のスイッチング素子２０を駆動する第２の駆動部２３と、第３のスイッチング素子３０を駆動する第３の駆動部３３とを備える。

ハイサイドに設けられる第１の駆動部１３は、駆動回路１４と、過電流検出回路１５とを有する。駆動回路１４は、第１の駆動部１３よりも上位の制御装置から供給される駆動信号Ｓｇｐ（例えば、パルス幅変調信号）に従って、自身と同じハイサイドの第１のスイッチング素子１０のゲート電圧Ｖｇｐを制御して、第１のスイッチング素子１０をオンオフする。過電流検出回路１５は、自身と同じハイサイドの第１のスイッチング素子１０のコレクタＣとエミッタＥとの間に流れる過電流を検出する。駆動回路１４は、第１のスイッチング素子１０に流れる過電流が過電流検出回路１５により検出された場合、駆動信号Ｓｇｐにかかわらず、ゲート電圧Ｖｇｐのレベルを第１のスイッチング素子１０をオフさせるローレベルにする。

ローサイドに設けられる第２の駆動部２３は、駆動回路２４と、過電流検出回路２５とを有する。駆動回路２４は、第２の駆動部２３よりも上位の制御装置から供給される駆動信号Ｓｇｎ（例えば、パルス幅変調信号）に従って、自身と同じローサイドの第２のスイッチング素子２０のゲート電圧Ｖｇｎを制御して、第２のスイッチング素子２０をオンオフする。過電流検出回路２５は、自身と同じローサイドの第２のスイッチング素子２０のコレクタＣとエミッタＥとの間に流れる過電流を検出する。駆動回路２４は、第２のスイッチング素子２０に流れる過電流が過電流検出回路２５により検出された場合、駆動信号Ｓｇｎにかかわらず、ゲート電圧Ｖｇｎのレベルを第２のスイッチング素子２０をオフさせるローレベルにする。

第３の駆動部３３は、駆動回路３４と、過電流検出回路３５とを有する。駆動回路３４は、第３の駆動部３３よりも上位の制御装置から供給される駆動信号Ｓｇｒに従って、第３のスイッチング素子３０のゲート電圧Ｖｇｒを制御して、第３のスイッチング素子３０をオンオフする。過電流検出回路３５は、第３のスイッチング素子３０のコレクタＣとエミッタＥとの間に流れる過電流を検出する。駆動回路３４は、第３のスイッチング素子３０に流れる過電流が過電流検出回路３５により検出された場合、駆動信号Ｓｇｒにかかわらず、ゲート電圧Ｖｇｒのレベルを第３のスイッチング素子３０をオフさせるローレベルにする。

ただし、第１のスイッチング素子１０及び第２のスイッチング素子２０が図２のようにオンオフされる場合には、第３のスイッチング素子３０を常時オン状態で固定させる駆動信号Ｓｇｒが、駆動回路３４に入力される。駆動回路３４は、第３のスイッチング素子３０を常時オン状態で固定させる駆動信号Ｓｇｒに従って、第３のスイッチング素子３０を常時オンした状態に維持する。

昇圧回路１０１は、第３のスイッチング素子３０が常時オンした状態で、第１のスイッチング素子１０と第２のスイッチング素子２０を図２のようにオンオフ駆動することにより誘導性の負荷４２に流れる電流を制御することによって、低電圧ＶＢを高電圧ＶＨに昇圧できる。したがって、昇圧回路１０１は、例えば車両に搭載されている場合、電源４０の低電圧ＶＢを車両の走行に必要な高電圧ＶＨに昇圧できる。

高電圧ＶＨの電力は、例えば、キャパシタ等の二次電池５０に充電される。二次電池５０は、第１のスイッチング素子１０と第２のスイッチング素子２０と第３のスイッチング素子３０とが直列に接続される直列回路に並列に接続される。二次電池５０の高電位側の電極４８は、電源電位の電流経路４４に接続点４６で接続され、二次電池５０の低電位側の電極４９は、グランド電位の電流経路４５に接続点４７で接続される。

昇圧回路１０１は、第３のスイッチング素子３０が常時オンした状態で、第１のスイッチング素子１０と第２のスイッチング素子２０のうち一方のスイッチング素子の短絡故障による過電流が他方のスイッチング素子に流れることが検出された場合、当該他方のスイッチング素子と第３のスイッチング素子３０とをオフする。これにより、第１のスイッチング素子１０と第２のスイッチング素子２０と第３のスイッチング素子３０との直列接続による電圧分担によって、当該一方のスイッチング素子が短絡故障しても、当該他方のスイッチング素子に印加される電圧は抑えられる。これにより、過電流の発生時に当該他方のスイッチング素子の帰還容量Ｃｒｅｓを介してゲートＧに流れ込む電流が抑えられるので、当該他方のスイッチング素子のゲート電圧の持ち上がりも抑えられる。したがって、当該他方のスイッチング素子をオフできなくなることを防止することができるので、例えば、当該他方のスイッチング素子も連鎖的に短絡故障することを防止することができる。

例えば、第２のスイッチング素子２０の短絡故障が第１のスイッチング素子１０のオン期間Ｔｐｏｎ（図２参照）に発生すると、第２のスイッチング素子２０の短絡故障による過電流（以下、「過電流Ｉｃｎｏ」と称する）が流れる。過電流Ｉｃｎｏは、第１のスイッチング素子１０と第２のスイッチング素子２０と第３のスイッチング素子３０とを貫通する電流である。そのため、過電流Ｉｃｎｏが第１のスイッチング素子１０に流れることが過電流検出回路１５により検出されるとともに、過電流Ｉｃｎｏが第３のスイッチング素子３０に流れることが過電流検出回路３５により検出される。したがって、駆動回路１４は、過電流Ｉｃｎｏが過電流検出回路１５により検出されることにより、第１のスイッチング素子１０をオフさせる一方で、駆動回路３４は、過電流Ｉｃｎｏが過電流検出回路３５により検出されることにより、第３のスイッチング素子３０をオフさせる。

第１のスイッチング素子１０と第３のスイッチング素子３０とがオフし始めると、第１のスイッチング素子１０の抵抗分と第３のスイッチング素子３０の抵抗分とによって、過電流Ｉｃｎｏのピーク値を抑えることができる。また、第１のスイッチング素子１０の抵抗分と第３のスイッチング素子３０の抵抗分とによって高電圧ＶＨは分圧される。そのため、第１のスイッチング素子１０のコレクタＣとエミッタＥとの間に印加される電圧も、第３のスイッチング素子３０のコレクタＣとエミッタＥとの間に印加される電圧も抑えることができる。したがって、第１のスイッチング素子１０のゲート電圧Ｖｇｐ及び第３のスイッチング素子３０のゲート電圧Ｖｇｒの持ち上がりも抑えられるので、駆動回路１４は、第１のスイッチング素子１０のオフを完了させることができ、駆動回路３４は、第３のスイッチング素子３０のオフを完了させることができる。

その結果、過電流Ｉｃｎｏによる第１のスイッチング素子１０の短絡故障を防ぐことができる。また、第２のスイッチング素子２０が短絡故障しても、第３のスイッチング素子３０がオフするので、電源４０からの過電流によるヒューズ４１の溶断を防ぐことができる。ヒューズ４１の溶断を防ぐことができるため、例えば、電源４０は、ヒューズ４１と誘導性の負荷４２との間に接続される他の負荷（例えば、コンピュータなど）に対する給電を継続でき、車両の退避走行性が向上する。

同様に、第１のスイッチング素子１０の短絡故障が第２のスイッチング素子２０のオン期間Ｔｎｏｎ（図２参照）に発生すると、第１のスイッチング素子１０の短絡故障による過電流（以下、「過電流Ｉｃｐｏ」と称する）が流れる。過電流Ｉｃｐｏは、第１のスイッチング素子１０と第２のスイッチング素子２０と第３のスイッチング素子３０とを貫通する電流である。そのため、過電流Ｉｃｐｏが第２のスイッチング素子２０に流れることが過電流検出回路２５により検出されるとともに、過電流Ｉｃｐｏが第３のスイッチング素子３０に流れることが過電流検出回路３５により検出される。したがって、駆動回路２４は、過電流Ｉｃｐｏが過電流検出回路２５により検出されることにより、第２のスイッチング素子２０をオフさせる一方で、駆動回路３４は、過電流Ｉｃｎｏが過電流検出回路３５により検出されることにより、第３のスイッチング素子３０をオフさせる。

第２のスイッチング素子２０と第３のスイッチング素子３０とがオフし始めると、第２のスイッチング素子２０の抵抗分と第３のスイッチング素子３０の抵抗分とによって、過電流Ｉｃｐｏのピーク値を抑えることができる。また、第２のスイッチング素子２０の抵抗分と第３のスイッチング素子３０の抵抗分とによって高電圧ＶＨは分圧される。そのため、第２のスイッチング素子２０のコレクタＣとエミッタＥとの間に印加される電圧も、第３のスイッチング素子３０のコレクタＣとエミッタＥとの間に印加される電圧も抑えることができる。したがって、第２のスイッチング素子２０のゲート電圧Ｖｇｎ及び第３のスイッチング素子３０のゲート電圧Ｖｇｒの持ち上がりも抑えられるので、駆動回路２４は、第２のスイッチング素子２０のオフを完了させることができ、駆動回路３４は、第３のスイッチング素子３０のオフを完了させることができる。

その結果、過電流Ｉｃｐｏによる第２のスイッチング素子２０の短絡故障を防ぐことができる。また、第１のスイッチング素子１０が短絡故障しても、第２のスイッチング素子２０及び第３のスイッチング素子３０がオフするので、電源４０からの過電流によるヒューズ４１の溶断を防ぐことができる。

なお、Ｉｃｐは、第１のスイッチング素子１０のコレクタＣとエミッタＥとの間に流れる電流を表し、Ｉｃｎは、第２のスイッチング素子２０のコレクタＣとエミッタＥとの間に流れる電流を表し、Ｉｃｒは、第３のスイッチング素子３０のコレクタＣとエミッタＥとの間に流れる電流を表す。

第１の駆動部１３は、第１の閾値Ｉｔｈ１以上の電流が第１のスイッチング素子１０に流れることが過電流検出回路１５により検出された場合、第１のスイッチング素子１０をオフする駆動回路１４を備える。第１の閾値Ｉｔｈ１は、第２のスイッチング素子２０の短絡故障による過電流が第１のスイッチング素子１０に流れたか否かを検出可能にする閾値の一例である。

第２の駆動部２３は、第２の閾値Ｉｔｈ２以上の電流が第２のスイッチング素子２０に流れることが過電流検出回路２５により検出された場合、第２のスイッチング素子２０をオフする駆動回路２４を備える。第２の閾値Ｉｔｈ２は、第１のスイッチング素子１０の短絡故障による過電流が第２のスイッチング素子２０に流れたか否かを検出可能にする閾値の一例である。

第３の駆動部３３は、第３の閾値Ｉｔｈ３以上の電流が第３のスイッチング素子３０に流れることが過電流検出回路３５により検出された場合、第３のスイッチング素子３０をオフする駆動回路３４を備える。第３の閾値Ｉｔｈ３は、第１のスイッチング素子１０と第２のスイッチング素子２０のうち一方のスイッチング素子の短絡故障による過電流が第３のスイッチング素子３０に流れたか否かを検出可能にする閾値の一例である。

第３の閾値Ｉｔｈ３は、第１の閾値Ｉｔｈ１以上且つ第２の閾値Ｉｔｈ２以上である。つまり、第３の閾値Ｉｔｈ３は、第１の閾値Ｉｔｈ１と同一且つ第２の閾値Ｉｔｈ２と同一でもよいし、第１の閾値Ｉｔｈ１と第２の閾値Ｉｔｈ２のうち、一方の閾値と同一であり且つ他方の閾値に比べて大きくてもよい。第１の閾値Ｉｔｈ１と第２の閾値Ｉｔｈ２は、同一でもよいし異なってもよい。

図４は、第２のスイッチング素子２０の短絡故障が第１のスイッチング素子１０のオン期間Ｔｐｏｎ（図２参照）に発生する時の昇圧回路１０１の動作の一例を示すタイミングチャートである。第２のスイッチング素子２０の短絡故障が第１のスイッチング素子１０のオン期間Ｔｐｏｎに発生する時のＩｃｐ及びＩｃｒは、上述の過電流Ｉｃｎｏと実質的に同一である。

第１の駆動部１３の駆動回路１４は、第１の閾値Ｉｔｈ１以上の電流Ｉｃｐが第１のスイッチング素子１０に流れることが過電流検出回路１５により検出された場合、ゲート電圧Ｖｇｐをハイレベルからローレベルにタイミングｔ０で切り替えることにより、第１のスイッチング素子１０をオフする。これにより、電流Ｉｃｐは、オーバーシュートした後に、第１の閾値Ｉｔｈ１よりも小さくなる。

一方、第３の駆動部３３の駆動回路３４も、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れることが過電流検出回路３５により検出された場合、ゲート電圧Ｖｇｒをハイレベルからローレベルにタイミングｔ０で切り替えることにより、第３のスイッチング素子３０をオフする。これにより、電流Ｉｃｒは、オーバーシュートした後に、第３の閾値Ｉｔｈ３よりも小さくなる。

このように、過電流検出回路１５が過電流を検出するための第１の閾値Ｉｔｈ１と、過電流検出回路３５が過電流を検出するための第３の閾値Ｉｔｈ３とが、同一の電流値に設定されている。これにより、駆動回路１４が第１のスイッチング素子１０をオフし始めるタイミングと、駆動回路３４が第３のスイッチング素子３０をオフし始めるタイミングとを同一にすることができる。したがって、過電流Ｉｃｎｏのエネルギーが、第１のスイッチング素子１０と第３のスイッチング素子３０のうちのいずれか一方のスイッチング素子に偏って消費されることによって、当該一方のスイッチング素子がオフしにくくなることを防止することができる。

なお、第２の駆動部２３の駆動回路２４は、第２の閾値Ｉｔｈ２以上の電流Ｉｃｎが第２のスイッチング素子２０に流れることが過電流検出回路２５により検出された場合、ゲート電圧Ｖｇｎをハイレベルからローレベルにタイミングｔ０で切り替えることにより、第２のスイッチング素子２０をオフしてもよい。つまり、第２の駆動部２３の過電流検出回路２５が過電流を検出するための第２の閾値Ｉｔｈ２も、第３の閾値Ｉｔｈ３と同一の電流値に設定されている。

これにより、駆動回路２４が第２のスイッチング素子２０をオフし始めるタイミングと、駆動回路３４が第３のスイッチング素子３０をオフし始めるタイミングとを同一にすることができる。したがって、過電流Ｉｃｐｏのエネルギーが、第２のスイッチング素子２０と第３のスイッチング素子３０のうちのいずれか一方のスイッチング素子に偏って消費されることによって、当該一方のスイッチング素子がオフしにくくなることを防止することができる。

図５は、第２のスイッチング素子２０の短絡故障が第１のスイッチング素子１０のオン期間Ｔｐｏｎ（図２参照）に発生する時の昇圧回路１０１の動作の他の一例を示すタイミングチャートである。

第１の駆動部１３の駆動回路１４は、第１の閾値Ｉｔｈ１以上の電流Ｉｃｐが第１のスイッチング素子１０に流れることが過電流検出回路１５により検出された場合、ゲート電圧Ｖｇｐをハイレベルからローレベルにタイミングｔ０で切り替えることにより、第１のスイッチング素子１０をオフする。

一方、第３の駆動部３３の駆動回路３４は、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れることが過電流検出回路３５により検出された場合、ゲート電圧Ｖｇｒをハイレベルからローレベルにタイミングｔ１で切り替えることにより、第３のスイッチング素子３０をオフする。第３の閾値Ｉｔｈ３は、第１の閾値Ｉｔｈ１よりも大きい。

第１のスイッチング素子１０がタイミングｔ０でオフし始めても、第１のスイッチング素子１０及び第３のスイッチング素子３０に流れる過電流が速やかに低下し始めずに第１の閾値Ｉｔｈ１を超える場合には、第３の閾値Ｉｔｈ３は、第１の閾値Ｉｔｈ１よりも大きな電流値に設定可能である。

このように、過電流検出回路３５が過電流を検出するための第３の閾値Ｉｔｈ３は、過電流検出回路１５が過電流を検出するための第１の閾値Ｉｔｈ１よりも大きく設定されている場合、駆動回路３４が第３のスイッチング素子３０をオフし始めるタイミングｔ１は、駆動回路１４が第１のスイッチング素子１０をオフし始めるタイミングｔ０よりも遅れる。

第３のスイッチング素子３０のオフタイミングｔ１が第１のスイッチング素子１０のオフタイミングｔ０よりも遅れると、先にオフし始める第１のスイッチング素子１０のコレクタＣとエミッタＥとの間の電圧は急上昇する。これにより、第１のスイッチング素子１０のゲート電圧は持ち上がり、第１のスイッチング素子１０の損失は増大する。一方、第１のスイッチング素子１０が先にオフし始めることにより第３のスイッチング素子３０の電圧分担は減少するため、第３のスイッチング素子３０のコレクタＣとエミッタＥとの間の電圧は減少し、第３のスイッチング素子３０の損失は低下する。

しかしながら、第１のスイッチング素子１０のゲート電圧が持ち上がっても、第１のスイッチング素子１０がオフ可能であれば、第１のスイッチング素子１０の損失が許容範囲を超えない限り、第３のスイッチング素子３０のオフタイミングｔ１は、第１のスイッチング素子１０のオフタイミングｔ０よりも遅れてもよい。つまり、第３の閾値Ｉｔｈ３は、第１の閾値Ｉｔｈ１よりも大きな電流値に設定されてもよい。

あるいは、第３の閾値Ｉｔｈ３が第１の閾値Ｉｔｈ１よりも大きいとき、比較的小さな過電流Ｉｃｎｏ（すなわち、ピーク電流値が第１の閾値Ｉｔｈ１よりも高く第３の閾値Ｉｔｈ３よりも低い過電流Ｉｃｎｏ）の場合には、第３のスイッチング素子３０をオフさせることなく、第１のスイッチング素子１０をオフさせることができる。つまり、第３のスイッチング素子３０がオフしなくても第１のスイッチング素子１０がオフできる程度の大きさの過電流Ｉｃｎｏの場合には、第３のスイッチング素子３０をオン状態のまま、第１のスイッチング素子１０の短絡故障を防止することができる。

同様に、第２のスイッチング素子２０のゲート電圧が持ち上がっても、第２のスイッチング素子２０がオフ可能であれば、第２のスイッチング素子２０の損失が許容範囲を超えない限り、第３のスイッチング素子３０のオフタイミングｔ１は、第２のスイッチング素子２０のオフタイミングｔ０よりも遅れてもよい。つまり、第３の閾値Ｉｔｈ３は、第２の閾値Ｉｔｈ２よりも大きな電流値に設定されてもよい。

同様に、第３の閾値Ｉｔｈ３が第２の閾値Ｉｔｈ２よりも大きいとき、比較的小さな過電流Ｉｃｐｏ（すなわち、ピーク電流値が第２の閾値Ｉｔｈ２よりも高く第３の閾値Ｉｔｈ３よりも低い過電流Ｉｃｐｏ）の場合には、第３のスイッチング素子３０をオフさせることなく、第２のスイッチング素子２０をオフさせることができる。つまり、第３のスイッチング素子３０がオフしなくても第２のスイッチング素子２０がオフできる程度の大きさの過電流Ｉｃｐｏの場合には、第３のスイッチング素子３０をオン状態のまま、第２のスイッチング素子２０の短絡故障を防止することができる。

他方、第３の駆動部３３の駆動回路３４は、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れた後に第４の閾値Ｉｔｈ４以下の電流Ｉｃｒが第３のスイッチング素子３０に流れることが過電流検出回路３５により検出された場合、ゲート電圧Ｖｇｒをハイレベルからローレベルにタイミングｔ２で切り替えることにより、第３のスイッチング素子３０をオフしてもよい。第４の閾値Ｉｔｈ４は、第３の閾値Ｉｔｈ３よりも小さい。

これにより、例えば、第１のスイッチング素子１０又は第２のスイッチング素子２０が過電流の検出によりオフするかどうか判断不能な状況で、第３のスイッチング素子３０が誤ってオフすることを防止することができる。第３の駆動部３３は、電流Ｉｃｒが第３の閾値Ｉｔｈ３以上に上昇した後に第４の閾値Ｉｔｈ４以下に低下したことが過電流検出回路３５により検出された場合、第１のスイッチング素子１０又は第２のスイッチング素子２０が過電流の検出によりオフしたと推定できる。

あるいは、第３の駆動部３３の駆動回路３４は、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れた後に電流Ｉｃｒの上昇率が負に転じることが過電流検出回路３５により検出された場合、ゲート電圧Ｖｇｒをハイレベルからローレベルに切り替えることにより、第３のスイッチング素子３０をオフしてもよい。これにより、上記同様、例えば、第１のスイッチング素子１０又は第２のスイッチング素子２０が過電流の検出によりオフするかどうか判断不能な状況で、第３のスイッチング素子３０が誤ってオフすることを防止することができる。

第３のスイッチング素子３０のオフ速度は、第３の閾値Ｉｔｈ３が第１の閾値Ｉｔｈ１よりも大きい場合、第１のスイッチング素子１０のオフ速度よりも速く、第３の閾値Ｉｔｈ３が第２の閾値Ｉｔｈ２よりも大きい場合、第２のスイッチング素子２０のオフ速度よりも速いことが好ましい。これにより、第１のスイッチング素子１０又は第２のスイッチング素子２０がオフし始めるタイミングｔ０と第３のスイッチング素子３０がオフし始めるタイミングｔ１との間の遅れ時間が短縮される。また、第１のスイッチング素子１０又は第２のスイッチング素子２０がオフし始めるタイミングｔ０と第３のスイッチング素子３０がオフし始めるタイミングｔ２との間の遅れ時間が短縮される。したがって、過電流のエネルギーがいずれかのスイッチング素子に偏って消費されることによって、当該いずれかのスイッチング素子がオフしにくくなることを防止することができる。

例えば、第３のスイッチング素子３０のゲート抵抗の抵抗値を、第１のスイッチング素子１０及び第２のスイッチング素子２０のゲート抵抗の抵抗値よりも小さくする。これにより、第３のスイッチング素子３０のオフ速度を、第１のスイッチング素子１０及び第２のスイッチング素子２０のオフ速度よりも速くすることができる。

図６は、昇圧回路１０２の一例を示す構成図である。昇圧回路１０２は、図３の昇圧回路１０１の具体的な一例である。図３の構成と同様の構成についての説明は、図３の構成についての上述の説明を援用して省略する。

昇圧回路１０２は、上アーム回路１１０と、下アーム回路１２０と、半導体リレー１３０とを有する。上アーム回路１１０は、第１のスイッチング素子１０と第１の駆動部１３を有し、下アーム回路１２０は、第２のスイッチング素子２０と第２の駆動部２３を有し、半導体リレー１３０は、第３のスイッチング素子３０と第３の駆動部３３を有する。

第１のスイッチング素子１０は、センスエミッタＳＥを有する。センスエミッタＳＥは、電流Ｉｃｐに応じて電流Ｉｃｐよりも小さなセンス電流を出力するセンス電極である。当該センス電流が抵抗１７を流れることにより、電流Ｉｃｐの大きさに対応するセンス電圧Ｖｓｅｐが発生する。過電流検出回路１５は、コンパレータ１６と抵抗１７とを有する。過電流検出回路１５は、第１の閾値Ｉｔｈ１を決める基準電圧よりも高いセンス電圧Ｖｓｅｐがコンパレータ１６により検出された場合、電流Ｉｃｐが第１の閾値Ｉｔｈ１以上に上昇したことを検出できる。

同様に、過電流検出回路２５は、コンパレータ２６と抵抗２７とを有する。過電流検出回路２５は、第２の閾値Ｉｔｈ２を決める基準電圧よりも高いセンス電圧Ｖｓｅｎがコンパレータ２６により検出された場合、電流Ｉｃｎが第２の閾値Ｉｔｈ２以上に上昇したことを検出できる。

過電流検出回路３５は、センス電圧Ｖｓｅｒを発生させる抵抗３７と、センス電圧Ｖｓｅｒが入力される増幅器３６と、増幅器３６のアナログ出力が入力されるＡＤ（Analog-to-Digital）変換器３８とを有する。これにより、過電流検出回路３５は、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れることがＡＤ変換器３８の変換結果に基づいて検出できる。又は、過電流検出回路３５は、第３の閾値Ｉｔｈ３以上の電流Ｉｃｒが第３のスイッチング素子３０に流れた後に第４の閾値Ｉｔｈ４以下の電流Ｉｃｒが第３のスイッチング素子３０に流れることがＡＤ変換器３８の変換結果に基づいて検出できる。

図７は、昇圧回路１０３の一例を示す構成図である。昇圧回路１０３は、図３の昇圧回路１０１の具体的な他の一例である。図３，６の構成と同様の構成についての説明は、図３，６の構成についての上述の説明を援用して省略する。

過電流検出回路３５は、センス電圧Ｖｓｅｒを発生させる抵抗３７と、センス電圧Ｖｓｅｒが入力されるコンパレータ３６ａ，３６ｂとを有する。過電流検出回路３５は、第３の閾値Ｉｔｈ３を決める基準電圧よりも高いセンス電圧Ｖｓｅｒがコンパレータ３６ａにより検出された場合、電流Ｉｃｒが第３の閾値Ｉｔｈ３以上に上昇したことを検出できる。また、過電流検出回路３５は、第４の閾値Ｉｔｈ４を決める基準電圧よりも低いセンス電圧Ｖｓｅｒがコンパレータ３６ｂにより検出された場合、電流Ｉｃｒが第４の閾値Ｉｔｈ４以下に低下したことを検出できる。

以上、電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、電力変換装置は、直流電力を昇圧又は降圧するコンバータに限られず、例えば、直流電力と交流電力との間で電力変換するインバータなどでもよい。例えば、３相式のモータを駆動するインバータとして使用される電力変換装置は、第１のスイッチング素子１０と第２のスイッチング素子２０と第３のスイッチング素子３０とが直列に接続される直列回路を、３相式のモータの相数と同数の３個並列に備える。この場合、中間ノード４３に接続される誘導性の負荷４２は、モータである。

また、例えば図３において、第３のスイッチング素子３０は、第１のスイッチング素子１０に対して中間ノード４３とは反対側のハイサイドに、第１のスイッチング素子１０に直列に接続されてもよい。この場合、第３のスイッチング素子３０は、第１のスイッチング素子１０の高電位側の電極と電源電位の電流経路４４との間に直列に挿入される。

また、第３のスイッチング素子３０は、第２のスイッチング素子２０と中間ノード４３との間に直列に挿入されて接続されてもよいし、第１のスイッチング素子１０と中間ノード４３との間に直列に挿入されて接続されてもよい。

また、第３のスイッチング素子３０の個数は、一つに限らずに複数あってもよく、一つ又は複数の第３のスイッチング素子３０が、第１のスイッチング素子１０と第２のスイッチング素子２０の少なくとも一方に直列に接続されてもよい。

また、スイッチング素子は、ＩＧＢＴに限られず、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などでもよい。ＭＯＳＦＥＴの場合、上述の説明において、「コレクタ」は「ドレイン」に、「エミッタ」は「ソース」に置き換えられる。

また、キャパシタ５１（図６，７参照）が、第１のスイッチング素子１０と第２のスイッチング素子２０との直列回路に並列に接続されてもよい。

１，２スイッチング素子
３負荷
４，５駆動回路
１０第１のスイッチング素子
１３第１の駆動部
２０第２のスイッチング素子
２３第２の駆動部
３０第３のスイッチング素子
３３第３の駆動部
４３中間ノード
１００，１０１，１０２，１０３昇圧回路
１１０上アーム回路
１２０下アーム回路
１３０半導体リレー

Claims

ハイサイドに設けられる第１のスイッチング素子と、ローサイドに設けられる第２のスイッチング素子とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子とは直列に接続される、電力変換装置であって、
前記第１のスイッチング素子又は前記第２のスイッチング素子に直列に接続される第３のスイッチング素子と、
前記第１のスイッチング素子に流れる電流を検出する第１の電流検出回路と、
前記第１のスイッチング素子をオンオフし、第１の閾値以上の電流が前記第１のスイッチング素子に流れることが前記第１の電流検出回路により検出された場合、前記第１のスイッチング素子をオフする第１の駆動回路と、
前記第２のスイッチング素子に流れる電流を検出する第２の電流検出回路と、
前記第２のスイッチング素子をオンオフし、第２の閾値以上の電流が前記第２のスイッチング素子に流れることが前記第２の電流検出回路により検出された場合、前記第２のスイッチング素子をオフする第２の駆動回路と、
前記第３のスイッチング素子に流れる電流を検出する第３の電流検出回路と、
前記第３のスイッチング素子をオン状態に維持し、第３の閾値以上の電流が前記第３のスイッチング素子に流れた後に第４の閾値以下の電流が前記第３のスイッチング素子に流れることが前記第３の電流検出回路により検出された場合、前記第３のスイッチング素子をオフする第３の駆動回路とを備え、
前記第３の閾値は、前記第１の閾値よりも大きく且つ前記第２の閾値よりも大きく、
前記第４の閾値は、前記第３の閾値よりも小さい、電力変換装置。
ハイサイドに設けられる第１のスイッチング素子と、ローサイドに設けられる第２のスイッチング素子とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子とは直列に接続される、電力変換装置であって、
前記第１のスイッチング素子又は前記第２のスイッチング素子に直列に接続される第３のスイッチング素子と、
前記第１のスイッチング素子に流れる電流を検出する第１の電流検出回路と、
前記第１のスイッチング素子をオンオフし、第１の閾値以上の電流が前記第１のスイッチング素子に流れることが前記第１の電流検出回路により検出された場合、前記第１のスイッチング素子をオフする第１の駆動回路と、
前記第２のスイッチング素子に流れる電流を検出する第２の電流検出回路と、
前記第２のスイッチング素子をオンオフし、第２の閾値以上の電流が前記第２のスイッチング素子に流れることが前記第２の電流検出回路により検出された場合、前記第２のスイッチング素子をオフする第２の駆動回路と、
前記第３のスイッチング素子に流れる電流を検出する第３の電流検出回路と、
前記第３のスイッチング素子をオン状態に維持し、第３の閾値以上の電流が前記第３のスイッチング素子に流れた後に前記第３のスイッチング素子に流れる電流の上昇率が負に転じることが前記第３の電流検出回路により検出された場合、前記第３のスイッチング素子をオフする第３の駆動回路とを備え、
前記第３の閾値は、前記第１の閾値よりも大きく且つ前記第２の閾値よりも大きい、電力変換装置。
ハイサイドに設けられる第１のスイッチング素子と、ローサイドに設けられる第２のスイッチング素子とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子とは直列に接続される、電力変換装置であって、
前記第１のスイッチング素子又は前記第２のスイッチング素子に直列に接続される第３のスイッチング素子と、
第１の閾値以上の電流が前記第１のスイッチング素子に流れることが検出された場合、前記第１のスイッチング素子をオフする第１の駆動部と、
第２の閾値以上の電流が前記第２のスイッチング素子に流れることが検出された場合、前記第２のスイッチング素子をオフする第２の駆動部と、
第３の閾値以上の電流が前記第３のスイッチング素子に流れることが検出された場合、前記第３のスイッチング素子をオフする第３の駆動部とを備え、
前記第１のスイッチング素子と前記第２のスイッチング素子のうち一方のスイッチング素子の短絡故障による過電流が他方のスイッチング素子に流れることが検出された場合、前記他方のスイッチング素子と前記第３のスイッチング素子とをオフし、
前記第３のスイッチング素子のオフ速度は、前記第３の閾値が前記第１の閾値よりも大きい場合、前記第１のスイッチング素子のオフ速度よりも速く、前記第３の閾値が前記第２の閾値よりも大きい場合、前記第２のスイッチング素子のオフ速度よりも速い、電力変換装置。
前記第３の駆動部は、前記第３の閾値以上の電流が前記第３のスイッチング素子に流れた後に前記第３の閾値よりも小さな第４の閾値以下の電流が前記第３のスイッチング素子に流れることが検出された場合、前記第３のスイッチング素子をオフする、請求項３に記載の電力変換装置。
前記第３の駆動部は、前記第３の閾値以上の電流が前記第３のスイッチング素子に流れた後に前記第３のスイッチング素子に流れる電流の上昇率が負に転じることが検出された場合、前記第３のスイッチング素子をオフする、請求項３に記載の電力変換装置。