Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6233531B2 - 炭化ケイ素半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6233531B2 - 炭化ケイ素半導体装置及びその製造方法 - Google Patents

炭化ケイ素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6233531B2
JP6233531B2 JP2016563565A JP2016563565A JP6233531B2 JP 6233531 B2 JP6233531 B2 JP 6233531B2 JP 2016563565 A JP2016563565 A JP 2016563565A JP 2016563565 A JP2016563565 A JP 2016563565A JP 6233531 B2 JP6233531 B2 JP 6233531B2
Authority
JP
Japan
Prior art keywords
film
polysilicon
insulating film
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016563565A
Other languages
English (en)
Other versions
JPWO2016092960A1 (ja
Inventor
節子 脇本
節子 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016092960A1 publication Critical patent/JPWO2016092960A1/ja
Application granted granted Critical
Publication of JP6233531B2 publication Critical patent/JP6233531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01322—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor contacting the insulator having a lateral variation in doping, composition or deposition steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、ポリシリコン電極を有する炭化ケイ素半導体装置及びその製造方法に関する。
炭化ケイ素半導体装置には、プレーナー型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、トレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型サイリスタ等の種類があり、素子上部にゲート絶縁膜、ポリシリコン電極、層間絶縁膜、及びアルミニウム配線からなる構造を備える。これらの炭化ケイ素半導体装置において、絶縁耐圧や電流容量などの要求レベルは、従来よりも格段に上がっており、層間絶縁膜の耐圧向上が大きな課題のひとつになっている。
層間絶縁膜の耐圧を向上させるためには、層間絶縁膜の段差被覆性を更に向上させる必要がある。例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて層間絶縁膜を形成すると、図５（ａ）に示すように、ポリシリコン電極３の外縁に沿って、層間絶縁膜４がオーバーハングし、Ｖ字型の窪みＮが形成されてしまう。この上にアルミニウム配線５を形成すると、図５（ｂ）に示すように、段差部に鋭角形状のアルミニウム被覆が形成されるため、電界集中により絶縁耐圧が低下し、要求レベルを満たさない。
その対策として、特許文献１には、プラズマＣＶＤ法によってＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成した後、９３０℃で２０分間リフロー処理して、段差部の被覆形状をなだらかにする方法が記載されている。
一方、特許文献２には、シリコン基板を５０℃以上１００℃以下の温度に保持しながら、ケミカルドライエッチング等の等方性ドライエッチングをおこない、ポリシリコン電極の側面を４１°以上６５°以下の角度で傾斜させる方法が記載されている。
特許第５１８１５４５号公報 特開２００４−２３５２４７号公報
しかしながら、ＢＰＳＧ膜をリフローする方法は、高温熱処理によって炭化ケイ素とゲート絶縁膜界面が劣化するので好ましくない。ステージ温度を上げて等方性ドライエッチングする方法は、シリコン基板に対して効果は大きいが、炭化ケイ素基板に対しては効果は小さい。発明者は、特許文献２に記載されたドライエッチング方法を、炭化ケイ素基板上でも検討したが、傾斜角は６８°が限界であった。
よって、本発明の目的は、ポリシリコン電極を被覆する層間絶縁膜の段差被覆形状を改善して、絶縁耐圧を高めた炭化ケイ素半導体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明の炭化ケイ素半導体装置は、炭化ケイ素基板と、前記炭化ケイ素基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたポリシリコン電極とを備え、前記ポリシリコン電極中にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上のドーパントが含有され、前記ポリシリコン電極のゲート絶縁膜に接する下面と、前記ポリシリコン電極の側面とに挟まれた裾部の第１傾斜角が６０°以下であることを特徴とする。
上記発明によれば、層間絶縁膜の段差被覆形状を改善して、絶縁耐圧のより高い炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置において、前記ポリシリコン電極のゲート絶縁膜と接する面の裏側にあたる前記ポリシリコン電極の上面と、前記ポリシリコン電極の側面とに挟まれた肩部がなす第２傾斜角が１００°以上の鈍角であることが好ましい。
上記態様によれば、層間絶縁膜の段差被覆形状を改善して、絶縁耐圧の高い炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置において、前記ポリシリコン電極に対する前記ドーパントの含有量が、１×１０１４／ｃｍ２以上１×１０２１／ｃｍ２以下であることが好ましい。
上記態様によれば、第１傾斜角が６０°以下のポリシリコン電極を有する炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置の製造方法のひとつは、炭化ケイ素基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上のドーパントをイオン注入する工程と、前記ポリシリコン膜上に選択的にマスクを形成する工程と、前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、前記マスクを除去する工程と、前記ポリシリコン電極上に層間絶縁膜を形成する工程と、を含むことを特徴とする。
上記発明によれば、ポリシリコン電極の第１傾斜角を小さくし、例えば６０°以下にして、層間絶縁膜の段差被覆形状を改善することができる。
また、本発明の炭化ケイ素半導体装置の製造方法のもうひとつは、炭化ケイ素基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上のドーパントをイオン注入する工程と、前記ポリシリコン膜の表面層を厚さ５０ｎｍ以上３００ｎｍ以下に亘って除去する工程と、前記ポリシリコン膜上に選択的にマスクを形成する工程と、前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、前記マスクを除去する工程と、前記ポリシリコン電極上に層間絶縁膜を形成する工程と、を含むことを特徴とする。
上記発明によれば、ポリシリコン電極の第２傾斜角を大きくして、例えば１００°以上にして、層間絶縁膜の段差被覆形状を改善することができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、前記ドーパントの注入量は、合計量で１×１０１４／ｃｍ２以上１×１０２１／ｃｍ２以下であることが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第１傾斜角を６０°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、前記ドーパントのイオン注入角度が６０°以下であることが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第１傾斜角を６０°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜を等方性ドライエッチングする工程おいて、炭化ケイ素基板を５０℃以上に保持することが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第１傾斜角を６０°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン電極上に層間絶縁膜を形成する工程において、層間絶縁膜の形成温度を９００℃以下とすることが好ましい。
上記態様によれば、低温でも段差被覆性のよい層間絶縁膜を形成できるので、電気特性を損なうことなく、絶縁耐圧に優れた炭化ケイ素半導体装置を製造することができる。
本発明によれば、ポリシリコン電極の裾部の傾斜角が６０°以下となるように加工されているので、ポリシリコン電極上の層間絶縁膜の段差被覆形状がオーバーハング形状から改善されて、Ｖ字型の窪みが浅くなり電界集中が弱められる。これによって、層間絶縁膜の絶縁耐圧に優れた炭化ケイ素半導体装置を得ることができる。
本発明の炭化ケイ素半導体装置の一実施形態を模式的に示す断面図である。 本発明の炭化ケイ素半導体装置の一つの製造方法を模式的に示す工程図である。 ドーパントの濃度分布とドライエッチング形状との関係を模式的に示す断面図である。 本発明の炭化ケイ素半導体装置の他の製造方法を模式的に示す工程図である。 従来の炭化ケイ素半導体装置の一実施形態を模式的に示す断面図である。
本発明の炭化ケイ素（ＳｉＣ）半導体装置は、ポリシリコン電極を備えるものならば、特に限定されず、具体的にはプレーナー型ＭＯＳＦＥＴ、トレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ、絶縁ゲート型サイリスタ等が挙げられる。
図１には、本発明のＳｉＣ半導体装置の一実施形態に係る主要部の断面が模式的（実際の形状、寸法比を忠実に表すものではない）に示されている。ＳｉＣ基板１上に、ゲート絶縁膜２、該ゲート絶縁膜２の上にポリシリコン電極３、該ポリシリコン電極３を被覆する層間絶縁膜４、該層間絶縁膜４の上にアルミニウム配線５が形成されている。
本発明のＳｉＣ半導体装置は、ポリシリコン電極３のゲート絶縁膜２に接する下面と、ポリシリコン電極３の側面とに挟まれた裾部の第１傾斜角θが６０°以下とされていることを特徴とする。また、ポリシリコン電極のゲート絶縁膜と接する面の裏側にあたるポリシリコン電極の上面と、ポリシリコン電極の側面とに挟まれた肩部がなす第２傾斜角φが１００°以上の鈍角であることを好適とする。このようにポリシリコン電極を加工すると、層間絶縁膜の段差被覆形状がオーバーハング形状から改善されて、段差部における電界集中が弱まり、絶縁耐圧が向上する。
逆に、第１傾斜角θが６０°よりも大きい場合は、段差部で層間絶縁膜がオーバーハング形状になり、段差下部において層間絶縁膜の表面にＶ字型の窪みが形成されて、そこに電界集中し、絶縁耐圧が低下するので好ましくない。また、第２傾斜角φが１００°よりも小さい場合も、段差部で層間絶縁膜がオーバーハング形状になり、段差下部において層間絶縁膜の表面にＶ字型の窪みが形成されて、そこに電界集中し、絶縁耐圧が低下するので好ましくない。
また、本発明においては、ポリシリコン膜に、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上のドーパントを含有量１×１０１４／ｃｍ２以上１×１０２１／ｃｍ２以下で含有させることができる。上記ドーパントには、ポリシリコンのドライエッチング速度を高める効果があり、この効果を利用してポリシリコン電極の側面の傾斜角を制御することができる。具体的には、ポリシリコン膜の上部層のドーパント濃度を膜下部層よりも高くなるように濃度勾配をもたせると、ポリシリコン膜は上部層ほど横方向（基板面に対して水平方向）に速くエッチングされるため、第１傾斜角θが小さく、第２傾斜角φが大きいテーパー面が得られる。
また、上記ドーパントのうち、Ｐ、Ａｓ、Ｓｂ、Ｂには、ポリシリコン電極の電気抵抗を下げて、ＳｉＣ半導体装置のスイッチング性能を高める役割があり、完成品におけるこれらの元素の濃度は１×１０１８／ｃｍ３以上であることが好ましい。
次に、各部の詳細について説明する。
本発明において、ＳｉＣ基板１は、特に限定されず、ポリタイプ４Ｈ、６Ｈ、３ＣのＳｉＣ基板を使用できるが、パワー半導体素装置ではキャリア移動度が高い４Ｈを好適とする。また、表面欠陥密度を低減するため、ＳｉＣ基板の表面にＳｉＣエピタキシャル層を形成することができる。
本発明において、ゲート絶縁膜２は、特に限定されず、例えば熱酸化して形成した酸化ケイ素膜、ＣＶＤ法で形成した酸化ケイ素膜、酸化ケイ素膜の表面を窒化処理した酸窒化ケイ素膜、酸化ケイ素膜と窒化ケイ素膜をＣＶＤ法で交互に積層した積層膜等を用いることができる。
本発明において、ポリシリコン電極３は、モノシラン等を原料とし減圧ＣＶＤ法によって形成したポリシリコン膜、又はプラズマＣＶＤ法によって形成したアモルファスシリコンを熱処理で再結晶化させたポリシリコン膜等をエッチング加工して形成することができる。なお、ポリシリコン膜の電気抵抗を下げるために、ポリシリコン成膜時に、原料にホスフィン、アルシン、ジボラン等のガスを適宜混合して、Ｐ、Ａｓ、Ｂをドープしてもよいが、成膜後のイオン注入によってドープしてもよい。
本発明において、ポリシリコン電極３を被覆する層間絶縁膜４は、特に限定されず、例えば、常圧ＣＶＤ、プラズマＣＶＤ、減圧ＣＶＤ、オゾン反応ＣＶＤ、高密度プラズマＣＶＤ、等によって形成されるシリコン酸化膜、シリコン窒化膜、又はシリコン酸化膜とシリコン窒化膜の積層膜を用いることできる。成膜方法は、量産性、コスト、膜質を考慮すると、上記のうち常圧ＣＶＤ、プラズマＣＶＤ、減圧ＣＶＤが好ましい。また、層間絶縁膜４は、膜質調整のため他の元素、例えばＢ、Ｐ等を含むことができ、成膜後にリフロー処理してもよいが、成膜及びリフロー温度は、９００℃以下が好ましい。９００℃よりも高い温度で熱処理すると、高温熱処理によって炭化ケイ素とゲート絶縁膜界面が劣化するので好ましくない。また、層間絶縁膜４は、高耐湿性のものがよく、応力は小さいものがよく、ＢＰＳＧ、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）のいずれか1種でも、それら複数の組み合わせでもよい。
次に、本発明のＳｉＣ半導体装置の製造方法について図面を用いて説明する。
図２には、本発明の製造方法の一つの態様が、工程順に並べられたＳｉＣ半導体装置の断面模式図によって示されている。ゲート絶縁膜２を形成するまでの工程は省略されている。本発明は、（ａ）ゲート絶縁膜２上にポリシリコン膜３を形成し、（ｂ）ポリシリコン膜３へドーパントをイオン注入し、（ｃ）フォトリソグラフィによってマスク６を形成し、（ｄ）ポリシリコン膜３の露出部分を等方性ドライエッチングで除去して、（ｅ）ポリシリコン電極３を形成し、（ｆ）マスク６を除去し、（ｇ）層間絶縁膜４を形成した後に接続孔（図示しない）を開口し、（ｈ）アルミニウム配線５を形成する工程を含み、特に（ｂ）ポリシリコン膜３にイオン注入した後に、（ｄ）ポリシリコン膜３を等方性ドライエッチングすることを特徴とする。
上記イオン注入工程において、ポリシリコン膜３に注入するドーパントとしては、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上であることが好ましく、前記ドーパントの注入量は、合計量で１×１０１４／ｃｍ２以上１×１０２１／ｃｍ２以下が好ましく、５×１０１４／ｃｍ２以上５×１０１5／ｃｍ２以下がより好ましく、１×１０１5／ｃｍ２以上３×１０１5／ｃｍ２以下が特に好ましい。注入量が１×１０１４／ｃｍ２未満であると、第１傾斜角θが大きくなり、層間絶縁膜４がオーバーハング形状となるので好ましくない。注入量を増やすと、ポリシリコン電極の第１傾斜角θを小さくすることができるが、イオン注入時間も長くなるので、スループットとのトレードオフとなる。
また、ドーパントイオンの加速電圧は、１０ｋｅＶ〜５０ｋｅＶが好ましく、３０ｋｅＶ〜５０ｋｅＶがより好ましい。加速電圧をこのように設定すると、図３（ａ）に示されるように、ポリシリコン膜の表面近くのドーパント濃度は低いが、ポリシリコン膜の表面に近い側（上部層）にドーパント濃度のピークがあり、ピークを越えるとゲート絶縁膜の表面に向かって濃度が低下していく濃度分布を有する。高温でドライエッチングする場合は、表面近傍が低濃度になっていることは大きな問題にはならず、好ましい形状のポリシリコン電極３が形成される。しかし、エッチング温度を下げていくと、ポリシリコン膜の表面近くのドーパント濃度の低い部分で横方向のエッチングが進まなくなり、側壁が急角度で立ち上がる、図３（ｂ）に示される形状となり、好ましくない。一方、図３（ｃ）には、加速電圧が高すぎるために、ポリシリコン膜の下部層にドーパント濃度のピークがあり、上層部のドーパント濃度が低くなっているポリシリコン膜をドライエッチングした時の、ポリシリコン電極３の好ましくない形状が示されている。ポリシリコン膜の上層部はドーパント濃度が低いので、横方向のエッチングが進まず、側壁が急角度で立ち上がり、第２傾斜角φが１００°よりも小さくなっている。図３（ｂ）、（ｃ）に示したポリシリコン電極の形状では、層間絶縁膜がオーバーハング形状となり易くなる。
ポリシリコン膜内におけるドーパント濃度の分布は、イオン注入角度ψにも関係している。ここで、イオン注入角度ψは、イオンをＳｉＣ基板に対して垂直入射させる方向を０°として定義されている。イオン注入角度ψを小さくすると注入が深くなり、逆にイオン注入角度ψを大きくすると注入が浅くなる。イオンの加速電圧を１０ｋｅＶ〜５０ｋｅＶとした場合は、イオン注入角度ψは６０°以下であることが好ましい。
また、本発明において、ポリシリコン膜３は等方性ドライエッチングであることが好ましい。等方性ドライエッチングは、特に限定されず、イオンの寄与が少ないドライエッチング装置、例えば被加工物から離れた場所にプラズマ源を有するドライエッチング装置が適する。ポリシリコンをエッチングするための反応ガスとしては、例えばＣＦ４とＯ２の混合ガスを用いることができる。被加工物を載置するステージの温度は、５０℃以上が好ましく、７０℃以上がより好ましい。５０℃よりも温度が低くなると、ポリシリコン膜３の横方向のエッチング速度が低下し、第１傾斜角θが大きくなり、第２傾斜角φが小さくなるので、好ましくない。
図４には、本発明の製造方法の他の態様が、工程順に並べられたＳｉＣ半導体装置の断面模式図によって示されている。ゲート絶縁膜２を形成するまでの工程は省略されている。本発明は、（ａ）ゲート絶縁膜２上にポリシリコン膜３を形成した後、（ｂ）ポリシリコン膜３へ後述するドーパントをイオン注入した後、（ｃ）ポリシリコン膜３の表面層を厚さ５０ｎｍ以上３００ｎｍ以下に亘って除去し、（ｄ）フォトリソグラフィによってマスク６を形成し、（ｅ）ポリシリコン膜３の露出部分を等方性ドライエッチングして、（ｆ）ポリシリコン電極３を形成し、（ｇ）マスク６を除去し、（ｈ）層間絶縁膜４を形成した後に図示しない接続孔を開口し、（ｉ）アルミニウム配線５を形成する工程を含み、特に（ｂ）ポリシリコン膜３にイオン注入した後に、（ｃ）ポリシリコン膜３の表面層を除去し、（ｅ）ポリシリコン膜３を等方性ドライエッチングすることを特徴とする。
例えば、ポリシリコン膜３の表面層においてドーパント濃度が低く、図３（ｂ）に示されるように、ポリシリコン電極の肩部が切り立ったドライエッチング形状になる場合は、その対策として、ポリシリコン膜３の表面層を厚さ５０ｎｍ以上３００ｎｍ以下に亘って除去することができる。このようにすると、ドーパント濃度の高い部分をポリシリコン膜の上層におくことができるので、ポリシリコン膜３を等方性ドライエッチングして、図３（ａ）の形状を得ることができる。
ポリシリコン膜の表面層を除去する方法は、９００℃以下の処理方法であれば特に限定されず、例えばドライエッチングによる全面エッチバック、ＣＭＰ（化学機械研磨）、９００℃以下でポリシリコン表面を酸化してフッ化水素酸水溶液でエッチングする方法等を採用することができる。９００℃よりも高い温度で熱処理すると、高温熱処理によってＳｉＣ基板１とゲート絶縁膜２の界面が劣化するので好ましくない。
［実施例１］
ＳｉＣ基板上にゲート絶縁膜を形成し、減圧ＣＶＤ法で膜厚５００ｎｍのポリシリコン膜を堆積した後、Ａｓ＋イオンを加速電圧３０ｋｅＶ、注入角度０°、注入量１×１０１５／ｃｍ２の条件でイオン注入した。次いで、フォトリソグラフィ法でレジストマスクを形成した後、ケミカルドライエッチング装置を用い、反応ガスＣＦ４−５０％Ｏ２により、ステージ温度７０℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧ＣＶＤ法により膜厚１０００ｎｍの酸化ケイ素膜を堆積した。
［実施例２］
Ａｓイオン注入時の注入角度を４５°としたこと以外は、実施例１の方法に従った。
［実施例３］
Ａｓイオン注入時の注入角度を６０°としたこと以外は、実施例１の方法に従った。
［実施例４］
Ａｓイオン注入量を５×１０１４／ｃｍ２としたこと以外は、実施例１の方法に従った。
［実施例５］
Ａｓイオン注入量を３×１０１５／ｃｍ２としたこと以外は、実施例１の方法に従った。
［実施例６］
Ａｓイオン注入量を３×１０１５／ｃｍ２としたこと、等方性エッチング時のステージ温度を５０℃としたこと以外は、実施例１の方法に従った。
［実施例７］
Ａｓイオン注入量を３×１０１５／ｃｍ２としたこと、イオン注入後にドライエッチングによってポリシリコン膜を表面から５０ｎｍ全面エッチングしたこと、及び等方性ドライエッチング時のステージ温度を５０℃としたこと以外は、実施例１の方法に従った。
［比較例１］
ＳｉＣ基板上にゲート絶縁膜を形成し、減圧ＣＶＤ法で膜厚５００ｎｍのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスＣＦ４−５０％Ｏ２により、基板温度１００℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧ＣＶＤ法により膜厚１０００ｎｍの酸化ケイ素膜を堆積した。
［比較例２］
Ｓｉ基板上にゲート絶縁膜を形成し、減圧ＣＶＤ法で膜厚５００ｎｍのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスＣＦ４−５０％Ｏ２により、ステージ温度１００℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧ＣＶＤ法により膜厚１０００ｎｍの酸化ケイ素膜を堆積した。
［評価方法］
サンプルのへき開断面の走査型電子顕微鏡像から、第１傾斜角θと第２傾斜角φを測定した。
［結果］
表１にプロセス条件と第１傾斜角θと第２傾斜角φの測定値を示す。
Figure 0006233531
比較例１はＳｉＣ基板を使用し、比較例２はＳｉ基板を使用している。ポリシリコン膜の成膜条件は同じで、どちらもイオン注入は行っていない。ポリシリコン膜の等方性ドライエッチングはどちらもステージ温度を１００℃とした。Ｓｉ基板上では第１傾斜角が４０°と小さいが、ＳｉＣ基板上では６８°と大きく、従来方法によればＳｉＣ基板では第１傾斜角６０°以下は実現できない。
実施例１〜６では、ポリシリコン膜にＡｓ＋イオンを注入した後に、ポリシリコン膜を等方性ドライエッチングして、ポリシリコン電極を形成した。
実施例１〜３によれば、イオン注入角度を増やしていくと第１傾斜角は大きくなっていくが、イオン注入角度６０°でも傾斜角６０°以下のポリシリコン電極形成が実現可能であることを示している。
実施例４、５によれば、イオン注入量を５×１０１４／ｃｍ２まで減らした場合（実施例４）でも、イオン注入量を３×１０１５／ｃｍ２まで増やした場合（実施例５）でも、傾斜角６０°以下で加工できることが分かる。
実施例６は、ドライエッチング装置のステージ温度を５０℃まで下げても、第１傾斜角は６０°以下で加工できることを示している。ただし、第２傾斜角は９０°と肩部が切り立った形状になってしまい好ましくない。
実施例７は、その対策として、パターニングする前に、ポリシリコン膜を表面から５０ｎｍ全面エッチングしている。ステージ温度５０℃で等方性ドライエッチングしているが、肩部の角が除かれ、第２傾斜角を１００°にすることができた。
以上、ポリシリコン膜形成後にイオン注入した後に等方性ドライエッチングすることにより、ポリシリコン電極の側面の第１傾斜角を６０°以下のなだらかな形状とし、その上に形成される酸化ケイ素膜の段差被覆形状を改善することができた。
１：ＳｉＣ基板
２：ゲート絶縁膜
３：ポリシリコン膜（ポリシリコン電極）
４：層間絶縁膜
５：アルミニウム配線
６：マスク
Ｎ：Ｖ字型の窪み
θ：ポリシリコン電極裾部の第１傾斜角
φ：ポリシリコン電極肩部の第２傾斜角
ψ：イオン注入角

Claims (4)

  1. 炭化ケイ素基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
    前記ポリシリコン膜にＮ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ａｒの中から選ばれる１種又は２種以上のドーパントをイオン注入する工程と、
    前記ポリシリコン膜の表面層を厚さ５０ｎｍ以上３００ｎｍ以下に亘って除去する工程と、
    前記ポリシリコン膜上に選択的にマスクを形成する工程と、
    前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、
    前記マスクを除去する工程と、
    前記ポリシリコン電極上に層間絶縁膜を形成する工程と、
    を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
  2. 前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、前記ドーパントの注入量は、合計量で１×１０14／ｃｍ2以上１×１０21／ｃｍ2以下である請求項１に記載の炭化ケイ素半導体装置の製造方法。
  3. 前記ポリシリコン膜を等方性ドライエッチングする工程において、炭化ケイ素基板を５０℃以上に保持する請求項１に記載の炭化ケイ素半導体装置の製造方法。
  4. 前記ポリシリコン電極上に層間絶縁膜を形成する工程において、前記層間絶縁膜の形成温度を９００℃以下とする請求項１に記載の炭化ケイ素半導体装置の製造方法。
JP2016563565A 2014-12-08 2015-10-26 炭化ケイ素半導体装置及びその製造方法 Active JP6233531B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014248253 2014-12-08
JP2014248253 2014-12-08
PCT/JP2015/080108 WO2016092960A1 (ja) 2014-12-08 2015-10-26 炭化ケイ素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016092960A1 JPWO2016092960A1 (ja) 2017-05-25
JP6233531B2 true JP6233531B2 (ja) 2017-11-22

Family

ID=56107155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016563565A Active JP6233531B2 (ja) 2014-12-08 2015-10-26 炭化ケイ素半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US10366893B2 (ja)
JP (1) JP6233531B2 (ja)
CN (1) CN106663631B (ja)
WO (1) WO2016092960A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063087B (zh) * 2017-11-29 2019-10-29 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法
CN114695356A (zh) * 2020-12-28 2022-07-01 中国科学院微电子研究所 一种半导体结构及其制备方法
CN115881637B (zh) * 2021-09-27 2025-10-31 长鑫存储技术有限公司 半导体结构及其制造方法
CN119361430B (zh) * 2024-09-20 2025-10-28 上海华虹宏力半导体制造有限公司 改善多晶硅回刻蚀形貌的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124272A (en) 1980-03-05 1981-09-29 Toshiba Corp Manufacture of semiconductor device
US4404576A (en) * 1980-06-09 1983-09-13 Xerox Corporation All implanted MOS transistor
JPS62133757A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPH0497523A (ja) 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
JPH06168916A (ja) 1992-11-30 1994-06-14 Sony Corp ポリシリコンのエッチング方法
JPH0794718A (ja) 1993-09-27 1995-04-07 Nippon Steel Corp ポリシリコンゲート電極の形成方法
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
JPH0817934A (ja) * 1994-07-01 1996-01-19 Ricoh Co Ltd デュアルゲートｃｍｏｓ半導体装置とその製造方法
JP2679668B2 (ja) * 1995-03-17 1997-11-19 日本電気株式会社 半導体装置およびその製造方法
JPH10125906A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 半導体装置及びその製造方法
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US20030124824A1 (en) * 2001-12-28 2003-07-03 Manoj Mehrotra High yield and high speed CMOS process
JP4127064B2 (ja) 2003-01-28 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2005057042A (ja) * 2003-08-04 2005-03-03 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
US7306746B2 (en) * 2004-01-30 2007-12-11 Taiwan Semiconductor Manufacturing Co. Ltd. Critical dimension control in a semiconductor fabrication process
JP4561114B2 (ja) * 2004-02-09 2010-10-13 富士電機システムズ株式会社 半導体装置の製造方法
KR100574317B1 (ko) * 2004-02-19 2006-04-26 삼성전자주식회사 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법
JP4473051B2 (ja) 2004-06-10 2010-06-02 株式会社日立ハイテクノロジーズ エッチング装置及びエッチング方法
JP2006032410A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100560819B1 (ko) * 2004-08-02 2006-03-13 삼성전자주식회사 피모스를 구비하는 반도체 소자의 형성 방법
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7224021B2 (en) * 2005-09-09 2007-05-29 International Business Machines Corporation MOSFET with high angle sidewall gate and contacts for reduced miller capacitance
JP5056418B2 (ja) * 2005-11-14 2012-10-24 日本電気株式会社 半導体装置およびその製造方法
JP2007188969A (ja) 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法
JP5181545B2 (ja) 2007-06-21 2013-04-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6245723B2 (ja) * 2012-04-27 2017-12-13 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US10366893B2 (en) 2019-07-30
US20170092500A1 (en) 2017-03-30
CN106663631B (zh) 2019-10-01
CN106663631A (zh) 2017-05-10
WO2016092960A1 (ja) 2016-06-16
JPWO2016092960A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP5509520B2 (ja) 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) 炭化珪素半導体基板のトレンチ形成方法
JP2024111334A (ja) 半導体装置
US6974750B2 (en) Process for forming a trench power MOS device suitable for large diameter wafers
US9748149B2 (en) Method of manufacturing a silicon carbide semiconductor device including forming a protective film with a 2-layer structure comprised of silicon and carbon
CN101499421A (zh) 台型半导体装置及其制造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP6233531B2 (ja) 炭化ケイ素半導体装置及びその製造方法
JP7389543B2 (ja) 窒化物半導体装置
US20130137254A1 (en) Method for manufacturing semiconductor device
JP2015216182A (ja) 半導体装置及びその製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
JP6226004B2 (ja) 半導体装置および半導体装置の製造方法
US11424325B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20120231618A1 (en) Method of manufacturing semiconductor device
US20130221375A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2013012651A (ja) 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
CN115394853A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
US8829605B2 (en) Semiconductor device having deep and shallow trenches
JP2009004804A (ja) 半導体装置
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20240313083A1 (en) Semiconductor device manufacturing method
JP2021034524A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
CN120500062A (zh) 晶闸管及其制造方法
US11038028B2 (en) Semiconductor device and manufacturing method

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20161201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6233531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250