Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6252903B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
[go: Go Back, main page]

JP6252903B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6252903B2
JP6252903B2 JP2014016273A JP2014016273A JP6252903B2 JP 6252903 B2 JP6252903 B2 JP 6252903B2 JP 2014016273 A JP2014016273 A JP 2014016273A JP 2014016273 A JP2014016273 A JP 2014016273A JP 6252903 B2 JP6252903 B2 JP 6252903B2
Authority
JP
Japan
Prior art keywords
oxide
semiconductor layer
thin film
film transistor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016273A
Other languages
English (en)
Other versions
JP2015144154A (ja
Inventor
一仁 塚越
一仁 塚越
慎也 相川
慎也 相川
たきお 木津
たきお 木津
麻希 清水
麻希 清水
伸彦 三苫
伸彦 三苫
生田目 俊秀
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014016273A priority Critical patent/JP6252903B2/ja
Priority to PCT/JP2015/051845 priority patent/WO2015115330A1/ja
Publication of JP2015144154A publication Critical patent/JP2015144154A/ja
Application granted granted Critical
Publication of JP6252903B2 publication Critical patent/JP6252903B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、薄膜トランジスタおよびその製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。
TFTとしては、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O(IZO)系、In−Ga(ガリウム)−Zn−O(IGZO)系、あるいはSn(錫)−Zn−O(SZO)系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。
このような薄膜トランジスタはn型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。n型伝導のメカニズムは諸説あるが、主に、酸化インジウム構造への酸素脱離により酸素欠損が導入され、その結果、電荷を生成して半導体層として働くと言われている。また、金属酸化物を形成材料とする半導体層には、原理上p型伝導を示さないためにoff電流がきわめて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。
しかしながら、上記特許文献に記載された金属酸化物であるIZO系やIGZO系やSZO系金属酸化物は、含有するZn、GaおよびSnが空気中の水分と反応しやすく、その結果、各々の酸化物構造としては不安定なサブオキサイドを形成して、酸素欠損量を調整できず、トランジスタ特性を大きく劣化させる問題があった。
これらを解決するために、特許文献2には、金属酸化物として、亜鉛および錫のうちの少なくとも一つの元素を含む物質へ、イットリウム、ニオビウム、タンタル、ハフニウム、ランタン、スカンジウム、バナジウム、チタニウム、マグネシウム、アルミニウム、ガリウム及びシリコンの少なくとも一つを添加したものを使用することが開示されている。また、薄膜トランジスタの作製段階で、プラズマダメージによる破壊効果や放射効果によるキャリア増加がもたらすしきい値電圧の変動を抑制するために、酸化亜鉛にガリウム、インジウム、スズ、ジルコニウム、ハフニウムおよびバナジウムのうち少なくとも一つのイオンをドープすることが開示されている(特許文献3)。さらに、タンタルをドープしたIZO系金属酸化物の酸化膜トランジスタの電気特性が報告されている(非特許文献1)。しかしながら、上記いずれの場合にも主な元素として亜鉛を含むために、薄膜トランジスタの作製段階でのサブオキサイドの形成を抑えるためにプロセスにかなりの制限が課せられるという大きな問題を含んでいる。
さらに、金属酸化物としてIZOやIGZOに代わって、錫、チタン、タングステンのいずれかをドープした酸化インジウムを用いるという報告もある(特許文献4)。しかしながら、上記文献に記載のチタン、タングステンのいずれかをドープした酸化インジウムを金属酸化物として用いた酸化膜トランジスタでは、金属酸化物の作製段階で主構造の酸化インジウムへ導入する酸素欠損量を調整することが非常に難しいために、製造プロセスに制限が課せられるという大きな問題がある。
本発明者らは、酸化インジウム等の第1金属酸化物へ金属(Me)−O結合あるいは非金属−O結合の酸素のかい離エネルギーが第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな酸化物を添加することで、上記の問題の酸素欠損の量を制御した薄膜トランジスタおよびその製造方法を出願した(特願2013-099284号)。しかし、上記の問題を解決しつつ他の多様な要件をも満たすためには、上述の先行特許出願に記載した条件以外で上記問題を解決する手段を見出すことにより、この問題を解決した薄膜トランジスタの設計の自由度をできるだけ大きくすることが依然として望まれている。
本発明の課題は上記問題を、上述した先行特許出願で示した以外の組成条件で解決する薄膜トランジスタ及びその製造方法を提供することにある。
本発明の一側面によれば、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫より大きくかつ酸化錫の酸素のかい離エネルギーとの差が200kJ/mol未満である金属酸化物を添加した複合金属酸化物であり、前記半導体層は、酸素の解離エネルギーが酸化錫よりも小さい追加の酸化物を前記金属酸化物よりも少ない量だけ含む薄膜トランジスタが与えられる。
た、前記半導体層中の前記追加の酸化物の含有量が20重量%以下であってよい。
また、前記半導体層中の前記追加の酸化物の含有量が4重量%以下であってよい。
また、前記半導体層が非晶質であってよい。
また、前記半導体層の厚さが5nm以上かつ20nm以下であってよい。
また、前記追加の酸化物は、鉛、パラジウム、白金、硫黄、アンチモン、ストロンチウム、タリウム、イッテルビウムからなる群から選択された少なくとも一の酸化物であってよい。
また、前記金属酸化物はサマリウム、タングステン、ネオジウム、ガドリニウムからなる群から選択された少なくとも一の酸化物であってよい
た、前記半導体層中の前記金属酸化物の含有量が0より大きく50重量%以下であってよい
、前記半導体層中の前記金属酸化物の含有量が5重量%以下であってよい。
本発明の他の側面によれば、前記半導体層を10℃以上500℃以下で形成する、上記何れかの薄膜トランジスタの製造方法が与えられる。
ここで、前記半導体層を10℃以上300℃以下で形成してよい。
本発明によれば、酸素欠陥が導入されることで電子キャリアを生成できる金属酸化物として酸素のかい離エネルギーが528kJ/molと大きな酸化錫を用いた場合、これに添加する金属酸化物が、当該添加する金属酸化物についての酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満であるようにした複合金属酸化物の半導体層を用いることで、トランジスタ特性に優れた薄膜トランジスタを提供することができる。
また、本発明によれば、上記の添加する金属酸化物に加えて、酸素のかい離エネルギーが酸化錫より小さな酸化物を、上記添加される金属酸化物より少ない量だけ追加して添加した複合金属酸化物の半導体層を用いることで、トランジスタ特性に優れた薄膜トランジスタを提供することができる。
本発明の第1の実施形態に係る薄膜トランジスタの概略断面図。 本発明の第2の実施形態に係るもう一つの薄膜トランジスタの概略断面図。 本発明の実施例の薄膜トランジスタの概略断面図。 本発明の第1の実施例の薄膜トランジスタのId−Vg特性を示す図。 本発明の第1の実施例の2種類の半導体材料のスパッタリング成膜のO/(O+Ar)比と導電性の関係を示す図。 本発明の第2の実施例で使用する半導体膜が非晶質であることを確認するためのX線回折パターンを示す図。 本発明の第2の実施例の薄膜トランジスタのId−Vd特性を示す図。
以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタおよび薄膜トランジスタの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
本発明は、酸素のかい離エネルギーが528kJ/molと大きな酸化錫を電子キャリアを生成する酸化物として用いた場合、添加する金属酸化物についての酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満であるようにすれば上記の問題の酸素欠損の量を制御できるという、本発明者らの新たな知見に基づき、第1の実施形態の薄膜トランジスタおよびその製造方法を提供する。
また、本発明者らは上記の金属酸化物に加えて、酸素のかい離エネルギーが酸化錫より小さな追加の酸化物を更に添加し、かつその添加量が上記の金属酸化物の添加量より少なければ、酸素欠損の量を制御できる上に、非晶質の安定形成温度領域を拡大できることを見出した。本発明は、この知見に基づいた第2の実施形態の薄膜トランジスタおよびその製造方法も提供する。
[薄膜トランジスタの構造]
第1の実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫の酸素のかい離エネルギーより大きく、酸化錫についての酸素のかい離エネルギーの差とが200kJ/molより小さい金属酸化物を添加した複合金属酸化物である。
また、第2の実施形態の薄膜トランジスタでは、第1の実施形態の薄膜トランジスタの前記半導体層が、更に、酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が上記の金属酸化物より少ない追加の酸化物を添加した複合金属酸化物である。
また、本実施形態の薄膜トランジスタの製造方法は、上記薄膜トランジスタを製造するに当たって、前記半導体層を10℃以上500℃以下で形成する工程を有するものである。
図1は第1の実施形態に係る薄膜トランジスタ1の概略断面図である。基板2は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板2の厚さは、設計に応じて適宜設定することができる。
薄膜トランジスタ1は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ1は、基板2上に設けられたゲート電極3と、ゲート電極3を覆って設けられた絶縁体層4と、絶縁体層4の上面に設けられた半導体層5と、半導体層5の上面において半導体層5に接して設けられたソース電極8およびドレイン電極9を有している。ゲート電極3は、半導体層5のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)設けられている。また、半導体層5は、酸化錫6へ金属酸化物7を添加した複合金属酸化物から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、半導体層に金属酸化物7以外の成分や不可避の不純物が含まれていてもよい。これについては以下で記述されている他の実施形態で説明する非金属元素の酸化物の添加を行う場合でも同じである。また、図1では図示のしやすさの都合上、半導体層5(複合金属酸化物)は酸化錫6の中に金属酸化物7の粒子が散在しているようにも見ることができる形態で描画されているが、実際には酸化錫中に金属酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。
ゲート電極3、ソース電極8、ドレイン電極9は、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金、インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより2層以上の積層構造を形成していてもよい。
ゲート電極3、ソース電極8、ドレイン電極9は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極8とドレイン電極9とは同じ形成材料であることが好ましい。
絶縁体層4は、絶縁性を有し、ゲート電極3と、ソース電極8およびドレイン電極9との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON、Al、HfOなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。
半導体層5は、酸化錫に、酸素の解離エネルギーが酸化錫の酸素のかい離エネルギーより大きくかつ両者のかい離エネルギーの差が200kJ/molよりも小さい金属酸化物を添加したものである。
本発明では上述した本発明者らの先行出願における第1金属酸化物として酸化錫(SnO)を用いるが、酸化錫の酸素のかい離エネルギーは528kJ/molと小さいので、酸化錫から酸素が容易に脱離して酸素欠損を生成しやすい。しかし、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。本願発明者らはこの問題を解決すべく検討を重ねた結果、酸化錫の酸素欠損量を制御するためには酸化錫の酸素のかい離エネルギーより大きな酸素のかい離エネルギーを有する金属酸化物を添加すればよいことを見出した。添加できる金属酸化物としては、具体的には、酸素かい離エネルギーが573kJ/molの酸化サマリウム、720kJ/molの酸化タングステン、703kJ/molの酸化ネオジウム、715KJ/molの酸化ガドリウム等が挙げられる。
また、酸化錫を適切な酸素欠損量を有する半導体層とするために添加する金属酸化物の含有量としては、0より大きく50重量%以下の範囲にするとよい。特に、酸化錫へ添加する金属酸化物の含有量を0より大きく5重量%以下の範囲にすると、半導体層を300℃以下の低温度で作製できる。
In−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。したがって、半導体層の表面の平坦化及び高い電気伝導度を得るためには、半導体層は非晶質構造であることが好ましい。
また、半導体層5の厚みは、5nm以上かつ20nm以下の範囲であることがより好ましい。なお、本実施形態において、半導体層5の厚さは、半導体層5を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定した。
本発明の第2の実施形態においては、半導体層5を構成する複合金属酸化物は、酸化錫に上述した金属酸化物を添加したものに、更に酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が金属酸化物より少ない追加の酸化物を添加したものである。本願発明者らは、金属酸化物の添加によって酸素欠損量を制御した上に、追加の酸化物を添加することで、半導体層が500℃の高温度域でも非晶質することを見出した。追加の酸化物としては、具体的には、酸素かい離エネルギーが382.4±3.3kJ/molの酸化鉛、238.1±12.6kJ/molの酸化パラジウム、418.6±11.6kJ/molの酸化白金、517.90±0.05kJ/molの酸化硫黄、434±42kJ/molの酸化アンチモン、426.3±6.3kJ/molの酸化ストロンチウム、213±84kJ/molの酸化タリウム、387.7±10kJ/molの酸化イッテルビウム等が挙げられる。
図2に示す本発明の第2の実施形態の薄膜トランジスタ1’は図1の薄膜トランジスタ1と基本的には同一構造であるが、図1の半導体層5に対応する半導体層5’が酸化錫6に金属酸化物7を添加したものに、更に酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が金属酸化物より少ない追加の酸化物10を添加した複合金属酸化物である点が異なる。なお、図2中で図1中の要素と同じ参照番号が付されているものは対応する図1中の要素と同じであるため、それらについては説明を省略する。
なお、第1の実施の形態の説明において図1を参照して注記したように、図2においても図示のしやすさの都合上、半導体層5’(複合金属酸化物)は酸化錫6の中に追加の酸化物10が散在しているようにも見ることができる形態で描画されているが、ここにおいても実際には酸化錫中にこれら酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。
酸化錫(SnO)への、金属酸化物の酸化タングステン(WO)、追加の酸化物の酸化イッテルビウム(Yb)の添加は、例えば、スパッタリング法のターゲット作製段階で行う。
また、また、Sn−W−OターゲットおよびYbターゲットを用いた共スパッタリング法により、各々スパッタリングパワーの比率を変えることで、添加量を制御でき、その含有量は0より大きく10重量%以下であることがより好ましい。
[薄膜トランジスタの製造方法]
次に、第1の実施形態の薄膜トランジスタ1の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBE)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、DC(直流)スパッタリング法、高周波(RF)スパッタリング法等の成膜法を用いることができる。
さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成した後、半導体層5を形成する。本実施形態の製造方法では、半導体層5は、酸化錫の粉末と、酸素のかい離エネルギーが酸化錫の酸素のかい離エネルギーよりも大きい金属酸化物であって酸化錫と当該金属酸化物についての酸素のかい離エネルギーの差が200kJ/mol未満であるものの粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。
例えば、半導体層5としてSn−W−O系の金属酸化物を採用する場合には、ターゲットは、酸化錫の粉末と酸化タングステンの粉末との焼結体を採用するとよい。また、ターゲットには、酸化タングステンの質量%以下での添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として酸化錫および酸化タングステン以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化タングステン含有量以下の割合(重量比)で混入することがあっても構わない。
その場合、焼結体に含まれる酸化タングステンの含有量が、0質量%より多く50質量%以下であるとよい。また、酸化タングステンの含有量は、0質量%より多く5質量%以下であるとより好ましい。
通常知られた酸化物半導体であるIn−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)に対して、2割〜3割のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。
これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造された薄膜トランジスタ1においては上述したように酸化タングステンの含有量は0質量%より多く5質量%以下であるとより好ましいので、この好ましい組成とした場合の半導体層5の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化錫)に対するゲスト材料(酸化タングステン)の含有量が、極めて少ないものとなる。
また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化錫と酸化タングステンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物を非晶質膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、10℃以上300℃以下で行うことで非晶質な半導体層を形成することができる。また、当該工程を300℃より高く500℃以下で行うことで、結晶化した好適な半導体層を形成することもできる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。
また、ターゲットは、酸化錫の粉末と、酸化タングステンの粉末とを用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタリングにより半導体層を形成することができる。
金属酸化物として、酸化シリコンについて説明したが、代わりに、酸化サマリウム(Sm−O)、酸化タングステン(W−O)、酸化ネオジウム(Nd−O)、および酸化ガドリウム(Gd−O)を用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、半導体層を形成することができる。
また、第2の本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成した後、半導体層5を形成する。本実施形態の製造方法では、半導体層5は、酸化錫の粉末と、酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーよりも大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満である酸素のかい離エネルギーを有する金属酸化物の粉末と、酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより小さく、かつ金属酸化物の添加量より少ない量の追加の酸化物とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。
例えば、半導体層5としてSn−W−Yb−O系の金属酸化物を採用する場合には、ターゲットは、酸化錫の粉末と酸化タングステンと酸化イッテルビウムの粉末との焼結体を採用するとよい。また、ターゲットには、酸化イッテルビウムの添加量は酸化タングステンの添加量より必ず小さい。
その場合、焼結体に含まれる酸化タングステンの含有量が、0質量%より多く50質量%以下である場合、酸化イッテルビウムの含有量は、0質量%より多く20質量%より小さくなる。また、酸化イッテルビウムの含有量は、0質量%より多く4質量%であるとより好ましい。
また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化錫と酸化タングステンと酸化イッテルビウムとを含むターゲットを用いて半導体層を形成する場合、半導体層を形成する工程を、10℃以上500℃以下で行うことで非晶質な半導体層を形成できることがわかった。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。
以上、本発明の薄膜トランジスタの製造方法を説明した。
以上のような図1、図2に例示したような本発明の薄膜トランジスタによれば、新規な複合金属酸化物を半導体層に用いることで、特性変化が抑制されたものとなる。
また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有するものとなる。
また、以上のような薄膜トランジスタの製造方法によれば、新規な複合金属酸化物を半導体層に用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
[第1の実施例]
上記第1の実施形態に対応する本実施例においては、図3に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図1に示した薄膜トランジスタ1と同様の構成になっており、図1の薄膜トランジスタ1が有するゲート電極3の代わりに、p型不純物を多量にドープしたSi層11を用いる構成となっている。
実施例の薄膜トランジスタは、p型不純物をドープしたSi基板を用い、表面を酸化することで絶縁体層4を形成した後、絶縁体層4の表面に後述の方法を用いて半導体層5を形成することで製造した。ソース電極8およびドレイン電極9は、半導体層5の表面にマスク蒸着することにより形成した。
ソース電極8とドレイン電極9は、金(Au)を形成材料とし、厚さは50nmであった。また、ソース電極8とドレイン電極9との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。
半導体層5は、スパッタリング装置を用い、ターゲット材として、Sn−W−Oターゲットを用いて以下のスパッタ条件でスパッタリング法(DCスパッタリング)により成膜した。Sn−W−Oターゲットは、20%W添加Sn系のサンプル品を用いた。成膜した半導体層5の厚さは20nmであった。
(スパッタリング条件)
DC power :200W
真空度 :0.2Pa
プロセスガス流量 :Ar 20sccm/O 2sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :25℃。加熱なし
このようにして作製した薄膜トランジスタの特性は、評価環境を25℃、暗所、真空中として測定した。図4はこの薄膜トランジスタの伝達特性の測定結果を示す。
また、上記のスパッタリング条件で、O/(Ar+O)の比率を5〜25%の範囲で変えた場合のSn−OおよびSn−W−O系薄膜トランジスタの電気伝導の特性を図5に示す。Sn−W−Oは、図5の全ての酸素比率で、Sn−Oに比べて優れた電気伝導性を示す。これは、W−O結合の酸素かい離エネルギー(720±71kJ/mol)が、Sn−Oの酸素かい離エネルギー(528kJ/mol)に比べて大きいために、酸化錫(Sn−O)から精度良く適した酸素を脱離して酸素欠損量を制御できた効果である。また、Sn−W−Oの方が、O/(Ar+O)の比率の変化に対して電気伝導特性の変化が少ないことを示している。この結果から、Sn−W−Oの方がプロセスマージンが大きいことがわかる。
[第2の実施例]
上記第2の実施形態に対応する本実施例においても、図3に示す薄膜トランジスタを作製し、動作確認を行った。半導体層5は、スパッタリング装置を用い、ターゲット材として、Sn−W−Yb−Oターゲットを用いて以下のスパッタ条件でスパッタリング法(DCスパッタリング)により成膜した。Sn−W−Oターゲットは、20%Wおよび2%Yb添加Sn系のサンプル品を用いた。成膜した半導体層5の厚さは20nmであった。
(スパッタリング条件)
DC power :150W
真空度 :0.2Pa
プロセスガス流量 :Ar 20sccm/O 2sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :25℃。加熱なし
Sn−W−Yb−O膜の後熱処理による結晶構造を調べるために、膜厚20nmのSn−W−O膜をガラス基板上に作製して、大気中、450℃で15分熱処理したX線回折パターンを図6に示す。比較としてガラス基板のみも示す。450℃で15分熱処理しても何のピークも認められないことより、非晶質であることが分かった。
また、この非晶質なSn−W−Yb−O膜を用いて作製した薄膜トランジスタの特性は、評価環境を25℃、暗所、真空中として測定した。図7は本発明の薄膜トランジスタの特性を測定した結果を示す。
以上の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。
以上説明したように、本発明によれば、酸素欠損量を制御した複合金属酸化物の半導体層を実現することができるので、薄膜トランジスタの性能向上に大いに貢献することが可能である。
1、1’---薄膜トランジスタ
2---基板
3---ゲート電極
4---絶縁膜層
5、5’---半導体層
6---酸化錫
7---金属酸化物
8---ソース電極
9---ドレイン電極
10---酸化物
11---p型不純物をドープしたSi基板.
特開2011―4425号公報 特開2013―70052号公報 特開2010―21520号公報 特開2008―192721号公報
APPLIED PHYSICS LETTERS 102, 102102(2013).

Claims (11)

  1. ソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を設け、
    前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫より大きくかつ酸化錫の酸素のかい離エネルギーとの差が200kJ/mol未満である金属酸化物を添加した複合金属酸化物であり、
    前記半導体層は、酸素の解離エネルギーが酸化錫よりも小さい追加の酸化物を前記金属酸化物よりも少ない量だけ含む、薄膜トランジスタ。
  2. 前記半導体層中の前記追加の酸化物の含有量が20重量%以下である、請求項1に記載の薄膜トランジスタ。
  3. 前記半導体層中の前記追加の酸化物の含有量が4重量%以下である、請求項2に記載の薄膜トランジスタ。
  4. 前記半導体層が非晶質である、請求項1から3の何れかに記載の薄膜トランジスタ。
  5. 前記半導体層の厚さが5nm以上かつ20nm以下である、請求項1から4の何れかに記載の薄膜トランジスタ。
  6. 前記追加の酸化物は、鉛、パラジウム、白金、硫黄、アンチモン、ストロンチウム、タリウム、イッテルビウムからなる群から選択された少なくとも一の酸化物である、請求項1から5の何れかに記載の薄膜トランジスタ。
  7. 前記金属酸化物はサマリウム、タングステン、ネオジウム、ガドリニウムからなる群から選択された少なくとも一の酸化物である、請求項1から6の何れかに記載の薄膜トランジスタ。
  8. 前記半導体層中の前記金属酸化物の含有量が0より大きく50重量%以下である、請求項1から7の何れかに記載の薄膜トランジスタ。
  9. 記半導体層中の前記金属酸化物の含有量が5重量%以下である、請求項8に記載の薄膜トランジスタ。
  10. 前記半導体層を10℃以上500℃以下で形成する、請求項1から9の何れかに記載の薄膜トランジスタの製造方法。
  11. 前記半導体層を10℃以上300℃以下で形成する、請求項10に記載の薄膜トランジスタの製造方法。
JP2014016273A 2014-01-31 2014-01-31 薄膜トランジスタおよびその製造方法 Active JP6252903B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014016273A JP6252903B2 (ja) 2014-01-31 2014-01-31 薄膜トランジスタおよびその製造方法
PCT/JP2015/051845 WO2015115330A1 (ja) 2014-01-31 2015-01-23 薄膜トランジスタ、酸化物半導体、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016273A JP6252903B2 (ja) 2014-01-31 2014-01-31 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015144154A JP2015144154A (ja) 2015-08-06
JP6252903B2 true JP6252903B2 (ja) 2017-12-27

Family

ID=53889063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016273A Active JP6252903B2 (ja) 2014-01-31 2014-01-31 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6252903B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055535B2 (ja) 2018-09-20 2022-04-18 株式会社東芝 半導体装置
US20240332425A1 (en) * 2022-03-30 2024-10-03 Boe Technology Group Co., Ltd. Metal oxide thin film transistor, semiconductor device and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171258B2 (ja) * 2005-12-02 2013-03-27 出光興産株式会社 Tft基板及びtft基板の製造方法
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP2010251606A (ja) * 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2015144154A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
TWI453915B (zh) Thin film transistor
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
CN104685634B (zh) 氧化物半导体薄膜以及薄膜晶体管
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
CN104798205A (zh) 氧化物半导体薄膜及其制造方法以及薄膜晶体管
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6252904B2 (ja) 酸化物半導体およびその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6252903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250