JP6256741B2

JP6256741B2 - 半導体素子搭載用パッケージ基板

Info

Publication number: JP6256741B2
Application number: JP2013192925A
Authority: JP
Inventors: 田村　匡史; 匡史田村; 学杉林; 聡磯田; 和充石川
Original assignee: Hitachi Chemical Co Ltd; Showa Denko Materials Co Ltd; Resonac Corp
Current assignee: Resonac Corp
Priority date: 2013-09-18
Filing date: 2013-09-18
Publication date: 2018-01-10
Anticipated expiration: 2033-09-18
Also published as: JP2015060912A

Description

本発明は、半導体素子搭載用パッケージ基板に関し、特にはキャビティ構造を有する半導体素子搭載用パッケージ基板に関する。

電子部品の小型化や高密度化に伴い、システム化された半導体素子搭載用パッケージ基板（以下、「半導体素子搭載用パッケージ基板」を、「パッケージ基板」ということがある。）が求められている。ＳｉＰ（ＳｙｓｔｅｍｉｎＰａｃｋａｇｅ）に代表されるＰｏＰ（ＰａｃｋａｇｅｏｎＰａｃｋａｇｅ）では、近年、一つのパッケージ基板に半導体素子を複数積み重ねたパッケージが主流となってきている。これに伴い、汎用性や一般的なインフラ実装装置での適用が可能になり、キャビティ構造が求められている。

このようなキャビティ構造を有するパッケージ基板として、半導体素子搭載用の端子や外部との接続端子を備えたベース基板と、半導体素子を収納する開口を備えたキャビティ基板とを、接着剤を介して張り合わせ、且つ、キャビティ基板表面からベース基板に到る層間接続孔にめっきした後、導電ペーストを充填して、キャビティ基板表面の端子とベース基板とを電気的に接続したパッケージ基板が開示されている（特許文献１）。

また、ベース基板にキャビティ形成用ストッパー層を形成し、キャビティ基板となる絶縁層を積層後に、レーザ加工を用いて、キャビティ形成用ストッパー層の上部の絶縁層を除去してキャビティを形成し、また、レーザ加工を用いて、キャビティ基板とベース基板とを貫通する層間接続孔を形成し、この層間接続孔にめっきを充填して、キャビティ基板表面の端子とベース基板とを電気的に接続したパッケージ基板が開示されている（特許文献２）。

特開２０１０−１０３５１７号公報特開２０１３−０７０００９号公報

しかしながら、特許文献１の方法では、キャビティ基板からベース基板に到る層間接続孔にめっきした後、導電ペーストを充填して、キャビティ基板表面の端子とベース基板とを電気的に接続するため、導電ペーストの充填性を考えると、アスペクト比をあまり大きくできない。このため、キャビティ基板表面に配置される外部との接続端子のピッチの高密度化が難しい。

また、特許文献２の方法では、キャビティ基板表面の端子とベース基板とを電気的に接続するために、キャビティ基板とベース基板とを貫通する層間接続孔を用いるため、非貫通孔を用いる場合に比べて、ある程度アスペクト比を大きくできるものの、層間接続のためにパッケージ基板の厚さ方向の全体が使われてしまうため、その分、配線のスペースがとられてしまい、高密度化の妨げになる問題がある。

本発明は上記問題点に鑑みなされたものであり、高密度実装を可能としつつ、キャビティ構造によって汎用性を実現可能な半導体素子搭載用パッケージ基板を提供する。

本発明は、以下のものに関する。
１．絶縁層表面の導体回路上に凸状に配置されるカッパーポストを有するベース基板と、前記カッパーポストを収容する貫通孔及び前記ベース基板上にキャビティ部を形成する開口を有するキャビティ基板と、前記ベース基板とキャビティ基板との間に配置される接着剤と、を備え、前記カッパーポストとこれを収容する前記貫通孔の内壁との間に、前記接着剤が配置される半導体素子搭載用パッケージ基板であって、前記ベース基板とキャビティ基板とが、異なる寸法変化挙動を有するものであり、前記カッパーポストとこれを収容する前記貫通孔の内壁との間に間隙を有し、この間隙に前記接着剤が充填され、この接着剤の弾性率が５０℃で１００〜５００ＭＰａである半導体素子搭載用パッケージ基板。
２．項１において、前記カッパーポストとこれを収容する前記貫通孔の内壁との間に配置される前記接着剤の熱膨張係数が、２０ｐｐｍ／℃以上である半導体素子搭載用パッケージ基板。
３．項１又は２において、前記ベース基板の絶縁層表面の導体回路の底面及び側面が、前記絶縁層中に埋め込まれている半導体素子搭載用パッケージ基板。
４．項１から３の何れかにおいて、前記ベース基板の絶縁層表面の導体回路上に、２種類以上の高さが配置されるカッパーポストの高さが２種類以上である半導体素子搭載用パッケージ基板。
５．項１から４の何れかにおいて、前記ベース基板の絶縁層表面の導体回路上に配置されるカッパーポストの直径が、導体回路側から上方に向かって小さくなる半導体素子搭載用パッケージ基板。
６．項１から５の何れかにおいて、前記ベース基板のカッパーポストの上端が、前記キャビティ基板の表面に露出する半導体素子搭載用パッケージ基板。
７．項１から６の何れかにおいて、前記ベース基板のカッパーポストの上端が、前記キャビティ基板の表面に対して凹部を形成する半導体素子搭載用パッケージ基板。
８．項１から７の何れかにおいて、前記カッパーポストの上端に、はんだが配置される半導体素子搭載用パッケージ基板。
９．項８のパッケージ基板において、前記カッパーポストの上端に配置されるはんだの上端が、前記キャビティ基板の表面と面一である半導体素子搭載用パッケージ基板。
１０．項１から６の何れか一のパッケージ基板において、前記カッパーポストの上端に、キャビティ基板の表面の導体回路が配置される半導体素子搭載用パッケージ基板。

本発明によれば、高密度実装性や信頼性を確保しつつ、キャビティ構造によって汎用性を実現可能な半導体素子搭載用パッケージ基板を提供することができる。

本発明の一実施形態のパッケージ基板の断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の一実施形態のパッケージ基板の製造方法の一部を表す断面図である。本発明の他の実施形態のパッケージ基板の断面図である。本発明の他の実施形態のパッケージ基板の断面図である。

本発明の半導体素子搭載用パッケージ基板（以下、「半導体素子搭載用パッケージ基板」を、「パッケージ基板」ということがある。）の一実施形態について、図１を用いて以下に説明する。

本発明のパッケージ基板の一実施形態は、図１に示すように、絶縁層１６表面の導体回路１７上に凸状に配置されるカッパーポスト７を有するベース基板３と、前記カッパーポスト７を収容する貫通孔９及び前記ベース基板３上にキャビティ部１２を形成する開口１０を有するキャビティ基板８と、前記ベース基板３とキャビティ基板８との間に配置される接着剤１１と、を備え、前記カッパーポスト７とこれを収容する前記貫通孔９の内壁との間に、前記接着剤１１が配置される半導体素子搭載用パッケージ基板１５である。

本実施の形態におけるベース基板とは、半導体素子（図示しない。）を搭載する支持基板のことをいう。ベース基板は、例えば、一般的なビルドアップ製法により得ることができる。縁縁層表面の導体回路上に凸状に配置されるカッパーポストを有している。カッパーポストとは、主に銅で形成される凸形状の導体であり、ベース基板と異なるパッケージ基板等との接続用の端子（外部接続端子）や、ベース基板とキャビティ基板との接続用の端子（内部接続端子）を形成するために用いられる。カッパーポストの形成方法の一例としては、ベース基板の絶縁層表面の導体回路を含む全面に、給電層となる下地無電解めっきを形成した後、めっきレジストを形成し、電解銅めっきを行い、めっきレジストと不要な箇所の下地無電解めっきを除去することにより、所望の位置や範囲（大きさ、形状）に、所望の高さで形成することができる。本実施の形態では、カッパーポストは、ベース基板の絶縁層表面の導体回路上に凸状に形成され、キャビティ基板を貫通して、キャビティ基板の表面に達する高さに形成されている。

本実施の形態におけるキャビティ基板とは、ベース基板上にキャビティを形成するためのものであり、キャビティとは半導体素子等を収納する空間を設けるものである。本実施の形態のキャビティ基板は、カッパーポストを収容する貫通孔と、ベース基板上にキャビティ部を形成する開口とを有している。このようなキャビティ基板の形成方法としては、例えば、銅張り積層板の銅箔を回路形成した後、ベース基板との張り合わせ面に接着剤を仮接着し、キャビティ用の開口と、カッパーポストを収容するための貫通孔とを設けることで形成できる。

本実施における接着剤とは、ベース基板とキャビティ基板とを接着するものである。接着剤は、パッケージ基板の製造に用いられるエポキシやポリイミド系の多層化接着用の接着剤を用いることができ、熱プレスやラミネート等によりキャビティ基板に仮接着することができるのが望ましい。このような接着剤として、例えば、強化繊維に熱硬化性樹脂を含浸し、加熱・乾燥して、半硬化状にしたプリプレグや、ポリエチレンテレフタレートフィルム上に熱硬化性樹脂を塗布し、加熱・乾燥してドライフィルム状にした接着シートを使用することができる。熱硬化樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂等が使用でき、強化繊維としては、ガラス布、ガラス紙、アミド布、アミド紙が使用できる。

また、接着剤は、エラストマー材であるのが好ましい。エラストマー材として使用する接着剤としては、十分な接着強度を有し、かつキャビティ基板とベース基板の寸法変化の挙動の差によって生じる、ベース基板のカッパーポストと、これを収容するキャビティ基板の貫通孔との位置関係の変動による歪みを吸収することができるものが好ましい。このような接着剤として、例えば、エポキシ樹脂及び硬化剤成分１００質量部に対し、ゴム変成のエポキシ樹脂２０質量部〜５０質量部、分子量が１万以上のエポキシ骨格の高分子成分１０質量部〜４０質量部、分子量５万以上のゴム成分５０質量部〜１５０質量部、硬化促進剤０．３質量部〜２．５質量部からなる接着剤組成物を、基材フィルムに塗布し、半硬化状態に熱処理してなる熱硬化性接着シートを、基材フィルムから剥がして、真空熱プレス等で加熱・加圧することで形成されるものが挙げられる。

また、接着剤は、キャビティ基板にラミネータ等で仮接着可能なものが、作業性の点から望ましい。加熱・加圧後の接着剤の弾性率は、５０℃で１００ＭＰａ〜５００ＭＰａのものを使用でき、特には５００Ｍｐａ程度が望ましい。なお、弾性率は、株式会社ユービーエム製、ＲｈｅｏｇｅｌＥ−４０００型粘弾性測定装置を用い、ＤＶＥ法にて、引張モード、周波数１０Ｈｚ、昇温速度５℃／分の条件で測定した値である。樹脂フロー量（加熱・加圧後の端部からの樹脂流れ量）は、５０μｍ〜１５００μｍのものを使用でき、成形性と有底ビア内へのしみ出し量のバランスから１００μｍ〜５００μｍが望ましく、特には３００μｍ程度のものが望ましい。なお、樹脂フロー量は、加熱・加圧前のシート状態の接着剤を直径１０ｍｍの円形に打抜いたものをサンプルとして、これをＰＥＴ（ポリエチレンテレフタレート）フィルムで挟み込み、熱プレス（１００℃、３Ｍｐａ、５分）を行なった後、サンプルの直径を３箇所測定して平均し、熱プレス前の寸法との差を計算により求めることで測定した値である。

ゴム変成のエポキシ樹脂としては、ＣＴＢＮ（カルボキシ基末端ブタジエンニトリルゴム）変成品であり、かつ変成率が３０％〜６０％のものが挙げられる。ゴム成分としては、分子量５万以上のエポキシ基含有アクリルニトリルブタジエンゴムが挙げられる。半硬化状態は、基材フィルムに塗布した後の熱処理により、１０％〜６０％の硬化率とすることにより得ることができる。このようなエラストマーとしての作用を有する接着剤を使用することにより、エラストマー材としての接着剤が、キャビティ基板とベース基板の寸法変化の挙動の差によって生じる、ベース基板のカッパーポストと、これを収容するキャビティ基板の貫通孔との位置関係の変動による歪みを吸収するので、パッケージ基板の反りを抑制することができる。特に、キャビティ基板とベース基板に使用される材料や層構成が異なったり、キャビティ部用の開口を有するために開口率が異なる場合は、製造時や使用時のキャビティ基板とベース基板の寸法変化の挙動が異なるため、積層に用いる接着剤としてエラストマー材を使用するのが有効である。このような接着剤としては、例えば、ＡＳ２６００、ＡＳ３０００、ＧＦ３５００、ＧＦ３６００（何れも日立化成株式会社製製品名）を挙げることができる。接着剤の厚みとしては、１０μｍ〜５０μｍを使用することができ、２０μｍ〜５０μｍが望ましく、特には、２５μｍ〜４０μｍが望ましい。これより薄い場合は、キャビティ基板の導体回路の厚みによる段差等を埋めることができず、またキャビティ基板とベース基板の寸法変化の挙動の違い等による歪みを吸収しにくくなる。これより厚い場合は、エラストマー材でもある接着剤の動きが大きくなり、接続信頼性が低下する可能性がある。

本実施の形態においては、カッパーポストとこれを収容する貫通孔の内壁との間に、ベース基板とキャビティ基板との間に配置される接着剤が配置される。つまり、ベース基板とキャビティ基板との間に配置される接着剤が、カッパーポストとこれを収容する貫通孔の内壁との間にも配置されている。これは、ベース基板とキャビティ基板とを接着剤を介して熱プレス等を用いて張り合わせる本接着の際に、接着剤が流動することで、カッパーポストとこれを収容する貫通孔の内壁との間にも接着剤が回りこむことで可能になる。このように、カッパーポストとこれを収容する貫通孔の内壁との間に、接着剤が配置されることで、接着剤が有するエラストマー性を利用して、ベース基板のカッパーポストと、これを収容するキャビティ基板の貫通孔との位置関係の変動による歪みを吸収することができる。このため、ベース基板とキャビティ基板を接着剤で張り合わせるという汎用プロセスを使うことで、キャビティ構造を有する高密度なパッケージ基板が形成できる。さらに、キャビティ構造によって、パッケージ形成における汎用性を実現できる。したがって、高密度実装性や信頼性を確保しつつ、キャビティ構造によって汎用性を実現可能なパッケージ基板を提供することができる。

カッパーポストとこれを収容する貫通孔の内壁との間に間隙を有しており、この間隙に接着剤が充填されるのが望ましい。これにより、カッパーポストと貫通孔の内壁との間の間隙が、いわゆる遊びの役割を果たし、緩衝作用を発揮することにより、キャビティ基板とベース基板の寸法変化の挙動の差によって、ベース基板のカッパーポストと、これを収容するキャビティ基板の貫通孔との位置関係に変動が生じても、カッパーポストと貫通孔の内壁とがすぐには接触し難いため、歪みを生じ難い。また、カッパーポストと貫通孔の内壁と間の間隙には、接着剤が充填されているため、隙間が生じないようにすることができ、また、接着剤が有するエラストマー性を利用して、ベース基板のカッパーポストと、これを収容するキャビティ基板の貫通孔との位置関係の変動による歪みを吸収することができる。カッパーポストとこれを収容する貫通孔の内壁との間に間隙を有するようにするには、例えば、ベース基板と張り合わせる前のキャビティ基板に予め形成する、カッパーポストを収容するための貫通孔の孔径を、カッパーポストの径に対して大きくしておく方法等をとることができる。カッパーポストとこれを収容する貫通孔の内壁との間の間隙に、接着剤を充填するには、ベース基板とキャビティ基板とを接着剤を介して熱プレス等を用いて張り合わせる本接着の際に、接着剤が十分流動するように熱プレス条件等を調整することで、カッパーポストとこれを収容する貫通孔の内壁との間の間隙に接着剤を充填することが可能になる。

カッパーポストとこれを収容する貫通孔の内壁との間に配置される接着剤の熱膨張係数が、２０ｐｐｍ／℃以上であることが望ましい。例えば、上述したエラストマー材となる高分子タイプの接着剤シートを用いることができる。

ベース基板の絶縁層表面の導体回路の底面及び側面が、絶縁層中に埋め込まれているのが望ましい。例えば、導体回路の底面及び側面が絶縁層中に埋め込まれている導体回路（埋め込み回路）を形成するには、例えば、銅箔表面にめっきレジストを形成し、次いで、電解銅めっきを行った後、めっきレジストを剥離し、熱プレスを用いて、銅箔表面の凸回路を絶縁層に転写する、いわゆる転写法を用いて形成することができる。このように、ベース基板の絶縁層表面の導体回路の底面及び側面が、絶縁層中に埋め込まれていることにより、絶縁層表面の導体回路は、その低面と側面が絶縁層と接着するので、導体回路の密着力が向上する。このため、ベース基板の絶縁層表面の導体回路上に凸状のカッパーポストが形成されることにより、カッパーポストの接触等による機械的な応力が加わり易くなっても、カッパーポストは剥離を生じ難くなり信頼性が向上する。

ベース基板の絶縁層表面の導体回路上に配置されるカッパーポストの高さが２種類（２段階）以上であるのが望ましい。これにより、例えば、キャビティ内に立体回路を形成することができ、様々な端子構造が可能になるので、複数の半導体素子の搭載も可能になり、さらに高密度化を図ることができる。導体回路上に配置されるカッパーポストの高さを２種類（２段階）以上にする方法としては、例えば、ベース基板の絶縁層表面の導体回路を含む全面に、給電層となる下地無電解めっきと電解銅めっきを形成した後、１段目のカッパーポストに対応するめっきレジストを形成し、電解銅めっきを行い１段目のカッパーポストを形成する。その後、１段目のめっきレジストを剥離し、２段目のカッパーポストに対応するめっきレジストを形成する。このとき、めっきレジストの厚さを確保するため、複数層のめっきレジストを重ねて形成してもよい。次に、電解銅めっきを行い２段目のカッパーポストを形成する。その後、全てのめっきレジストと不要な箇所の給電層を除去することにより、所望の位置や範囲（大きさ、形状）に、所望の高さで、２種類（２段階）以上の高さを有するカッパーポストを形成することができる。

図７に示すように、ベース基板３のカッパーポスト７の上端が、キャビティ基板８の表面に露出するのが望ましい。これにより、カッパーポスト７の上端に、金めっきやはんだ、プリフラックス等を処理することで、そのまま外部接続端子として用いることが可能になる。カッパーポスト７の上端が、キャビティ基板８の表面に露出するようにするには、キャビティ基板８の表面側から、カッパーポスト７の上端が露出するまで研磨を行う方法を用いることができる。

ベース基板のカッパーポストの上端が、キャビティ基板の表面に対して凹部を形成するようにしてもよい。これにより、カッパーポストの上端を外部接続端子として使用する際に、接続する他のパッケージ基板のバンプ等との位置合せが容易になる。カッパーポストの上端が、キャビティ基板の表面に対して凹部を形成するようにするには、キャビティ基板の表面側から、カッパーポスト７の上端が露出するまでレーザ加工を行うか、又は、カッパーポストの上端が露出するまで研磨を行った後、カッパーポストの上端をエッチングする方法が挙げられる。

図８に示すように、カッパーポスト７の上端に、はんだ１４が配置されるようにしてもよい。これにより、カッパーポスト７の上端を、そのまま外部接続端子として用いることが可能になる。このように、カッパーポスト７の上端にはんだ１４を配置するには、キャビティ基板８の表面側から、カッパーポスト７の上端が露出するまでレーザ加工を行うか、カッパーポストの上端が露出するまで研磨を行った後、カッパーポスト７の上端に、はんだペーストやはんだボールを供給し、リフローする方法が挙げられる。さらに、カッパーポスト７の上端に配置されるはんだ１４の上端が、キャビティ基板８の表面と面一であるようにしてもよい。このように、はんだ１４の上端が、キャビティ基板８の表面と面一であるようにするには、キャビティ基板８の表面側から、研磨する方法が挙げられる。

図９に示すように、カッパーポスト７の上端に、キャビティ基板８の表面の導体回路１３が配置されるようにしてもよい。これにより、カッパーポスト７の上端にも導体回路１３を配置できるので、より高密度化を図ることができる。このように、カッパーポスト７の上端に、キャビティ基板８の表面の導体回路１３が配置されるようにするには、例えば、キャビティ基板８の表面側から、カッパーポスト７の上端が露出するまで研磨を行った後、無電解下地銅めっきを行い、めっきレジストを形成後に電解銅めっきを行い、めっきレジストを剥離し、不要な箇所の無電解下地銅めきを除去する方法が挙げられる。

以下に、本発明の実施例を説明するが、本発明は本実施例に限定されない。

（実施例１）
まず、図２に示すように、一般的なビルドアップ工法により、ベース基板３を形成した。なお、絶縁層１６表面の導体回路１７（図２の最も下側の導体回路１７）は、導体回路１７の底面及び側面が、絶縁層１６中に埋め込まれている。この埋め込み回路（導体回路１７）は、図示しないが、銅箔表面にめっきレジストを形成し、次いで、電解銅めっきを行った後、めっきレジストを剥離し、熱プレスを用いて、銅箔表面の凸回路を絶縁層１６に埋め込み、表面の銅箔をエッチング除去して、凸回路を絶縁層１６内に残す、いわゆる転写法を用いて形成した。

次いで、ベース基板３表面の両面にソルダーレジスト２を形成した後、このソルダーレジスト２を含む全面に、給電層１８を形成するため、下地無電解銅めっきと電解銅めっき（厚さ約２μｍ）を析出させた。次に、電解銅めっき表面に、１段目のカッパーポスト４に対応するめっきレジスト１を形成し、電解銅めっきを行い１段目のカッパーポスト４を形成した。次いで、１段目のカッパーポスト４に対応するめっきレジスト１の剥離を行った。

図３に示すように、図２で得た、１段目のカッパーポスト４を有するベース基板３上に、２段目のカッパーポストに対応するめっきレジストを形成した。このとき、めっきレジスト１の厚さを確保するため、３層のめっきレジスト１を重ねて形成した。次に、電解銅めっきを行い、２段目のカッパーポスト７を形成した。その後、全てのめっきレジスト１を除去することにより、２種類（２段階）以上の高さを有するカッパーポスト４，７を形成した。

図４に示すように、図３で得た２種類（２段階）のカッパーポスト４，７を有するベース基板３の表面に、給電層１８として析出させた無電解銅めっきと電解銅めっきとを、硫酸過水系エッチング液を用いて、約３μｍ程度のエッチングを行って除去した。次いで、パラジウム除去液を用いて絶縁層１６表面に吸着したパラジウムの除去を行った。

図５に示すように、銅張り積層板の両面の銅箔を全面除去した後、銅箔を全面除去した絶縁層１９の表面に、余熱ラミネーターを用いて、接着剤を仮接着した。次に、ルーター加工機を用いて、キャビティ部１２を形成する開口１０及び２段目のカッパーポスト７を収容する貫通孔９を形成し、キャビティ基板８を準備した。

図６に示すように、図４で得たベース基板３上に、図５で得たキャビティ基板８の接着剤１１を仮接着した面を向けて、真空熱プレス機を用いて本接着を行い、パッケージ基板１５を作製した。

図７に示すように、図６で得たパッケージ基板１５のキャビティ基板８表面を、デバリング装置を用いて研磨し、カッパーポスト７の上端を露出させ、次いで、無電解ニッケル・金めっき（図示しない。）を施した。

（実施例２）
図８に示すように、図６で得たパッケージ基板１５のカッパーポスト７の上部側からレーザー加工を施し、カッパーポスト７の上端を露出させ、ついで、プラズマ処理を用いて、有機物残渣を取り除き、次にはんだペーストを印刷法で形成した。

（実施例３）
図９に示すように、図７で得たパッケージ基板１５に、無電解銅めっきを施し、次いで、めっきレジスト（図示しない。）を、キャビティ部１２用の開口１０を覆うようにキャビティ基板８の表面に形成し、次いで、電解銅めっきをカッパーポスト７と接続するように形成し、次いで、エッチングレジスト（図示しない。）を、キャビティ部１２用の開口１０を覆うようにキャビティ基板８の表面に形成し、サブトラクト法で導体回路１３を形成した。次に、フィルムレジストを用いて、真空加圧ラミネーターで圧着を行い、次いで、フィルムレジスト形成工法を用いて、ソルダーレジスト２形成を行った。

１：めっきレジスト
２：ソルダーレジスト
３：ベース基板
４：（１段目の）カッパーポスト
５：無電解銅めっき
６：電解銅めっき
７：（２段目の）カッパーポスト
８：キャビティ基板
９：貫通孔
１０：開口
１１：接着剤
１２：キャビティ部
１３：（キャビティ基板表面の）導体回路
１４：はんだ
１５：（半導体素子搭載用）パッケージ基板
１６：絶縁層
１７：（ベース基板表面の）導体回路
１８：給電層
１９：絶縁層

Claims

絶縁層表面の導体回路上に凸状に配置されるカッパーポストを有するベース基板と、前記カッパーポストを収容する貫通孔及び前記ベース基板上にキャビティ部を形成する開口を有するキャビティ基板と、前記ベース基板とキャビティ基板との間に配置される接着剤と、を備え、前記カッパーポストとこれを収容する前記貫通孔の内壁との間に、前記接着剤が配置される半導体素子搭載用パッケージ基板であって、
前記ベース基板とキャビティ基板とが、異なる寸法変化挙動を有するものであり、
前記カッパーポストとこれを収容する前記貫通孔の内壁との間に間隙を有し、この間隙に前記接着剤が充填され、
この接着剤の弾性率が５０℃で１００〜５００ＭＰａである半導体素子搭載用パッケージ基板。
請求項１において、前記カッパーポストとこれを収容する前記貫通孔の内壁との間に配置される前記接着剤の熱膨張係数が、２０ｐｐｍ／℃以上である半導体素子搭載用パッケージ基板。
請求項１又は請求項２において、前記ベース基板の絶縁層表面の導体回路の底面及び側面が、前記絶縁層中に埋め込まれている半導体素子搭載用パッケージ基板。
請求項１から３の何れかにおいて、前記ベース基板の絶縁層表面の導体回路上に、２種類以上の高さが配置されるカッパーポストの高さが２種類以上である半導体素子搭載用パッケージ基板。
請求項１から４の何れかにおいて、前記ベース基板の絶縁層表面の導体回路上に配置されるカッパーポストの直径が、導体回路側から上方に向かって小さくなる半導体素子搭載用パッケージ基板。
請求項１から５の何れかにおいて、前記ベース基板のカッパーポストの上端が、前記キャビティ基板の表面に露出する半導体素子搭載用パッケージ基板。
請求項１から６の何れかにおいて、前記ベース基板のカッパーポストの上端が、前記キャビティ基板の表面に対して凹部を形成する半導体素子搭載用パッケージ基板。
請求項１から７の何れかにおいて、前記カッパーポストの上端に、はんだが配置される半導体素子搭載用パッケージ基板。
請求項８のパッケージ基板において、前記カッパーポストの上端に配置されるはんだの上端が、前記キャビティ基板の表面と面一である半導体素子搭載用パッケージ基板。
請求項１から請求項６の何れか一のパッケージ基板において、前記カッパーポストの上端に、キャビティ基板の表面の導体回路が配置される半導体素子搭載用パッケージ基板。