JP6257264B2 - 半導体装置 - Google Patents

Description

この発明は、ＩＰＭ(Intelligent Power Module)等の半導体装置に関し、特に異常現象発生の履歴機能を有する半導体装置に関する。

従来のＩＰＭ等の半導体装置は、高温発生、電流過剰等の異常（エラー）発生時にＩＧＢＴ(Insulated Gate Bipolor Transistor)等の半導体素子が搭載されたパワーチップを保護すべく、保護対象の半導体素子を遮断する（オフ状態にする）とともに、外部へエラー信号を出力する遮断保護機能を有しているが一般的である。このような遮断保護機能を有する半導体装置として例えば特許文献１で開示されたＩＰＭがある。

特開２００３−８８０９３号公報

遮断保護機能を有する従来のＩＰＭでは、保護対象の半導体素子を遮断し、エラー信号を外部に出力するものの、ＩＰＭの遮断原因となった異常現象の発生の有無に関する履歴が残らないため、種々の異常現象等の不具合が発生してＩＰＭを遮断した後に、その原因を究明するのは非常に困難であった。すなわち、従来の遮断保護機能を有するＩＰＭは半導体素子の遮断原因を認識することができないため、遮断後に適切なエラー対策を講じることができないという問題点があった。

また、従来の半導体装置の遮断保護機能は、ある一定の規定レベルを超えた時点で一律に遮断保護動作を働かせるのが一般的であった。すなわち、遮断原因となった異常現象が、注意すべきレベルなのか、致命的なエラーレベルなのかを判別することなく、保護対象の半導体素子を遮断してしまうため、ユーザーにとって使い勝手が悪いという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、検出対象となる特定の異常現象の発生の有無に関する履歴を残し、適切なエラー対策を施すことが可能な半導体装置を得ることを目的とする。

この発明に係る請求項１記載の半導体装置は、電源電圧が付与される第１の外部電源端子と、基準電位に設定される第２の外部電源端子と、検出対象となる特定の異常現象の有無を指示する特定異常検出信号を出力する異常検出動作を実行する異常検出回路と、前記第１及び第２の外部電源端子間に設けたヒューズを有し、前記特定異常検出信号が前記特定の異常現象の発生を指示するとき、前記ヒューズに電流を流し断線させる異常履歴動作を実行する異常履歴設定部とを備え、前記半導体装置は前記異常履歴設定部による前記異常履歴動作の実行後において、前記異常履歴設定部を除き継続使用できる。

請求項１記載の本願発明における半導体装置は、異常履歴設定部の異常履歴動作によるヒューズの断線の有無により、検出対象となる特定の異常現象発生の有無に関する履歴を認識することができる。その結果、特定の異常現象発生後における解析・対策を早期に行うことができるため、適切なエラー対策を施しながら半導体装置を使用することにより、装置の長寿命化を図ることができる。

この発明の実施の形態１であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態２であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態３であるＩＰＭの異常履歴設定部等を示す回路図である。 ＩＧＢＴ遮断信号による保護対象のＩＧＢＴの遮断制御系を模式的に示す説明図である。 この発明の実施の形態４であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態５であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態６であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態７であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態８であるＩＰＭの異常履歴設定部等を示す回路図である。 この発明の実施の形態９であるＩＰＭの異常履歴設定部等を示す回路図である。 実施の形態９のＩＰＭの異常履歴動作及び第１〜第３の異常認識動作等を表形式で示す説明図である。 この発明の実施の形態１０であるＩＰＭの異常履歴設定部等を示す回路図である。

＜実施の形態１＞
図１はこの発明の実施の形態１であるＩＰＭ１の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。

ＩＰＭ１は外部端子として電源電圧ＶＤ（電源２１の正極）が付与される外部端子Ｐ１（第１の外部電源端子）と、基準電位である接地電圧ＧＮＤ（電源２１の負極）に設定される外部端子Ｐ３（第２の外部電源端子）と、エラー出力信号ＦＯ(False Out)が出力される外部端子Ｐ２（外部検出用端子）とを有している。

異常出力部はＦＯ検知用の（ＮＰＮバイポーラ）トランジスタＱ１とＦＯ用の抵抗Ｒ１とから構成されている。抵抗Ｒ１及びトランジスタＱ１は外部端子Ｐ２，Ｐ３間に直列に介挿される。すなわち、抵抗Ｒ１の一端が外部端子Ｐ２に接続され、抵抗Ｒ１の他端がトランジスタＱ１のコレクタに接続され、トランジスタＱ１のエミッタが外部端子Ｐ３に接続される。

トランジスタＱ１はベースに、異常検出回路１４から異常検出信号ＳＦを受ける。異常検出信号ＳＦは通常、複数種の異常現象のうち少なくとも一つが発生した時、トランジスタＱ１をオン状態にすべく“Ｈ”レベル（電源電圧ＶＤレベル）となり、複数種の異常現象がいずれも発生していない通常時はトランジスタＱ１をオフ状態にすべく“Ｌ”レベル（接地電圧ＧＮＤレベル）となる。

一方、フォトカプラ２２は発光ダイオードＤ２２とフォトトランジスタＱ２２とにより構成され、発光ダイオードＤ２２のアノードが電源２１の正極に接続され、カソードが外部端子Ｐ２に接続される。発光ダイオードＤ２２が基準値以上の強度で発光するとフォトトランジスタＱ２２がオン状態となる。

したがって、異常出力部であるトランジスタＱ１がオン状態になると、外部端子Ｐ２と外部端子Ｐ３とが抵抗Ｒ１及びトランジスタＱ１を介して電気的に接続される。その結果、外部端子Ｐ２（の異常出力信号ＦＯ）が“Ｌ”に設定され、アノード，カソード間に発光可能な電位差が生じるため発光ダイオードＤ２２が基準値以上の強度で発光する。したがって、フォトトランジスタＱ２２のオン状態，オフ状態を認識することにより、エラー出力信号ＦＯの出力の有無を外部から検知することができる。

さらに、外部端子Ｐ１，外部端子Ｐ３間に、異常履歴設定部となるヒューズ１３、抵抗Ｒ２及び（ＮＰＮバイポーラ）トランジスタＱ２が直列に介挿される。すなわち、ヒューズ１３の一端が外部端子Ｐ１に接続され、他端が抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端がトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタが外部端子Ｐ３に接続される。

トランジスタＱ２はベースに、異常検出回路１４から特定異常検出信号Ｓ１４を受ける。特定異常検出信号Ｓ１４は、通常、複数種の異常現象のうち、検出対象となる特定の異常現象が発生した時、トランジスタＱ２をオン状態にすべく“Ｈ”レベル（電源電圧ＶＤレベル）となり、特定の異常現象が発生していない時はトランジスタＱ２をオフ状態にすべく“Ｌ”レベル（接地電圧ＧＮＤレベル）となる。

このような構成の異常履歴設定部（ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２）は、検出対象である特定の異常現象の発生を指示する“Ｈ”レベルの特定異常検出信号Ｓ１４によってトランジスタＱ２がオン状態になると、外部端子Ｐ１，外部端子Ｐ３間がヒューズ１３，抵抗Ｒ２及びトランジスタＱ２を介して電気的に接続され、ヒューズ１３に断線レベルを超える電流を流し、ヒューズ１３を断線させる異常履歴動作を実行する。

異常検出回路１４は上述した特定異常検出信号Ｓ１４及び異常検出信号ＳＦを出力する異常検出動作を実行する。異常検出回路１４は図示省略しているが、外部端子Ｐ１より得られる電源電圧ＶＤを動作電圧としている。なお、異常検出信号ＳＦの対象とする異常現象が特定異常検出信号Ｓ１４による検出対象の特定の異常現象のみの場合、異常検出信号ＳＦは特定異常検出信号Ｓ１４に一致することになる。

このように、実施の形態１のＩＰＭ１は、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２より構成される異常履歴設定部の上記異常履歴動作によるヒューズ１３の断線の有無によって、検出対象である特定の異常現象発生の有無に関する履歴を残すことができる。

なお、ヒューズ１３の断線の有無は、ＩＰＭ１の内部の制御回路（図示せず）にヒューズ１３の導通チェック機能を設けることにより比較的容易にＩＰＭ１内にて確認することができる。

したがって、ヒューズ１３の断線の有無により検出対象となる特定の異常現象発生の有無を確実に認識することができるため、異常現象発生後における解析・対策を早期に行うことができ、適切なエラー対策を施しながらＩＰＭ１を使用することにより、ＩＰＭ１の長寿命化を図ることができる。

＜実施の形態２＞
図２はこの発明の実施の形態２であるＩＰＭ２の異常出力部、異常履歴設定部及びヒューズ断線報知部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部（Ｑ１，Ｒ１）、異常検出回路１４、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ２の異常履歴設定部は、実施の形態１と同一構成のヒューズ１３、抵抗Ｒ２及びトランジスタＱ２に加え、ラッチ回路１５をさらに備えて構成される。ＩＰＭ２はさらに、外部端子Ｐ４（ヒューズ断線報知端子）及び外部端子Ｐ４に接続される発光ダイオードＤ４（ＬＥＤ；発光素子）並びに内部に抵抗Ｒ３、トランジスタＱ２及びラッチ回路１５からなるヒューズ断線報知部を備えている。したがって、トランジスタＱ２及びラッチ回路１５は異常履歴設定部及びヒューズ断線報知部間で共用される。

ヒューズ断線報知部において、発光ダイオードＤ４のアノードは外部で電源２１の正極に接続され、カソードが外部端子Ｐ４に接続され、外部端子Ｐ４に抵抗Ｒ３の一端が接続され、抵抗Ｒ３の他端が抵抗Ｒ２の他端（トランジスタＱ２のコレクタ）に接続される。

ラッチ回路１５は、フリップフロップ等で構成され、検出対象である特定の異常現象の発生時に“Ｈ”の特定異常検出信号Ｓ１４を受けると保持し、制御電源リセット動作がなされるまで、“Ｈ”状態を維持するラッチ動作を実行する。なお、ラッチ回路１５は図示省略しているが、外部端子Ｐ１より得られる電源電圧ＶＤを動作電圧としている。また、制御電源リセット動作は、電源２１による電源電圧ＶＤの供給を一旦停止した後、電源電圧ＶＤを再開する動作を意味する。

このような構成の実施の形態２の異常履歴設定部は、検出対象である特定の異常現象の発生時に“Ｈ”の特定異常検出信号Ｓ１４がラッチ回路１５にラッチされることをトリガとして、実施の形態１の異常履歴設定部と同様の異常履歴動作を実行するため、ヒューズ１３を断線することができる。ただし、ラッチ回路１５を備える分、ヒューズ１３が断線するまでの確実な期間を確保することができる利点がある。

一方、ヒューズ断線報知部において、ラッチ回路１５により特定異常検出信号Ｓ１４の“Ｈ”レベルがラッチされているため、特定の異常現象発生時におけるヒューズ１３の断線時及びその後において、制御電源リセット動作が実行されるまで、発光ダイオードＤ４及び抵抗Ｒ３の電流経路に、発光ダイオードＤ４が発光可能な電流量の電源２１による電流が流れる。

その結果、発光ダイオードＤ４が発光するため、特定の異常現象発生の有無を発光ダイオードＤ４の発光の有無により外部から容易に視覚認識することができる。

このように、実施の形態２のＩＰＭ２は、実施の形態１のＩＰＭ１と同様、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２から構成される異常履歴設定部の上記異常履歴動作によるヒューズ１３の断線の有無によって、特定の異常現象発生の有無に関する履歴を残すことができる。

加えて、実施の形態２のＩＰＭ２は、特定異常検出信号Ｓ１４の異常現象発生の指示（“Ｈ”レベル）に応答して発光ダイオードＤ４を発光制御するヒューズ断線報知部（ラッチ回路１５、トランジスタＱ２、抵抗Ｒ３、外部端子Ｐ４及び発光ダイオードＤ４の組合せ）をさらに備えている。

上記ヒューズ断線報知部は、ラッチ回路１５への“Ｈ”の特定異常検出信号Ｓ１４のラッチの有無、すなわち、特定異常検出信号Ｓ１４の特定の異常現象の発生指示内容に基づき、発光ダイオードＤ４の発光の有無を制御するため、特定の異常現象発生時に伴いヒューズ１３の断線されたことを速やかに視覚認識可能に外部に報知することができる。

＜実施の形態３＞
図３はこの発明の実施の形態３であるＩＰＭ３の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部、異常検出回路１４、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ３の異常履歴設定部は、実施の形態１と同一構成のヒューズ１３、抵抗Ｒ２及びトランジスタＱ２に加え、ＩＧＢＴ遮断信号ＳＢ１を出力するコンパレータ１６をさらに備えている。

すなわち、コンパレータ１６の正入力（＋）に基準電圧Ｖｒｅｆが付与され、負入力（−）に抵抗Ｒ２の他端（トランジスタＱ２のコレクタ）が接続される。基準電圧Ｖｒｅｆはヒューズ１３の断線時にオープン状態となる抵抗Ｒ２の他端の電圧（オープン電圧）より高く、電源電圧ＶＤより低い電圧に設定される。したがって、通常時は、抵抗Ｒ２の他端の電圧は電源電圧ＶＤ付近であるため、“Ｌ”のＩＧＢＴ遮断信号ＳＢ１を出力する。なお、コンパレータ１６に関し、図示省略しているが、外部端子Ｐ１より得られる電源電圧ＶＤを動作電圧としている。

このような構成の実施の形態３の異常履歴設定部は、検出対象である特定の異常現象の発生時に特定異常検出信号Ｓ１４が“Ｈ”となることをトリガとして、実施の形態１の異常履歴設定部と同様の異常履歴動作を実行するため、ヒューズ１３を断線させることができる。

ヒューズ１３が断線すると、コンパレータ１６の負入力が上記オープン電圧となって基準電圧Ｖｒｅｆより低くなるため、ＩＧＢＴ遮断信号ＳＢ１が“Ｌ”から“Ｈ”に変化する。この“Ｈ”のＩＧＢＴ遮断信号ＳＢ１により対象となる半導体素子をオフ状態にする遮断制御が行える。

図４はＩＧＢＴ遮断信号ＳＢ１による保護対象のＩＧＢＴの遮断制御系を模式的に示す説明図である。ＩＰＭ３はスイッチング動作を行う半導体素子であるＩＧＢＴ５６を有するパワースイッチング部５０とＩＧＢＴ５６のスイッチング動作を制御する制御回路５２とを有している。なお、先の述べたＩＰＭ１，ＩＰＭ２及び後述するＩＰＭ４〜ＩＰＭ１０も、パワースイッチング部５０及び制御回路５２に相当する構成を有している。

同図に示すように、制御回路５２はＩＧＢＴ遮断信号ＳＢ１を受け、ＩＧＢＴ遮断信号ＳＢ１が“Ｈ”のとき、パワースイッチング部５０に存在するＩＧＢＴ５６を強制的にオフ状態にする制御信号Ｓ５２を出力する。なお、図４では、制御回路５２は駆動回路を兼ねた回路として示している。

このように、実施の形態３のＩＰＭ３は、実施の形態１のＩＰＭ１と同様、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２より構成される異常履歴設定部の上記異常履歴動作によるヒューズ１３の断線の有無によって、検出対象となる特定の異常現象発生の有無に関する履歴を残すことができる。

加えて、実施の形態３の異常履歴設定部は、ヒューズ１３に接続され、ヒューズ１３の断線時にＩＧＢＴ５６のスイッチング動作を停止させる遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢを出力するコンパレータ１６を遮断指示部として有している。

そして、制御回路５２はＩＧＢＴ遮断信号ＳＢ１による遮断設定の指示（“Ｈ”）に応答して、ＩＧＢＴ５６のスイッチング動作を停止させている。

このように、実施の形態３のＩＰＭ３は異常履歴設定部の遮断指示部であるコンパレータ１６は、ヒューズ１３の断線時に遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢ１（断線指示信号）を出力することにより、ヒューズ１３が断線状態の異常時にＩＧＢＴ５６がスイッチング動作を行うことを確実に回避して、ＩＧＢＴ５６の安全使用を図ることができる。

＜実施の形態４＞
図５はこの発明の実施の形態４であるＩＰＭ４の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部、異常検出回路１４、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ４の異常履歴設定部は、実施の形態１と同一構成のヒューズ１３、抵抗Ｒ２及びトランジスタＱ２に加え、外部端子Ｐ５（外部ヒューズ接続端子）及び外部端子Ｐ１，Ｐ５間の外部に介挿されるスイッチ２３（端子間スイッチ）をさらに備えている。

スイッチ２３は、例えば、ＤＩＰスイッチ等の機械スイッチにより実現され、外部端子Ｐ１，Ｐ５間の電気的接続の有無を切換設定することができる。ＩＰＭ４において、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２は、スイッチ２３及び外部端子Ｐ５を介して、外部端子Ｐ１，外部端子Ｐ３間に介挿されることになる。

したがって、スイッチ２３の閉状態時（電気的接続時）には図１で示した実施の形態１のＩＰＭ１と等価な回路構成となる。すなわち、スイッチ２３を閉状態にすると、検出対象の異常現象の発生時に特定異常検出信号Ｓ１４が“Ｈ”となることをトリガとして、実施の形態１の異常履歴設定部と同様の異常履歴動作を実行するため、ヒューズ１３を断線させることができる。

一方、スイッチ２３の開状態時（電気的開放状態時）には異常履歴設定部は電気的に開放状態（フローティング状態）となり異常履歴動作が無効化され、ヒューズ１３を断線することはできない。

このように、実施の形態４のＩＰＭ４は、実施の形態１のＩＰＭ１と同様、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２を主要構成部とする異常履歴設定部の上記異常履歴動作によるヒューズ１３の断線の有無によって、検出対象である特定の異常現象発生の有無に関する履歴を残すことができる。

加えて、実施の形態４のＩＰＭ４は、スイッチ２３の閉／開設定により、外部端子Ｐ１，Ｐ５間の電気的接続の有／無を切換設定することができるため、異常履歴設定部による上記異常履歴動作の有効／無効を選択的に設定することができる。

その結果、上記異常履歴動作を無効にして、ＩＰＭ４の検査時に意図的にエラーを発生させて保護機能の確認試験等を比較的容易に行うことができるため、装置の利便性の向上を図ることができる。

＜実施の形態５＞
図６はこの発明の実施の形態５であるＩＰＭ５の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部、異常検出回路１４、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ５の異常履歴設定部は、実施の形態１と同一構成のヒューズ１３、抵抗Ｒ２及びトランジスタＱ２に加え、外部端子Ｐ６及びＰ７（第１及び第２の外部ヒューズ断線検知端子）並びに外部端子Ｐ６，Ｐ７間の外部に介挿される抵抗Ｒ１１をさらに備えている。

このように、実施の形態５のＩＰＭ５は、実施の形態１のＩＰＭ１と同様、ヒューズ１３、抵抗Ｒ２及びトランジスタＱ２より構成される異常履歴設定部の上記異常履歴動作によるヒューズ１３の断線の有無によって、検出対象である特定の異常現象発生の有無に関する履歴を残すことができる。

加えて、実施の形態５のＩＰＭ５は、外部端子Ｐ６，Ｐ７間の電気的接続状況（導通状態，オープン状態）により、ヒューズ１３の断線の有無を外部から比較的簡単に認識することができる。

さらに、外部端子Ｐ６，Ｐ７間に設ける抵抗Ｒ１１の抵抗値を調整して、抵抗Ｒ１１とヒューズ１３に流れる電流の分流比を制御することにより、上記異常履歴動作の有効／無効を選択設定することができる。

具体的には、抵抗Ｒ１１の抵抗値をヒューズ１３及び抵抗Ｒ２の合成抵抗値より十分小さくすることにより、検出対象の異常現象発生時にヒューズ１３に流れる電流を断線不可能レベルにまで小さくして異常履歴設定部の異常履歴動作の無効化を図ることができる。逆に、抵抗Ｒ１１の抵抗値をヒューズ１３及び抵抗Ｒ２の合成抵抗値より十分大きくすることにより、異常履歴設定部の異常履歴動作の有効にすることができる。

＜実施の形態６＞
図７はこの発明の実施の形態６であるＩＰＭ６の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ６は、後に詳述する温度上昇異常現象、短絡異常現象及び電圧低下異常現象からなる３種類の異常現象（複数種の異常現象）に対応している。

ＩＰＭ６は、異常履歴設定部として、ヒューズ１３Ａ、抵抗Ｒ２Ａ及び（ＮＰＮバイポーラ）トランジスタＱ２Ａ並びにラッチ回路１５Ａよりなる第１の異常履歴設定部と、ヒューズ１３Ｂ、抵抗Ｒ２Ｂ及び（ＮＰＮバイポーラ）トランジスタＱ２Ｂ並びにラッチ回路１５Ｂよりなる第２の異常履歴設定部とを有している。

第１の異常履歴設定部において、外部端子Ｐ１，外部端子Ｐ３間に、ヒューズ１３Ａ、抵抗Ｒ２Ａ及びトランジスタＱ２Ａが直列に介挿される。すなわち、ヒューズ１３Ａの一端が外部端子Ｐ１に接続され、他端が抵抗Ｒ２Ａの一端に接続され、抵抗Ｒ２Ａの他端がトランジスタＱ２Ａのコレクタに接続され、トランジスタＱ２Ａのエミッタが外部端子Ｐ３（接地電圧ＧＮＤレベル）に接続される。さらに、トランジスタＱ２Ａのベースには、特定異常検出信号Ｓ１４Ａをラッチするラッチ回路１５Ａの出力が付与される。

第２の異常履歴設定部において、外部端子Ｐ１，外部端子Ｐ３間に、ヒューズ１３Ｂ、抵抗Ｒ２Ｂ及びトランジスタＱ２Ｂが直列に介挿される。すなわち、ヒューズ１３Ｂの一端が外部端子Ｐ１に接続され、他端が抵抗Ｒ２Ｂの一端に接続され、抵抗Ｒ２Ｂの他端がトランジスタＱ２Ｂのコレクタに接続され、トランジスタＱ２Ｂのエミッタが外部端子Ｐ３に接続される。さらに、トランジスタＱ２Ｂのベースには、特定異常検出信号Ｓ１４Ｂをラッチするラッチ回路１５Ｂの出力が付与される。

ラッチ回路１５Ａ及び１５Ｂは、実施の形態２のラッチ回路１５と同様、検出対象の異常現象（温度上昇異常現象あるいは短絡異常現象）の発生時に“Ｈ”の特定異常検出信号Ｓ１４Ａ及びＳ１４Ｂを受けると保持し、制御電源リセット動作が実行されるまで、“Ｈ”状態を維持するラッチ動作を実行する。ラッチ回路１５Ａ及び１５Ｂは図示省略しているが、外部端子Ｐ１より得られる電源電圧ＶＤを動作電圧としている。

トランジスタＱ２Ａはベースに、ラッチ回路１５Ａを介して異常検出回路１４Ａから特定異常検出信号Ｓ１４Ａを受ける。異常検出回路１４Ａは過熱検出回路３１からの温度検知信号Ｓ３１を受ける。温度検知信号Ｓ３１は過熱保護(OT：Over Temperature protection)用の検知信号であり、ＩＰＭ６のＩＧＢＴ５６（図４参照）近傍に搭載された温度検出回路（図示せず）によって検知される温度が基準温度を超えた場合に、温度上昇異常現象の発生を指示する“Ｈ”状態となる。

異常検出回路１４Ａは、温度検知信号Ｓ３１が“Ｈ”のとき、すなわち、３種類の異常現象のうち、検出対象である特定の異常現象に該当する温度上昇異常現象が発生した時、トランジスタＱ２Ａをオン状態にする“Ｈ”レベルの特定異常検出信号Ｓ１４Ａを出力し、温度上昇異常現象が発生していない時はトランジスタＱ２Ａをオフ状態にする“Ｌ”レベルの特定異常検出信号Ｓ１４Ｂを出力する第１の異常検出動作を実行する。

トランジスタＱ２Ｂはベースに、ラッチ回路１５Ｂを介して異常検出回路１４Ｂから特定異常検出信号Ｓ１４Ｂを受ける。異常検出回路１４Ｂは短絡検出回路３２からの電流検知信号Ｓ３２を受ける。電流検知信号Ｓ３２は短絡保護(SC：Short Circuit protection)用の検知信号であり、負荷短絡などによりＩＧＢＴ５６に基準電流量以上の電流が流れた場合に短絡異常現象の発生を指示する“Ｈ”状態となる。

異常検出回路１４Ｂは、電流検知信号Ｓ３２が“Ｈ”のとき、すなわち、３種類の異常現象のうち、検出対象である特定の異常現象に該当する短絡異常現象が発生した時、トランジスタＱ２Ｂをオン状態にする“Ｈ”レベルの特定異常検出信号Ｓ１４Ｂを出力し、短絡異常現象が発生していない時はトランジスタＱ２Ｂをオフ状態にする“Ｌ”レベルの特定異常検出信号Ｓ１４Ｂを出力する第２の異常検出動作を実行する。

トランジスタＱ１のベースは総合異常検出回路１７より異常検出信号ＳＦを受ける。総合異常検出回路１７はＯＲゲートＧ１７の総合検知信号Ｓ１７の“Ｈ”／“Ｌ”により、“Ｈ”／“Ｌ”の異常検出信号ＳＦを出力する。

ＯＲゲートＧ１７は第１入力に温度検知信号Ｓ３１，第２入力に電流検知信号Ｓ３２、及び第３入力に電源検知信号Ｓ３３を受ける。電源検知信号Ｓ３３は電源電圧低下保護(UV:Under Voltage)用の検知信号であり、電源電圧ＶＤ（正確には電源電圧ＶＤ，接地電位ＧＮＤ間の電位差）が設定値以下になった場合に電源電圧低下異常現象の発生を指示する“Ｈ”状態となる。

したがって、総合異常検出回路１７は、検知信号Ｓ３１〜Ｓ３３の少なくとも一つが“Ｈ”、すなわち、３種類の異常現象である温度常用異常現象、短絡異常現象及び電源電圧低下異常現象のうち、少なくとも一つの異常現象が発生したとき、“Ｈ”の異常検出信号ＳＦを出力する。

“Ｈ”の異常検出信号ＳＦによって異常出力部であるトランジスタＱ１がオン状態になると、実施の形態１で説明したように、外部端子Ｐ２（の異常出力信号ＦＯ）が“Ｌ”に設定され、アノード，カソード間に発光可能な電位差が生じるため発光ダイオードＤ２２が基準値以上の強度で発光する。

上述した構成の第１の異常履歴設定部（ヒューズ１３Ａ、抵抗Ｒ２Ａ、トランジスタＱ２Ａ及びラッチ回路１５Ａ）は、温度上昇異常現象の発生を指示する“Ｈ”の特定異常検出信号Ｓ１４Ａのラッチ回路１５ＡへのラッチによってトランジスタＱ２Ａがオン状態になると、外部端子Ｐ１，外部端子Ｐ３間がヒューズ１３Ａ，抵抗Ｒ２Ａ及びトランジスタＱ２Ａを介して電気的に接続され、ヒューズ１３Ａに断線レベルを超える電流を流し、ヒューズ１３Ａを断線させる第１の異常履歴動作を実行する。

同様にして、第２の異常履歴設定部（ヒューズ１３Ｂ、抵抗Ｒ２Ｂ、トランジスタＱ２Ｂ及びラッチ回路１５Ｂ）は、短絡異常現象の発生を指示する“Ｈ”の特定異常検出信号Ｓ１４Ｂのラッチ回路１５ＢへのラッチによってトランジスタＱ２Ｂがオン状態になると、外部端子Ｐ１，外部端子Ｐ３間がヒューズ１３Ｂ，抵抗Ｒ２Ｂ及びトランジスタＱ２Ｂを介して電気的に接続され、ヒューズ１３Ｂに断線レベルを超える電流を流し、ヒューズ１３Ｂを断線させる第２の異常履歴動作を実行する。

なお、ラッチ回路１５Ａ及び１５Ｂはヒューズ１３Ａ及び１３Ｂが確実に断線する時間を確保する点では有効であるが、省略して特定異常検出信号Ｓ１４Ａ及びＳ１４ＢがトランジスタＱ２Ａ及びＱ２Ｂのベースに直接付与される構成にしても、上述した第１及び第２の異常履歴設定動作は実行可能である。

このように、実施の形態６のＩＰＭ６における第１及び第２の異常履歴設定部は第１及び第２の異常履歴動作をそれぞれ独立して行うため、ヒューズ１３Ａ及び１３Ｂの断線の有無によって、温度上昇異常現象及び短絡異常現象それぞれ発生の有無に関する履歴を、温度上昇異常現象及び短絡異常現象間で識別可能に残すことができる。すなわち、ヒューズ１３Ａとヒューズ１３Ｂとの断線を識別することにより、２つの特定異常現象のうちいずれの異常現象がＩＰＭ６に発生したのかを正確に識別することができる。

なお、ヒューズ１３Ａ及び１３Ｂの断線の有無は、ＩＰＭ６の内部の制御回路（図示せず）にヒューズ１３Ａ及び１３Ｂの導通チェック機能を設けることにより比較的容易にＩＰＭ６内部で確認することができる。

その結果、温度上昇異常現象あるいは短絡異常現象の発生後において、温度上昇異常現象及び短絡異常現象それぞれに対する解析・対策を早期に行うことができるため、適切なエラー対策を施しながらＩＰＭ６を使用することにより、装置の長寿命化を図ることができる。

また、ＩＰＭ６の異常出力部（トランジスタＱ１、抵抗Ｒ１）はＯＲゲートＧ１７の総合検知信号Ｓ１７に基づき、総合異常検出回路１７より生成される異常検出信号ＳＦを受けるため、３種類の異常現象（温度上昇異常現象、短絡異常現象及び電源電圧低下異常現象）のうち少なくとも一つの異常現象が発生したとき、外部端子Ｐ２から異常現象を指示する“Ｌ”レベルのエラー出力信号ＦＯを出力している。

したがって、外部端子Ｐ２から“Ｌ”レベルにエラー出力信号ＦＯを検知することにより、複数種の異常現象のいずれかが発生したことを、外部から比較的容易に認識することができる。

なお、実施の形態６では、異常履歴設定部が２つ存在する場合を示したが、実施の形態６のＩＰＭ６を拡張して、３以上の異常履歴設定部からなる構成も実現可能なのは勿論である。

すなわち、特定異常検出信号は第１〜第Ｎ（Ｎ≧２）の特定異常現象を検出する第１〜第Ｎの特定異常検出信号を含み、異常検出動作は第１〜第Ｎの異常検出動作を含み、ヒューズは第１〜第Ｎのヒューズを含み、異常履歴動作は第１〜第Ｎの異常履歴動作を含んでも良い。

この際、異常検出回路は、複数種の異常現象に含まれる第１〜第Ｎの異常現象の有無を指示する第１〜第Ｎの異常検出信号を出力する第１〜第Ｎの異常検出動作を実行する第１〜第Ｎの異常検出回路を含むことになる。

異常履歴設定部は、第１〜第Ｎの異常検出回路に対応して設けられ、上記第１〜第Ｎのヒューズを有する第１〜第Ｎの異常履歴設定部を含む。そして、上記第１〜第Ｎの異常履歴設定部は、上記第１〜第Ｎの異常検出信号が異常現象の発生を指示するとき、上記第１〜第Ｎのヒューズに電流を流し断線させる上記第１〜第Ｎの異常履歴動作を実行する。

＜実施の形態７＞
図８はこの発明の実施の形態７であるＩＰＭ７の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図７で示した構成と同一構成部分（異常出力部、異常検出回路１４Ａ及び１４Ｂ、ラッチ回路１５Ａ及び１５Ｂ、総合異常検出回路１７、ＯＲゲートＧ１７、電源２１及びフォトカプラ２２、過熱検出回路３１、短絡検出回路３２、電圧低下検出回路３３及び外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ７の第１の異常履歴設定部は、実施の形態６と同一構成のヒューズ１３Ａ、抵抗Ｒ２Ａ及びトランジスタＱ２Ａ並びにラッチ回路１５Ａにより構成される。ＩＰＭ７は、さらに、外部端子Ｐ４Ａ（第１のヒューズ断線報知端子）及び外部端子Ｐ４Ａに接続される発光ダイオードＤ４Ａ（ＬＥＤ；第１の発光素子）並びに内部に抵抗Ｒ３Ａ、トランジスタＱ２Ａ及びラッチ回路１５Ａより構成される第１のヒューズ断線報知部をさらに備えている。

同様に第２の異常履歴設定部は、実施の形態６と同一構成のヒューズ１３Ｂ、抵抗Ｒ２Ｂ及びトランジスタＱ２Ｂ並びにラッチ回路１５Ｂにより構成される。ＩＰＭ７は、さらに、外部端子Ｐ４Ｂ（第２のヒューズ断線報知端子）及び外部端子Ｐ４Ｂに接続される発光ダイオードＤ４Ｂ（ＬＥＤ；第２の発光素子）並びに内部に抵抗Ｒ３Ｂ、トランジスタＱ２Ｂ及びラッチ回路１５を備えた第２のヒューズ断線報知部をさらに備えている。

したがって、トランジスタＱ２Ａ及びラッチ回路１５Ａは第１の異常履歴設定部及び第１のヒューズ断線報知部間で共用され、トランジスタＱ２Ｂ及びラッチ回路１５Ｂは第２の異常履歴設定部及び第２のヒューズ断線報知部間で共用される。

すなわち、発光ダイオードＤ４Ａ及びＤ４Ｂのアノードは電源２１の正極に共通に接続され、カソードが外部端子Ｐ４Ａ及びＰ４Ｂに接続され、外部端子Ｐ４Ａ及びＰ４Ｂに抵抗Ｒ３Ａ及びＲ３Ｂの一端が接続され、抵抗Ｒ３Ａ及びＲ３Ｂの他端が抵抗Ｒ２Ａ及びＲ２Ｂの他端（トランジスタＱ２Ａ及びＱ２Ｂのコレクタ）に接続される。

このような構成の実施の形態７の第１の異常履歴設定部は、温度上昇異常現象の発生時に“Ｈ”の特定異常検出信号Ｓ１４Ａがラッチ回路１５Ａにラッチされることをトリガとして、実施の形態６の第１の異常履歴設定部と同様の第１の異常履歴動作を実行するため、ヒューズ１３Ａを断線することができる。

この際、ラッチ回路１５Ａにより特定異常検出信号Ｓ１４Ａの“Ｈ”レベルがラッチされているため、温度上昇異常現象の発生時におけるヒューズ１３Ａの断線時及びその後において、発光ダイオードＤ４Ａ及び抵抗Ｒ３Ａの電流経路に電源２１による電流が流れる。

その結果、発光ダイオードＤ４Ａが発光するため、温度上昇異常現象の発生の有無を発光ダイオードＤ４Ａの発光の有無により視覚認識可能に外部に報知することができる。

同様にして、第２の異常履歴設定部は、短絡異常現象の発生時に“Ｈ”の特定異常検出信号Ｓ１４Ｂがラッチ回路１５Ｂにラッチされることをトリガとして、実施の形態６の第２の異常履歴設定部と同様の第２の異常履歴動作を実行するため、ヒューズ１３Ｂを断線することができる。

この際、ラッチ回路１５Ｂにより特定異常検出信号Ｓ１４Ｂの“Ｈ”レベルがラッチされているため、短絡異常現象の発生時におけるヒューズ１３Ｂの断線時及びその後において、発光ダイオードＤ４Ｂ及び抵抗Ｒ３Ｂの電流経路に電源２１による電流が流れる。

その結果、発光ダイオードＤ４Ｂが発光するため、短絡異常現象の発生の有無を発光ダイオードＤ４Ｂの発光の有無により認識可能に外部に報知することができる。

このように、実施の形態７のＩＰＭ７は、実施の形態６のＩＰＭ６と同様、ヒューズ１３Ａ及び１３Ｂ、抵抗Ｒ２Ａ及びＲ２Ｂ並びにトランジスタＱ２Ａ及びＱ２Ｂにより構成される第１及び第２の異常履歴設定部の上記第１及び第２の異常履歴動作によるヒューズ１３Ａ及び１３Ｂの断線の有無によって、温度上昇異常現象及び短絡異常現象間で識別可能にして検出対象の異常現象発生の有無に関する履歴を残すことができる。

加えて、実施の形態７のＩＰＭ７は、特定異常検出信号Ｓ１４Ａ及びＳ１４Ｂの異常現象発生の指示内容（“Ｈ”，“Ｌ”レベル）に基づき、発光ダイオードＤ４Ａ及びＤ４Ｂの発光の有無を制御する第１及び第２のヒューズ断線報知部（異常現象報知部）をさらに備えている。

上記第１及び第２のヒューズ断線報知部は、特定異常検出信号Ｓ１４Ａ及びＳ１４Ｂの指示内容に基づき発光ダイオードＤ４Ａ及びＤ４Ｂの発光の有無を制御するため、温度上昇異常現象あるいは短絡異常現象の発生時に伴うヒューズ１３Ａ及び１３Ｂの断線の有無を速やかに外部（フォトカプラ２２、発光ダイオードＤ４Ａ及びＤ４Ｂ等を用いるユーザー側）に報知することができる。

＜実施の形態８＞
図９はこの発明の実施の形態８であるＩＰＭ８の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図７で示した構成と同一構成部分（異常出力部、第１及び第２の異常履歴設定部、異常検出回路１４Ａ及び１４Ｂ、ラッチ回路１５Ａ及び１５Ｂ、総合異常検出回路１７、電源２１及びフォトカプラ２２、及び外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

異常検出回路１４Ａはコンパレータ検出信号Ｓ１８Ａを入力し、コンパレータ検出信号Ｓ１８Ａの“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の特定異常検出信号Ｓ１４Ａを出力する。

異常検出回路１４Ｂはコンパレータ検出信号Ｓ１８Ｂを入力し、コンパレータ検出信号Ｓ１８Ｂの“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の特定異常検出信号Ｓ１４Ｂを出力する。

パラメータ検出回路である温度検出回路３４はＩＰＭ８のＩＧＢＴ５６（図４参照）近傍に搭載され、検知される温度（ＩＰＭ８の動作状態を示す状態パラメータ）に基づく電圧を示す検出温度信号Ｓ３４を出力する。

コンパレータ１８Ａは負入力に比較電圧Ｖ１７５（検出温度信号Ｓ３４が１７５℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１７５と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ａを出力する。すなわち、コンパレータ１８Ａは検出温度信号Ｓ３４が１７５℃を超える温度を指示するとき“Ｈ”となり、１７５℃未満の温度を指示するとき“Ｌ”となるコンパレータ検出信号Ｓ１８Ａを出力する。

コンパレータ１８Ｂは負入力に比較電圧Ｖ１５０（検出温度信号Ｓ３４が１５０℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１５０と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ｂを出力する。すなわち、コンパレータ１８Ｂは検出温度信号Ｓ３４が１５０℃を超える温度を指示するとき“Ｈ”となり、１５０℃未満の温度を指示するとき“Ｌ”となるコンパレータ検出信号Ｓ１８Ｂを出力する。

このようにコンパレータ１８Ａ及び１８Ｂは、検出温度信号Ｓ３４の指示する検出温度に基づき分類された２つの異常現象（検出温度が１５０℃以上（超）、１７５℃以上（超））の発生の有無を指示する２つのパラメータ分類信号をコンパレータ検出信号Ｓ１８Ａ及びＳ１８Ｂとして出力するパラメータ分類部として機能する。

総合異常検出回路１７はコンパレータ検出信号Ｓ１８Ｂを受け、コンパレータ検出信号Ｓ１８Ｂの“Ｈ”／“Ｌ”に基づき、異常検出信号ＳＦを“Ｈ”／“Ｌ”に設定する。したがって、検出温度信号Ｓ３４が１５０℃を超える温度を指示するとき、異常出力部により“Ｌ”のエラー出力信号ＦＯが外部端子Ｐ２から出力される。

このような構成の実施の形態８の第１の異常履歴設定部は、コンパレータ検出信号Ｓ１８Ａが“Ｈ”となる１７５℃を超える過熱状態である重要度大の温度上昇異常現象の発生時に特定異常検出信号Ｓ１４Ａが“Ｈ”とな（り、ラッチ回路１５Ａにラッチされ）ることをトリガとして、実施の形態６の第１の異常履歴設定部と同様の第１の異常履歴動作を実行するため、ヒューズ１３Ａを断線することができる。

同様にして、実施の形態８の第２の異常履歴設定部は、コンパレータ検出信号Ｓ１８Ｂが“Ｈ”となる１５０℃を超える過熱状態である重要度中の温度上昇異常現象の発生時に特定異常検出信号Ｓ１４Ｂが“Ｈ”となることをトリガとして、実施の形態６の第２の異常履歴設定部と同様の第２の異常履歴動作を実行するため、ヒューズ１３Ｂを断線することができる。

このように、実施の形態８のＩＰＭ８は、実施の形態６のＩＰＭ６と同様、ヒューズ１３Ａ及び１３Ｂ、抵抗Ｒ２Ａ及びＲ２Ｂ並びにトランジスタＱ２Ａ及びＱ２Ｂにより構成される第１及び第２の異常履歴設定部の上記第１及び第２の異常履歴動作によるヒューズ１３Ａ及び１３Ｂの断線の有無によって、温度上昇異常現象が１５０℃〜１７５℃の範囲の重要度中と、１７５℃を超える重要度大との間で識別可能にして温度上昇異常現象の有無及びレベル（重要度）に関する履歴を残すことができる。

すなわち、ヒューズ１３Ａ及びヒューズ１３Ｂが共に断線した時、重要度大の温度上昇異常現象が生じ、ヒューズ１３Ｂのみが断線した時、重要度中の温度上昇異常現象が生じ、ヒューズ１３Ａ及び１３Ｂが共に断線していない時、温度上昇異常現象が生じていないことを識別することができる。

上述したように、実施の形態８のＩＰＭ８は、共通の状態パラメータである検出温度信号Ｓ３４の指示する検知温度の値に基づき分類された２つのレベル（重要度大、重要度中）の温度上昇異常現象（少なくとも２つの異常現象）に対応する２つのヒューズ１３Ａ及び１３Ｂの断線の有無により、温度上昇度合が異なる２つの温度上昇異常現象の発生の有無に関する履歴を認識することができる。その結果、２つのレベルの温度上昇異常現象の発生後において、検知温度レベルに応じた解析・対策を早期に行うことができるため、適切なエラー対策を施しながらＩＰＭ８を使用することにより、装置の長寿命化を図ることができる。

＜実施の形態９＞
図１０はこの発明の実施の形態９であるＩＰＭ９の第１〜第３の異常現象認識及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図１で示した構成と同一構成部分（異常出力部、電源２１及びフォトカプラ２２、外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

ＩＰＭ９の異常履歴設定部は、ヒューズ１９、抵抗Ｒ１２Ａ及び（ＮＰＮバイポーラ）トランジスタＱ１２Ａ並びにラッチ回路２５Ａより構成され、外部端子Ｐ１，外部端子Ｐ３間に、ヒューズ１９、抵抗Ｒ１２Ａ及びトランジスタＱ１２Ａが直列に介挿される。

すなわち、ヒューズ１９の一端が外部端子Ｐ１に接続され、他端が抵抗Ｒ１２Ａの一端に接続され、抵抗Ｒ１２Ａの他端がトランジスタＱ１２Ａのコレクタに接続され、トランジスタＱ１２Ａのエミッタが外部端子Ｐ３（接地電圧ＧＮＤレベル）に接続される。さらに、トランジスタＱ１２Ａのベースには、特定異常検出信号Ｓ２４Ａをラッチするラッチ回路２５Ａの出力が付与される。

異常履歴設定部はさらにコンパレータ１６を備えている。コンパレータ１６の正入力に基準電圧Ｖｒｅｆが付与され、負入力に抵抗Ｒ１２Ａの他端（トランジスタＱ１２Ａのコレクタ）が接続される。基準電圧Ｖｒｅｆはヒューズ１９の断線時にオープン状態となる抵抗Ｒ１２Ａの他端の電圧（オープン電圧）より高く、電源電圧ＶＤより低い電圧に設定される。したがって、ヒューズ１９が遮断されていない通常時は“Ｌ”のＩＧＢＴ遮断信号ＳＢ１を出力する。

ＩＰＭ９は、さらに、各々がヒューズを有さない異常現象認識部として以下の第１〜第３の異常現象認識部を有している。

第１の異常現象認識部は、抵抗Ｒ１２Ｂ、（ＮＰＮバイポーラ）トランジスタＱ１２Ｂ、ラッチ回路２５Ｂ並びに外部端子Ｐ１４及び発光ダイオードＤ５より構成される。第２の異常現象認識部は、抵抗Ｒ１２Ｃ及び（ＮＰＮバイポーラ）トランジスタＱ１２Ｃ並びにラッチ回路２５Ｃより構成される。

第１の異常現象認識部において、外部端子Ｐ１，外部端子Ｐ１４間の外部に発光ダイオードＤ５が介挿される。すなわち、発光ダイオードＤ５のアノードが外部端子Ｐ１に接続され、カソードが外部端子Ｐ１４に接続される。そして、外部端子Ｐ１４，外部端子Ｐ３間に、抵抗Ｒ１２Ｂ及びトランジスタＱ１２Ｂが直列に介挿される。すなわち、抵抗Ｒ１２Ｂの一端が外部端子Ｐ１４に接続され、抵抗Ｒ１２Ｂの他端がトランジスタＱ１２Ｂのコレクタに接続され、トランジスタＱ１２Ｂのエミッタが外部端子Ｐ３に接続される。さらに、トランジスタＱ１２Ｂのベースには、特定異常検出信号Ｓ２４Ｂをラッチするラッチ回路２５Ｂの出力が付与される。

第２の異常現象認識部において、外部端子Ｐ２，Ｐ３間に、抵抗Ｒ１２Ｃ及びトランジスタＱ１２Ｃが直列に介挿される。すなわち、抵抗Ｒ１２Ｃの一端が外部端子Ｐ２に接続され、抵抗Ｒ１２Ｃの他端がトランジスタＱ１２Ｃのコレクタに接続され、トランジスタＱ１２Ｃのエミッタが外部端子Ｐ３に接続される。さらに、トランジスタＱ１２Ｃのベースには、特定異常検出信号Ｓ２４Ｃをラッチするラッチ回路２５Ｃの出力が付与される。

ラッチ回路２５Ａ〜２５Ｃは、実施の形態２のラッチ回路１５と同様、“Ｈ”の特定異常検出信号Ｓ２４Ａ〜Ｓ２４Ｃを受けると保持し、制御電源リセット動作が実行されるまで、“Ｈ”状態を維持するラッチ動作を実行する。ラッチ回路２５Ａ〜２５Ｃは図示省略しているが、外部端子Ｐ１より得られる電源電圧ＶＤを動作電圧としている。

さらに、外部端子Ｐ２，Ｐ３間に設けられる抵抗Ｒ１及びトランジスタＱ１が第３の異常現象認識部として設けられる。第３の異常現象認識部は実施の形態１〜実施の形態８で述べた異常出力部と同等の構成を有しているが、異常検出回路２４Ｄから出力される異常検出信号ＳＦ（＝特定異常検出信号Ｓ２４Ｄ）をトランジスタＱ１のベースに受ける点で異なる。

異常検出回路２４Ａ〜２４Ｄはコンパレータ検出信号Ｓ１８Ａ〜Ｓ１８Ｄを入力し、コンパレータ検出信号Ｓ１８Ａ〜Ｓ１８Ｄの“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の特定異常検出信号Ｓ２４Ａ〜Ｓ２４Ｄを出力する第１〜第４の異常検出動作をそれぞれ実行する。

異常検出回路２４Ｂは“Ｈ”の特定異常検出信号Ｓ２４Ｂを出力する際、ＩＧＢＴ５６の遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢ２を併せて出力する（図４参照）。同様に、異常検出回路２４Ｃは“Ｈ”の特定異常検出信号Ｓ２４Ｃを出力する際、ＩＧＢＴ５６の遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢ３（図４参照）を併せて出力する。

温度検出回路３４は実施の形態８と同様、ＩＰＭ８のＩＧＢＴ５６の近傍に搭載され、検知される温度に基づく電圧を示す検出温度信号Ｓ３４を出力する。

コンパレータ１８Ａは負入力に比較電圧Ｖ１７５（検出温度信号Ｓ３４が１７５℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１７５と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ａを出力する。

コンパレータ１８Ｂは負入力に比較電圧Ｖ１５０（検出温度信号Ｓ３４が１５０℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１５０と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ｂを出力する。

コンパレータ１８Ｃは負入力に比較電圧Ｖ１３５（検出温度信号Ｓ３４が１３５℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１３５と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ｃを出力する。

コンパレータ１８Ｄは負入力に比較電圧Ｖ１００（検出温度信号Ｓ３４が１００℃を指示する際に相当する電圧）を受け、正入力に検出温度信号Ｓ３４を受け、比較電圧Ｖ１００と検出温度信号Ｓ３４との比較結果に基づきコンパレータ検出信号Ｓ１８Ｄを出力する。

したがって、異常検出回路２４Ａは検出温度が１７５℃を超え、温度上昇異常現象における異常度合が最も高い重大異常現象に対し第１の異常検出動作を実行する重大異常検出回路となる。そして、異常検出回路２４Ｂ〜２４Ｄによる第２〜第４の異常検出動作に関し、異常度合が高い方から第２、第３及び第４の順となる。

図１１は実施の形態９のＩＰＭ９の異常履歴動作及び第１〜第３の異常認識動作の並びに解除条件の内容を表形式で示す説明図である。

まず、第３の異常現象認識部である異常出力部（抵抗Ｒ１及びトランジスタＱ１）による第３の異常認識動作（異常出力動作）について説明する。第３の異常現象認識部は温度検出回路３４より出力される検出温度信号Ｓ３４が「１００℃以上（超）」を指示する際の「警告」モードに対応して第３の異常認識動作を実行する。

すなわち、第３の異常現象認識部は、異常検出信号ＳＦ（特定異常検出信号Ｓ２４Ｄ）が“Ｈ”の期間（Error期間）、エラー出力信号ＦＯを“Ｌ”にする第３の異常認識動作（異常出力動作）を実行する。したがって、「警告」モードでは、ＩＧＢＴ５６の遮断、発光ダイオードＤ５の発光、及びヒューズ１９の断線は行われない。

また、コンパレータ１８Ｄはヒステリシス機能を有しており、コンパレータ検出信号Ｓ１８Ｄが“Ｈ”に変化した後、検出温度信号Ｓ３４による検出温度が１００℃から所定のヒステリシス温度（例えば３０℃程度）低下したリセットレベル（例えば７０℃程度）を下回ると、コンパレータ検出信号Ｓ１８Ｄが“Ｈ”から“Ｌ”に変化する。すると、異常検出信号ＳＦ（Ｓ２４Ｄ）が“Ｌ”に立ち下がり、エラー出力信号ＦＯは“Ｌ”から開放状態となり、「警告」モードは解除される。

次に、第２の異常現象認識部（抵抗Ｒ１２Ｃ、トランジスタＱ１２Ｃ及びラッチ回路２５Ｃ）による第２の異常認識動作について説明する。第２の異常現象認識部は検出温度信号Ｓ３４が「１３５℃以上（超）」を指示する際の「危険度：低」モードに対応して第２の異常認識動作を実行する。

すなわち、第２の異常現象認識部は、“Ｈ”のＩＧＢＴ遮断信号ＳＢ３を出力して制御回路５２を介してＩＧＢＴ５６を遮断し（図４参照）、ラッチ回路２５Ｃにより“Ｌ”の異常検出信号ＳＦを常時出力する。ただし、「危険度：低」モードでは、発光ダイオードＤ５は発光されず、ヒューズ１９も断線されない。

また、コンパレータ１８Ｃはヒステリシス機能を有しており、コンパレータ検出信号Ｓ１８Ｃが“Ｈ”に変化した後、検出温度信号Ｓ３４による検出温度が１３５℃から所定のヒステリシス温度（例えば２０℃程度）低下したリセットレベル（例えば１１５℃程度）を下回ると、コンパレータ検出信号Ｓ１８Ｃが“Ｌ”に変化する。すると、特定異常検出信号Ｓ２４Ｃ及びＩＧＢＴ遮断信号ＳＢ３を“Ｌ”に立ち下げることにより、ＩＧＢＴ５６の遮断設定が解除される。

ただし、“Ｈ”の特定異常検出信号Ｓ２４は、ラッチ回路２５Ｃにラッチされているため、制御電源リセット動作を行うまではエラー出力信号ＦＯの“Ｌ”の常時出力状態は維持される。すなわち、エラー出力信号ＦＯの常時出力状態の解除には制御電源リセット動作を行う必要がある。

次に、第１の異常現象認識部（抵抗Ｒ１２Ｂ、トランジスタＱ１２Ｂ及びラッチ回路２５Ｂ並びに発光ダイオードＤ５及び外部端子Ｐ１４）による第１の異常認識動作について説明する。第１の異常現象認識部は検出温度信号Ｓ３４が「１５０℃以上（超）」を指示する際の「危険度：中」モードに対応して第１の異常認識動作を実行する。

すなわち、第１の異常現象認識部は、“Ｈ”のＩＧＢＴ遮断信号ＳＢ２を出力して制御回路５２を介してＩＧＢＴ５６を遮断するとともに（図４参照）、トランジスタＱ１２Ｂをオンさせて発光ダイオードＤ５を発光させる。この際、第２の異常現象認識部のラッチ回路２５Ｃにより“Ｌ”のエラー出力信号ＦＯが常時出力される。ただし、ヒューズ１９は断線されない。

そして、「危険度：中」モードになった後に、ＩＧＢＴ５６の遮断、エラー出力信号ＦＯの常時出力、及び発光ダイオードＤ５の発光を解除するには、上記制御リセット動作を行う必要がある。

次に、異常履歴設定部（ヒューズ１９、抵抗Ｒ１２Ａ、トランジスタＱ１２Ａ及びラッチ回路２５Ａ並びにコンパレータ１６）による異常履歴動作について説明する。異常履歴設定部は検出温度信号Ｓ３４が「１７５℃以上（超）」を指示する際の重要度大の「致命的」モードに対応して異常履歴動作を実行する。

すなわち、異常履歴設定部は、コンパレータ１６より“Ｈ”のＩＧＢＴ遮断信号ＳＢ１を出力して制御回路５２を介してＩＧＢＴ５６を遮断し（図４参照）、トランジスタＱ１２Ａがオンすることによりヒューズ１９に断線レベルを超える電流を流しヒューズ１９を断線させる。この際、第１及び第２の異常現象認識部により、発光ダイオードＤ５は発光され、“Ｌ”のエラー出力信号ＦＯも常時出力される。

そして、ＩＧＢＴ５６の遮断、エラー出力信号ＦＯの常時出力、発光ダイオードＤ５の発光及びヒューズ１９の断線を解除するには、ヒューズ１９を取り替えた後、上記制御リセット動作を行う必要がある。

なお、第１〜第３の異常現象認識部にはそれぞれＩＧＢＴ遮断信号ＳＢ１が入力されており、ＩＧＢＴ遮断信号ＳＢ１が“Ｈ”の期間は、対応のモード（「警告」モード、「危険度：低」モード及び「危険度：中」モード）を維持すべく第１〜第３の異常認識動作を実行する。すなわち、一旦、「致命的」モードなる重大異常現象が発生すると、断線したヒューズ１９を取り替えるまでは、制御電源リセット動作を行った後も、第１〜第３の異常現象認識部による第１〜第３の異常認識動作が続行される。

実施の形態９のＩＰＭ９は、上記異常履歴設定部の異常履歴動作によるヒューズ１９の断線の有無により、致命的な温度上昇異常現象（重大異常現象）の発生の有無に関する履歴を認識することができる。

さらに、第１〜第３の異常現象認識部による第１〜第３の履歴認識動作によって、外部より多様な認識（発光ダイオードＤ５の発光、“Ｌ”のエラー出力信号ＦＯの常時出力あるいは一定期間出力）を可能にすることにより、温度上昇異常現象の発生の有無を温度上昇度合応じた認識レベル（警告、重要度：低、重要度：中）で分類して認識することができる。

以下、この点を詳述する。温度上昇異常現象の発生時において、ＩＧＢＴ５６のチップ温度の温度上昇勾配は異なり、検知遅れや、ＩＧＢＴ５６の遮断等の処置までの遅れの間において最大到達温度は異なる。実施の形態９のＩＰＭ９は、異なる判定レベルを持つ４つのコンパレータ１８Ａ〜１８Ｄ設け、それぞれに対して、異常履歴設定部及び第１〜第３の異常現象認識部を設けることにより、ＩＧＢＴ５６の遮断、エラー出力信号ＦＯの出力、発光ダイオードＤ５の発光、ヒューズ１９の断線等断等の多様な処置を行うことができる。

その結果、温度上昇という共通の異常現象発生後において、重要度合に応じた解析・対策を早期に行うことができるため、適切なエラー対策を施しながらＩＰＭ９を使用することにより、ＩＰＭ９の長寿命化を図ることができる。

さらに、異常履歴設定部の遮断指示部であるコンパレータ１６による遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢ１（遮断指示信号）により、ヒューズ１９が断線状態の異常時にＩＧＢＴ５６がスイッチング動作を行うことを確実に回避することにより、ＩＧＢＴ５６の安全使用を図ることができる。

加えて、第１〜第３の異常現象認識部は、ＩＧＢＴ遮断信号ＳＢ１が“Ｈ”の期間、第１〜第３の異常認識動作を実行するため、「致命的」モードなる重大異常現象の発生後の上記制御電源リセット動作後においても、断線したヒューズ１９を取り替えることを積極的に促すことができる。

＜実施の形態１０＞
図１２はこの発明の実施の形態１０であるＩＰＭ１０の異常出力部及び異常履歴設定部並びにその周辺を模式的に示す回路図である。なお、図７で示した構成と同一構成部分（異常出力部、第１及び第２の異常履歴設定部、異常検出回路１４Ａ及び１４Ｂ、ラッチ回路１５Ａ及び１５Ｂ、電源２１及びフォトカプラ２２、及び外部端子Ｐ１〜Ｐ３等）については同一符号を付して説明を適宜省略する。

異常検出回路１４Ａはカウンター検出信号Ｓ４４を入力し、カウンター検出信号Ｓ４４の“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の特定異常検出信号Ｓ１４Ａを出力する。

異常検出回路１４Ｂはコンパレータ検出信号Ｓ４３を入力し、コンパレータ検出信号Ｓ４３の“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の特定異常検出信号Ｓ１４Ｂを出力する。

電流検出回路３５はＩＰＭ１０のＩＧＢＴ５６（図４参照）のコレクタ電流Ｉｃを検出し、検出されたコレクタ電流Ｉｃに基づく電圧値を示す検出電流信号Ｓ３５を出力する。

コンパレータ４２は負入力に比較電圧Ｖ２（検出電流信号Ｓ３５が定格電流の２倍の２倍電流を指示する際に相当する電圧）を受け、正入力に検出電流信号Ｓ３５を受け、比較電圧Ｖ２と検出電流信号Ｓ３５との比較結果に基づきコンパレータ検出信号Ｓ４２を出力する。すなわち、コンパレータ４２は検出電流信号Ｓ３５が２倍電流を超えるコレクタ電流Ｉｃ（の電流量）を指示するとき“Ｈ”となり、２倍電流未満のコレクタ電流Ｉｃを指示するとき“Ｌ”となるコンパレータ検出信号Ｓ４２を出力する。

カウンター回路４４はコンパレータ検出信号Ｓ４２が“Ｈ”となる回数（初期値“０”）をカウントし、カウント値が設定値に達すると“Ｈ”のカウンター検出信号Ｓ４４を出力する。すなわち、コンパレータ４２は検出電流信号Ｓ３５が２倍電流を超えるコレクタ電流Ｉｃを設定値回数分指示するとき“Ｈ”のカウンター検出信号Ｓ４４をはじめて出力する。

コンパレータ４３は負入力に比較電圧Ｖ３（検出電流信号Ｓ３５が定格電流の３倍の３倍電流を指示する際に相当する電圧）を受け、正入力に検出電流信号Ｓ３５を受け、比較電圧Ｖ３と検出電流信号Ｓ３５との比較結果に基づきコンパレータ検出信号Ｓ４３を出力する。すなわち、コンパレータ４３は検出電流信号Ｓ３５が３倍電流を超えるコレクタ電流Ｉｃを指示するとき“Ｈ”となり、３倍電流未満のコレクタ電流Ｉｃを指示するとき“Ｌ”となるコンパレータ検出信号Ｓ４３を出力する。

このように、コンパレータ４２，４３及びカウンター回路４４は、状態パラメータであるコレクタ電流Ｉｃの電流量に加え、その発生回数に基づき、２つの異常現象（２倍定格電流が設定値回発生、３倍定格電流が１回発生）を分類して、２つのパラメータ分類信号をコンパレータ検出信号Ｓ４３及びカウンター検出信号Ｓ４４として出力する、パラメータ分類部として機能する。

ＯＲゲートＧ２０は一方入力にカウンター検出信号Ｓ４４を受け、他方入力にコンパレータ検出信号Ｓ４３を受け、カウンター検出信号Ｓ４４及びコンパレータ検出信号Ｓ４３の論理和信号を総合検知信号Ｓ２０として出力する。

総合異常検出回路２０は総合検知信号Ｓ２０の“Ｈ”／“Ｌ”に基づき、“Ｈ”／“Ｌ”の異常検出信号ＳＦを出力する。したがって、検出電流信号Ｓ３５が２倍電流を超えるコレクタ電流Ｉｃを設定値回数分指示したとき、あるいは検出電流信号Ｓ３５が３倍電流を超えるコレクタ電流Ｉｃを指示したとき、異常出力部により“Ｌ”のエラー出力信号ＦＯが外部端子Ｐ２から出力される。

さらに、“Ｈ”の異常検出信号ＳＦの出力時に、ＩＧＢＴ５６の遮断設定を指示する“Ｈ”のＩＧＢＴ遮断信号ＳＢ２０を出力する。なお、ＩＧＢＴ遮断信号ＳＢ２０は、前述したＩＧＢＴ遮断信号ＳＢ１〜ＳＢ３に相当する信号であるため、“Ｈ”のＩＧＢＴ遮断信号ＳＢ２０により制御回路５２を介してＩＧＢＴ５６を遮断することができる。

このような構成の実施の形態１０の第１の異常履歴設定部は、カウンター検出信号Ｓ４４が“Ｈ”となる、コレクタ電流Ｉｃの２倍電流超現象が設定値回発生した第１種の短絡異常現象の発生時に特定異常検出信号Ｓ１４Ａが“Ｈ”となることをトリガとして、実施の形態６の第１の異常履歴設定部と同様の第１の異常履歴動作を実行するため、ヒューズ１３Ａを断線することができる。

同様にして、実施の形態１０の第２の異常履歴設定部は、コンパレータ検出信号Ｓ４３が“Ｈ”となる、コレクタ電流Ｉｃの３倍電流超現象が発生した第２種の短絡異常現象の発生時に特定異常検出信号Ｓ１４Ｂが“Ｈ”となることをトリガとして、実施の形態６の第２の異常履歴設定部と同様の第２の異常履歴動作を実行するため、ヒューズ１３Ｂを断線することができる。

このように、実施の形態１０のＩＰＭ１０は、実施の形態６のＩＰＭ６と同様、ヒューズ１３Ａ及び１３Ｂ、抵抗Ｒ２Ａ及びＲ２Ｂ並びにトランジスタＱ２Ａ及びＱ２Ｂにより構成される第１及び第２の異常履歴設定部の上記第１及び第２の異常履歴動作によるヒューズ１３Ａ及び１３Ｂの断線の有無によって、短絡異常現象が第１種の異常の場合と、第２種の異常の場合とを識別可能にして短絡異常現象の有無及び異常種別に関する履歴を残すことができる。

すなわち、ヒューズ１３Ａが断線した時、第１種の短絡異常現象が生じ、ヒューズ１３Ｂが断線した時、第２種の短絡異常現象が生じ、ヒューズ１３Ａ及び１３Ｂが共に断線していない時、短絡異常現象が生じていないことを識別することができる。

上述したように、実施の形態１０のＩＰＭ１０は、状態パラメータである検出電流信号Ｓ３５の指示するコレクタ電流Ｉｃの電流量に基づき分類された２つの種別の短絡異常現象に対応する２つのヒューズ１３Ａ及び１３Ｂの断線の有無により、電流上昇度合が異なる２つの短絡異常現象の発生の有無に関する履歴を認識することができる。

すなわち、ＩＰＭ１０は、状態パラメータであるコレクタ電流Ｉｃの電流量及び発生回数に基づき分類された２種類の短絡異常現象に対応するヒューズ１３Ａ及び１３Ｂの断線の有無により、共通のコレクタ電流Ｉｃ間で発生回数を含めた異常度合が異なる２つの短絡異常現象それぞれの発生の有無に関する履歴を認識することができる。

以下、この点を詳述する。短絡異常現象の判定基準が一つ（例えば、３倍電流をＳＣレベル（短絡異常）とする等）であれば、短時間で３倍電流に到達しない状況下ではＩＧＢＴ５６は遮断されずに繰り返し短絡（２倍電流を超えるレベルの短絡）が発生してしまう懸念がある。しかしながら、実施の形態１０のＩＰＭ１０のように第１及び第２の異常履歴設定部を設けることにより、ピーク電流が低い（２倍電流を超えるが３倍電流を超えない）繰り返し短絡も保護できる。その結果、短絡異常現象がどのような種別で発生したか（大電流（３倍電流）の単発発生、または低電流（２倍電流〜３倍電流の間）の繰り返し発生か）を正確に認識することができる。

このように、実施の形態１０のＩＰＭ１０では、第１及び第２の異常履歴設定部により、短絡時のピーク電流が３倍定格以上の場合は勿論、短絡時のピーク電流が２倍定格以上３倍定格未満でも複数回（設定値回）発生すると、ＩＧＢＴ５６を遮断して保護するとともに、異常発生を指示するエラー出力信号ＦＯを出力することができる。その結果、短絡異常種別に応じた解析・対策を早期に行うことができるため、適切なエラー対策を施しながらＩＰＭ１０を使用することにより、装置の長寿命化を図ることができる。

また、ＩＰＭ１０の異常出力部（トランジスタＱ１、抵抗Ｒ１）はＯＲゲートＧ２０の総合検知信号Ｓ２０に基づき、総合異常検出回路２０より生成される異常検出信号ＳＦを受けるため、２種類の短絡異常現象のうち少なくとも一つの異常現象が発生したとき、外部端子Ｐ２から異常現象を指示する“Ｌ”レベルのエラー出力信号ＦＯを出力している。

したがって、外部端子Ｐ２から“Ｌ”レベルにエラー出力信号ＦＯを検知することにより、第１種及び第２種の短絡異常現象のいずれかが発生したことを、外部から比較的容易に認識することができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１〜１０ ＩＰＭ、１３，１３Ａ，１３Ｂ，１９ ヒューズ、１４，１４Ａ〜１４Ｄ，２４Ａ〜２４Ｄ 異常検出回路、１５，１５Ａ，１５Ｂ，２５Ａ〜２５Ｃ ラッチ回路、１６，１８Ａ〜１８Ｄ，４２，４３ コンパレータ、１７ 総合異常検出回路、２３ スイッチ、３１ 過熱温度検出回路、３２ 短絡検出回路、３３ 電圧低下検出回路、３４ 温度検出回路、３５ 電流検出回路、４４ カウンター回路、５２ 制御回路、５６ ＩＧＢＴ、Ｄ４，Ｄ４Ａ，Ｄ４Ｂ 発光ダイオード、Ｐ１〜Ｐ７，Ｐ１４ 外部端子、Ｑ１，Ｑ２，Ｑ２Ａ，Ｑ２Ｂ，Ｑ１２Ａ〜Ｑ１２Ｃ トランジスタ、Ｒ１〜Ｒ３，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３Ａ，Ｒ３Ｂ，Ｒ１１，Ｒ１２Ａ〜Ｒ１２Ｄ 抵抗。

Claims (9)

1. 電源電圧が付与される第１の外部電源端子と、
   基準電位に設定される第２の外部電源端子と、
   検出対象となる特定の異常現象の有無を指示する特定異常検出信号を出力する異常検出動作を実行する異常検出回路と、
   前記第１及び第２の外部電源端子間に設けたヒューズを有し、前記特定異常検出信号が前記特定の異常現象の発生を指示するとき、前記ヒューズに電流を流し断線させる異常履歴動作を実行する異常履歴設定部とを備え、
   前記異常履歴設定部による前記異常履歴動作の実行後において、前記異常履歴設定部を除き継続使用できる、
   半導体装置。
2. 請求項１記載の半導体装置であって、
   ヒューズ断線報知端子、及び外部に設けられ前記ヒューズ断線報知端子に電気的に接続される発光素子を有するヒューズ断線報知部をさらに備え、
   前記ヒューズ断線報知部は、前記特定異常検出信号による特定の異常現象の発生指示内容に基づき前記発光素子を発光の有無を制御する、
   半導体装置。
3. 請求項１または請求項２に記載の半導体装置であって、
   前記ヒューズの一端に電気的に接続される外部ヒューズ接続端子と、
   外部に設けられ、前記第１の外部電源端子，前記外部ヒューズ接続端子間の電気的接続の有無を切換設定する端子間スイッチとをさらに備え、
   前記ヒューズは前記端子間スイッチを介して前記第１及び第２の外部電源端子間に設けられる、
   半導体装置。
4. 請求項１〜請求項３のうち、いずれか１項に記載の半導体装置であって、
   前記ヒューズの一端に電気的に接続される第１の外部ヒューズ断線検知端子と、
   前記ヒューズの他端に電気的に接続される第２の外部ヒューズ断線検知端子とを備える、
   半導体装置。
5. 請求項１記載の半導体装置であって、
   前記特定の異常現象は複数種の異常現象を含み、
   前記特定異常検出信号は第１〜第Ｎ（Ｎ≧２）の特定異常検出信号を含み、前記異常検出動作は第１〜第Ｎの異常検出動作を含み、前記ヒューズは第１〜第Ｎのヒューズを含み、前記異常履歴動作は第１〜第Ｎの異常履歴動作を含み、
   前記異常検出回路は、前記複数種の異常現象に含まれる第１〜第Ｎの異常現象の有無を指示する前記第１〜第Ｎの特定異常検出信号を出力する前記第１〜第Ｎの異常検出動作を実行する第１〜第Ｎの異常検出回路を含み、
   前記異常履歴設定部は、第１〜第Ｎの異常検出回路に対応して設けられ、前記第１〜第Ｎのヒューズを有する第１〜第Ｎの異常履歴設定部を含み、
   前記第１〜第Ｎの異常履歴設定部は、前記第１〜第Ｎの特定異常検出信号が異常現象の発生を指示するとき、前記第１〜第Ｎのヒューズに電流を流し断線させる前記第１〜第Ｎの異常履歴動作を実行する、
   半導体装置。
6. 請求項５記載の半導体装置であって、
   第１〜第Ｎのヒューズ断線報知端子と、第１〜第Ｎのヒューズ断線報知端子に対応して外部に設けられ、前記第１〜第Ｎのヒューズ断線報知端子に電気的に接続される第１〜第Ｎの発光素子とを有する第１〜第Ｎの異常現象報知部をさらに備え、
   前記第１〜第Ｎの異常現象報知部は、前記第１〜第Ｎの特定異常検出信号による異常現象の発生指示内容に基づき、前記第１〜第Ｎの発光素子の発光の有無を制御する、
   半導体装置。
7. 請求項５または請求項６記載の半導体装置であって、
   前記半導体装置の動作状態を示す状態パラメータを検出するパラメータ検出回路と、
   前記状態パラメータの値に基づき分類された少なくとも２つの異常現象の発生の有無を指示する少なくとも２つのパラメータ分類信号を出力するパラメータ分類部とをさらに備え、
   前記第１〜第Ｎの異常検出回路のうち少なくとも２つの異常検出回路は、前記少なくとも２つのパラメータ分類信号に基づき、前記第１〜第Ｎの異常検出動作のうち対応する異常検出動作を実行する、
   半導体装置。
8. 請求項７記載の半導体装置であって、
   前記パラメータ分類部は、前記状態パラメータの値に加え、その発生回数に基づき、前記少なくとも２つの異常現象を分類して、前記少なくとも２つのパラメータ分類信号を出力する、
   半導体装置。
9. 請求項５〜請求項８のうち、いずれか１項に記載の半導体装置であって、
   外部検出用端子と、
   前記複数種の異常現象のうち少なくとも一つが異常現象の発生時に、前記外部検出用端子から異常現象の発生を指示する異常出力信号を出力する異常出力部とをさらに備える、
   半導体装置。

Images