JP6264466B2

JP6264466B2 - 半導体装置の製造方法

Info

Publication number: JP6264466B2
Application number: JP2016547789A
Authority: JP
Inventors: 原田　祐一; 祐一原田; 保幸星; 明将木下; 大西　泰彦; 泰彦大西
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2014-09-08
Filing date: 2015-08-13
Publication date: 2018-01-24
Anticipated expiration: 2035-08-13
Also published as: US20170025503A1; JPWO2016039072A1; US10147791B2; WO2016039072A1

Description

本発明は、炭化珪素基板上に形成したスイッチングデバイスとして用いられる半導体装置の製造方法に関する。

図１９は、従来の炭化珪素基板を用いて形成したｎチャネルＭＯＳＦＥＴの断面構造図である。ｎ型ＳｉＣ（炭化珪素）基板１のおもて面側に低不純物濃度のｎ^-型ＳｉＣ層２が形成され、ｎ^-型ＳｉＣ層２の表面層に複数のｐ型ベース領域１０が形成される。更に、ｐ型ベース領域１０の表面にｐ型ＳｉＣ層１１が形成される。更にｐ型ベース領域１０が形成されていないｎ^-型ＳｉＣ層２のおもて面上に、ｐ型ＳｉＣ層１１間に挟まれるようにｎ型領域１２が形成され、更にｐ型ＳｉＣ層１１の内部にｎ型ソース領域４と低不純物濃度のｐ⁺型コンタクト領域５が形成される。更にｎ型ソース領域４とｐ⁺型コンタクト領域５のおもて面上にソース電極８が形成されている。また、ｐ型ＳｉＣ層１１の、ｎ型領域１２とｎ型ソース領域４とに挟まれた部分の表面上に、ｐ型ＳｉＣ層１１からｎ型領域１２にわたって、ゲート絶縁膜６を介してゲート電極７が形成されている。また、ｎ型ＳｉＣ基板１の裏面側にはドレイン電極９が形成されている（例えば、下記特許文献１参照。）。

図１９の構造のＭＯＳＦＥＴにおいて、ソース電極８に対しドレイン電極９に正の電圧が印可された状態でゲート電極７にゲート閾値以下の電圧が印加されている場合には、ｐ型ベース領域１０とｎ^-型ＳｉＣ層２或いはｐ型ＳｉＣ層１１とｎ型領域１２の間のｐｎ接合が逆バイアスされた状態であるため電流は流れない。一方、ゲート電極７にゲート閾値以上の電圧を印可するとゲート電極７直下のｐ型ベース領域１０又はｐ型ＳｉＣ層１１表面に反転層が形成されることにより電流が流れるため、ゲート電極７に印加する電圧によってＭＯＳＦＥＴのスイッチング動作を行うことができる。

特開平８−１８６２５４号公報

しかしながら、上記構造のＭＯＳＦＥＴではｎ型領域１２とｎ型ソース領域４が個別に形成され加工精度が悪く特性バラツキが大きい。また、オン抵抗改善のためにｐ型ベース領域１０間にｎ^-型ＳｉＣ層２よりも不純物濃度の高いｎ型領域１２を設ける場合、工程数が増えるとともに上記同様に加工精度が悪く特性バラツキが大きくなる。さらに、ドレイン電極９に高電圧が印加された際にｐ型ベース領域１０とｎ^-型ＳｉＣ層２からなるｐｎ接合部の特にｐ型ベース領域１０の終端部でアバランシェを起こしやすい。

図２０は、従来の炭化珪素基板を用いて形成したｎチャネルＭＯＳＦＥＴのアバランシェ電流の経路を示す断面構造図である。図２０の矢印に示すように、ｐ型ベース領域１０のコーナー部からｐ型ベース領域１０の、ｎ型ソース領域４の下の部分を通ってソース電極８へ向う経路をアバランシェ電流が流れ、このアバランシェ電流によってｎ^-型ＳｉＣ層２、ｐ型ベース領域１０およびｎ型ソース領域４からなる寄生ｎｐｎバイポーラトランジスタが動作し破壊耐量が低下する場合がある。

この発明は、上述した従来技術による問題点を解消するため、低オン抵抗かつ閾値電圧Ｖｔｈの精度が向上し品質が高く、ゲート絶縁膜の絶縁破壊耐量及び破壊耐量が向上できる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本発明の半導体装置の製造方法は、以下の特徴を有する。第１導電型の炭化珪素基板の表面に、前記炭化珪素基板よりも低不純物濃度の第１導電型の炭化珪素層が形成されている。前記炭化珪素層の表面層に選択的に第２導電型の第１半導体領域が形成されている。前記第１半導体領域の表面層に選択的に第１導電型の第１ソース領域が形成されている。前記第１半導体領域及び前記第１ソース領域の表面に電気的に接続するソース電極を備えている。前記第１半導体領域の、前記炭化珪素層と前記第１ソース領域とに挟まれた部分の表面上に、ゲート絶縁膜を介してゲート電極が形成されている。前記炭化珪素基板の裏面にドレイン電極が形成されている。このような半導体装置の製造方法において、前記炭化珪素基板の表面に、前記炭化珪素基板よりも低不純物濃度の前記炭化珪素層を形成する第１工程を行う。前記炭化珪素層の表面層に、前記第１半導体領域を選択的に形成する第２工程を行う。前記第１半導体領域の表面層に前記第１ソース領域を選択的に形成する第３工程を行う。前記第１半導体領域の表面層の、前記第１ソース領域よりも外側に、前記第１ソース領域に隣接して、前記第１ソース領域よりも不純物濃度の高い第１導電型の第２ソース領域を形成するとともに、前記炭化珪素層の、前記第１半導体領域間に挟まれた部分に、該第１半導体領域よりも深く、かつ前記炭化珪素層よりも不純物濃度の高い第１導電型の第３半導体領域を形成する第４工程を行う。そして、所定のタイミングで、前記第１半導体領域下に該第１半導体領域よりも大きさが小さい第１導電型の第４半導体領域を形成する第５工程を行う。

また、前記第４工程では、前記第３半導体領域として、前記第１半導体領域よりも深い位置にまで達する第１領域と、前記第１領域よりも浅い位置に配置された、前記第１領域よりも不純物濃度の高い第２領域と、を形成することを特徴とする。

また、前記第５工程は、前記第２工程の後、前記第３工程の前、または前記第３工程の後、前記第４工程の前に行うことを特徴とする。

また、前記第４工程の後、前記第１半導体領域の表面層の、前記第１ソース領域よりも内側に、前記第１半導体領域よりも不純物濃度の高い第２導電型の第２半導体領域を選択的に形成する第６工程をさらに含み、前記第５工程は、前記第４工程の後、前記第６工程の前、または前記第６工程の後に行うことを特徴とする。

また、前記第３工程は、前記第１半導体領域の表面に、前記第１ソース領域の形成領域に対応する部分が開口した第１イオン注入用マスクを形成する工程と、前記第１イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第１ソース領域を形成する工程と、を行い、前記第５工程では、同一の前記第１イオン注入用マスクをマスクとして前記第４半導体領域を形成することを特徴とする。

また、前記第６工程は、前記第１半導体領域の表面に、前記第２半導体領域の形成領域に対応する部分が開口した第２イオン注入用マスクを形成する工程と、前記第２イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第２半導体領域を形成する工程と、を行い、前記第５工程では、同一の前記第２イオン注入用マスクをマスクとして前記第４半導体領域を形成することを特徴とする。

また、前記第３工程は、前記第１半導体領域の表面に、前記第１ソース領域の形成領域に対応する部分が開口した第１イオン注入用マスクを形成する工程と、前記第１イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第１ソース領域を形成する工程と、を行う。さらに、前記第４工程は、前記第１半導体領域の、前記第１ソース領域よりも外側の部分が選択的に露出されるように前記第１イオン注入用マスクの開口部の幅を広げるとともに、前記炭化珪素層の、前記第１半導体領域間に挟まれた部分が露出されるように前記第１イオン注入用マスクを選択的に除去する工程と、前記第１イオン注入用マスクの残部をマスクとしてイオン注入を行うことにより前記第２ソース領域、前記第３半導体領域を形成する工程と、を行うことを特徴とする。

また、前記第１ソース領域と、前記第２のソース領域及び前記第３半導体領域の形成に用いる不純物は、投影飛程の大きな窒素、リンであることを特徴とする。

上記構成によれば、表面に形成する第１導電型の第３半導体領域及び第１導電型の第１ソース領域を同時形成することでアライメントずれの問題が無くなり、閾値をコントロールし安定した特性を得ることができるとともに、第２導電型の第１半導体領域間に形成した第１導電型領域のためＪＦＥＴ抵抗を小さくしオン抵抗の低減を図ることができる。また、第２導電型の第１半導体領域下に第１導電型の第４半導体領域が形成されるため、ドレイン電極に高電圧が印加された際に第２導電型の第１半導体領域と第２導電型の第１半導体領域下に形成した第１導電型の第３半導体領域とのｐｎ接合部でアバランシェを起こすようになる。これにより、ゲート絶縁膜に大きな電界が掛かることが無くなりゲート絶縁膜の破壊耐量を向上及びゲート絶縁膜の信頼性が向上する。また、第１導電型の第３半導体領域を第２導電型の第１半導体領域よりも小さく形成することでアバランシェの発生箇所がｐｎ接合部となり、第２導電型の第１半導体領域の、第１導電型の第１ソース領域の下の部分を流れるアバランシェ電流が低減し寄生ｎｐｎトランジスタの動作を抑制することができるため、素子の破壊耐量が向上する。更に、第１導電型の第１ソース領域を不純物濃度の異なる２層で形成することで素子の飽和電流を抑えることができ、負荷短絡時の電流も抑制し破壊耐量が向上する。また、第１導電型の第１ソース領域及び第３半導体領域を１回のフォトリソグラフィの工程で同時に形成することにより形成工程の増加を伴うことなく素子を形成することができ、形成した素子ではアライメントずれの問題を解消し安定した特性を得るとともに信頼性及び破壊耐量の向上を図ることができる。

本発明によれば、低オン抵抗かつ閾値電圧Ｖｔｈの精度が向上し品質が高く、ゲート絶縁膜の絶縁破壊耐量及び破壊耐量を向上できる。

図１は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの断面構造図である。図２は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図である。図３は、本発明の半導体装置の実施例１における製造工程を示す図である。（その１）図４は、本発明の半導体装置の実施例１における製造工程を示す図である。（その２）図５は、本発明の半導体装置の実施例１における製造工程を示す図である。（その３）図６は、本発明の半導体装置の実施例１における製造工程を示す図である。（その４）図７は、本発明の半導体装置の実施例１における製造工程を示す図である。（その５）図８は、本発明の半導体装置の実施例１におけるアバランシェ電流の流れを説明する図である。図９は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図である。図１０は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの断面構造図（図９のＡ−Ａ’断面図）である。図１１は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの断面構造図（図９のＢ−Ｂ’断面図）である。図１２は、本発明の半導体装置の実施例３におけるＭＯＳＦＥＴの断面構造図である。図１３は、本発明の半導体装置の実施例３におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図である。図１４は、本発明の半導体装置の実施例３における製造工程を示す図である。（その１）図１５は、本発明の半導体装置の実施例３における製造工程を示す図である。（その２）図１６は、本発明の半導体装置の実施例３における製造工程を示す図である。（その３）図１７は、本発明の半導体装置の実施例３における製造工程を示す図である。（その４）図１８は、本発明の半導体装置の実施例３における製造工程を示す図である。（その５）図１９は、従来の炭化珪素基板を用いて形成したｎチャネルＭＯＳＦＥＴの断面構造図である。図２０は、従来の炭化珪素基板を用いて形成したｎチャネルＭＯＳＦＥＴのアバランシェ電流の経路を示す断面構造図である。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数（結晶学的面指数）の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数をあらわしている。

［実施例１］
図１は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴの断面構造図である。なお、本実施例では第１導電型をｎ型、第２導電型をｐ型としているが、これを逆に形成することも可能である。

ｎ型ＳｉＣ基板１のおもて面側にｎ^-型ＳｉＣ層２が形成され、ｎ^-型ＳｉＣ層２の表面層にｐ型ベース領域（第２導電型の第１半導体領域）１０が複数形成される。以下、ｎ型ＳｉＣ基板１上にｎ^-型ＳｉＣ層２および後述するｐ型ＳｉＣ層１１を順に積層してなる積層体をＳｉＣ基体とする。ｐ型ベース領域１０の間にはｎ型領域（第１導電型の第３半導体領域）２２が形成される。ｎ型領域２２の、ｎ^-型ＳｉＣ層２表面（ｎ^-型ＳｉＣ層２の、ｎ型ＳｉＣ基板１側に対して反対側の表面）からの深さは、ｐ型ベース領域１０のｎ^-型ＳｉＣ層２表面からの深さよりも深い。また、ｐ型ベース領域１０の下（基体裏面側）には第２のｎ型領域（第１導電型の第４半導体領域）２３が形成されている。ｎ型領域２２形成時にｎ型領域２２と同じ不純物濃度のｎ型領域２２ａが形成されてもよい。

ｎ^-型ＳｉＣ層２の表面にはｐ型ＳｉＣ層１１が形成されている。ｐ型ＳｉＣ層１１の不純物濃度は、ｐ型ベース領域１０の不純物濃度よりも低い。ｐ型ＳｉＣ層１１の、ｎ型領域２２上の部分には、ｎ型領域２２にまで達するようにおもて面から裏面に向けてｎ⁺型領域１２が形成される。更にｐ型ＳｉＣ層１１の内部には、第２のｎ⁺型ソース領域（第１導電型の第２ソース領域）２１と、ｎ型ソース領域（第１導電型の第１ソース領域）４とｐ⁺型コンタクト領域（第２導電型の第２半導体領域）５とがそれぞれ選択的に形成されている。ｎ型ソース領域４は、ｐ⁺型コンタクト領域５に接し、かつｐ⁺型コンタクト領域５よりもｎ⁺型領域１２側に配置されている。第２のｎ⁺型ソース領域２１は、ｎ型ソース領域４に接し、かつｎ型ソース領域４よりもｎ⁺型領域１２側に配置されている。第２のｎ⁺型ソース領域２１は、ｎ型ソース領域４よりも不純物濃度が高い。ｎ型ソース領域４、第２のｎ⁺型ソース領域２１およびｐ⁺型コンタクト領域５は、深さ方向にｐ型ＳｉＣ層１１を貫通してｐ型ベース領域１０に達する。

また、ｎ型ソース領域４とｐ⁺型コンタクト領域５のおもて面上にはソース電極８が形成されている。更にｐ型ＳｉＣ層１１の、ｎ⁺型領域１２と第２のｎ⁺型ソース領域２１との間に挟まれた部分の表面上には、ゲート絶縁膜６を介してゲート電極７が形成されている。ゲート電極７は、ゲート絶縁膜６を介して、ｎ⁺型領域１２上に延在していてもよい。他のセルとのセル間を繋ぐゲート電極７部分（不図示）は、ｎ⁺型領域１２を形成せずにｐ型ＳｉＣ層１１を繋げて形成されている。ｎ型ＳｉＣ基板１の裏面にドレイン電極９が形成されている。

図２は、本発明の半導体装置の実施例１におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図である。図２は、図１に示したｎ^-型ＳｉＣ層２及び第２のｎ型領域２３とｐ型ベース領域１０の接合面の平面図である。図２の素子内部の図で示すように、第２のｎ型領域２３は、ｐ型ベース領域１０の下部（基体裏面側）にリング状に形成されている。なお、図２の例では、第２のｎ型領域２３は、ｐ⁺型コンタクト領域５を中心とした６角形セルで示しているが、この形状は多角形セルに限らず円形セルで形成しても構わない。

図１および図２に示したＭＯＳＦＥＴの動作は、従来ＭＯＳＦＥＴと同様である。すなわち、ゲート電極７に閾値電圧以上の電圧を印加し、ｐ型ベース領域１０又はｐ型ＳｉＣ層１１表面に反転層を形成することでオンさせることができる。

図３〜図７は、本発明の半導体装置の実施例１における製造工程を示す図である。実施例１におけるＭＯＳＦＥＴは、図３に示す（ａ）〜図７に示す（ｅ）の各工程順で製造する。

（ａ）図３に示すように、例えばエピタキシャル成長により、ｎ型ＳｉＣ基板１のおもて面にｎ^-型ＳｉＣ層２を堆積（形成）する。次に、ｎ^-型ＳｉＣ層２の表面層に選択的にｐ型ベース領域１０を形成する。ｐ型ベース領域１０は、例えば、アルミニウム（Ａｌ）イオン注入にて不純物濃度３．０×１０¹⁸ｃｍ^-3程度、ｎ^-型ＳｉＣ層２表面からの深さ０．５μｍ程度に形成する。その後、例えばエピタキシャル成長により、ｎ^-型ＳｉＣ層２の表面の全面に、例えば、不純物濃度５．０×１０¹⁵程度、厚さ０．５μｍ程度のｐ型ＳｉＣ層１１を形成する。なお、ｎ^-型ＳｉＣ層２は、例えば、１２００ＶクラスのＭＯＳＦＥＴでは不純物濃度１．０×１０¹⁶ｃｍ^-3程度、厚さ１０μｍ程度に形成する。

（ｂ）図４に示すように、ｐ型ＳｉＣ層１１の表面に酸化膜３１を形成し、ｎ型ソース領域４の形成領域に対応する部分の酸化膜３１を除去する。次に、酸化膜３１の残部をマスクとしてｐ型ＳｉＣ層１１の内部に選択的にｎ型ソース領域４をリン（Ｐ）などのｎ型不純物のイオン注入にて形成する。ｎ型ソース領域４は、例えば、不純物濃度１．０×１０²⁰ｃｍ^-3以上程度、深さ０．５μｍ程度に形成する。また、ｎ型ソース領域４の形成時と同じ開口幅で残る酸化膜３１の残部をマスクとして用いてｎ型不純物のイオン注入にて第２のｎ型領域２３を形成する。

第２のｎ型領域２３は、例えば、ｎ^-型ＳｉＣ層２の１．２〜１．５倍程度の不純物濃度、深さ１．５〜１．０μｍ程度に６００ｋｅＶ以上の高注入エネルギーにて注入することで任意の深さ（すなわちｐ型ベース領域１０の下）に形成する。この第２のｎ型領域２３は、ｐ型ベース領域１０よりも大きさ（面積）が小さく（第２のｎ型領域２３の横端部はｐ型ベース領域１０のコーナー部よりも内側に位置させて）形成し、かつ図２に示したようにリング状の平面形状に形成する。この際、ｐ型ベース領域１０にもｎ型不純物がイオン注入されるが、ｐ型ベース領域１０の不純物濃度が例えば３．０×１０¹⁸ｃｍ^-3程度であり、第２のｎ型領域２３に比べて高不純物濃度であることから、第２のｎ型領域２３の形成でｐ型ベース領域１０がｎ型に反転することはない。ｎ型ソース領域４と、第２のｎ型領域２３との形成順序は入れ換え可能である。

（ｃ）図５に示すように、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２の形成領域に対応する部分の酸化膜３１を除去する。次に、酸化膜３１の残部をマクスとしｎ^-型ＳｉＣ層２の表面層に選択的にｎ型領域２２を窒素（Ｎ）などのｎ型不純物のイオン注入にて形成する。ｎ型領域２２は、例えば、ｎ^-型ＳｉＣ層２の１．２〜１．５倍程度の不純物濃度、ｎ^-型ＳｉＣ層２表面からの深さ１．２μｍ程度に形成する。この際、ｐ型ベース領域１０にもｎ型不純物がイオン注入されるが、ｐ型ベース領域１０の不純物濃度が例えば３．０×１０¹⁸ｃｍ^-3程度でありｎ型領域２２に比べて高不純物濃度であることから、ｎ型領域２２の形成でｐ型ベース領域１０がｎ型に反転することは無い。また、このとき、ｐ型ベース領域１０の下に、ｎ型領域２２と同じ不純物濃度のｎ型領域２２ａが形成されてもよい。

また、ｎ型領域２２の形成時と同じ開口幅で残る酸化膜３１の残部をマスクとしてそのまま用いて第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２をｎ型不純物のイオン注入にて形成する。第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２は、例えば、不純物濃度４．０×１０¹⁶ｃｍ^-3程度、深さ０．５μｍ程度にて形成する。そして、酸化膜３１をすべて除去する。ｎ型領域２２と、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２との形成順序は入れ換え可能である。

（ｄ）図６に示すように、ｐ型ＳｉＣ層１１の表面に酸化膜３２を形成し、ｐ⁺型コンタクト領域５の形成領域に対応する部分の酸化膜３２を除去する。次に、酸化膜３２の残部をマスクとしてｐ⁺型コンタクト領域５を例えばＡｌなどのｐ型不純物のイオン注入にて形成する。ｐ⁺型コンタクト領域５は、例えば、不純物濃度１．０×１０²⁰ｃｍ^-3程度、深さ０．５μｍ程度に形成する。そして、酸化膜３２をすべて除去する。

（ｅ）図７に示すように、温度１６００℃以上にて活性化アニールを実施、各層のイオン注入ダメージの除去及び活性化をおこなう。

（ｆ）一般的な方法により、表面構造及び裏面電極（ドレイン電極）９を形成して図１の半導体装置を得る。表面構造とは、ゲート絶縁膜６、ゲート電極７、層間絶縁膜（不図示）、ソース電極８、電極パッドおよびパッシベーション保護膜（不図示）などである。

なお、イオン注入の際にマスクとなる酸化膜３１，３２の膜厚は、例えば１．５μｍ以上程度の厚さが必要であるとともに、各ｎ型領域を形成するイオン注入の際の不純物として投影飛程の大きな窒素（Ｎ）又はリン（Ｐ）を使用することが好ましい。上記工程により、本実施例１の縦型ＭＯＳＦＥＴが形成される。

このようにｎ型領域２２、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２の３つの領域を１回のフォトリソグラフィの工程で形成できるため、大幅な工程数の削減を図ることができる。上記工程により形成したＭＯＳＦＥＴは、以下（１）〜（５）の作用効果を有する。

（１）ｐ型ベース領域１０間にｎ^-型ＳｉＣ層２よりも不純物濃度の高いｎ型領域２２を形成することによりＪＦＥＴ抵抗を低減することができ、オン抵抗が小さくなる。

（２）１つのマスク（酸化膜３１）を用いてｎ型領域２２及び第２のｎ⁺型ソース領域２１を同時形成することでアライメントずれによるチャネル長のばらつきの問題が生じないため、閾値やオン抵抗などの特性ばらつきを低減し安定した特性を得ることができる。
この同時形成は、
１．ｎ⁺型領域１２及び第２のｎ⁺型ソース領域２１の同時形成
２．ｎ型領域２２及び第２のｎ⁺型ソース領域２１を同一の酸化膜３１をマスクとして形成
３．ｎ型領域２２、ｎ⁺型領域１２及び第２のｎ⁺型ソース領域２１を同一の酸化膜３１をマスクとして形成のいずれかである。

（３）ｐ型ベース領域１０の下に形成した第２のｎ型領域２３のｐｎ接合部でアバランシェを発生させることができるようになり、ゲート絶縁膜６の絶縁破壊耐量と信頼性を向上できる。

（４）第２のｎ型領域２３をｐ型ベース領域１０よりも小さく（第２のｎ型領域２３の横端部はｐ型ベース領域１０のコーナー部よりも内側に位置させて）形成し、かつリング状の平面形状に形成されていることで第２のｎ型領域２３の終端部分のｐｎ接合部でアバランシェを発生させることができる。

図８は、本発明の半導体装置の実施例１におけるアバランシェ電流の流れを説明する図である。第２のｎ型領域２３をｐ型ベース領域１０よりも大きさ（面積）が小さく（第２のｎ型領域２３の横端部はｐ型ベース領域１０のコーナー部よりも内側に位置させて）形成することで、図８に示すように、ｐ型ベース領域１０のからソース電極８へ向って流れるアバランシェ電流の経路は、第２のｎ型領域２３の一方の端部からｐ型ベース領域１０の、ｎ型ソース領域４の下の部分通ってソース電極８へ向う経路と、第２のｎ型領域２３の他方の端部からｎ型ソース領域４の下を通らずにソース電極８へ向う経路と、に分散される。このため、ｐ型ベース領域１０の、ｎ型ソース領域４の下の部分を流れるアバランシェ電流を低減させることができる。これにより、ｎ^-型ＳｉＣ層２、ｐ型ベース領域１０およびｎ型ソース領域４からなる寄生ｎｐｎバイポーラトランジスタの動作を抑制できるため素子の破壊耐量を向上させることができる。

（５）ｎソース領域を不純物濃度の異なる２層（ｎ型ソース領域４と、第２のｎ⁺型ソース領域２１）で形成することで飽和電流を低減し、負荷短絡時の電流を抑制できるため素子の破壊耐量が向上する。

［実施例２］
図９は、本発明の半導体装置の実施例２におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図、図１０と図１１は、それぞれ本発明の半導体装置の実施例２におけるＭＯＳＦＥＴの断面構造図である。図１０は、図９のＡ−Ａ’断面図、図１１は、図９のＢ−Ｂ’断面図である。

本発明の実施例２の基本的な構造は、上述した実施例１と同様である。実施例２が上述した実施例１と異なる点は、図９に示すように、ｐ型ベース領域１０の平面形状がストライプ形状に形成され、ｐ型ベース領域１０の下を第２のｎ型領域２３が梯子状の平面形状に形成されている点である。このように一定の間隔で隣り合うｐ型ベース領域１０の下の第２のｎ型領域２３同士をつなぐことでアバランシェがｐ⁺型コンタクト領域５付近にて発生しやすくなる。これにより、ｐ型ベース領域１０の、ｎ型ソース領域４の下の部分を流れるアバランシェ電流を抑制することができ、寄生ｎｐｎトランジスタの動作を抑制し素子の破壊耐量が向上する。

［実施例３］
図１２は、本発明の半導体装置の実施例３におけるＭＯＳＦＥＴの断面構造図、図１３は、本発明の半導体装置の実施例３におけるＭＯＳＦＥＴのｎ型炭化珪素層及びｎ型領域とｐ型ベース領域の接合部の平面図である。

本発明の実施例３が上述した実施例１と異なる点は、実施例１，２でｐ型ベース領域１０下に形成した第２のｎ型領域２３をｐ⁺型コンタクト領域５下に形成した点である。図１３の素子内部構造に示すように、ｎ^-型ＳｉＣ層２及び第２のｎ型領域２３とｐ型ベース領域１０の接合部において、第２のｎ型領域２３はｐ型ベース領域１０の中心部に形成されている。なお、図１３の例では、ｐ⁺型コンタクト領域５を中心とした６角形セルの平面形状で示しているが、ｐ⁺型コンタクト領域５の平面形状は多角形セル及び円形セルで形成しても構わない。

図１４〜図１８は、本発明の半導体装置の実施例３における製造工程を示す図である。実施例３におけるＭＯＳＦＥＴは、図１４に示す（ａ）〜図１８に示す（ｅ）の各工程順で製造する。

（ａ）図１４に示すように、例えばエピタキシャル成長により、ｎ型ＳｉＣ基板１のおもて面にｎ^-型ＳｉＣ層２を堆積（形成）する。次に、ｎ^-型ＳｉＣ層２の表面層にｐ型ベース領域１０を形成する。ｐ型ベース領域１０は、例えば、Ａｌイオン注入にて不純物濃度３．０×１０¹⁸ｃｍ^-3、ｎ^-型ＳｉＣ層２の表面からの深さ０．５μｍ程度に形成する。その後、例えばエピタキシャル成長により、ｎ^-型ＳｉＣ層２の表面全面に不純物濃度５．０×１０¹⁵、厚さ０．５μｍのｐ型ＳｉＣ層１１を形成する。なお、ｎ^-型ＳｉＣ層２は、例えば、１２００ＶクラスのＭＯＳＦＥＴでは不純物濃度１．０×１０¹⁶ｃｍ^-3、厚さ１０μｍ程度に形成する。

（ｂ）図１５に示すように、ｐ型ＳｉＣ層１１の表面に酸化膜４１を形成し、ｎ型ソース領域４の形成領域に対応する部分の酸化膜４１を除去する。次に、酸化膜４１の残部をマスクとしてｐ型ＳｉＣ層１１の内部に選択的にｎ型ソース領域４をｎ型不純物のイオン注入にて形成する。ｎ型ソース領域４は、例えば、不純物濃度１．０×１０²⁰ｃｍ^-3以上程度、深さ０．５μｍ程度に形成する。

（ｃ）図１６に示すように、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２の形成領域に対応する部分の酸化膜４１を除去する。酸化膜４１の残部をマクスとしてｎ^-型ＳｉＣ層２の表面層に選択的にｎ型領域２２をｎ型不純物のイオン注入にて形成する。ｎ型領域２２は、例えば、ｎ^-型ＳｉＣ層２の１．２〜１．５倍程度の不純物濃度、深さ１．２μｍ程度に形成する。この際、ｐ型ベース領域１０にもｎ型不純物がイオン注入されるが、ｐ型ベース領域１０の不純物濃度が例えば３．０×１０¹⁸ｃｍ^-3程度でありｎ型領域２２に比べて高不純物濃度であることから、ｎ型領域２２の形成でｐ型ベース領域１０がｎ型に反転することは無い。また、このとき、ｐ型ベース領域１０の下に、ｎ型領域２２と同じ不純物濃度のｎ型領域２２ａが形成されてもよい。

また、ｎ型領域２２の形成時と同じ開口幅で残る酸化膜４１をマスクに用いて第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２をｎ型不純物のイオン注入にて形成する。第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２は、例えば不純物濃度４．０×１０¹⁶ｃｍ^-3程度、深さ０．５μｍ程度にて形成する。ｎ型領域２２と、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２との形成順序は入れ換え可能である。そして、酸化膜４１をすべて除去する。

（ｄ）図１７に示すように、ｐ型ＳｉＣ層１１の表面に酸化膜４２を形成し、ｐ⁺型コンタクト領域５の形成領域に対応する部分の酸化膜４２を除去する。次に、酸化膜４２の残部をマスクとしてｐ⁺型コンタクト領域５を例えばＡｌなどのｐ型不純物のイオン注入にて形成する。ｐ⁺型コンタクト領域５は、例えば、不純物濃度１．０×１０²⁰ｃｍ^-3程度、深さ０．５μｍ程度に形成する。また、ｐ⁺型コンタクト領域５の形成時と同じ開口幅で残る酸化膜４２をマスクとして用いてｐ型不純物のイオン注入にて第２のｎ型領域２３のを形成する。第２のｎ型領域２３は、例えば、ｎ^-型ＳｉＣ層２の１．２〜１．５倍程度の不純物濃度、深さ１．５〜１．０μｍ程度に６００ｋｅＶ以上の高注入エネルギーにて注入することで任意の深さに形成する。

図１７の例では、ｐ⁺型コンタクト領域５の直下位置となるｐ型ベース領域１０下に第２のｎ型領域２３を形成する。この際、ｐ型ベース領域１０の不純物濃度が例えば３．０×１０¹⁸ｃｍ^-3程度であり、第２のｎ型領域２３に比べて高不純物濃度であることから、第２のｎ型領域２３の形成でｐ型ベース領域１０がｎ型に反転することはない。ｐ⁺型コンタクト領域５と、第２のｎ型領域２３との形成順序は入れ換え可能である。

（ｅ）図１８に示すように、温度１６００℃以上にて活性化アニールを実施、各層のイオン注入ダメージの除去及び活性化をする。

（ｆ）実施例１と同様に、表面構造及び裏面電極（ドレイン電極）９を形成し、図１２に示す半導体装置を得る。

なお、実施例３においても実施例１と同様に、イオン注入の際にマスクとなる酸化膜４１，４２の膜厚は例えば１．５μｍ以上程度の厚さが必要であるとともに、各ｎ型領域を形成するイオン注入の際の不純物として投影飛程の大きな窒素（Ｎ）又はリン（Ｐ）を使用することが好ましい。上記のような工程にて本実施例３の縦型ＭＯＳＦＥＴが形成され、実施例１と同様の特性を示す。

以上説明した各実施の形態によれば、表面に形成するｎ型領域及び第２のｎソース領域を同時形成することでアライメントずれの問題が無くなり、閾値をコントロールし安定した特性を得ることができるとともに、ｐ型ベース領域間に形成したｎ型領域のためＪＦＥＴ抵抗を小さくしオン抵抗の低減を図ることができる。

また、ｐ型ベース領域下にｎ型領域が形成されるため、ドレイン電極に高電圧が印加された際にｐ型ベース領域とｐ型ベース領域下に形成したｎ型領域とのｐｎ接合部でアバランシェを起こすようになる。これにより、ゲート絶縁膜に大きな電界が掛かることが無くなりゲート絶縁膜の破壊耐量を向上及びゲート絶縁膜の信頼性が向上する。また、ｎ型領域をｐ型ベース領域よりも小さく形成することでアバランシェの発生箇所が前記ｐｎ接合部となり、ｐ型ベース領域の、ｎソース領域の下の部分を流れるアバランシェ電流が低減し寄生ｎｐｎトランジスタの動作を抑制することができるため、素子の破壊耐量が向上する。更に、ｎ型ソース領域を不純物濃度の異なる２層で形成することで素子の飽和電流を抑えることができ、負荷短絡時の電流も抑制し破壊耐量が向上する。

ｎ型領域２２、第２のｎ⁺型ソース領域２１及びｎ⁺型領域１２の３つの領域を１回のフォトリソグラフィの工程で同時に形成することにより形成工程の増加を伴うことなく素子を形成することができ、形成した素子ではアライメントずれの問題を解消し安定した特性を得るとともに信頼性及び破壊耐量の向上を図ることができる。

以上において本発明は種々変更可能であり、上述した各実施の形態において、たとえば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施例では、不純物濃度の異なるｐ型ベース領域およびｐ型炭化珪素層を深さ方向に積層した構成のベース領域を備える場合を例に説明しているが、これに限らず、不純物濃度が深さ方向に一様な１つのｐ型領域をベース領域としてもよい。

以上のように、本発明にかかる半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

１ｎ型炭化珪素基板
２ｎ^-型炭化珪素層
３ｐ型領域
４ｎ型ソース領域
５ｐ⁺型コンタクト領域
６ゲート絶縁膜
７ゲート電極
８ソース電極
９ドレイン電極
１０ｐ型ベース領域
１１ｐ型炭化珪素層
１２ｎ⁺型領域
２１第２のｎ⁺型ソース領域
２２ｎ型領域（カウンタードープ領域）
２３第２のｎ型領域

Claims

第１導電型の炭化珪素基板と、前記炭化珪素基板の表面に形成された、前記炭化珪素基板よりも低不純物濃度の第１導電型の炭化珪素層と、前記炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域の表面層に選択的に形成された第１導電型の第１ソース領域と、前記第１半導体領域及び前記第１ソース領域の表面に電気的に接続するソース電極と、前記第１半導体領域の、前記炭化珪素層と前記第１ソース領域とに挟まれた部分の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、前記炭化珪素基板の裏面に形成されたドレイン電極と、を備えた半導体装置の製造方法において、
前記炭化珪素基板の表面に、前記炭化珪素基板よりも低不純物濃度の前記炭化珪素層を形成する第１工程と、
前記炭化珪素層の表面層に、前記第１半導体領域を選択的に形成する第２工程と、
前記第１半導体領域の表面層に前記第１ソース領域を選択的に形成する第３工程と、
前記第１半導体領域の表面層の、前記第１ソース領域よりも外側に、前記第１ソース領域に隣接して、前記第１ソース領域よりも不純物濃度の高い第１導電型の第２ソース領域を形成するとともに、前記炭化珪素層の、前記第１半導体領域間に挟まれた部分に、該第１半導体領域よりも深く、かつ前記炭化珪素層よりも不純物濃度の高い第１導電型の第３半導体領域を形成する第４工程と、
を含み、
所定のタイミングで、前記第１半導体領域下に該第１半導体領域よりも大きさが小さい第１導電型の第４半導体領域を形成する第５工程をさらに含むことを特徴とする半導体装置の製造方法。
前記第４工程では、前記第３半導体領域として、前記第１半導体領域よりも深い位置にまで達する第１領域と、前記第１領域よりも浅い位置に配置された、前記第１領域よりも不純物濃度の高い第２領域と、を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
前記第５工程は、前記第２工程の後、前記第３工程の前、または前記第３工程の後、前記第４工程の前に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第４工程の後、前記第１半導体領域の表面層の、前記第１ソース領域よりも内側に、前記第１半導体領域よりも不純物濃度の高い第２導電型の第２半導体領域を選択的に形成する第６工程をさらに含み、
前記第５工程は、前記第４工程の後、前記第６工程の前、または前記第６工程の後に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記第３工程は、
前記第１半導体領域の表面に、前記第１ソース領域の形成領域に対応する部分が開口した第１イオン注入用マスクを形成する工程と、
前記第１イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第１ソース領域を形成する工程と、を行い、
前記第５工程では、同一の前記第１イオン注入用マスクをマスクとして前記第４半導体領域を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
前記第６工程は、
前記第１半導体領域の表面に、前記第２半導体領域の形成領域に対応する部分が開口した第２イオン注入用マスクを形成する工程と、
前記第２イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第２半導体領域を形成する工程と、を行い、
前記第５工程では、同一の前記第２イオン注入用マスクをマスクとして前記第４半導体領域を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
前記第３工程は、
前記第１半導体領域の表面に、前記第１ソース領域の形成領域に対応する部分が開口した第１イオン注入用マスクを形成する工程と、
前記第１イオン注入用マスクをマスクとしてイオン注入を行うことにより前記第１ソース領域を形成する工程と、を行い、
前記第４工程は、
前記第１半導体領域の、前記第１ソース領域よりも外側の部分が選択的に露出されるように前記第１イオン注入用マスクの開口部の幅を広げるとともに、前記炭化珪素層の、前記第１半導体領域間に挟まれた部分が露出されるように前記第１イオン注入用マスクを選択的に除去する工程と、
前記第１イオン注入用マスクの残部をマスクとしてイオン注入を行うことにより前記第２ソース領域、前記第３半導体領域を形成する工程と、を行うことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
前記第１ソース領域と、前記第２のソース領域及び前記第３半導体領域の形成に用いる不純物は、投影飛程の大きな窒素、リンであることを特徴とする請求項５に記載の半導体装置の製造方法。