JP6269934B2 - Amplitude detection circuit - Google Patents
Amplitude detection circuit Download PDFInfo
- Publication number
- JP6269934B2 JP6269934B2 JP2013265547A JP2013265547A JP6269934B2 JP 6269934 B2 JP6269934 B2 JP 6269934B2 JP 2013265547 A JP2013265547 A JP 2013265547A JP 2013265547 A JP2013265547 A JP 2013265547A JP 6269934 B2 JP6269934 B2 JP 6269934B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generation circuit
- amplitude detection
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
本発明は、振幅検出回路に関し、特に、低電源電圧で安定に動作する振幅検出回路に関する。 The present invention relates to an amplitude detection circuit, and more particularly to an amplitude detection circuit that operates stably with a low power supply voltage.
入力信号の振幅の大きさに応じた信号を出力する振幅検出回路として、従来から種々の方式が提案されている。図６（ａ）は、従来の振幅検出回路の第１例を示す図である。本図の回路例では、入力電圧ＶＩＮを、演算増幅器ＡＭＰの非反転入力端子に入力する。そして、コレクタに電圧ＶＣＣを印加したトランジスタＱのベースに演算増幅器ＡＭＰの出力を入力し、トランジスタＱのエミッタを、演算増幅器ＡＭＰの反転入力端子に接続する。さらに、トランジスタＱのエミッタには、並列接続の抵抗ＲとコンデンサＣとを接続し、抵抗Ｒに生じる電圧を出力電圧ＶＯＵＴとする。 Conventionally, various methods have been proposed as an amplitude detection circuit that outputs a signal according to the amplitude of an input signal. FIG. 6A is a diagram illustrating a first example of a conventional amplitude detection circuit. In the circuit example of this figure, the input voltage VIN is input to the non-inverting input terminal of the operational amplifier AMP. The output of the operational amplifier AMP is input to the base of the transistor Q to which the voltage VCC is applied to the collector, and the emitter of the transistor Q is connected to the inverting input terminal of the operational amplifier AMP. Furthermore, a resistor R and a capacitor C connected in parallel are connected to the emitter of the transistor Q, and a voltage generated in the resistor R is set as an output voltage VOUT.
入力電圧ＶＩＮの電圧がコンデンサＣの電圧よりも高いときは、トランジスタＱが導通状態となって、コンデンサＣは入力電圧ＶＩＮに追従して充電される。入力電圧ＶＩＮの電圧がコンデンサＣの電圧よりも小さくなるとトランジスタＱがオフ状態となり、コンデンサＣの放電により出力電圧ＶＯＵＴは時定数ＣＲで下降する。時定数ＣＲを入力電圧ＶＩＮの周期よりも十分長く設計しておくことで、図６（ｂ）に示すように、出力電圧ＶＯＵＴは入力電圧ＶＩＮの振幅に近い電圧を保持することになる。 When the voltage of the input voltage VIN is higher than the voltage of the capacitor C, the transistor Q is turned on and the capacitor C is charged following the input voltage VIN. When the voltage of the input voltage VIN becomes smaller than the voltage of the capacitor C, the transistor Q is turned off, and the output voltage VOUT decreases with the time constant CR due to the discharge of the capacitor C. By designing the time constant CR sufficiently longer than the cycle of the input voltage VIN, the output voltage VOUT holds a voltage close to the amplitude of the input voltage VIN as shown in FIG. 6B.
図７（ａ）は、従来の振幅検出回路の第２例を示す図である。本図の回路例では、演算増幅器ＡＭＰの出力に接続されたダイオードＤ２は、反転入力端子に入力される入力電圧ＶＩＮが負のときだけ導通状態となるため、ＬＰＦの入力電圧ＶＬは、図７（ｂ）に示すように、半波整流波となり、その振幅は入力電圧ＶＩＮの振幅×（−ＲＦ／ＲＳ）となる。この電圧ＶＬをＬＰＦでフィルタリングすると、入力電圧ＶＩＮの振幅に応じた値の直流電圧ＶＯＵＴが得られる。 FIG. 7A is a diagram illustrating a second example of a conventional amplitude detection circuit. In the circuit example of this figure, the diode D2 connected to the output of the operational amplifier AMP is in a conductive state only when the input voltage VIN input to the inverting input terminal is negative. Therefore, the input voltage VL of the LPF is as shown in FIG. As shown in (b), it becomes a half-wave rectified wave, and its amplitude is the amplitude of the input voltage VIN × (−RF / RS). When this voltage VL is filtered by the LPF, a DC voltage VOUT having a value corresponding to the amplitude of the input voltage VIN is obtained.
図８（ａ）は、従来の振幅検出回路の第３例を示す図である。本図の回路例はアナログ乗算器を用いた方式である。乗算器の２つの入力端子の両方に入力電圧ＶＩＮを入力するため、図８（ｂ）に示すように、乗算器の出力電圧ＶＬは入力電圧ＶＩＮの２乗に比例する。この電圧ＶＬをＬＰＦでフィルタリングすると、入力電圧ＶＩＮの振幅に応じた値の直流電圧ＶＯＵＴが得られる。 FIG. 8A is a diagram illustrating a third example of a conventional amplitude detection circuit. The circuit example in this figure is a system using an analog multiplier. Since the input voltage VIN is input to both of the two input terminals of the multiplier, as shown in FIG. 8B, the output voltage VL of the multiplier is proportional to the square of the input voltage VIN. When this voltage VL is filtered by the LPF, a DC voltage VOUT having a value corresponding to the amplitude of the input voltage VIN is obtained.
図６（ａ）、図７（ａ）に示した回路は、いずれも演算増幅器Ａｍｐを用いたフィードバック方式であり、フィードバックループにおける位相回転より発振するおそれがあり、動作の安定性が十分に高いとはいえない。また、図８（ａ）に示した回路は、アナログ乗算器を用いているため、比較的高い電源電圧を必要とし、低消費電力が要求される装置への適用には向いていない。 Each of the circuits shown in FIGS. 6A and 7A is a feedback system using an operational amplifier Amp, and may oscillate due to phase rotation in the feedback loop, and the operation stability is sufficiently high. That's not true. In addition, since the circuit shown in FIG. 8A uses an analog multiplier, it requires a relatively high power supply voltage and is not suitable for application to a device that requires low power consumption.
そこで、本発明は、低電源電圧で安定に動作する振幅検出回路を提供することを目的とする。 Therefore, an object of the present invention is to provide an amplitude detection circuit that operates stably with a low power supply voltage.
上記課題を解決するため、本発明の振幅検出回路は、入力信号の振幅に対応した出力信号を出力する振幅検出回路であって、上昇電圧と下降電圧とを制御信号に基づいて切り替えて前記出力信号として出力する昇降電圧生成回路と、前記入力信号と前記出力信号とを比較する第１比較器と、上昇電圧を出力する上昇電圧生成回路と、前記第１比較器の比較結果に応じて前記上昇電圧生成回路の出力電圧を基準電位に固定するスイッチと、前記上昇電圧生成回路の出力電圧と参照電圧とを比較し、比較結果を前記制御信号として出力する第２比較器と、を備えたことを特徴とする。
ここで、前記昇降電圧生成回路は、定電圧電源と、前記電源からの供給電圧を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含めることができる。
また、前記上昇電圧生成回路は、定電圧電源と、前記上昇電圧の時定数を定める抵抗とコンデンサとを含めることができる。
あるいは、前記昇降電圧生成回路は、定電流電源と、前記定電流電源からの供給電流を前記制御信号に応じてオンオフするスイッチと、前記上昇電圧および前記下降電圧の時定数を定める抵抗とコンデンサとを含めることができる。
また、前記上昇電圧生成回路は、定電流電源とコンデンサとを含めることができる。
In order to solve the above problems, an amplitude detection circuit of the present invention is an amplitude detection circuit that outputs an output signal corresponding to the amplitude of an input signal, and switches the rising voltage and the falling voltage based on a control signal to output the output signal. According to the comparison result of the first comparator, a step-up voltage generation circuit that outputs as a signal, a first comparator that compares the input signal and the output signal, a rise voltage generation circuit that outputs a rise voltage, and the first comparator A switch that fixes the output voltage of the rising voltage generation circuit to a reference potential, and a second comparator that compares the output voltage of the rising voltage generation circuit with a reference voltage and outputs a comparison result as the control signal. It is characterized by that.
Here, the step-up voltage generation circuit includes a constant voltage power supply, a switch for turning on and off the supply voltage from the power supply in accordance with the control signal, and a resistor and a capacitor that determine time constants of the rising voltage and the falling voltage. Can be included.
The rising voltage generation circuit may include a constant voltage power supply, a resistor and a capacitor that determine a time constant of the rising voltage.
Alternatively, the step-up voltage generation circuit includes a constant current power source, a switch for turning on and off a supply current from the constant current power source according to the control signal, and a resistor and a capacitor that determine time constants of the rising voltage and the falling voltage. Can be included.
The rising voltage generation circuit may include a constant current power source and a capacitor.
本発明によれば、低電源電圧で安定に動作する振幅検出回路を提供することができる。 According to the present invention, it is possible to provide an amplitude detection circuit that operates stably with a low power supply voltage.
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る振幅検出回路の構成を示す図である。本図に示すように、振幅検出回路１００は、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、スイッチＳＷ１と、昇降電圧生成回路１１０と、上昇電圧生成回路１２０と、参照電圧Ｖｒｅｆを出力する電源とを備えて構成される。 Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of an amplitude detection circuit according to the present embodiment. As shown in the figure, the amplitude detection circuit 100 includes a comparator CMP1, a comparator CMP2, a switch SW1, a step-up voltage generation circuit 110, a rise voltage generation circuit 120, and a power source that outputs a reference voltage Vref. Composed.
コンパレータＣＭＰ１の正端子には、振幅検出対象である入力電圧ＶＩＮが入力される。コンパレータＣＭＰ１の負端子には昇降電圧生成回路１１０からの出力電圧が印加され、この負端子の電圧を振幅検出結果である出力電圧ＶＯＵＴとする。 An input voltage VIN that is an amplitude detection target is input to the positive terminal of the comparator CMP1. The output voltage from the step-up / down voltage generation circuit 110 is applied to the negative terminal of the comparator CMP1, and the voltage at the negative terminal is used as the output voltage VOUT as the amplitude detection result.
昇降電圧生成回路１１０は、コンパレータＣＭＰ２の出力信号がＨのとき、時定数τ１で上昇し、コンパレータＣＭＰ２の出力信号がＬのとき、時定数τ２で下降する電圧を生成する回路である。 The step-up voltage generation circuit 110 is a circuit that generates a voltage that rises with a time constant τ1 when the output signal of the comparator CMP2 is H, and that decreases with a time constant τ2 when the output signal of the comparator CMP2 is L.
コンパレータＣＭＰ２の負端子には上昇電圧生成回路１２０からの出力電圧が印加される。上昇電圧生成回路１２０は、スイッチＳＷ１がオフ状態のときに、時定数τ３で上昇する電圧を生成する回路である。この電圧は、スイッチＳＷ１がオン状態になると基準電位ＧＮＤに固定される。スイッチＳＷ１は、コンパレータＣＭＰ１の出力がＨのときにオンとなり、コンパレータＣＭＰ１の出力がＬのときにオフとなる。なお、スイッチＳＷ１のオン時に上昇電圧生成回路１２０から過電流が流れないように保護機能を付加するようにしてもよい。 The output voltage from the rising voltage generation circuit 120 is applied to the negative terminal of the comparator CMP2. The rising voltage generation circuit 120 is a circuit that generates a voltage that rises with a time constant τ3 when the switch SW1 is in an OFF state. This voltage is fixed to the reference potential GND when the switch SW1 is turned on. The switch SW1 is turned on when the output of the comparator CMP1 is H, and is turned off when the output of the comparator CMP1 is L. Note that a protection function may be added so that no overcurrent flows from the increased voltage generation circuit 120 when the switch SW1 is turned on.
コンパレータＣＭＰ２の正端子には参照電圧Ｖｒｅｆが印加され、出力信号は、上述のように昇降電圧生成回路１１０の上昇電圧生成動作を制御する。具体的には、上昇電圧生成回路１２０の電圧が参照電圧Ｖｒｅｆよりも低ければ、昇降電圧生成回路１１０は電圧上昇動作を行ない、上昇電圧生成回路１２０の電圧が参照電圧Ｖｒｅｆよりも高ければ、昇降電圧生成回路１１０は電圧下降動作を行なう。 The reference voltage Vref is applied to the positive terminal of the comparator CMP2, and the output signal controls the rising voltage generation operation of the step-up voltage generation circuit 110 as described above. Specifically, if the voltage of the rising voltage generation circuit 120 is lower than the reference voltage Vref, the step-up voltage generation circuit 110 performs a voltage rising operation, and if the voltage of the rising voltage generation circuit 120 is higher than the reference voltage Vref, The voltage generation circuit 110 performs a voltage drop operation.
この構成の振幅検出回路１００の動作について図２のタイミング図を参照して説明する。 The operation of the amplitude detection circuit 100 having this configuration will be described with reference to the timing chart of FIG.
時刻ｔ１で、入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも高くなると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、コンパレータＣＭＰ２の負端子は基準電位ＧＮＤとなり、コンパレータＣＭＰ２はＨを出力する。これにより、昇降電圧生成回路１１０が電圧上昇動作を行ない、出力電圧ＶＯＵＴが時定数τ１で上昇していく。 When the input voltage VIN becomes higher than the output voltage VOUT at time t1, the output of the comparator CMP1 becomes H, and SW1 is turned on. For this reason, the negative terminal of the comparator CMP2 becomes the reference potential GND, and the comparator CMP2 outputs H. As a result, the step-up voltage generation circuit 110 performs a voltage raising operation, and the output voltage VOUT rises with a time constant τ1.
時刻ｔ２で、出力電圧ＶＯＵＴが入力電圧ＶＩＮよりも高くなると、コンパレータＣＭＰ１の出力がＬとなり、ＳＷ１をオフ状態にする。上昇電圧生成回路１２０の動作により、コンパレータＣＭＰ２の負端子電圧が時定数τ３で上昇していく。しかしながら、基準電圧Ｖｒｅｆには達せず、コンパレータＣＭＰ２はＨを維持し、出力電圧ＶＯＵＴは上昇を続ける。 When the output voltage VOUT becomes higher than the input voltage VIN at time t2, the output of the comparator CMP1 becomes L, and the SW1 is turned off. Due to the operation of the rising voltage generation circuit 120, the negative terminal voltage of the comparator CMP2 rises with a time constant τ3. However, the reference voltage Vref is not reached, the comparator CMP2 maintains H, and the output voltage VOUT continues to rise.
時刻ｔ３で、再度、入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも高くなると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、上昇していたコンパレータＣＭＰ２負端子は基準電位ＧＮＤに落ちる。コンパレータＣＭＰ２はＨを維持するため、出力電圧ＶＯＵＴは継続して上昇していく。 When the input voltage VIN becomes higher than the output voltage VOUT again at time t3, the output of the comparator CMP1 becomes H, and the SW1 is turned on. For this reason, the rising comparator CMP2 negative terminal falls to the reference potential GND. Since the comparator CMP2 maintains H, the output voltage VOUT continues to rise.
その後、スイッチＳＷ１のオフオンが繰り返されるが、出力電圧ＶＯＵＴの値が高くなるにつれてオンの時間が短くなっていく。そして、時刻ｔ４で出力電圧ＶＯＵＴが入力電圧ＶＩＮの振幅を超えると、スイッチＳＷ１のオフ状態が継続するため、上昇電圧生成回路１２０の動作により、コンパレータＣＭＰ２の負端子電圧が上昇し続ける。 Thereafter, the switch SW1 is repeatedly turned off and on, but the on time is shortened as the value of the output voltage VOUT increases. Then, when the output voltage VOUT exceeds the amplitude of the input voltage VIN at time t4, the switch SW1 is kept off, so that the negative terminal voltage of the comparator CMP2 continues to rise due to the operation of the rising voltage generation circuit 120.
時刻ｔ５で、コンパレータＣＭＰ２の負端子電圧が正端子の参照電圧Ｖｒｅｆを超えると、コンパレータＣＭＰ２の出力がＬとなる。これにより、昇降電圧生成回路１１０が電圧下降動作に切り替わり、出力電圧ＶＯＵＴは、時定数τ２で下降していく。 When the negative terminal voltage of the comparator CMP2 exceeds the reference voltage Vref of the positive terminal at time t5, the output of the comparator CMP2 becomes L. As a result, the step-up / down voltage generation circuit 110 switches to a voltage lowering operation, and the output voltage VOUT decreases with a time constant τ2.
時刻ｔ６で出力電圧ＶＯＵＴが入力電圧ＶＩＮの振幅を下回ると、コンパレータＣＭＰ１の出力がＨとなり、ＳＷ１をオン状態にする。このため、コンパレータＣＭＰ２負端子は基準電位ＧＮＤにリセットされ、コンパレータＣＭＰ２はＨを出力する。これにより、昇降電圧生成回路１１０が電圧上昇動作に切り替わる。 When the output voltage VOUT falls below the amplitude of the input voltage VIN at time t6, the output of the comparator CMP1 becomes H, and SW1 is turned on. Therefore, the comparator CMP2 negative terminal is reset to the reference potential GND, and the comparator CMP2 outputs H. As a result, the step-up voltage generation circuit 110 switches to a voltage increase operation.
出力電圧ＶＯＵＴは、入力電圧ＶＩＮの振幅付近から上昇するため、時刻ｔ７ですぐに入力電圧ＶＩＮの振幅を超え、時刻ｔ４以降の動作を繰り返すことになる。 Since the output voltage VOUT rises from near the amplitude of the input voltage VIN, it immediately exceeds the amplitude of the input voltage VIN at time t7, and the operation after time t4 is repeated.
この結果、出力電圧ＶＯＵＴは、入力電圧ＶＩＮの振幅付近の電圧で安定的に上昇下降を繰り返すことになる。すなわち、入力電圧ＶＩＮの振幅に応じた値の電圧を得ることができる。出力電圧ＶＯＵＴをＬＰＦでフィルタリングしてリプルの含まれない直流電圧を得るようにしてもよい。 As a result, the output voltage VOUT repeats rising and falling stably at a voltage near the amplitude of the input voltage VIN. That is, a voltage having a value corresponding to the amplitude of the input voltage VIN can be obtained. The output voltage VOUT may be filtered with an LPF to obtain a DC voltage that does not include ripples.
このように、本実施形態の振幅検出回路１００は、２つのコンパレータを用いることにより、演算増幅器を含んだフィードバック回路を利用せずに振幅を検出するため、発振のおそれがなく安定的に動作することができる。また、乗算器を用いていないため、低電圧電源で動作することが可能である。 As described above, the amplitude detection circuit 100 according to the present embodiment uses two comparators to detect amplitude without using a feedback circuit including an operational amplifier, and thus operates stably without fear of oscillation. be able to. In addition, since a multiplier is not used, it is possible to operate with a low voltage power source.
さらに、コンパレータの帯域は、入力電圧ＶＩＮの周波数に対応しておれば十分であり、演算増幅器を含んだフィードバック回路のように広い帯域を確保する必要がない。一般に、帯域と消費電流はトレードオフの関係にあるため、本実施形態の振幅検出回路１００では、消費電流を低減することができ、消費電力を一層削減することができる。 Further, it is sufficient that the band of the comparator corresponds to the frequency of the input voltage VIN, and it is not necessary to secure a wide band unlike a feedback circuit including an operational amplifier. Generally, since the band and the current consumption are in a trade-off relationship, the current consumption can be reduced and the power consumption can be further reduced in the amplitude detection circuit 100 of the present embodiment.
図３は、振幅検出回路１００における昇降電圧生成回路１１０と上昇電圧生成回路１２０と参照電圧Ｖｒｅｆの具体的な回路例を示す図である。 FIG. 3 is a diagram illustrating a specific circuit example of the step-up voltage generation circuit 110, the step-up voltage generation circuit 120, and the reference voltage Vref in the amplitude detection circuit 100.
本図の例では、定電圧電源Ｖ１を用い、電圧Ｖ１を抵抗Ｒ４と抵抗Ｒ５で分圧することにより参照電圧Ｖｒｅｆを生成している。 In the example of this figure, the reference voltage Vref is generated by using the constant voltage power supply V1 and dividing the voltage V1 by the resistor R4 and the resistor R5.
昇降電圧生成回路１１０は、定電圧電源Ｖ１、コンパレータＣＭＰ２の出力でオンオフするスイッチＳＷ２、並列接続の抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２で構成している。この場合、抵抗Ｒ１の電圧が昇降電圧生成回路１１０の出力としてコンパレータＣＭＰ１の負端子に印加されることになる。 The step-up / down voltage generation circuit 110 includes a constant voltage power source V1, a switch SW2 that is turned on / off by the output of the comparator CMP2, a parallel-connected resistor R1, a capacitor C1, and a resistor R2. In this case, the voltage of the resistor R1 is applied to the negative terminal of the comparator CMP1 as the output of the step-up voltage generation circuit 110.
スイッチＳＷ２がオンのとき、昇降電圧生成回路１１０の出力電圧は、時定数τ１＝Ｃ１・Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）で、電圧Ｖ１×Ｒ１／（Ｒ１＋Ｒ２）に向かって上昇する。このため、電圧Ｖ１×Ｒ１／（Ｒ１＋Ｒ２）が入力電圧ＶＩＮの振幅よりも高くなるように設計する。また、スイッチＳＷ２がオフのとき、昇降電圧生成回路１１０の出力電圧は、時定数τ２＝Ｃ１・Ｒ１で、基準電位ＧＮＤに向かって下降する。 When the switch SW2 is on, the output voltage of the step-up voltage generation circuit 110 rises toward the voltage V1 × R1 / (R1 + R2) with a time constant τ1 = C1 · R1 · R2 / (R1 + R2). For this reason, the voltage V1 × R1 / (R1 + R2) is designed to be higher than the amplitude of the input voltage VIN. When the switch SW2 is off, the output voltage of the step-up voltage generation circuit 110 decreases toward the reference potential GND with a time constant τ2 = C1 · R1.
上昇電圧生成回路１２０は、電源電圧Ｖ１、抵抗Ｒ３、コンデンサＣ２で構成している。この場合、コンデンサＣ２の電圧が上昇電圧生成回路１２０の出力としてコンパレータＣＭＰ２の負端子に印加されることになる。 The rising voltage generation circuit 120 includes a power supply voltage V1, a resistor R3, and a capacitor C2. In this case, the voltage of the capacitor C2 is applied to the negative terminal of the comparator CMP2 as the output of the rising voltage generation circuit 120.
ＳＷ１がオフのとき、上昇電圧生成回路１２０の出力電圧は、時定数Ｒ３・Ｃ２で電圧Ｖ１に向かって上昇する。また、スイッチＳＷ１がオフになると、コンデンサＣ２は一気に放電し、基準電位ＧＮＤとなる。 When SW1 is off, the output voltage of the rising voltage generation circuit 120 increases toward the voltage V1 with a time constant R3 · C2. When the switch SW1 is turned off, the capacitor C2 is discharged at a stroke and becomes the reference potential GND.
図４は、振幅検出回路１００における昇降電圧生成回路１１０と上昇電圧生成回路１２０と参照電圧Ｖｒｅｆの具体的な回路の別例を示す図である。本図の例では、定電圧電源Ｖｒｅｆで参照電圧Ｖｒｅｆを生成している。 FIG. 4 is a diagram illustrating another example of specific circuits of the step-up voltage generation circuit 110, the step-up voltage generation circuit 120, and the reference voltage Vref in the amplitude detection circuit 100. In the example of this figure, the reference voltage Vref is generated by the constant voltage power supply Vref.
昇降電圧生成回路１１０は、定電流源Ａ１、コンパレータＣＭＰ２の出力でオンオフするスイッチＳＷ３、並列接続の抵抗Ｒ６とコンデンサＣ２で構成している。この場合、抵抗Ｒ６の電圧が昇降電圧生成回路１１０の出力としてコンパレータＣＭＰ１の負端子に印加されることになる。 The step-up voltage generation circuit 110 includes a constant current source A1, a switch SW3 that is turned on / off by the output of the comparator CMP2, a resistor R6 connected in parallel, and a capacitor C2. In this case, the voltage of the resistor R6 is applied to the negative terminal of the comparator CMP1 as the output of the step-up voltage generation circuit 110.
上昇電圧生成回路１２０は、定電流源Ａ２、コンデンサＣ４で構成している。この場合、コンデンサＣ４の電圧が上昇電圧生成回路１２０の出力としてコンパレータＣＭＰ２の負端子に印加されることになる。 The rising voltage generation circuit 120 includes a constant current source A2 and a capacitor C4. In this case, the voltage of the capacitor C4 is applied to the negative terminal of the comparator CMP2 as the output of the rising voltage generation circuit 120.
図５は、本実施形態の振幅検出回路１００の適用例を示す図である。本例は、圧力等の物理量に依存した電流を出力する物理量センサ２１０の出力を増幅して、駆動端子に正帰還をかけることで自励振を起こさせる自励振回路２００に振幅検出回路１００を適用した場合を示している。 FIG. 5 is a diagram illustrating an application example of the amplitude detection circuit 100 of the present embodiment. In this example, the amplitude detection circuit 100 is applied to a self-excited circuit 200 that amplifies the output of the physical quantity sensor 210 that outputs a current that depends on a physical quantity such as pressure and applies positive feedback to the drive terminal. Shows the case.
本例では、振幅検出回路１００の出力と参照電圧Ｖｒｅｆとの差を誤差検出アンプＡＭＰ３で検出し、検出された誤差に応じて可変利得増幅器ＡＭＰ２の出力を制御するようにしている。なお、物理量センサ２１０が電圧出力型の場合は、増幅器ＡＭＰ１を電圧入力型に変更すればよい。 In this example, the difference between the output of the amplitude detection circuit 100 and the reference voltage Vref is detected by the error detection amplifier AMP3, and the output of the variable gain amplifier AMP2 is controlled according to the detected error. When the physical quantity sensor 210 is a voltage output type, the amplifier AMP1 may be changed to a voltage input type.
１００…振幅検出回路、１１０…昇降電圧生成回路、１２０…上昇電圧生成回路、２００…自励振回路、２１０…物理量センサ DESCRIPTION OF SYMBOLS 100 ... Amplitude detection circuit, 110 ... Buck-boost voltage generation circuit, 120 ... Rise voltage generation circuit, 200 ... Self-excitation circuit, 210 ... Physical quantity sensor
Claims (5)
上昇電圧と下降電圧とを制御信号に基づいて切り替えて前記出力信号として出力する昇降電圧生成回路と、
前記入力信号と前記出力信号とを比較する第１比較器と、
上昇電圧を出力する上昇電圧生成回路と、
前記第１比較器の比較結果に応じて前記上昇電圧生成回路の出力電圧を基準電位に固定するスイッチと、
前記上昇電圧生成回路の出力電圧と参照電圧とを比較し、比較結果を前記制御信号として出力する第２比較器と、
を備えたことを特徴とする振幅検出回路。 An amplitude detection circuit that outputs an output signal corresponding to the amplitude of the input signal,
A step-up voltage generation circuit that switches between an increase voltage and a decrease voltage based on a control signal and outputs it as the output signal;
A first comparator for comparing the input signal and the output signal;
A rising voltage generating circuit for outputting the rising voltage;
A switch for fixing an output voltage of the rising voltage generation circuit to a reference potential according to a comparison result of the first comparator;
A second comparator that compares an output voltage of the rising voltage generation circuit with a reference voltage and outputs a comparison result as the control signal;
An amplitude detection circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013265547A JP6269934B2 (en) | 2013-12-24 | 2013-12-24 | Amplitude detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013265547A JP6269934B2 (en) | 2013-12-24 | 2013-12-24 | Amplitude detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015122637A JP2015122637A (en) | 2015-07-02 |
| JP6269934B2 true JP6269934B2 (en) | 2018-01-31 |
Family
ID=53533907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013265547A Active JP6269934B2 (en) | 2013-12-24 | 2013-12-24 | Amplitude detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6269934B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115333538A (en) * | 2021-05-10 | 2022-11-11 | 瑞昱半导体股份有限公司 | Signal detection circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649150Y2 (en) * | 1975-06-03 | 1981-11-17 | ||
| JPS5381107A (en) * | 1976-12-27 | 1978-07-18 | Nec Corp | Peak holding circuit of magnetic disk device |
| JPS5381221A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Peak detecting system |
| JPS6027221A (en) * | 1983-07-22 | 1985-02-12 | Matsushita Electric Ind Co Ltd | delay device |
| JP2000013193A (en) * | 1998-06-25 | 2000-01-14 | Sony Corp | Constant current circuit and pulse width conversion circuit |
| JP2006148515A (en) * | 2004-11-19 | 2006-06-08 | Ricoh Co Ltd | Delay circuit and oscillation circuit |
| GB0501593D0 (en) * | 2005-01-25 | 2005-03-02 | Innovision Res & Tech Plc | Demodulation apparatus and method |
| JP2007255909A (en) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | Peak detection circuit |
-
2013
- 2013-12-24 JP JP2013265547A patent/JP6269934B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015122637A (en) | 2015-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716432B2 (en) | Switching converter with constant on-time controller thereof | |
| TWI496402B (en) | Current-mode buck converter and electronic system using the same | |
| US9343962B2 (en) | Power regulator system with adaptive ramp signal generator | |
| JP6024188B2 (en) | Power supply control circuit | |
| JP2013165537A (en) | Switching regulator, control method therefor, and power supply device | |
| CN112688542B (en) | Control circuit and switching converter using the same | |
| TWI546641B (en) | Avalanche photodiode bias generation circuit and related control circuit | |
| US10284086B2 (en) | Boost converter and the method thereof | |
| JP5402469B2 (en) | Power converter and control circuit | |
| JP2011172320A (en) | Switching control circuit | |
| JP4541358B2 (en) | Power supply | |
| JP2013519252A (en) | Method and apparatus for frequency modulation control of an oscillator | |
| CN102055336A (en) | Voltage boosting/lowering circuit | |
| JP5366029B2 (en) | Power supply device and light emitting element driving device | |
| JP6051910B2 (en) | Switching power supply circuit | |
| JP2010226821A (en) | Output current limiting circuit and power unit using the same | |
| JP6269934B2 (en) | Amplitude detection circuit | |
| JP5798328B2 (en) | Switching regulator control circuit and switching regulator | |
| JP4630165B2 (en) | DC-DC converter | |
| JP6457242B2 (en) | Switching power supply | |
| CN112448578B (en) | Switching power supply circuit | |
| JP5578245B2 (en) | Constant current output control type switching regulator | |
| CN112583257A (en) | Current mode DC-DC power converter and control method and controller thereof | |
| JP2013085382A (en) | Switching regulator and method of controlling the same | |
| JP2013198253A (en) | Dc/dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6269934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |