JP6281383B2 - Semiconductor element - Google Patents
Semiconductor element Download PDFInfo
- Publication number
- JP6281383B2 JP6281383B2 JP2014076200A JP2014076200A JP6281383B2 JP 6281383 B2 JP6281383 B2 JP 6281383B2 JP 2014076200 A JP2014076200 A JP 2014076200A JP 2014076200 A JP2014076200 A JP 2014076200A JP 6281383 B2 JP6281383 B2 JP 6281383B2
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- semiconductor element
- substrate
- convex portion
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Carbon And Carbon Compounds (AREA)
- Thin Film Transistor (AREA)
Description
本発明は半導体素子に関する。 The present invention relates to a semiconductor device.
従来、基板上にグラフェンが形成された半導体素子が知られている。この半導体素子は、まず、ＣＶＤ（化学気相成長法）等の方法で、基板とは別体の触媒膜上にグラフェンを形成し、次に、触媒膜上のグラフェンを基板上に転写する方法で製造される（特許文献１参照）。 Conventionally, a semiconductor element in which graphene is formed on a substrate is known. In this semiconductor element, first, graphene is formed on a catalyst film separate from the substrate by a method such as CVD (chemical vapor deposition), and then the graphene on the catalyst film is transferred onto the substrate. (See Patent Document 1).
半導体素子が備えるグラフェンに対し、リソグラフィーや電極形成等の工程を実施することがある。この場合、グラフェンの位置を正確に特定することが困難であるので、リソグラフィーや電極形成を行う位置が、グラフェンに対してずれてしまうことがある。 Steps such as lithography and electrode formation may be performed on graphene included in the semiconductor element. In this case, since it is difficult to accurately specify the position of graphene, the position where lithography or electrode formation is performed may be shifted with respect to graphene.
本発明は以上の点に鑑みなされたものであり、グラフェンの位置を特定しやすい半導体素子を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor element in which the position of graphene can be easily specified.
本発明の半導体素子は、基板と、基板における一方の面上に設けられたグラフェンと、一方の面上に設けられ、グラフェンの端部と接する凸部とを備える。また、本発明の半導体素子において、凸部は傾斜した側面をグラフェンの側に備え、グラフェンの端部は傾斜した側面において凸部と接し、凸部の少なくとも一部は金属で構成され、金属はグラフェンと接触している。 The semiconductor element of the present invention includes a substrate, graphene provided on one surface of the substrate, and a convex portion provided on one surface and in contact with the end portion of the graphene. Further, in the semiconductor element of the present invention, the convex portion has an inclined side surface on the graphene side, the end portion of the graphene contacts the convex portion on the inclined side surface, at least a part of the convex portion is made of metal, In contact with graphene.
本発明の半導体素子は、グラフェンの端部と接する凸部を備えている。この凸部に対する、グラフェンの相対的な位置は一定である。よって、凸部の位置を、例えば、光学的手法等により検出すれば、その位置から、グラフェンの位置を高精度に特定することができる。そのため、例えば、グラフェンに対し、フォトリソグラフィや電極形成等の工程を行う場合、グラフェンの位置を高精度に特定し、正確な加工を行うことができる。 The semiconductor element of the present invention includes a convex portion in contact with the end portion of graphene. The relative position of graphene with respect to this convex portion is constant. Therefore, if the position of a convex part is detected by an optical method etc., the position of a graphene can be pinpointed from the position with high precision. Therefore, for example, when a process such as photolithography or electrode formation is performed on graphene, the position of the graphene can be specified with high accuracy and accurate processing can be performed.
また、本発明の半導体素子では、凸部の少なくとも一部が金属で構成され、その金属がグラフェンと接触している。そのため、凸部を電極として利用することができる。 In the semiconductor element of the present invention, at least a part of the convex portion is made of metal, and the metal is in contact with graphene. Therefore, a convex part can be utilized as an electrode.
本発明の実施形態を図面に基づき説明する。
＜第１の実施形態＞
１．半導体素子の製造
図１〜図３に基づき、半導体素子の製造方法を説明する。図１Ａ、図２Ａに示すように、Ｓｉから成る基板１における一方の面（図１における上側の面）上に、Ｎｉから成る金属層３をスパッタ又は蒸着により形成する。金属層３の膜厚は数百〜数千ｎｍである。なお、本件明細書における膜厚は、電子顕微鏡の断面観察等の方法で測定した値を意味する。
Embodiments of the present invention will be described with reference to the drawings.
<First Embodiment>
1. Manufacturing of Semiconductor Device A method of manufacturing a semiconductor device will be described with reference to FIGS. As shown in FIGS. 1A and 2A, a metal layer 3 made of Ni is formed on one surface (upper surface in FIG. 1) of a substrate 1 made of Si by sputtering or vapor deposition. The film thickness of the metal layer 3 is several hundred to several thousand nm. In addition, the film thickness in this specification means the value measured by methods, such as cross-sectional observation of an electron microscope.
次に、図１Ｂ、図２Ｂに示すように、金属層３の中央部をウエットエッチングにより除去する。エッチング液としては塩化鉄第二水溶液を使用する。ウエットエッチングの結果、基板１の中央では金属層３が除去され、基板１の外周にそって金属層３が残存する。以下では、残存した金属層３を凸部５とする。 Next, as shown in FIGS. 1B and 2B, the central portion of the metal layer 3 is removed by wet etching. As the etching solution, a second aqueous solution of iron chloride is used. As a result of the wet etching, the metal layer 3 is removed at the center of the substrate 1, and the metal layer 3 remains along the outer periphery of the substrate 1. Below, let the remaining metal layer 3 be the convex part 5. FIG.
凸部５は、基板１の表面から、基板１の厚み方向に突出した部分である。凸部５は、一定の厚みを有する天井部５Ａと、天井部５Ａの内側に位置し、基板１の中央に近づくほど、徐々に膜厚が小さくなる側面部５Ｂとを有する。側面部５Ｂの表面は、基板１の表面に対し傾斜している。ここで傾斜とは、基板１の表面に対し、０°より大きく、９０°より小さい角度を成すことを意味する。 The convex portion 5 is a portion protruding from the surface of the substrate 1 in the thickness direction of the substrate 1. The convex part 5 has a ceiling part 5A having a certain thickness and a side part 5B which is located inside the ceiling part 5A and gradually decreases in thickness as it approaches the center of the substrate 1. The surface of the side surface portion 5B is inclined with respect to the surface of the substrate 1. Here, “tilt” means that the surface of the substrate 1 forms an angle larger than 0 ° and smaller than 90 °.
また、ウエットエッチングの結果、基板１における一方の面のうち、中央部分は金属層３に覆われず、露出する。この露出した部分を以下では露出部１Ａとする。
次に、図１Ｃ、図２Ｃに示すように、基板１の一方の面のうち、天井部５Ａを除く部分に、ＳｉＮから成る犠牲層７を形成する。すなわち、犠牲層７は、露出部１Ａの上と、側面部５Ｂの上とに形成されている。犠牲層７の表面は、天井部５Ａの表面と面一である。よって、犠牲層７の膜厚は、露出部１Ａ上に形成された部分においては、天井部５Ａの膜厚に等しく、側面部５Ｂ上に形成された部分においては、天井部５Ａに近いほど、薄くなっている。
As a result of the wet etching, the central portion of one surface of the substrate 1 is not covered with the metal layer 3 and is exposed. This exposed portion is hereinafter referred to as an exposed portion 1A.
Next, as shown in FIGS. 1C and 2C, a sacrificial layer 7 made of SiN is formed on a portion of one surface of the substrate 1 except for the ceiling portion 5A. That is, the sacrificial layer 7 is formed on the exposed portion 1A and on the side surface portion 5B. The surface of the sacrificial layer 7 is flush with the surface of the ceiling portion 5A. Therefore, the thickness of the sacrificial layer 7 is equal to the thickness of the ceiling portion 5A in the portion formed on the exposed portion 1A, and closer to the ceiling portion 5A in the portion formed on the side surface portion 5B. It is getting thinner.
犠牲層７は、まず、基板１の一方の面全体（天井部５Ａを含む）にＳｉＮから成る層をプラズマＣＶＤにより形成し、次に、天井部５Ａが露出するまでＣＭＰ（化学機械研磨）を行うことで形成できる。 For the sacrificial layer 7, first, a layer made of SiN is formed by plasma CVD on one whole surface (including the ceiling portion 5A) of the substrate 1, and then CMP (chemical mechanical polishing) is performed until the ceiling portion 5A is exposed. It can be formed by doing.
次に、図１Ｄ、図２Ｄに示すように、基板１の一方の面全体に、触媒層９をスパッタ又は蒸着により形成する。触媒層９の材質は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌ2Ｏ3等から選択できる。なお、触媒層９は、後述するグラフェン１５の形成において触媒能を有する。触媒層９の膜厚は数十〜数千ｎｍである。 Next, as shown in FIGS. 1D and 2D, a catalyst layer 9 is formed on one entire surface of the substrate 1 by sputtering or vapor deposition. The material of the catalyst layer 9 can be selected from Ni, Co, Fe, Cu, Al 2 O 3 and the like. Note that the catalyst layer 9 has catalytic ability in the formation of graphene 15 described later. The film thickness of the catalyst layer 9 is several tens to several thousand nm.
次に、図１Ｅ、図２Ｅに示すように、触媒層９を貫通する一対の孔１１を、リソグラフィー又はウエットエッチングにより形成する。その結果、孔１１の少なくとも一部において犠牲層７が露出する。孔１１をウエットエッチングにより形成する場合、エッチング液は塩化第ニ鉄水溶液、又は硝酸鉄水溶液である。 Next, as shown in FIGS. 1E and 2E, a pair of holes 11 penetrating the catalyst layer 9 is formed by lithography or wet etching. As a result, the sacrificial layer 7 is exposed in at least a part of the hole 11. When the holes 11 are formed by wet etching, the etching solution is a ferric chloride aqueous solution or an iron nitrate aqueous solution.
次に、図１Ｆ、図２Ｆに示すように、孔１１を通じて、犠牲層７の全てをウエットエッチングにより除去する。ウエットエッチングは、フッ酸に浸すことで行う。ウエットエッチングの結果、基板１と触媒層９との間に空洞１３が生じる。この空洞１３は、孔１１を介して外部に連通している。触媒層９は、その外周側において、凸部５により支持されている。触媒層９の裏面９Ａのうち、凸部５により支持されていない部分は、空洞１３に臨んでいる。また、凸部５の側面部５Ｂも、空洞１３に臨んでいる。また、基板１における露出部１Ａも、空洞１３に臨んでいる。 Next, as shown in FIGS. 1F and 2F, all of the sacrificial layer 7 is removed by wet etching through the holes 11. Wet etching is performed by immersing in hydrofluoric acid. As a result of the wet etching, a cavity 13 is formed between the substrate 1 and the catalyst layer 9. The cavity 13 communicates with the outside through the hole 11. The catalyst layer 9 is supported by the convex portion 5 on the outer peripheral side thereof. A portion of the back surface 9 </ b> A of the catalyst layer 9 that is not supported by the convex portion 5 faces the cavity 13. Further, the side surface portion 5 </ b> B of the convex portion 5 also faces the cavity 13. The exposed portion 1 </ b> A in the substrate 1 also faces the cavity 13.
次に、熱処理により触媒層９の結晶性を高めてから、図１Ｇ、図２Ｇに示すように、ＣＶＤにより、触媒層９の裏面９Ａのうち、凸部５と接触せず、空洞１３に臨んでいる部分にグラフェン１５を形成する。熱処理の条件は、Ｈ2雰囲気、数百〜１０００℃の温度という条件である。グラフェン１５を形成するときのＣＶＤの条件は、ＣＨ4雰囲気、数百〜１０００℃の温度という条件である。 Next, the crystallinity of the catalyst layer 9 is increased by heat treatment, and then, as shown in FIGS. 1G and 2G, the back surface 9 </ b> A of the catalyst layer 9 is not in contact with the convex portion 5 and faces the cavity 13 by CVD. The graphene 15 is formed on the protruding portion. The conditions for the heat treatment are a H 2 atmosphere and a temperature of several hundred to 1000 ° C. The CVD conditions for forming the graphene 15 are a CH 4 atmosphere and a temperature of several hundred to 1000 ° C.
グラフェン１５は、単原子層のカーボン結晶構造であってもよく、複数の原子層のカーボン結晶構造であってもよい。複数の原子層とは、例えば一桁数の原子層である。複数原子層のカーボン結晶構造は、一般にグラフェン多層膜（multi-layer graphene）またはグラフェン積層膜（stacked graphene）と称されることもある。なお、触媒層９の結晶性が当初から高い場合は、熱処理を行わなくてもよい。 The graphene 15 may have a monoatomic layer carbon crystal structure or a plurality of atomic layer carbon crystal structures. The plurality of atomic layers are, for example, single-digit atomic layers. The carbon crystal structure of a multi-atomic layer is sometimes called a graphene multilayer film (multi-layer graphene) or a graphene stacked film (stacked graphene). In addition, when the crystallinity of the catalyst layer 9 is high from the beginning, it is not necessary to perform heat treatment.
なお、触媒層９のうち、図１Ｇにおける上側の面にもグラフェンは形成されるが、そのグラフェンは、Ｏ2アッシングにより除去する。
次に、図１Ｈ、図２Ｈに示すように、触媒層９のうち、凸部５と接していない部分を基板１の側に近接させ、グラフェン１５を、露出部１Ａ及び側面部５Ｂの表面に転写する。ここで、触媒層９を基板１の側に近接させる方法として、次の方法α〜γのいずれかを用いることができる。
Note that graphene is also formed on the upper surface of FIG. 1G in the catalyst layer 9, but the graphene is removed by O 2 ashing.
Next, as shown in FIGS. 1H and 2H, a portion of the catalyst layer 9 that is not in contact with the convex portion 5 is brought close to the substrate 1 side, and the graphene 15 is placed on the surfaces of the exposed portion 1A and the side surface portion 5B. Transcript. Here, as a method of bringing the catalyst layer 9 close to the substrate 1, any of the following methods α to γ can be used.
方法α：空洞１３内に液体を充填し、その液体を除去することで、表面張力を利用し、触媒層９を基板１の側に近接させる。このとき、グラフェン１５が露出部１Ａ、及び側面部５Ｂの表面に接触し、それらの上に転写される。ここで、使用する液体は水である。また、液体の除去は、雰囲気温度を１００〜５００℃とすることで行う。 Method α: Filling the cavity 13 with a liquid and removing the liquid, the surface tension is utilized to bring the catalyst layer 9 close to the substrate 1 side. At this time, the graphene 15 comes into contact with the surfaces of the exposed portion 1A and the side surface portion 5B and is transferred onto them. Here, the liquid used is water. The removal of the liquid is performed by setting the ambient temperature to 100 to 500 ° C.
方法β：図１Ｇに示す状態において、触媒層９を加熱する。すると、触媒層９のうち、グラフェン１５を形成した部分は、凸部５に支持されていないので、下方に垂れ下がり、露出部１Ａ、及び側面部５Ｂの表面に接する。このとき、グラフェン１５が露出部１Ａ、及び側面部５Ｂの表面に転写される。ここで、触媒層９を加熱するときの温度は数百℃であり、そのときの雰囲気はＡｒ雰囲気である。 Method β: The catalyst layer 9 is heated in the state shown in FIG. 1G. Then, in the catalyst layer 9, the portion where the graphene 15 is formed is not supported by the convex portion 5, so that it hangs down and contacts the surfaces of the exposed portion 1 </ b> A and the side surface portion 5 </ b> B. At this time, the graphene 15 is transferred to the surfaces of the exposed portion 1A and the side surface portion 5B. Here, the temperature when heating the catalyst layer 9 is several hundred degrees Celsius, and the atmosphere at that time is an Ar atmosphere.
方法γ：触媒層９と基板１との間に電圧を印加することで、静電気力により、触媒層９のうち、グラフェン１５を形成した部分を基板１側に近接させる。このとき、グラフェン１５が露出部１Ａ、及び側面部５Ｂの表面に接触し、それらの上に転写される。ここで、触媒層９と基板１との間に印加する電圧は数十Ｖである。 Method γ: By applying a voltage between the catalyst layer 9 and the substrate 1, the portion of the catalyst layer 9 where the graphene 15 is formed is brought close to the substrate 1 side by electrostatic force. At this time, the graphene 15 comes into contact with the surfaces of the exposed portion 1A and the side surface portion 5B and is transferred onto them. Here, the voltage applied between the catalyst layer 9 and the substrate 1 is several tens of volts.
次に、図１Ｉ、図２Ｉに示すように、触媒層９をウエットエッチングにより除去する。このウエットエッチングでは、塩化鉄第ニ水溶液、又は硝酸鉄水溶液をエッチング液として用いる。ウエットエッチング後、グラフェン１５が表面に露出する。グラフェン１５は、露出部１Ａ及び側面部５Ｂの上に形成されている。グラフェン１５は、天井部５Ａの上には形成されていない。 Next, as shown in FIGS. 1I and 2I, the catalyst layer 9 is removed by wet etching. In this wet etching, a ferric chloride aqueous solution or an aqueous iron nitrate solution is used as an etching solution. After the wet etching, the graphene 15 is exposed on the surface. The graphene 15 is formed on the exposed portion 1A and the side surface portion 5B. The graphene 15 is not formed on the ceiling 5A.
次に、図１Ｊ、図２Ｊに示すように、グラフェン１５の一部をエッチングにより除去し、１つの帯状のグラフェン領域１７を残す。図３に示すように、グラフェン領域１７における一方の端部１７Ａは、図３における左側の凸部５と接しており、より詳しくは、側面部５Ｂと接している。また、グラフェン領域１７のうち、端部１７Ａを含む部分は、側面部５Ｂと面で接触しており、その接触幅Ｗは、グラフェンの伝達長以上である。 Next, as shown in FIG. 1J and FIG. 2J, a part of the graphene 15 is removed by etching to leave one band-shaped graphene region 17. As shown in FIG. 3, one end portion 17A in the graphene region 17 is in contact with the left convex portion 5 in FIG. 3, and more specifically in contact with the side surface portion 5B. Further, in the graphene region 17, the portion including the end portion 17 </ b> A is in contact with the side surface portion 5 </ b> B on the surface, and the contact width W is equal to or greater than the graphene transmission length.
また、図３に示すように、グラフェン領域１７における反対側の端部１７Ｂは、図３における右側の凸部５と接しており、より詳しくは、側面部５Ｂと接している。また、グラフェン領域１７のうち、端部１７Ｂを含む部分は、側面部５Ｂと面で接触しており、その接触幅Ｗは、グラフェンの伝達長以上である。 Further, as shown in FIG. 3, the opposite end 17B of the graphene region 17 is in contact with the right convex portion 5 in FIG. 3, and more specifically in contact with the side surface portion 5B. Moreover, the part including the edge part 17B is contacting the side part 5B in the surface among the graphene area | regions 17, The contact width W is more than the transmission length of a graphene.
また、グラフェン領域１７のうち、凸部５と接していない部分は、露出部１Ａと接している。
また、グラフェン領域１７の中央部に、ゲート絶縁膜１９とゲート電極２１とを順次積層する。
Further, a portion of the graphene region 17 that is not in contact with the convex portion 5 is in contact with the exposed portion 1A.
In addition, a gate insulating film 19 and a gate electrode 21 are sequentially stacked at the center of the graphene region 17.
以上の工程により、半導体素子１０１が完成する。この半導体素子１０１は、図３に示すように、基板１と、基板１における一方の面上に設けられたグラフェン領域１７とを備える。また、半導体素子１０１は、基板１における一方の面上に設けられ、グラフェン領域１７の端部１７Ａ、１７Ｂと接する金属製の凸部５を備える。凸部５は、傾斜した側面部５Ｂをグラフェン領域１７の側に備え、グラフェン領域１７の端部１７Ａ、１７Ｂは、側面部５Ｂにおいて凸部５と接している。また、半導体素子１０１は、ゲート電極２１を備えている。 The semiconductor element 101 is completed through the above steps. As shown in FIG. 3, the semiconductor element 101 includes a substrate 1 and a graphene region 17 provided on one surface of the substrate 1. In addition, the semiconductor element 101 includes a metal convex portion 5 that is provided on one surface of the substrate 1 and is in contact with the end portions 17A and 17B of the graphene region 17. The convex portion 5 includes an inclined side surface portion 5B on the graphene region 17 side, and end portions 17A and 17B of the graphene region 17 are in contact with the convex portion 5 at the side surface portion 5B. The semiconductor element 101 includes a gate electrode 21.
２．半導体素子１０１が奏する効果
（１）半導体素子１０１は、グラフェン領域１７の端部１７Ａ、１７Ｂと接する凸部５を備えている。凸部５に対する、グラフェン領域１７の相対的な位置は一定である。よって、凸部５の位置を、光学的手法等により検出すれば、その位置から、グラフェン領域１７の位置を高精度に特定することができる。
2. Effects produced by the semiconductor element 101 (1) The semiconductor element 101 includes the convex portions 5 that are in contact with the end portions 17A and 17B of the graphene region 17. The relative position of the graphene region 17 with respect to the convex portion 5 is constant. Therefore, if the position of the convex portion 5 is detected by an optical method or the like, the position of the graphene region 17 can be specified with high accuracy from the position.
そのため、例えば、グラフェン領域１７に対し、フォトリソグラフィや電極形成等の工程を行う場合、高精度な加工を行うことができる。
（２）半導体素子１０１では、凸部５が金属から成り、その凸部５がグラフェン領域１７と接触している。そのため、凸部５を電極として利用することができる。特に、凸部５に対し、グラフェン領域１７は面で接触し、接触幅Ｗがグラフェンの伝達長以上であるので、凸部５とグラフェン領域１７との間の電気抵抗が小さい。
＜第２の実施形態＞
１．半導体素子１０１の構成
本実施形態の半導体素子１０１の構成及び製造方法は、基本的には前記第１の実施形態と同様であるが一部において相違する。以下では、その相違点を中心に説明する。本実施形態では、図４に示すように、凸部５が、Ｎｉから成る金属層２５と、酸化アルミニウムから成る非金属層２７との積層体である。
Therefore, for example, when a process such as photolithography or electrode formation is performed on the graphene region 17, high-precision processing can be performed.
(2) In the semiconductor element 101, the convex portion 5 is made of metal, and the convex portion 5 is in contact with the graphene region 17. Therefore, the convex part 5 can be utilized as an electrode. In particular, the graphene region 17 is in contact with the convex portion 5 by a surface, and the contact width W is equal to or greater than the graphene transmission length, so that the electrical resistance between the convex portion 5 and the graphene region 17 is small.
<Second Embodiment>
1. Configuration of Semiconductor Element 101 The configuration and manufacturing method of the semiconductor element 101 of this embodiment are basically the same as those of the first embodiment, but are partially different. Below, it demonstrates centering on the difference. In the present embodiment, as shown in FIG. 4, the convex portion 5 is a laminate of a metal layer 25 made of Ni and a non-metal layer 27 made of aluminum oxide.
本実施形態の半導体素子１０１は、以下のようにして製造できる。まず、図５Ａに示すように、Ｓｉから成る基板１における一方の面（図５Ａにおける上側の面）上に、Ｎｉから成る金属層２５と、ＳｉＯ2から成る非金属層２７と、をスパッタ又は蒸着により順次形成する。金属層２５、非金属層２７の膜厚は、それぞれ、数百〜数千ｎｍである。 The semiconductor element 101 of this embodiment can be manufactured as follows. First, as shown in FIG. 5A, a metal layer 25 made of Ni and a non-metal layer 27 made of SiO 2 are sputtered or formed on one surface (the upper surface in FIG. 5A) of the substrate 1 made of Si. Sequentially formed by vapor deposition. The film thicknesses of the metal layer 25 and the nonmetal layer 27 are several hundred to several thousand nm, respectively.
次に、図５Ｂに示すように、金属層２５及び非金属層２７から成る積層体の中央部をフォトリソグラフィ、ドライまたはウエットエッチングにより除去する。その結果、金属層２５及び非金属層２７から成る積層体は、基板１の中央では除去され、基板１の外周にそって残存する。残存した積層体を凸部５とする。凸部５の形状は前記第１の実施形態と同様である。以降の工程は前記第１の実施形態と同様に行い、図４に示す半導体素子１０１を製造する。 Next, as shown in FIG. 5B, the central portion of the laminate composed of the metal layer 25 and the non-metal layer 27 is removed by photolithography, dry or wet etching. As a result, the laminate composed of the metal layer 25 and the non-metal layer 27 is removed at the center of the substrate 1 and remains along the outer periphery of the substrate 1. The remaining laminate is referred to as a convex portion 5. The shape of the convex portion 5 is the same as that in the first embodiment. The subsequent steps are performed in the same manner as in the first embodiment, and the semiconductor element 101 shown in FIG. 4 is manufactured.
２．半導体素子１０１が奏する効果
（１）本実施形態の半導体素子１０１は、前記第１の実施形態と同様の効果を奏する。
（２）本実施形態の半導体素子１０１は、凸部５の上層に、非金属層２７を備える。そのため、凸部５の上側に位置する他の部材（他の素子）と、金属層２５との絶縁を保つことができる。また、グラフェン１５を形成するとき、高温となっても、非金属層２７を備えることにより、金属層２５を構成する金属の拡散を抑制できる。
＜第３の実施形態＞
１．半導体素子１０１の構成及び製造方法
本実施形態の半導体素子１０１の構成及び製造方法は、基本的には前記第１の実施形態と同様であるが一部において相違する。以下では、その相違点を中心に説明する。本実施形態では、図６に示すように、基板１が、基板本体２９と、基板本体２９における一方の側に設けられた絶縁性の下地層３１とから成る。
2. Effects exhibited by the semiconductor element 101 (1) The semiconductor element 101 of the present embodiment has the same effects as the first embodiment.
(2) The semiconductor element 101 of the present embodiment includes a non-metal layer 27 on the top of the convex portion 5. Therefore, it is possible to maintain insulation between the metal layer 25 and another member (other element) positioned above the convex portion 5. Further, when the graphene 15 is formed, the diffusion of the metal constituting the metal layer 25 can be suppressed by providing the non-metal layer 27 even when the temperature becomes high.
<Third Embodiment>
1. Configuration and Manufacturing Method of Semiconductor Element 101 The configuration and manufacturing method of the semiconductor element 101 according to this embodiment are basically the same as those of the first embodiment, but are partially different. Below, it demonstrates centering on the difference. In the present embodiment, as shown in FIG. 6, the substrate 1 includes a substrate body 29 and an insulating base layer 31 provided on one side of the substrate body 29.
基板本体２９はＳｉから成る。下地層３１はｈ−ＢＮから成る層であり、その膜厚は数百ｎｍである。下地層３１は、ＣＶＤ等の方法により形成できる。本実施形態では、基板１の表面のうち、グラフェン領域１７と接触する部分には、下地層３１が存在する。 The substrate body 29 is made of Si. The underlayer 31 is a layer made of h-BN, and its film thickness is several hundred nm. The underlayer 31 can be formed by a method such as CVD. In the present embodiment, the base layer 31 is present in the portion of the surface of the substrate 1 that is in contact with the graphene region 17.
本実施形態の半導体素子１０１は、上述した基板１を用いて、前記第１の実施形態と同様に製造することができる。
２．半導体素子１０１が奏する効果
（１）本実施形態の半導体素子１０１は、前記第１の実施形態と同様の効果を奏する。
The semiconductor element 101 of this embodiment can be manufactured in the same manner as in the first embodiment using the substrate 1 described above.
2. Effects exhibited by the semiconductor element 101 (1) The semiconductor element 101 of the present embodiment has the same effects as the first embodiment.
（２）本実施形態では、基板１の表面のうち、グラフェン領域１７と接触する部分に下地層３１が存在するので、グラフェン領域１７と基板１との絶縁を一層確実にすることができる。 (2) In this embodiment, since the foundation layer 31 is present in the surface of the substrate 1 in contact with the graphene region 17, the insulation between the graphene region 17 and the substrate 1 can be further ensured.
＜その他の実施形態＞
（１）前記第１〜第３の実施形態において、凸部５に含まれる金属は、Ｎｉ以外のものであってもよく、例えば、Ａｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｐｔ、Ｃｒ、Ｍｏ、Ｈｆ、Ｔａ、及びＷのうちのいずれかとすることができる。また、凸部５に含まれる金属は、Ｎｉ、Ａｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｐｔ、Ｃｒ、Ｍｏ、Ｈｆ、Ｔａ、及びＷから成る群から選択される２以上の合金であってもよい。グラフェン領域１７と凸部５との接触部は１箇所以上とできる。また、グラフェン領域１７と基板１の少なくとも一部が離れており、中空構造であってもよい。
<Other embodiments>
(1) In the first to third embodiments, the metal contained in the convex portion 5 may be other than Ni. For example, Au, Ru, Rh, Pd, Ag, Pt, Cr, Mo , Hf, Ta, and W. The metal contained in the convex portion 5 may be two or more alloys selected from the group consisting of Ni, Au, Ru, Rh, Pd, Ag, Pt, Cr, Mo, Hf, Ta, and W. Good. One or more contact portions between the graphene region 17 and the convex portion 5 can be formed. Further, at least a part of the graphene region 17 and the substrate 1 are separated from each other, and may have a hollow structure.
（２）前記第２の実施形態の凸部５において、金属層２５が上層であり、非金属層２７が下層であってもよい。また、凸部５は、３層以上の層から成る積層体であってもよい。また、非金属層２７の材料は、酸化アルミニウム以外であってもよく、絶縁性の材料から適宜選択できる。 (2) In the convex portion 5 of the second embodiment, the metal layer 25 may be an upper layer and the non-metal layer 27 may be a lower layer. Moreover, the convex part 5 may be a laminated body including three or more layers. The material of the non-metal layer 27 may be other than aluminum oxide, and can be appropriately selected from insulating materials.
（３）前記第１〜第３の実施形態において、基板１の膜厚方向から見た、凸部５とグラフェン領域１７との位置関係は、適宜設定できる。例えば、グラフェン領域１７を囲む３方又は４方に凸部５が存在し、グラフェン領域１７の各端部がそれぞれ凸部５と接していてもよい。また、グラフェン領域１７を囲む環状、又は額縁状の凸部５が存在し、グラフェン領域１７の外周における全部又は一部の端部が上記の凸部５と接していてもよい。 (3) In the first to third embodiments, the positional relationship between the convex portion 5 and the graphene region 17 as seen from the film thickness direction of the substrate 1 can be set as appropriate. For example, the convex portions 5 may exist in three or four directions surrounding the graphene region 17, and each end portion of the graphene region 17 may be in contact with the convex portion 5. Further, there may be an annular or frame-shaped convex portion 5 surrounding the graphene region 17, and all or a part of the end portion of the outer periphery of the graphene region 17 may be in contact with the convex portion 5.
（４）前記第１〜第３の実施形態において、半導体素子１０１は、ゲート電極２１を備えていなくてもよい。
（５）前記第１〜第３の実施形態において、グラフェン領域１７は、天井部５Ａまで達していてもよい。
(4) In the first to third embodiments, the semiconductor element 101 may not include the gate electrode 21.
(5) In the first to third embodiments, the graphene region 17 may reach the ceiling 5A.
（６）前記第１〜第３の実施形態における構成の全部又は一部を適宜選択して組み合わせてもよい。 (6) All or part of the configurations in the first to third embodiments may be appropriately selected and combined.
１…基板、１Ａ…露出部、３…金属層、５…凸部、５Ａ…天井部、５Ｂ…側面部、７…犠牲層、９…触媒層、９Ａ…裏面、１１…孔、１３…空洞、１５…グラフェン、１７…グラフェン領域、１７Ａ、１７Ｂ…端部、１９…ゲート絶縁膜、２１…ゲート電極、２５…金属層、２７…非金属層、２９…基板本体、３１…下地層、１０１…半導体素子 DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 1A ... Exposed part, 3 ... Metal layer, 5 ... Convex part, 5A ... Ceiling part, 5B ... Side part, 7 ... Sacrificial layer, 9 ... Catalyst layer, 9A ... Back surface, 11 ... Hole, 13 ... Cavity 15 ... Graphene, 17 ... Graphene region, 17A, 17B ... End, 19 ... Gate insulating film, 21 ... Gate electrode, 25 ... Metal layer, 27 ... Nonmetal layer, 29 ... Substrate body, 31 ... Underlayer, 101 ... Semiconductor elements
Claims (7)
前記基板における一方の面上に設けられたグラフェンと、
前記一方の面上に設けられ、前記グラフェンの端部と接する凸部と、
を備え、
前記凸部は傾斜した側面を前記グラフェンの側に備え、前記グラフェンの端部は前記傾斜した側面において前記凸部と接し、
前記凸部の少なくとも一部は金属で構成され、前記金属は前記グラフェンと接触していることを特徴とする半導体素子。 A substrate,
Graphene provided on one surface of the substrate;
A convex portion provided on the one surface and in contact with an end of the graphene;
With
The convex portion includes an inclined side surface on the graphene side, and an end portion of the graphene contacts the convex portion on the inclined side surface,
At least a part of the convex portion is made of metal, and the metal is in contact with the graphene.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014076200A JP6281383B2 (en) | 2014-04-02 | 2014-04-02 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014076200A JP6281383B2 (en) | 2014-04-02 | 2014-04-02 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015198194A JP2015198194A (en) | 2015-11-09 |
| JP6281383B2 true JP6281383B2 (en) | 2018-02-21 |
Family
ID=54547717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014076200A Expired - Fee Related JP6281383B2 (en) | 2014-04-02 | 2014-04-02 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6281383B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016214573A1 (en) * | 2016-08-05 | 2018-02-08 | Robert Bosch Gmbh | Method for producing a layer stack and / or a topology, layer stacks and method for detecting a magnetic field |
| JP2021068719A (en) | 2018-02-20 | 2021-04-30 | ソニーセミコンダクタソリューションズ株式会社 | Conductive structure and formation method therefor, and semiconductor device |
| JP7849601B2 (en) * | 2022-07-22 | 2026-04-22 | 富士通株式会社 | Method for manufacturing a graphene-coated substrate |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386286B (en) * | 1998-10-26 | 2000-04-01 | Ind Tech Res Inst | An ohmic contact of semiconductor and the manufacturing method |
| JP4706852B2 (en) * | 2006-03-27 | 2011-06-22 | 株式会社豊田中央研究所 | Method for producing carbon nanotube |
| KR101462401B1 (en) * | 2008-06-12 | 2014-11-17 | 삼성전자주식회사 | Method for exfoliating carbonization catalyst from graphene sheet, method for transferring graphene sheet where carbonization catalyst is exfoliated to device, graphene sheet and device according to the methods |
| JP5124373B2 (en) * | 2008-07-11 | 2013-01-23 | 株式会社日立製作所 | Electronic device, light-receiving / light-emitting device, electronic integrated circuit and optical integrated circuit using the same |
| JP5642447B2 (en) * | 2009-08-07 | 2014-12-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US20120161098A1 (en) * | 2009-08-20 | 2012-06-28 | Nec Corporation | Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element |
| KR102174859B1 (en) * | 2010-01-22 | 2020-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| KR101813176B1 (en) * | 2011-04-07 | 2017-12-29 | 삼성전자주식회사 | Graphene electronic device and method of fabricating the same |
| KR101878751B1 (en) * | 2011-06-27 | 2018-07-17 | 삼성전자주식회사 | Graphene structure and method of manufacturing graphene structure, and graphene device and method of manufactured graphene device |
| JP5857659B2 (en) * | 2011-11-17 | 2016-02-10 | 株式会社デンソー | Manufacturing method of semiconductor device |
-
2014
- 2014-04-02 JP JP2014076200A patent/JP6281383B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015198194A (en) | 2015-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102107538B1 (en) | Method of transferring graphene, method of manufacturing device using the same and substrate structure including graphene | |
| JP6281383B2 (en) | Semiconductor element | |
| JP2008060517A (en) | Method for forming mask structure and method for forming fine pattern using the same | |
| CN103563057B (en) | Silicide micromechanical devices and manufacture its method | |
| JP5305735B2 (en) | Micro-electromechanical system device and manufacturing method thereof | |
| US10683204B2 (en) | Semiconductor arrangement and formation thereof | |
| US9530692B2 (en) | Method of forming through wiring | |
| CN106469644B (en) | Method of processing a support and method of transferring graphene layers | |
| CN111108591B (en) | Method of forming self-supporting membranes for biological applications | |
| JP2017067446A (en) | Method of manufacturing nano-gap electrode, side wall spacer and method of manufacturing side wall spacer | |
| EP3330800A1 (en) | A photomask manufacturing method | |
| JP5455415B2 (en) | Method for manufacturing element having nanogap electrode | |
| JP5608462B2 (en) | Manufacturing method of imprint mold | |
| JP5857659B2 (en) | Manufacturing method of semiconductor device | |
| US9656860B2 (en) | Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure | |
| KR20170051835A (en) | MEMS Device Using Multiple Sacrificial Layers and Manufacturing Method Thereof | |
| CN104900358A (en) | Method for manufacturing thin film resistor | |
| CN104471675A (en) | Method for manufacturing thin film laminated element | |
| JP2010514584A (en) | Etching method with improved control of feature critical dimension at the bottom of thick film | |
| JP2008155342A (en) | Manufacturing method of fine structure | |
| JP2023111336A (en) | Tungsten blank for producing tungsten through-worked product, and method for manufacturing tungsten through-worked product using tungsten blank | |
| US20220077057A1 (en) | Electrical fuse matrix | |
| CN105529298B (en) | Semiconductor device and method of making the same | |
| JP2010153736A (en) | Resistive element and method of manufacturing the same | |
| JPH03201530A (en) | How to form micropores |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170224 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180108 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6281383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |