Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6282474B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6282474B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6282474B2
JP6282474B2 JP2014016841A JP2014016841A JP6282474B2 JP 6282474 B2 JP6282474 B2 JP 6282474B2 JP 2014016841 A JP2014016841 A JP 2014016841A JP 2014016841 A JP2014016841 A JP 2014016841A JP 6282474 B2 JP6282474 B2 JP 6282474B2
Authority
JP
Japan
Prior art keywords
film
wiring
copper
plug
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016841A
Other languages
English (en)
Other versions
JP2015144184A (ja
Inventor
和幸 大森
和幸 大森
誠志 村中
誠志 村中
和義 前川
和義 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014016841A priority Critical patent/JP6282474B2/ja
Priority to US14/592,998 priority patent/US9508646B2/en
Priority to KR1020150013509A priority patent/KR102316865B1/ko
Priority to TW104102933A priority patent/TWI645507B/zh
Priority to CN201510051312.XA priority patent/CN104821309B/zh
Publication of JP2015144184A publication Critical patent/JP2015144184A/ja
Priority to US15/298,302 priority patent/US9972530B2/en
Application granted granted Critical
Publication of JP6282474B2 publication Critical patent/JP6282474B2/ja
Priority to US15/953,948 priority patent/US20180240700A1/en
Priority to US16/592,869 priority patent/US10665502B2/en
Priority to US16/854,957 priority patent/US11450561B2/en
Priority to US17/887,045 priority patent/US12080591B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、例えば、銅配線を含む半導体装置およびその製造技術に適用して有効な技術に関する。
国際公開第２００６／０１６６７８号公報（特許文献１）には、同一配線層に配線幅の異なる第１銅配線と第２銅配線とが形成されている半導体装置が記載されている。
国際公開第２００６／０１６６７８号公報
例えば、半導体装置においては、銅を主成分とする銅配線が使用されることがあり、同一配線層に配線幅の異なる幅広配線（第１銅配線）と細幅配線（第２銅配線）とが形成されることがある。具体的に、幅広配線は、例えば、電源電位を供給する電源配線として使用され、細幅配線は、信号を伝達する信号配線として使用される。
ここで、同一層に形成される幅広配線と細幅配線とは、例えば、「ダマシン法」によって同一工程で形成される。細幅配線は、例えば、最小加工寸法で形成される微細配線であり、「ダマシン法」による膜の埋め込み特性を確保するため、細幅配線に含まれるバリア導体膜の膜厚を薄くする必要がある。したがって、細幅配線と同一層に形成される幅広配線においても、細幅配線と同一工程で形成されることから、必然的に、幅広配線に含まれるバリア導体膜の膜厚も薄くなることになる。
例えば、銅配線とプラグとを一緒に形成する「デュアルダマシン法」に着目すると、銅配線と一緒に形成されるプラグの底部には、バリア導体膜が形成されることになる。このことから、最小加工寸法で形成される細幅配線の埋め込み特性を考慮してバリア導体膜の膜厚を薄くすると、細幅配線の下層に配置されて細幅配線と接続するプラグの底部に形成されるバリア導体膜の膜厚も薄くなるとともに、幅広配線の下層に配置されて幅広配線と接続するプラグの底部に形成されるバリア導体膜の膜厚も薄くなる。
このとき、プラグと下層配線との間には、バリア導体膜が介在することになるが、このバリア導体膜の膜厚が薄くなると、プラグの抵抗値が高くなることが本発明者の検討により明らかになった。一方、幅広配線は大電流を流す必要があるため、幅広配線の下層に配置されて幅広配線と接続するプラグの抵抗値を低抵抗化することが望ましい。したがって、現状の半導体装置およびその製造技術においては、幅広配線の下層に配置されて幅広配線と接続するプラグの抵抗値を低抵抗化する観点から改善の余地が存在する。すなわち、現状の半導体装置およびその製造技術においては、半導体装置の性能を向上する観点から改善の余地が存在することになる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、同一層に形成される幅広配線（第１銅配線）と細幅配線（第２銅配線）とを含み、幅広配線の下層に配置されて幅広配線と接続する第１プラグ（第１銅プラグ）の抵抗値が、細幅配線の下層に配置されて細幅配線と接続する第２プラグ（第２銅プラグ）の抵抗値よりも小さい。
また、一実施の形態における半導体装置の製造方法は、タンタルをターゲットとし、かつ、処理室内に窒素ガスを導入したスパッタリング法による窒化タンタル膜の成膜工程を含み、この成膜工程の成膜時間は、第１プラグ（第１銅プラグ）の底部に形成される窒化タンタル膜の膜厚が５ｎｍ以上１０ｎｍ以下となる範囲内である。
さらに、一実施の形態における半導体装置の製造方法は、窒素ガスを排気した後、タンタルをターゲットとし、半導体基板に基板引き込みバイアスを印加しながらのスパッタリング法により、窒化タンタル膜上に前記タンタル膜を形成する工程を含み、この工程では、半導体基板上の電位が−３５０Ｖから−８００Ｖの範囲内となるように、基板引き込みバイアスを印加する。
一実施の形態によれば、半導体装置の性能を向上することができる。
半導体装置のデバイス構造例を示す断面図である。 多層配線構造の一部を拡大した構成例を模式的に示す断面図である。 例えば、ハーフピッチが６０ｎｍやハーフピッチが４５ｎｍ程度の微細配線を有する多層配線構造の一部を拡大した構成例を模式的に示す断面図である。 窒化タンタル膜上にタンタル膜を形成した積層膜の比抵抗（抵抗率）と、窒化タンタル膜の膜厚との関係を示すグラフである。 図１に示す多層配線構造の一部を拡大して示す断面図である。 幅広配線と接続されるプラグの底部に形成されるバリア導体膜の膜厚と、細幅配線と接続されるプラグの底部に形成されるバリア導体膜の膜厚との相違を定性的に説明する図である。 従来技術において、幅広配線と接続されるプラグのプラグ抵抗と、細幅配線と接続されるプラグのプラグ抵抗の測定結果を示すグラフである。 実施の形態における多層配線構造の一部を拡大して示す断面図である。 実施の形態において、幅広配線と接続されるプラグのプラグ抵抗と、細幅配線と接続されるプラグのプラグ抵抗の測定結果を示すグラフである。 実施の形態における半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 実施の形態で使用するスパッタリング装置の構成を示す図である。 窒化タンタル膜の成膜工程における成膜条件を示す表である。 タンタル膜の成膜工程における成膜条件を示す表である。 変形例における窒化タンタル膜の成膜工程において、窒素ガスの導入タイミングを説明する図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜半導体装置のデバイス構造＞
まず、半導体装置のデバイス構造の一例について説明する。図１は、半導体装置のデバイス構造例を示す断面図である。図１において、例えば、シリコン単結晶からなる半導体基板１Ｓ上にＭＩＳＦＥＴＱが形成されている。ＭＩＳＦＥＴＱは、半導体基板１Ｓの主面上に、例えば、酸化シリコン膜からなるゲート絶縁膜を有し、このゲート絶縁膜上にポリシリコン膜とこのポリシリコン膜上に設けられたシリサイド膜（ニッケルシリサイド膜など）の積層膜からなるゲート電極を有している。ゲート電極の両側の側壁には、例えば、酸化シリコン膜からなるサイドウォールが形成されており、このサイドウォール下の半導体基板１Ｓ内にソース領域とドレイン領域とがゲート電極に整合して形成されている。以上のようにして半導体基板１Ｓ上にＭＩＳＦＥＴＱが形成されている。
続いて、図１に示すように、ＭＩＳＦＥＴＱを形成した半導体基板１Ｓ上にはコンタクト層間絶縁膜ＣＩＬが形成されている。このコンタクト層間絶縁膜ＣＩＬは、例えば、オゾンとＴＥＯＳ（tetra ethyl ortho silicate）とを原料に使用した熱ＣＶＤ法により形成されるオゾンＴＥＯＳ膜と、このオゾンＴＥＯＳ膜上に設けられたＴＥＯＳを原料に使用したプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜との積層膜から形成されている。そして、このコンタクト層間絶縁膜ＣＩＬを貫通してＭＩＳＦＥＴＱのソース領域やドレイン領域に達するプラグＰＬＧ０が形成されている。このプラグＰＬＧ０は、例えば、チタン／窒化チタン膜（以下、チタン／窒化チタン膜はチタンとこのチタン上に設けられた窒化チタンで形成される膜を示す）よりなるバリア導体膜と、このバリア導体膜上に形成されたタングステン膜をコンタクトホールに埋め込むことにより形成されている。チタン／窒化チタン膜は、タングステン膜を構成するタングステンがシリコン中へ拡散することを防止するために設けられている膜で、このタングステン膜が構成される際のＷＦ６（フッ化タングステン）を還元処理するＣＶＤ法において、フッ素アタックがコンタクト層間絶縁膜ＣＩＬや半導体基板１Ｓになされてダメージを与えることを防ぐためのものである。なお、コンタクト層間絶縁膜ＣＩＬは、酸化シリコン膜（ＳｉＯ２膜）、ＳｉＯＦ膜、あるいは、窒化シリコン膜のいずれかの膜から形成されていてもよい。
次に、コンタクト層間絶縁膜ＣＩＬ上に第１層配線である配線Ｌ１が形成されている。具体的に、配線Ｌ１は、プラグＰＬＧ０を形成したコンタクト層間絶縁膜ＣＩＬ上に形成された層間絶縁膜ＩＬ１に埋め込まれるように形成されている。つまり、層間絶縁膜ＩＬ１を貫通して底部でプラグＰＬＧ０が露出する配線溝に銅を主成分とする膜（以下、銅膜と記載する）を埋め込むことにより、配線Ｌ１が形成されている。
ここで、本明細書でいう「主成分」とは、部材（層や膜）を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする膜」とは、膜の材料が銅（Ｃｕ）を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、導体膜が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
層間絶縁膜ＩＬ１は、例えば、ＳｉＯＣ膜、ＨＳＱ（ハイドロジェンシルセスキオキサン、塗布工程により形成され、Ｓｉ−Ｈ結合を持つ酸化シリコン膜、又は、水素含有シルセスキオキサン）膜、あるいは、ＭＳＱ（メチルシルセスキオキサン、塗布工程により形成され、Ｓｉ−Ｃ結合を持つ酸化シリコン膜、又は、炭素含有シルセスキオキサン）膜から構成されている。ここで、配線Ｌ１が形成されている配線層は、本明細書でファイン層と呼ぶこともある。
続いて、配線Ｌ１を形成した層間絶縁膜ＩＬ１上には、第２層配線が形成されている。図１では、例えば、第２層配線として、配線幅の異なる幅広配線ＷＬ２と細幅配線ＮＬ２とが示されている。つまり、図１に示す第２層配線では、配線幅の大きな幅広配線ＷＬ２と、配線幅の小さな細幅配線ＮＬ２とが形成されている。すなわち、半導体装置では、例えば、第２層配線が形成されている同一配線層において、配線幅の異なる幅広配線ＷＬ２と細幅配線ＮＬ２とが形成されている。このとき、幅広配線ＷＬ２は、例えば、大きな電流を流す電源配線として使用される一方、細幅配線ＮＬ２は、それほど大きな電流を流す必要のない信号配線として使用される。ここでは、第２層配線に配線幅の異なる幅広配線ＷＬ２と細幅配線ＮＬ２とが形成されている例について説明しているが、その他の配線層においても、同一層に配線幅の異なる複数の配線が設けられている。
このように、層間絶縁膜ＩＬ１上には第２層配線が形成されているが、具体的には、配線Ｌ１を形成した層間絶縁膜ＩＬ１上にバリア絶縁膜ＢＩＦ１（ライナー膜）が形成され、このバリア絶縁膜ＢＩＦ１上に層間絶縁膜ＩＬ２が形成されている。バリア絶縁膜ＢＩＦ１は、例えば、ＳｉＣＮ膜とこのＳｉＣＮ膜上に設けられたＳｉＣＯ膜の積層膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されている。また、層間絶縁膜ＩＬ２は、例えば、空孔を有するＳｉＯＣ膜、空孔を有するＨＳＱ膜、あるいは、空孔を有するＭＳＱ膜から形成されている。空孔のサイズ（径）は、例えば、１ｎｍ程度である。そして、このバリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２には、幅広配線ＷＬ２、細幅配線ＮＬ２、プラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂが埋め込まれるように形成されている。このとき、プラグＰＬＧ１ＡとプラグＰＬＧ１Ｂは、同一サイズで、かつ、同一層に形成されている。上述した幅広配線ＷＬ２、細幅配線ＮＬ２、プラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂは、例えば、銅膜から形成されている。この幅広配線ＷＬ２および細幅配線ＮＬ２を含む第２層配線が形成されている配線層もファイン層と呼ばれる。
そして、図１に示すように、第２層配線と同様にして、第３層配線〜第４層配線が形成されている。具体的に、層間絶縁膜ＩＬ２上にバリア絶縁膜ＢＩＦ２が形成され、このバリア絶縁膜ＢＩＦ２上に層間絶縁膜ＩＬ３が形成されている。バリア絶縁膜ＢＩＦ２は、例えば、ＳｉＣＮ膜とこのＳｉＣＮ膜上に設けられたＳｉＣＯ膜の積層膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されており、層間絶縁膜ＩＬ３は、例えば、空孔を有するＳｉＯＣ膜、空孔を有するＨＳＱ膜、あるいは、空孔を有するＭＳＱ膜から形成されている。このバリア絶縁膜ＢＩＦ２および層間絶縁膜ＩＬ３には、第３層配線である配線Ｌ３およびプラグＰＬＧ２が埋め込まれるように形成されている。この配線Ｌ３およびプラグＰＬＧ２も、例えば、銅膜から形成されている。
続いて、層間絶縁膜ＩＬ３上にバリア絶縁膜ＢＩＦ３が形成され、このバリア絶縁膜ＢＩ３上に層間絶縁膜ＩＬ４が形成されている。バリア絶縁膜ＢＩＦ３は、例えば、ＳｉＣＮ膜とこのＳｉＣＮ膜上に設けられたＳｉＣＯ膜の積層膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されている。また、層間絶縁膜ＩＬ４は、例えば、空孔を有するＳｉＯＣ膜、空孔を有するＨＳＱ膜、あるいは、空孔を有するＭＳＱ膜から形成されている。このバリア絶縁膜ＢＩＦ３および層間絶縁膜ＩＬ４には、第４層配線である配線Ｌ４およびプラグＰＬＧ３が埋め込まれるように形成されている。この配線Ｌ４およびプラグＰＬＧ３も、例えば、銅膜から形成されている。ここで、配線Ｌ３が形成されている配線層や、配線Ｌ４が形成されている配線層もファイン層と呼ばれる。
さらに、層間絶縁膜ＩＬ４上にバリア絶縁膜ＢＩＦ４が形成され、このバリア絶縁膜ＢＩＦ４上に層間絶縁膜ＩＬ５が形成されている。バリア絶縁膜ＢＩＦ４は、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されている。また、層間絶縁膜ＩＬ５は、例えば、酸化シリコン膜（ＳｉＯ２膜）、ＳｉＯＦ膜、ＴＥＯＳ膜から形成されている。バリア絶縁膜ＢＩＦ４および層間絶縁膜ＩＬ５には、プラグＰＬＧ４および第５層配線である配線Ｌ５が埋め込まれるように形成されている。この配線Ｌ５およびプラグＰＬＧ４も、例えば、銅膜から形成されている。ここで、配線Ｌ５が形成されている配線層はグローバル層と呼ばれる。
続いて、層間絶縁膜ＩＬ５上には、第６層配線であるパッドＰＤが形成されている。パッドＰＤは、例えば、アルミニウムを主成分とする膜から形成されている。具体的に、パッドは、例えば、アルミニウム膜や、アルミニウムにシリコンを添加したＡｌＳｉ膜や、アルミニウムにシリコンと銅を添加したＡｌＳｉＣｕ膜から構成されている。
パッドＰＤ上には、表面保護膜ＰＡＳ（パッシベーション膜）が形成されており、この表面保護膜ＰＡＳに形成された開口部からパッドＰＤの一部が露出している。表面保護膜ＰＡＳは、不純物の侵入からデバイスを保護する機能を有し、例えば、酸化シリコン膜とこの酸化シリコン膜上に設けられた窒化シリコン膜から形成されている。そして、表面保護膜ＰＡＳ上にはポリイミド膜（図示せず）が形成されている。このポリイミド膜もパッドＰＤの形成されている領域を開口している。
パッドＰＤには、例えば、ワイヤ（図示せず）が接続されており、ワイヤが接続されたパッドＰＤ上を含むポリイミド膜上は、封止体となる樹脂によって封止されている。このようにして、図１に示す半導体装置のデバイス構造が実現されている。
なお、図１に示すデバイス構造においては、第１配線層〜第６配線層が形成されており、例えば、第１配線層〜第４配線層がファイン層を構成し、第５層がグローバル層を構成している。ここで、「ファイン層」とは、最小加工寸法に近い微細配線が形成されている配線層を意味しており、「グローバル層」とは、「ファイン層」よりもサイズの大きな配線が形成されている配線層を意味している。図１では、多層配線構造の説明を簡略化するために、「ファイン層」上に「グローバル層」が形成されている例が示されているが、実際には、「ファイン層」上に「セミグローバル層」が形成され、この「セミグローバル層」上に「グローバル層」が形成されることが一般的である。「セミグローバル層」とは、「ファイン層」よりもサイズは大きいが、「グローバル層」よりもサイズの小さな配線が形成されている配線層を意味している。つまり、「セミグローバル層」は、配線サイズに着目すると、「ファイン層」と「グローバル層」との中間サイズの配線を有する配線層ということができる。
＜改善の余地＞
図１では、半導体装置の模式的なデバイス構造について説明したが、例えば、実際の銅配線に着目すると、銅配線は、バリア導体膜と銅膜から構成されている。半導体装置の小型化や集積度の向上を図るためには、銅配線の微細化を図る必要があるが、銅配線の微細化を進めると、銅配線に含まれるバリア導体膜に起因して、半導体装置の性能向上を図る観点から改善の余地が存在することが本発明者の検討によって明らかになった。すなわち、銅配線に含まれるバリア導体膜に着目した場合、現状の半導体装置では、半導体装置の性能を向上する観点から改善の余地が存在するのである。具体的には、「ダマシン法」で形成された銅配線と銅プラグを有する半導体装置において、銅配線の下層に配置されて銅配線と接続する銅プラグの抵抗値を低抵抗化する観点から改善の余地が存在するのである。以下に、この改善の余地について、図面を参照しながら説明する。
図２は、多層配線構造の一部を拡大した構成例を模式的に示す断面図である。図２に示すように、例えば、「シングルダマシン法」で形成された銅を主成分とする配線Ｌ１上に、「デュアルダマシン法」で一体的に形成された銅を主成分とするプラグＰＬＧおよび配線Ｌ２が配置されている。つまり、下層配線である配線Ｌ１と、上層配線である配線Ｌ２とは、プラグＰＬＧを介して電気的に接続されている。ここで、プラグＰＬＧは、接続孔ＣＮＴにバリア導体膜ＢＣＦと銅膜ＣＦとを埋め込むことにより形成され、配線Ｌ２は、接続孔ＣＮＴと一体的に形成された配線溝ＷＤにバリア導体膜ＢＣＦと銅膜ＣＦとを埋め込むことにより形成されている。このとき、バリア導体膜ＢＣＦは、例えば、接続孔ＣＮＴの内壁および配線溝ＷＤの内壁に形成された窒化タンタル膜ＴＮＦと、この窒化タンタル膜ＴＮＦ上に形成されたタンタル膜ＴＦとから構成されている。
このように接続孔ＣＮＴの内壁および配線溝ＷＤの内壁に直接銅膜を形成せずにバリア導体膜ＢＣＦを形成しているのは、銅膜を構成する銅が熱処理などによって半導体基板を構成するシリコンへ拡散することを防止するためである。すなわち、銅原子のシリコンへの拡散定数は比較的大きいので容易にシリコン中へ拡散する。この場合、半導体基板にはＭＩＳＦＥＴなどの半導体素子が形成されており、これらの形成領域に銅原子が拡散すると耐圧不良などに代表される半導体素子の特性劣化を引き起こす。このことから、配線を構成する銅膜から銅原子が拡散しないようにバリア導体膜ＢＣＦが設けられているのである。つまり、バリア導体膜ＢＣＦは、銅原子の拡散を防止する機能を有する膜であることがわかる。以上のようにして、実際の多層配線は、例えば、図２に示すように、銅を主成分とする配線Ｌ１上に、一体的に形成された銅を主成分とするプラグＰＬＧおよび配線Ｌ２が配置されていることになる。
ここで、図２では、配線Ｌ２の配線幅が最小加工寸法に比べて比較的大きな場合を想定しており、この場合、バリア導体膜ＢＣＦの膜厚を厚くしても、銅膜ＣＦを配線溝ＷＤに埋め込む際の埋め込み特性の劣化が問題点として顕在化しにくいため、接続孔ＣＮＴの内壁および配線溝ＷＤの内壁に形成されるバリア導体膜ＢＣＦの膜厚は厚くなっている。
ところが、例えば、ハーフピッチが６０ｎｍやハーフピッチが４５ｎｍ程度の微細配線を形成する場合には、状況は一変する。図３は、例えば、ハーフピッチが６０ｎｍやハーフピッチが４５ｎｍ程度の微細配線を有する多層配線構造の一部を拡大した構成例を模式的に示す断面図である。図３においても、「シングルダマシン法」で形成された銅を主成分とする配線Ｌ１上に、「デュアルダマシン法」で一体的に形成された銅を主成分とするプラグＰＬＧおよび配線Ｌ２が配置されている。このとき、配線Ｌ２が微細配線である場合には、バリア導体膜ＢＣＦの膜厚を厚くすると、銅膜ＣＦを配線溝ＷＤに埋め込む際の埋め込み特性の劣化が問題点として顕在化する。このため、図３において、接続孔ＣＮＴの内壁および配線溝ＷＤの内壁に形成されるバリア導体膜ＢＣＦの膜厚は、図２に示すバリア導体膜ＢＣＦの膜厚よりも薄くする必要がある。
したがって、図２および図３を比較すると、図２に示すプラグＰＬＧのサイズと、図３に示すプラグＰＬＧのサイズが同一であっても、図３に示すプラグＰＬＧの底部に形成されるバリア導体膜ＢＣＦの膜厚は、図２に示すプラグＰＬＧの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも薄くなる。このことから、図２に示すプラグＰＬＧのプラグ抵抗（ビア抵抗）と、図３に示すプラグＰＬＧのプラグ抵抗とは相違することになる。
具体的には、バリア導体膜ＢＣＦの抵抗率（比抵抗）は、銅膜ＣＦの抵抗率よりも高い。このことから、配線Ｌ２からプラグＰＬＧを介して配線Ｌ１に電流を流す場合（図２および図３の矢印を参照）、一見すると、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧのプラグ抵抗の方が、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧのプラグ抵抗よりも高くなると考えられる。しかしながら、実際には、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧのプラグ抵抗の方が、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧのプラグ抵抗よりも低くなるのである。言い換えれば、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧのプラグ抵抗の方が、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧのプラグ抵抗よりも高くなるのである。すなわち、図３に示すように、配線Ｌ２をハーフピッチが６０ｎｍやハーフピッチが４５ｎｍ程度の微細配線から構成する場合、配線Ｌ２の下層に配置されて配線Ｌ２と接続するプラグＰＬＧのプラグ抵抗が増加するのである。
ここで、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧのプラグ抵抗の方が、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧのプラグ抵抗よりも高くなる理由について説明する。
図２においては、プラグＰＬＧの底部に形成されているバリア導体膜ＢＣＦの膜厚が厚くなっている。このとき、バリア導体膜ＢＣＦは、窒化タンタル膜ＴＮＦと、窒化タンタル膜ＴＮＦ上に形成されているタンタル膜ＴＦから構成されていることから、窒化タンタル膜ＴＮＦの膜厚も充分に厚くなっていると考えることができる。このように窒化タンタル膜ＴＮＦの膜厚が確保されている場合には、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、体心立方構造であるα−Ｔａ構造となる。
一方、図３においては、プラグＰＬＧの底部に形成されているバリア導体膜ＢＣＦの膜厚が薄くなっている。したがって、バリア導体膜ＢＣＦの構成膜である窒化タンタル膜ＴＮＦの膜厚も薄くなっていると考えることができる。このように窒化タンタル膜ＴＮＦの膜厚が薄い場合には、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、正方晶系構造であるβ−Ｔａ構造となる。
つまり、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧでは、タンタルの結晶構造がα−Ｔａ構造となるのに対し、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧでは、タンタルの結晶構造がβ−Ｔａ構造となる。このことに起因して、図３に示すプラグＰＬＧのプラグ抵抗の方が、図２に示すプラグＰＬＧのプラグ抵抗よりも高くなるのである。なぜなら、α−Ｔａ構造の抵抗率は、β−Ｔａ構造の抵抗率よりも低くなるからである。すなわち、図２に示すバリア導体膜ＢＣＦの膜厚の厚いプラグＰＬＧでは、バリア導体膜ＢＣＦの膜厚自体が厚いが、バリア導体膜ＢＣＦの構成膜であるタンタル膜の結晶構造が抵抗率の低いα−Ｔａ構造となるため、総合的に、図２に示すプラグＰＬＧのプラグ抵抗が低くなるのである。これに対し、図３に示すバリア導体膜ＢＣＦの膜厚の薄いプラグＰＬＧでは、バリア導体膜ＢＣＦの膜厚自体が薄いが、バリア導体膜ＢＣＦの構成膜であるタンタル膜の結晶構造が抵抗率の高いβ−Ｔａ構造となるため、総合的に、図３に示すプラグＰＬＧのプラグ抵抗が高くなるのである。
したがって、バリア導体膜ＢＣＦの膜厚自体だけに着目すると、図２に示すプラグＰＬＧのプラグ抵抗の方が、図３に示すプラグＰＬＧのプラグ抵抗よりも大きくなりそうであるが、実際には、図２に示すプラグＰＬＧと図３に示すプラグＰＬＧにおいて、タンタル膜の結晶構造が相違する点を考慮すると、図２に示すプラグＰＬＧのプラグ抵抗の方が、図３に示すプラグＰＬＧのプラグ抵抗よりも小さくなるのである。つまり、窒化タンタル膜の膜厚が厚い場合には、窒化タンタル膜上に形成されるタンタル膜の結晶構造が抵抗率の低いα−Ｔａ構造となるため、プラグＰＬＧのプラグ抵抗を低減する観点からは、タンタル膜の結晶構造がα−Ｔａ構造となる程度に、タンタル膜の下に形成される窒化タンタル膜の膜厚を厚くすることが望ましいのである。
図４は、窒化タンタル膜上にタンタル膜を形成した積層膜の比抵抗（抵抗率）と、窒化タンタル膜の膜厚との関係を示すグラフである。図４において、横軸は窒化タンタル膜の膜厚（ＴａＮ膜厚）を示しており、縦軸は積層膜の比抵抗を示している。このとき、図４に示すグラフは、窒化タンタル膜上にタンタル膜を形成した積層膜において、タンタル膜の膜厚（Ｔａ膜厚）を固定した状態で、窒化タンタル膜の膜厚を変化させた場合の積層膜の比抵抗の測定結果を示している。図４に示すように、窒化タンタル膜の膜厚を厚くしていくと、窒化タンタル膜上にタンタル膜を形成した積層膜の比抵抗は減少することがわかる。具体的に、窒化タンタル膜の膜厚が３ｎｍ程度の場合、積層膜の比抵抗は２１０μΩ・ｃｍ程度であり、窒化タンタル膜の膜厚が５ｎｍ程度の場合、積層膜の比抵抗は１５０μΩ・ｃｍ程度となる。さらに、窒化タンタル膜の膜厚が６ｎｍ程度の場合、積層膜の比抵抗は９０μΩ・ｃｍ程度であり、窒化タンタル膜の膜厚が７ｎｍ程度の場合、積層膜の比抵抗は７０μΩ・ｃｍ程度にまで減少することがわかる。特に、窒化タンタル膜の膜厚が５ｎｍ程度である場合を境界にして、積層膜の比抵抗が大幅に変化することがわかる。このことから、例えば、窒化タンタル膜の膜厚が５ｎｍ以上ある場合には、窒化タンタル膜上に形成されるタンタル膜の結晶構造がα−Ｔａ構造となって、積層膜の比抵抗が低くなると考えることができる。言い換えれば、例えば、窒化タンタル膜の膜厚が５ｎｍ未満の場合には、窒化タンタル膜上に形成されるタンタル膜の結晶構造がβ−Ｔａ構造となって、積層膜の比抵抗が低くなると考えることができる。したがって、図４に示す結果から、プラグＰＬＧのプラグ抵抗を低減する観点からは、タンタル膜の結晶構造がα−Ｔａ構造となる程度に、タンタル膜の下に形成される窒化タンタル膜の膜厚を厚くすることが望ましいことが裏付けられていると考えることができる。
このように、プラグＰＬＧのプラグ抵抗を低減する観点からは、タンタル膜の下に形成される窒化タンタル膜の膜厚を厚くすることが望ましいが、上述したように、配線Ｌ２が微細配線（ハーフピッチが６０ｎｍやハーフピッチが４５ｎｍ程度）である場合には、バリア導体膜ＢＣＦの膜厚を厚くすると、銅膜ＣＦを配線溝ＷＤに埋め込む際の埋め込み特性の劣化が問題点として顕在化する。このことから、図３に示す微細配線である配線Ｌ２においては、埋め込み特性を向上する観点から、接続孔ＣＮＴの内壁および配線溝ＷＤの内壁に形成されるバリア導体膜ＢＣＦの膜厚を薄くする必要がある。ところが、この場合、図３に示すように、プラグＰＬＧの底部に形成される窒化タンタル膜の膜厚が薄くなり、窒化タンタル膜上に形成されるタンタル膜の結晶構造が抵抗率の高いβ−Ｔａ構造となってしまう。この結果、図３に示す微細配線である配線Ｌ２と接続するプラグＰＬＧのプラグ抵抗が高くなる。
ただし、実際に、プラグ抵抗が高くなる問題点が顕在化するのは、例えば、図１に示す細幅配線ＮＬ２と同一層に形成されている幅広配線ＷＬ２と電気的に接続されるプラグＰＬＧ１Ａである。すなわち、上述した問題点が顕在化するのは、図１に示す同一層に形成されている幅広配線ＷＬ２と細幅配線ＮＬ２に着目すると、配線幅の小さい細幅配線ＮＬ２と電気的に接続されているプラグＰＬＧ１Ｂではなく、細幅配線ＮＬ２と同一層に形成されている配線幅の大きい幅広配線ＷＬ２と電気的に接続されているプラグＰＬＧ１Ａである。以下に、この点について説明する。
図５は、図１に示す多層配線構造の一部を拡大して示す断面図である。図５において、例えば、第１層配線である配線Ｌ１が形成された層間絶縁膜ＩＬ１上には、バリア絶縁膜ＢＩＦ１が形成され、このバリア絶縁膜ＢＩＦ１上に層間絶縁膜ＩＬ２が形成されている。そして、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２には、このバリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２を貫通するように、一体的に配線溝ＷＤ２Ａと接続孔ＣＮＴ１Ａが形成されている。同様に、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２には、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２を貫通するように、一体的に配線溝ＷＤ２Ｂと接続孔ＣＮＴ１Ｂも形成されている。
配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁には、バリア導体膜ＢＣＦが形成されており、このバリア導体膜ＢＣＦ上であって、配線溝ＷＤ２Ａおよび接続孔ＣＮＴ１Ａを埋め込むように銅膜ＣＦが形成されている。これにより、接続孔ＣＮＴ１Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ａと、配線溝ＷＤ２Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ幅広配線ＷＬ２とが形成されている。
同様に、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁には、バリア導体膜ＢＣＦが形成されており、このバリア導体膜ＢＣＦ上であって、配線溝ＷＤ２Ｂおよび接続孔ＣＮＴ１Ｂを埋め込むように銅膜ＣＦが形成されている。これにより、接続孔ＣＮＴ１Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ｂと、配線溝ＷＤ２Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ細幅配線ＮＬ２とが形成されている。
このようにして、幅広配線ＷＬ２と細幅配線ＮＬ２は同一層に形成され、かつ、プラグＰＬＧ１ＡとプラグＰＬＧ１Ｂは同一層に形成されている。つまり、図５に示すように、同一層に配線幅の異なる幅広配線ＷＬ２と細幅配線ＮＬ２とが形成されている。このとき、同一層に形成される幅広配線ＷＬ２と細幅配線ＮＬ２とは、例えば、「ダマシン法」によって同一工程で形成される。細幅配線ＮＬ２は、例えば、最小加工寸法で形成される微細配線であり、「ダマシン法」による膜の埋め込み特性を確保するため、細幅配線ＮＬ２に含まれるバリア導体膜ＢＣＦの膜厚を薄くする必要がある。したがって、細幅配線ＮＬ２と同一層に形成される幅広配線ＷＬ２においても、細幅配線ＮＬ２と同一工程で形成されることから、必然的に、幅広配線ＷＬ２に含まれるバリア導体膜ＢＣＦの膜厚も薄くなることになる。したがって、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が薄くなり、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造が抵抗率の高いβ−Ｔａ構造となってしまう。この結果、幅広配線ＷＬ２と接続するプラグＰＬＧ１Ａのプラグ抵抗が高くなる。もちろん、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部に形成される窒化タンタル膜ＴＮＦの膜厚も薄くなり、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造が抵抗率の高いβ−Ｔａ構造となってしまう。この結果、細幅配線ＮＬ２と接続するプラグＰＬＧ１Ｂにおいても、プラグ抵抗が高くなる。
このように、同一層に形成される幅広配線ＷＬ２と細幅配線ＮＬ２とは、同一工程（「デュアルダマシン法」）で形成されることから、バリア導体膜ＢＣＦの膜厚が細幅配線ＮＬ２の埋め込み特性の観点から律速されてしまう。このため、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａと、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの両方で、プラグ抵抗が高くなることになる。この場合、特に、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａにおけるプラグ抵抗の増大が半導体装置の性能低下を招く問題点として顕在化することになる。以下に、この理由について説明する。
まず、第１の理由は、例えば、幅広配線ＷＬ２が電源電位を供給する電源配線として使用される点である。すなわち、幅広配線ＷＬ２は、大きな電流を流す電源配線として使用されるため、配線抵抗が低いことが要求される。したがって、この幅広配線ＷＬ２と電気的に接続されるプラグＰＬＧ１Ａにおいてもプラグ抵抗が低いことが要求される。なぜなら、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗が高くなると、幅広配線ＷＬ２に大きな電流を流した場合、プラグＰＬＧ１Ａでの電圧降下が大きくなって、電源電圧からの電圧ドロップが顕在化するからである。
一方、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂにおいては、プラグ抵抗がある程度高くなっても、それほど問題点は顕在化しないと考えられる。なぜなら、細幅配線ＮＬ２は、例えば、電気信号を伝達する信号配線として使用され、電源配線ほど大きな電流を流すことはないからである。つまり、細幅配線ＮＬ２の機能と幅広配線ＷＬ２の機能の相違に起因して、細幅配線ＮＬ２では、幅広配線ＷＬ２に比べて、プラグ抵抗の影響が少ないと考えられるのである。以上のことから、特に、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａにおけるプラグ抵抗の増大が半導体装置の性能低下を抑制する観点から重要になるのである。
続いて、第２の理由について説明する。図５に示すように、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部におけるバリア導体膜ＢＣＦの膜厚は、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部におけるバリア導体膜ＢＣＦの膜厚よりも厚くなる。すなわち、同一工程でバリア導体膜ＢＣＦを形成する場合であっても、プラグＰＬＧ１Ａの底部に形成されるバリア導体膜ＢＣＦの膜厚は、プラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも厚くなるのである。
この現象は、例えば、以下のように定性的に考えることができる。例えば、バリア導体膜ＢＣＦは、スパッタリング法を使用することにより形成される。スパッタリング法では、例えば、成膜材料から構成されるターゲットに、アルゴンを衝突させることにより飛び出してくるターゲット原子を半導体基板に付着させることにより成膜を行なう。ここで、図６に示すように、接続孔ＣＮＴ１Ａの底面と接続孔ＣＮＴ１Ｂの底面とに、同一工程でのスパッタリング法により、バリア導体膜を形成することを考える。この場合、接続孔ＣＮＴ１Ａの底部に付着するターゲット原子は、図６に示す角度θ１の範囲内の方向から飛び込んでくるターゲット原子であると考えることができる。一方、接続孔ＣＮＴ１Ｂの底部に付着するターゲット原子は、図６に示す角度θ２の範囲内の方向から飛び込んでくるターゲット原子であると考えることができる。ここで、図６に示すように、接続孔ＣＮＴ１Ａ上に形成されている配線溝ＷＤ２Ａの幅が、接続孔ＣＮＴ１Ｂ上に形成されている配線溝ＷＤ２Ｂの幅よりも大きいことを考慮すると、角度θ１は、角度θ２よりも大きくなる。このことは、接続孔ＣＮＴ１Ａの底部に付着するターゲット原子の数が、接続孔ＣＮＴ１Ｂの底部に付着するターゲット原子の数よりも多くなることを意味する。この結果、接続孔ＣＮＴ１Ａの底部に形成されるバリア導体膜の膜厚は、接続孔ＣＮＴ１Ｂの底部に形成されるバリア導体膜の膜厚よりも厚くなるのである。以上のことから、図５に示すように、プラグＰＬＧ１Ａの底部に形成されるバリア導体膜ＢＣＦの膜厚は、プラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも厚くなるのである。
このことから、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚は薄いため、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部に形成されるタンタル膜ＴＦの結晶構造は抵抗率の高いβ−Ｔａ構造となる。一方、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部に形成されるバリア導体膜ＢＣＦの膜厚は、プラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも厚く形成されるものの、タンタル膜ＴＦの結晶構造がα−Ｔａ構造となる程度まで、窒化タンタル膜ＴＮＦの膜厚は厚く形成されない。すなわち、プラグＰＬＧ１Ａの底部に形成されるバリア導体膜ＢＣＦの膜厚が、プラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも厚く形成されることを考慮しても、従来の成膜条件では、プラグＰＬＧ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚は５ｎｍ未満であると考えられる。このことから、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部に形成されるタンタル膜ＴＦの結晶構造も抵抗率の高いβ−Ｔａ構造となっていると考えられる。
したがって、プラグＰＬＧ１Ａの底部に形成されるタンタル膜ＴＦの結晶構造と、プラグＰＬＧ１Ｂの底部に形成されるタンタル膜ＴＦの結晶構造は、ともに同じβ−Ｔａ構造となる。このことを前提として、プラグＰＬＧ１Ａの底部に形成されるバリア導体膜ＢＣＦの膜厚が、プラグＰＬＧ１Ｂの底部に形成されるバリア導体膜ＢＣＦの膜厚よりも厚くなることを考慮すると、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗は、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗よりも大きくなると言える。
図７は、従来技術において、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗と、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗の測定結果を示すグラフである。図７において、「Ｗｉｄｅ」と示されているグラフが、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗を示しており、「Ｎａｒｒｏｗ」と示されているグラフが、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗を示している。図７に示すように、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗は、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗よりも大きくなっていることがわかる。
以上のことから、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａにおけるプラグ抵抗の増大が問題点として顕在化するのである。すなわち、幅広配線ＷＬ２が大きな電流を流す電源配線として使用される点と、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗が細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗よりも大きくなる点の相乗要因によって、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａにおけるプラグ抵抗の増大が問題点として顕在化するのである。
そこで、本実施の形態では、同一層に幅広配線と細幅配線とが形成された半導体装置において、幅広配線と接続されるプラグにおけるプラグ抵抗の増大を抑制する工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について説明する。
＜実施の形態における構造上の特徴＞
図８は、本実施の形態における多層配線構造の一部を拡大して示す断面図である。図８において、例えば、第１層配線である配線Ｌ１が形成された層間絶縁膜ＩＬ１上には、バリア絶縁膜ＢＩＦ１が形成され、このバリア絶縁膜ＢＩＦ１上に層間絶縁膜ＩＬ２が形成されている。そして、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２には、このバリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２を貫通するように、一体的に配線溝ＷＤ２Ａと接続孔ＣＮＴ１Ａが形成されている。同様に、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２には、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２を貫通するように、一体的に配線溝ＷＤ２Ｂと接続孔ＣＮＴ１Ｂも形成されている。
配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁には、バリア導体膜ＢＣＦが形成されており、このバリア導体膜ＢＣＦ上であって、配線溝ＷＤ２Ａおよび接続孔ＣＮＴ１Ａを埋め込むように銅膜ＣＦが形成されている。これにより、接続孔ＣＮＴ１Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ａと、配線溝ＷＤ２Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ幅広配線ＷＬ２とが形成されている。
同様に、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁には、バリア導体膜ＢＣＦが形成されており、このバリア導体膜ＢＣＦ上であって、配線溝ＷＤ２Ｂおよび接続孔ＣＮＴ１Ｂを埋め込むように銅膜ＣＦが形成されている。これにより、接続孔ＣＮＴ１Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ｂと、配線溝ＷＤ２Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ細幅配線ＮＬ２とが形成されている。
以上のように、本実施の形態における半導体装置は、同一層（同一配線層）に形成された銅を主成分とする幅広配線ＷＬ２と、銅を主成分とする細幅配線ＮＬ２と、幅広配線ＷＬ２の下層に配置されて幅広配線ＷＬ２と接続された銅を主成分とするプラグＰＬＧ１Ａと、細幅配線ＮＬ２の下層に配置されて細幅配線ＮＬ２と接続された銅を主成分とするプラグＰＬＧ１Ｂとを有している。そして、プラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂのそれぞれは、バリア導体膜ＢＣＦを含んでいる。このとき、幅広配線ＷＬ２の配線幅は、細幅配線ＮＬ２の配線幅よりも大きくなっている一方、プラグＰＬＧ１ＡとプラグＰＬＧ１Ｂは同一サイズで、かつ、同一層に形成されている。そして、例えば、バリア導体膜ＢＣＦは、窒化タンタル膜ＴＮＦと、この窒化タンタル膜ＴＮＦ上に形成されたタンタル膜ＴＦから構成されている。
ここで、本実施の形態における特徴点は、例えば、図８に示すように、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部に形成されているバリア導体膜ＢＣＦの膜厚が、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部に形成されているバリア導体膜ＢＣＦの膜厚よりも厚くなっている点にある。さらに、詳細には、プラグＰＬＧ１Ａの底部に形成されている窒化タンタル膜ＴＮＦの膜厚が、プラグＰＬＧ１Ｂの底部に形成されている窒化タンタル膜ＴＮＦの膜厚よりも厚くなっており、かつ、プラグＰＬＧ１Ａの底部に形成されている窒化タンタル膜ＴＮＦの膜厚は、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造がα−Ｔａ構造となる程度に厚くなっている。具体的に、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部に形成されている窒化タンタル膜ＴＮＦの膜厚は、５ｎｍ以上１０ｎｍ以下である。これに対し、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部に形成されている窒化タンタル膜ＴＮＦの膜厚は、０ｎｍよりも大きく３ｎｍ以下である。この場合、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの底部において、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、抵抗率の低いα−Ｔａ構造となるのである。一方、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの底部において、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、抵抗率の高いβ−Ｔａ構造となる。したがって、本実施の形態においては、プラグＰＬＧ１Ａの底部に形成されているタンタル膜ＴＦの抵抗率は、プラグＰＬＧ１Ｂの底部に形成されているタンタル膜ＴＦの抵抗率よりも低くなる。
具体的に、図９は、本実施の形態において、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗と、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗の測定結果を示すグラフである。図９において、「Ｗｉｄｅ」と示されているグラフが、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗を示しており、「Ｎａｒｒｏｗ」と示されているグラフが、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗を示している。図９に示すように、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗は、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂのプラグ抵抗よりも低くなっていることがわかる。
このように、本実施の形態によれば、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａの抵抗値（プラグ抵抗）を、細幅配線ＮＬ２と接続されるプラグＰＬＧ１Ｂの抵抗値（プラグ抵抗）よりも低くすることができる。したがって、本実施の形態によれば、例えば、電源配線として使用される幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の増加を抑制することができることから、半導体装置の性能を向上することができる。
一方、本実施の形態によれば、配線溝ＷＤ２Ｂの内壁に形成されるバリア導体膜ＢＣＦの膜厚を薄くすることができるので、最小加工寸法程度の加工精度で形成される細幅配線ＮＬ２を形成するための埋め込み特性の向上を図ることができる。
以上のことから、本実施の形態では、例えば、大きな電流を流す電源配線として使用される幅広配線ＷＬ２と、最小加工寸法程度の加工精度で形成される細幅配線ＮＬ２とを同一層に形成する半導体装置において、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗を低減しながら、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性を向上することができるという顕著な効果を得ることができるのである。
＜半導体装置の製造方法＞
本実施の形態における半導体装置は、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。以下に示す製造工程では、半導体基板の上方に形成された層間絶縁膜に「シングルダマシン法」で配線Ｌ１を形成した後から、いわゆる「デュアルダマシン法」によって多層配線構造を形成する工程を例に挙げて説明する。
まず、図１０に示すように、配線Ｌ１を形成した層間絶縁膜ＩＬ１に、バリア絶縁膜ＢＩＦ１を形成し、このバリア絶縁膜ＢＩＦ１上に層間絶縁膜ＩＬ２を形成する。バリア絶縁膜ＢＩＦ１は、例えば、ＳｉＣＮ膜とこのＳｉＣＮ膜上に設けられたＳｉＣＯ膜の積層膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されており、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成することができる。また、層間絶縁膜ＩＬ２は、例えば、酸化シリコン膜よりも誘電率の低い低誘電率膜から形成されている。具体的に、層間絶縁膜ＩＬ２は、例えば、ＣＶＤ法で形成されるＳｉＯＣ膜や、塗布法で形成されるＨＳＱ膜およびＭＳＱ膜などの低誘電率膜から形成することができる。
次に、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、バリア絶縁膜ＢＩＦ１および層間絶縁膜ＩＬ２を貫通するように、一体化した配線溝ＷＤ２Ａおよび接続孔ＣＮＴ１Ａと、一体化した配線溝ＷＤ２Ｂおよび接続孔ＣＮＴ１Ｂとを形成する。このとき、接続孔ＣＮＴ１Ａおよび接続孔ＣＮＴ１Ｂの底部には、層間絶縁膜ＩＬ１に埋め込むように形成された配線Ｌ１の表面が露出する。この工程では、図１１に示すように、配線溝ＷＤ２Ａの幅を配線溝ＷＤ２Ｂの幅よりも大きく形成し、かつ、接続孔ＣＮＴ１Ａのサイズと接続孔ＣＮＴ１Ｂのサイズを同一サイズで形成する。すなわち、配線溝ＷＤ２Ｂは、例えば、最小加工寸法程度の精度で形成され、配線溝ＷＤ２Ａは、例えば、最小加工寸法よりも緩やかな精度で形成される。
続いて、図１２に示すように、配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁と、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁と、を含む層間絶縁膜ＩＬ２上に、例えば、スパッタリング法を使用することにより、窒化タンタル膜ＴＮＦを形成する。このとき、図１２に示すように、接続孔ＣＮＴ１Ａの底面に形成される窒化タンタル膜ＴＮＦの膜厚は、接続孔ＣＮＴ１Ｂの底面に形成される窒化タンタル膜ＴＮＦの膜厚よりも厚く形成される。具体的に、本実施の形態では、スパッタリング法での成膜条件を工夫することにより、例えば、接続孔ＣＮＴ１Ａの底面に形成される窒化タンタル膜ＴＮＦの膜厚が、５ｎｍ以上１０ｎｍ以下となり、かつ、接続孔ＣＮＴ１Ｂの底面に形成される窒化タンタル膜ＴＮＦの膜厚が、０ｎｍよりも大きく３ｎｍ以下となるように実施される。この窒化タンタル膜ＴＮＦを形成するスパッタリング法での成膜条件の詳細については後述することにする（製法上の第１特徴点）。
そして、図１３に示すように、窒化タンタル膜ＴＮＦ上に、例えば、スパッタリング法を使用することにより、タンタル膜ＴＦを形成する。このとき、接続孔ＣＮＴ１Ａの底面においては、窒化タンタル膜ＴＮＦの膜厚が５ｎｍ以上１０ｎｍ以下であるため、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、抵抗率の低いα−Ｔａ構造となる。一方、接続孔ＣＮＴ１Ｂの底面においては、窒化タンタル膜ＴＮＦの膜厚が０ｎｍよりも大きく３ｎｍ以下であるため、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造は、抵抗率の高いβ−Ｔａ構造となる。ここで、本実施の形態では、タンタル膜ＴＦを形成するスパッタリング法での成膜条件にも工夫を施しており、この工夫によって、本実施の形態では、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造がα−Ｔａ構造になりやすくなる。このタンタル膜ＴＦを形成するスパッタリング法での成膜条件の詳細については後述することにする（製法上の第２特徴点）。
以上のようにして、配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁と、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁と、を含む層間絶縁膜ＩＬ２上に、窒化タンタル膜ＴＮＦとタンタル膜ＴＦからなるバリア導体膜ＢＣＦを形成することができる。
次に、図１４に示すように、配線溝ＷＤ２Ａおよび接続孔ＣＮＴ１Ａの内部と、配線溝ＷＤ２Ｂおよび接続孔ＣＮＴ１Ｂの内部と、を含むバリア導体膜ＢＣＦ上に、例えば、薄い銅膜からなるシード膜ＳＬを形成する。このシード膜ＳＬは、例えば、スパッタリング法を使用することにより形成することができるが、これに限らず、例えば、ＣＶＤ法や、ＡＬＤ（Atomic Layer Deposition）法や、めっき法を使用することもできる。
そして、図１５に示すように、例えば、シード膜ＳＬを電極とした電解めっき法により銅膜ＣＦを形成する。この銅膜ＣＦは、配線溝ＷＤ２Ａおよび接続孔ＣＮＴ１Ａの内部と、配線溝ＷＤ２Ｂおよび接続孔ＣＮＴ１Ｂの内部とを埋め込むように形成される。このとき、本実施の形態では、最小加工寸法程度の加工精度で加工された配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁に形成されるバリア導体膜ＢＣＦの膜厚は薄いままであるため、配線溝ＷＤ２Ｂに銅膜ＣＦを埋め込む際の埋め込み特性を向上することができる。
この銅膜ＣＦは、例えば、銅を主成分とする膜から形成される。具体的には、銅（Ｃｕ）または銅合金（銅（Ｃｕ）とアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）から形成される。また、銅膜ＣＦの形成方法は、電解めっき法に限らず、例えば、スパッタリング法やＣＶＤ法であってもよい。
続いて、図８に示すように、層間絶縁膜ＩＬ２上に形成された不要なバリア導体膜ＢＣＦおよび銅膜ＣＦをＣＭＰ（Chemical Mechanical Polishing）法で除去する。一方、配線溝ＷＤ２Ａの内部および接続孔ＣＮＴ１Ａの内部に銅膜ＣＦとバリア導体膜ＢＣＦを残し、かつ、配線溝ＷＤ２Ｂの内部および接続孔ＣＮＴ１Ｂの内部に銅膜ＣＦとバリア導体膜ＢＣＦを残す。これにより、本実施の形態によれば、図８に示すように、配線溝ＷＤ２Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ幅広配線ＷＬ２と、接続孔ＣＮＴ１Ａにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ａとを形成することができる。同様に、本実施の形態によれば、配線溝ＷＤ２Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだ細幅配線ＮＬ２と、接続孔ＣＮＴ１Ｂにバリア導体膜ＢＣＦおよび銅膜ＣＦを埋め込んだプラグＰＬＧ１Ｂとを形成することができる。このように、本実施の形態においては、幅広配線ＷＬ２（第１銅配線）に含まれる銅膜ＣＦおよびプラグＰＬＧ１Ａ（第１銅プラグ）に含まれる銅膜ＣＦと、細幅配線ＮＬ２（第２銅配線）に含まれる銅膜ＣＦおよびプラグＰＬＧ１Ｂ（第２銅プラグ）に含まれる銅膜ＣＦは、それぞれ一体化して形成されていることになる。
以後の工程は、上述した工程とほぼ同様の工程の繰り返しであるため省略する。以上のようにして、本実施の形態における半導体装置を製造することができる。
＜実施の形態における製法上の特徴＞
本実施の形態における半導体装置では、製法上の第１特徴点および製法上の第２特徴点を含む半導体装置の製造方法を採用することにより、プラグＰＬＧ１Ａのプラグ抵抗（抵抗値）が、プラグＰＬＧ１Ｂのプラグ抵抗（抵抗値）よりも低くなる。具体的に、プラグＰＬＧ１Ａの底部に形成されたタンタル膜ＴＦの抵抗率は、プラグＰＬＧ１Ｂの底部に形成されたタンタル膜ＴＦの抵抗率よりも低い。すなわち、本実施の形態では、プラグＰＬＧ１Ａの底部に形成されたタンタル膜ＴＦの結晶構造は、抵抗率の低いα−Ｔａ構造となっており、プラグＰＬＧ１Ｂの底部に形成されたタンタル膜ＴＦの結晶構造は、β−Ｔａ構造となっている。したがって、本実施の形態における製造方法によれば、例えば、電源配線として使用される幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の増加を抑制することができることから、半導体装置の性能を向上することができる。
一方で、本実施の形態における半導体装置の製造方法によれば、配線溝ＷＤ２Ｂの内壁に形成されるバリア導体膜ＢＣＦの膜厚を薄くすることができるため、最小加工寸法程度の加工精度で形成される細幅配線ＮＬ２を形成するための埋め込み特性の向上を図ることができる。つまり、本実施の形態における半導体装置の製造方法を採用することによって、例えば、大きな電流を流す電源配線として使用される幅広配線ＷＬ２と、最小加工寸法程度の加工精度で形成される細幅配線ＮＬ２とを同一層に形成する半導体装置において、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の低減と、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性の向上を両立することができるという顕著な効果を得ることができる。
以下では、製法上の第１特徴点および製法上の第２特徴点について説明する。本実施の形態における製法上の第１特徴点および第２特徴点は、例えば、図１２および図１３に示される窒化タンタル膜の成膜工程およびタンタル膜の成膜工程で実現される。すなわち、本実施の形態における製法上の第１特徴点および第２特徴点は、配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁と、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁と、を含む層間絶縁膜ＩＬ２上に、窒化タンタル膜ＴＮＦとタンタル膜ＴＦからなるバリア導体膜ＢＣＦを形成する工程で実現される。これらの工程は、スパッタリング法による成膜工程であり、製法上の第１特徴点および第２特徴点は、スパッタリング法における成膜条件に関するものである。
そこで、まず、スパッタリング法での成膜工程を実施するためのスパッタリング装置の構成および簡単な成膜動作について説明することにする。
図１６は、本実施の形態で使用するスパッタリング装置の模式的な構成を示す図である。図１６において、スパッタリング装置は、処理室ＣＢを有し、処理室ＣＢの内部には、ステージＳＴが配置されており、このステージＳＴ上に半導体基板１Ｓが載置されている。具体的に、ステージＳＴには、静電チャック（図示せず）が備えられており、この静電チャックによって半導体基板１Ｓが保持されるようになっている。そして、静電チャックの中央部には、センタタップ（図示せず）が設けられており、このセンタタップは半導体基板と直接接触するように構成されている。センタタップは、バイアス電源ＢＰＳと電気的に接続されており、このバイアス電源ＢＰＳによって半導体基板１Ｓに基板引き込みバイアスが印加されるようになっている。
一方、処理室ＣＢ内において、ステージ上に載置された半導体基板１Ｓと対向する位置には、成膜材料から構成されるターゲットＴＡＧが配置されている。このターゲットＴＡＧは、処理室ＣＢの外部に設けられたＤＣ電源ＤＣＰＳと電気的に接続されており、ＤＣ電源ＤＣＰＳからターゲットＴＡＧに電力（ターゲットＤＣパワー）が供給されるように構成されている。また、処理室ＣＢ内には、アルゴンガス（Ａｒガス）が導入される。
本実施の形態で使用するスパッタリング装置は、上記のように構成されており、以下に、その成膜動作について簡単に説明する。図１６において、まず、半導体基板１Ｓを処理室ＣＢ内に配置されているステージＳＴ上に配置する。その後、処理室ＣＢ内にアルゴンガス（Ａｒガス）を導入するとともに、ＤＣ電源ＤＣＰＳからターゲットＴＡＧにターゲットＤＣパワーを供給し、かつ、バイアス電源ＢＰＳから半導体基板１Ｓに基板引き込みバイアスを印加する。すると、半導体基板１ＳとターゲットＴＡＧとの間に加えられた高電界により、処理室ＣＢ内でプラズマ放電を開始する。これにより、処理室ＣＢ内に導入されているアルゴンガスはイオン化し、高電界で加速した高エネルギーのアルゴンイオンは、ターゲットＴＡＧに衝突する。この結果、アルゴンイオンがターゲットＴＡＧに衝突した反動でターゲットＴＡＧからターゲット原子が飛び出し、飛び出したターゲット原子が半導体基板１Ｓに付着する。これにより、半導体基板１Ｓに膜が成膜される。以上のようにして、スパッタリング装置による成膜処理が実施される。
具体的に、本実施の形態における半導体装置の製造方法においては、図１２に示すように、配線溝ＷＤ２Ａの内壁および接続孔ＣＮＴ１Ａの内壁と、配線溝ＷＤ２Ｂの内壁および接続孔ＣＮＴ１Ｂの内壁と、を含む層間絶縁膜ＩＬ２上に、例えば、上述したスパッタリング装置を使用したスパッタリング法により、窒化タンタル膜ＴＮＦを形成する。この窒化タンタル膜の成膜工程は、タンタルをターゲットＴＡＧとし、かつ、処理室ＣＢ内に窒素ガスを導入したスパッタリング法により実施され、この工程の成膜条件に、本実施の形態における製法上の第１特徴点がある。
図１７は、窒化タンタル膜の成膜工程における成膜条件を示す表である。図１７において、窒化タンタル膜の成膜工程における従来条件は、ターゲットＤＣパワーが２０ｋＷ、基板引き込みバイアスの電力が６５０Ｗ、成膜時間が４．６秒である。これに対し、窒化タンタル膜の成膜工程における本実施の形態の条件は、ターゲットＤＣパワーが２０ｋＷ、基板引き込みバイアスの電力が６５０Ｗ、成膜時間が６．９秒である。このことから、本実施の形態における製法上の第１特徴点は、成膜時間を４．６秒から６．９秒に長くしている点にある。言い換えれば、本実施の形態における製法上の第１特徴点は、成膜時間を長くして、窒化タンタル膜の膜厚を厚くする点にある。具体的に、本実施の形態では、図１２に示す接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が５ｎｍ以上１０ｎｍ以下の範囲内となるように成膜時間を長くしている。すなわち、従来条件の成膜時間では、接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が５ｎｍ未満となり、これによって、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造が抵抗率の高いβ−Ｔａ構造となってしまう。これに対し、本実施の形態の成膜条件では、成膜時間を従来条件よりも長くしているため、接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が５ｎｍ以上１０ｎｍ以下となる。これにより、本実施の形態によれば、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造をα−Ｔａ構造とすることができる。つまり、接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が５ｎｍ以上１０ｎｍ以下となる場合には、窒化タンタル膜ＴＮＦの結晶構造によって、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造がα−Ｔａ構造となるのである。
ここで、窒化タンタル膜ＴＮＦの成膜工程における成膜時間を長くするということは、接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚が、従来条件での膜厚よりも厚くなるとともに、接続孔ＣＮＴ１Ｂの底部に形成される窒化タンタル膜ＴＮＦの膜厚も厚くなることを意味している。この場合、細幅配線ＮＬ２を形成するための埋め込み特性が劣化することが考えられるが、本実施の形態における成膜条件においても、接続孔ＣＮＴ１Ｂの底部に形成される窒化タンタル膜ＴＮＦの膜厚は３ｎｍ以下となることから、細幅配線ＮＬ２を形成するための埋め込み特性への影響は少ないと考えられる。
この点に関し、細幅配線ＮＬ２を形成するための埋め込み特性の向上を図る観点からは、例えば、窒化タンタル膜ＴＮＦの成膜工程における成膜時間を長くする一方、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの成膜工程における成膜時間を短くすることで対応することができる。つまり、窒化タンタル膜ＴＮＦの膜厚を厚くした分だけ、タンタル膜ＴＦの膜厚を薄くすれば、窒化タンタル膜ＴＮＦとタンタル膜ＴＦを合わせたバリア導体膜ＢＣＦの膜厚は変わらないことになるため、細幅配線ＮＬ２を形成するための埋め込み特性の劣化を抑制することができる。具体的に、例えば、窒化タンタル膜ＴＮＦの膜厚を１ｎｍだけ厚く形成する場合には、タンタル膜ＴＦの膜厚が１ｎｍだけ薄くなるようにタンタル膜ＴＦの成膜工程における成膜時間を短くすればよい。この場合、さらに、接続孔ＣＮＴ１Ｂの底部および配線溝ＷＤ２Ｂの内壁だけでなく、接続孔ＣＮＴ１Ａの底部においても、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの膜厚が薄くなる。このため、タンタル膜ＴＦの結晶構造が抵抗率の低いα−Ｔａ構造となる点に加えて、タンタル膜ＴＦの膜厚自体が薄くなる点の相乗要因によって、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗を低減することができる。すなわち、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の低減と、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性の向上を高次元で両立する観点からは、窒化タンタル膜ＴＮＦの成膜工程における成膜時間を長くする一方、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの成膜工程における成膜時間を短くすることが望ましいことになる。
次に、本実施の形態における半導体装置の製造方法においては、図１３に示すように、窒化タンタル膜ＴＮＦ上に、例えば、上述したスパッタリング装置を使用したスパッタリング法により、タンタル膜ＴＦを形成する。このタンタル膜の成膜工程は、処理室ＣＢから窒素ガスを排気した後、タンタルをターゲットとし、半導体基板に基板引き込みバイアスを印加しながらのスパッタリング法により実施され、この工程の成膜条件に、本実施の形態における製法上の第２特徴点がある。
図１８は、タンタル膜の成膜工程における成膜条件を示す表である。図１８において、タンタル膜の成膜工程における従来条件は、ターゲットＤＣパワーが２０ｋＷ、基板引き込みバイアスの電力が２５０Ｗ、半導体基板の電位が−２５５Ｖである。これに対し、タンタル膜の成膜工程における本実施の形態の条件は、ターゲットＤＣパワーが２０ｋＷ、基板引き込みバイアスの電力が４００Ｗ、半導体基板１Ｓの電位が−３５０Ｖである。このことから、本実施の形態における製法上の第２特徴点は、半導体基板１Ｓの電位を−２５５Ｖから−３５０Ｖにしている点にある。言い換えれば、本実施の形態における製法上の第２特徴点は、半導体基板１Ｓの電位の絶対値を従来条件よりも大きくする点にある。これにより、本実施の形態によれば、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造をα−Ｔａ構造にしやすくすることができる。例えば、半導体基板１Ｓの電位の絶対値を大きくするということは、ターゲットＴＡＧから飛び出したタンタル原子が加速されて窒化タンタル膜ＴＮＦ上に付着することを意味する。この場合、タンタル原子の運動エネルギーが大きいことから、窒化タンタル膜ＴＮＦ上にタンタル原子が付着した後も、窒化タンタル膜の結晶構造を反映するようにタンタル原子が移動しやすくなるのである。この結果、本実施の形態によれば、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造が抵抗率の低いα−Ｔａ構造となりやすいのである。
したがって、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造を抵抗率の低いα−Ｔａ構造とする観点からは、半導体基板１Ｓの電位の絶対値を大きくすることが望ましく、例えば、半導体基板１Ｓの電位を−３５０Ｖから−８００Ｖの範囲内となるように、基板引き込みバイアスを印加することが望ましい。この条件を実現するためには、例えば、４００Ｗ以上１０００Ｗ以下の電力で基板引き込みバイアスを半導体基板１Ｓに印加することで実現することができる。ただし、半導体基板１Ｓの電位を−３５０Ｖから−８００Ｖの範囲内とするための電力は、スパッタリング装置の種類によって異なると考えられるため、いずれの種類のスパッタリング装置においても、最終的に、半導体基板１Ｓの電位が−３５０Ｖから−８００Ｖの範囲内となるように基板引き込みバイアスを印加する電力を供給するようにすればよい。
以上のことから、本実施の形態における半導体装置の製造方法によれば、製法上の第１特徴点と製法上の第２特徴点との相乗効果により、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の低減と、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性の向上を両立することができる。なお、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗の低減と、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性の向上を両立する観点からは、上述した製法上の第１特徴点と製法上の第２特徴点とを組み合わせることが望ましいが、これに限らず、例えば、製法上の第１特徴点だけを実施する構成や、製法上の第２特徴点だけを実施する構成を採用してもよい。特に、製法上の第１特徴点は、窒化タンタル膜の成膜工程に関するものであり、製法上の第２特徴点は、タンタル膜の成膜工程に関するものであることから、独立別個に実施することができる。
＜変形例＞
続いて、本実施の形態の変形例について説明する。本変形例は、図１２に示す窒化タンタル膜ＴＮＦの成膜工程において、スパッタリング装置の処理室ＣＢに導入する窒素ガスの導入タイミングを従来技術よりも早める技術的思想である。
図１９は、本変形例における窒化タンタル膜ＴＮＦの成膜工程において、窒素ガスの導入タイミングを説明する図である。図１９において、スパッタリング装置では、まず、アルゴンガスのプラズマ放電を開始する着火工程を実施した後、窒化タンタル膜ＴＮＦの成膜工程（ＴａＮ成膜工程）が実施され、その後、タンタル膜ＴＦの成膜工程（Ｔａ成膜工程）が連続して実施される。このとき、図１９に示すように、ターゲットＤＣパワーを着火工程において段階的に増加させることによりプラズマ放電を開始する。そして、ターゲットＤＣパワーは、ＴａＮ成膜工程とＴａ成膜工程を通じて一定値に保持される。一方、図１９において、従来技術では、着火工程が終了した後に窒素ガスを導入している。実際には、着火工程においてターゲットＤＣパワーを段階的に増加する過程でスパッタリングが発生する。したがって、従来技術では、着火工程の段階でタンタル膜が形成され、その後、ＴａＮ成膜工程で窒素ガスが導入されると、窒化タンタル膜の形成が始まることになる。これに対し、図１９に示すように、本変形例では、着火工程を開始する段階（ＴａＮ成膜工程よりも前の工程）で、処理室ＣＢ内に窒素ガスを導入している。これにより、本変形例によれば、着火工程の段階からＴａＮ成膜工程にわたって窒化タンタル膜を形成することができる。つまり、本変形例では、着火工程を開始する段階で、処理室ＣＢ内に窒素ガスを導入しているため、着火工程の段階でも窒化タンタル膜を形成することができる。この結果、本変形例によれば、ＴａＮ成膜工程における成膜時間を長くしなくても、実質的な窒化タンタル膜ＴＮＦの成膜時間を長くすることができ、これによって、製法上の第１特徴点を実現することができる。このことから、本変形例によれば、スパッタリング装置におけるスループットを低下させることなく、接続孔ＣＮＴ１Ａの底部に形成される窒化タンタル膜ＴＮＦの膜厚を５ｎｍ以上１０ｎｍ以下にすることができる。これにより、本変形例によれば、窒化タンタル膜ＴＮＦ上に形成されるタンタル膜ＴＦの結晶構造をα−Ｔａ構造とすることができる。
＜実施の形態の効果＞
本実施の形態（変形例も含む）によれば、例えば、以下に示す効果を得ることができる。
（１）本実施の形態によれば、例えば、大きな電流を流す電源配線として使用される幅広配線ＷＬ２と、最小加工寸法程度の加工精度で形成される細幅配線ＮＬ２とを同一層に形成する半導体装置において、幅広配線ＷＬ２と接続されるプラグＰＬＧ１Ａのプラグ抵抗を低減しながら、微細配線である細幅配線ＮＬ２を形成するための埋め込み特性を向上することができるという顕著な効果を得ることができる。
（２）本実施の形態によれば、例えば、一度のスパッタリング工程によって、同一配線層に形成されている配線幅の異なる幅広配線ＷＬ２と細幅配線ＮＬ２のそれぞれと接続するプラグ（ＰＬＧ１Ａ、ＰＬＧ１Ｂ）の底部に膜厚の異なる窒化タンタル膜ＴＮＦを形成することができる。このため、本実施の形態によれば、幅広配線ＷＬ２と接続するプラグＰＬＧ１Ａの底部に形成される窒化タンタル膜と、細幅配線ＮＬ２と接続するプラグＰＬＧ１Ａの底部に形成される窒化タンタル膜とを別々のスパッタリング工程で実施する必要がないため、膜厚の異なる窒化タンタル膜を成膜するスパッタリング工程の簡略化を図ることができ、これによって、半導体装置の製造コストを低減することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１Ｓ 半導体基板
ＢＣＦ バリア導体膜
ＢＩＦ１ バリア絶縁膜
ＢＩＦ２ バリア絶縁膜
ＢＩＦ３ バリア絶縁膜
ＢＩＦ４ バリア絶縁膜
ＢＰＳ バイアス電源
ＣＢ 処理室
ＣＦ 銅膜
ＣＩＬ コンタクト層間絶縁膜
ＣＮＴ 接続孔
ＣＮＴ１Ａ 接続孔
ＣＮＴ１Ｂ 接続孔
ＤＣＰＳ ＤＣ電源
ＩＬ１ 層間絶縁膜
ＩＬ２ 層間絶縁膜
ＩＬ３ 層間絶縁膜
Ｌ１ 配線
Ｌ２ 配線
Ｌ３ 配線
Ｌ４ 配線
Ｌ５ 配線
ＮＬ２ 細幅配線
ＰＡＳ 表面保護膜
ＰＤ パッド
ＰＬＧ プラグ
ＰＬＧ０ プラグ
ＰＬＧ１Ａ プラグ
ＰＬＧ１Ｂ プラグ
ＰＬＧ２ プラグ
ＰＬＧ３ プラグ
ＰＬＧ４ プラグ
Ｑ ＭＩＳＦＥＴ
ＳＬ シード膜
ＳＴ ステージ
ＴＡＧ ターゲット
ＴＦ タンタル膜
ＴＮＦ 窒化タンタル膜
ＷＤ 配線溝
ＷＤ２Ａ 配線溝
ＷＤ２Ｂ 配線溝
ＷＬ２ 幅広配線

Claims (19)

  1. （ａ）同一層に形成された第１銅配線と第２銅配線、
    （ｂ）前記第１銅配線の下層に配置されて前記第１銅配線と接続された第１銅プラグ、
    （ｃ）前記第２銅配線の下層に配置されて前記第２銅配線と接続された第２銅プラグ、
    （ｄ）前記第１銅プラグに含まれる第１バリア導体膜、および、
    （ｅ）前記第２銅プラグに含まれる第２バリア導体膜、
    を備え、
    前記第１銅配線の配線幅は、前記第２銅配線の配線幅よりも大きく、
    前記第１銅プラグと前記第２銅プラグは、同一層に形成され、
    前記第１バリア導体膜と前記第２バリア導体膜のそれぞれは、窒化タンタル膜と前記窒化タンタル膜上に形成されたタンタル膜から構成される、半導体装置であって、
    前記第１銅プラグの抵抗値は、前記第２銅プラグの抵抗値よりも低く、
    前記第１銅プラグの底部に形成された前記窒化タンタル膜の第１膜厚は、前記第２銅プラグの底部に形成された前記窒化タンタル膜の第２膜厚よりも厚い、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１膜厚は、５ｎｍ以上１０ｎｍ以下である、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第２膜厚は、０ｎｍよりも大きく３ｎｍ以下である、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１銅プラグの底部に形成された前記タンタル膜の抵抗率は、前記第２銅プラグの底部に形成された前記タンタル膜の抵抗率よりも低い、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１銅プラグの底部に形成された前記タンタル膜の結晶構造は、α−Ｔａ構造であり、前記第２銅プラグの底部に形成された前記タンタル膜の結晶構造は、β−Ｔａ構造である、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１銅配線は、電源電位が供給される電源配線である、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記第１銅配線に含まれる銅膜および前記第１銅プラグに含まれる銅膜と、前記第２銅配線に含まれる銅膜および前記第２銅プラグに含まれる銅膜は、それぞれ一体化して形成されている、半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記第１銅プラグと前記第２銅プラグのサイズは、同一であり、
    前記第１銅プラグの下端面の中心を通り、かつ前記第１銅プラグの側面と前記第１銅配線の下端面の境界部に接する第１仮想接線は、前記第１銅配線の上端面を通り、
    前記第２銅プラグの下端面の中心を通り、かつ前記第２銅配線の上端面の外周端に接する第２仮想接線は、前記第２銅プラグの上端面を通り、
    前記第１銅配線および前記第２銅配線のハーフピッチは、４５ｎｍ以上６０ｎｍ以下である、半導体装置。
  9. （ａ）半導体基板の上方に層間絶縁膜を形成する工程、
    （ｂ）前記層間絶縁膜に、一体化した第１配線溝および第１接続孔と、一体化した第２配線溝および第２接続孔と、を形成する工程、
    （ｃ）前記第１配線溝の内壁および前記第１接続孔の内壁と、前記第２配線溝の内壁および前記第２接続孔の内壁と、を含む前記層間絶縁膜上に、窒化タンタル膜とタンタル膜の積層膜からなるバリア導体膜を形成する工程、
    （ｄ）前記（ｃ）工程後、前記第１配線溝および前記第１接続孔を埋め込み、かつ、前記第２配線溝および前記第２接続孔を埋め込むように、前記バリア導体膜上に銅膜を形成する工程、および、
    （ｅ）前記（ｄ）工程後、前記層間絶縁膜上に形成された前記銅膜および前記バリア導体膜を除去する一方、前記第１配線溝の内部および前記第１接続孔の内部に前記銅膜と前記バリア導体膜を残し、かつ、前記第２配線溝の内部および前記第２接続孔の内部に前記銅膜と前記バリア導体膜を残す工程、
    を備え、
    前記（ｂ）工程では、前記第１配線溝の幅を前記第２配線溝の幅よりも大きく形成し、
    前記（ｃ）工程は、
    （ｃ１）前記半導体基板を処理室内に配置されているステージ上に配置する工程、
    （ｃ２）前記（ｃ１）工程後、前記処理室内でプラズマ放電を開始する工程、
    （ｃ３）前記（ｃ２）工程後、タンタルをターゲットとし、かつ、前記処理室内に窒素ガスを導入したスパッタリング法により、前記第１配線溝の内壁および前記第１接続孔の内壁と、前記第２配線溝の内壁および前記第２接続孔の内壁と、を含む前記層間絶縁膜上に前記窒化タンタル膜を形成する工程、および、
    （ｃ４）前記窒素ガスを排気した後、前記タンタルを前記ターゲットとし、前記半導体基板に基板引き込みバイアスを印加しながらのスパッタリング法により、前記窒化タンタル膜上に前記タンタル膜を形成する工程、
    を有し、
    前記（ｅ）工程によって、
    前記第１配線溝に前記バリア導体膜および前記銅膜を埋め込んだ第１銅配線と、
    前記第１接続孔に前記バリア導体膜および前記銅膜を埋め込んだ第１銅プラグと、
    前記第２配線溝に前記バリア導体膜および前記銅膜を埋め込んだ第２銅配線と、
    前記第２接続孔に前記バリア導体膜および前記銅膜を埋め込んだ第２銅プラグと、
    を形成する、半導体装置の製造方法であって、
    前記第１銅プラグの底部に形成された前記窒化タンタル膜の第１膜厚は、前記第２銅プラグの底部に形成された前記窒化タンタル膜の第２膜厚よりも厚い、半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ３）工程を実施する成膜時間は、前記第１接続孔の底面に形成される前記窒化タンタル膜の膜厚が５ｎｍ以上１０ｎｍ以下となる範囲内である、半導体装置の製造方法。
  11. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ３）工程を実施する前記成膜時間において、前記第２接続孔の底面に形成される前記窒化タンタル膜の膜厚は、０ｎｍよりも大きく３ｎｍ以下である、半導体装置の製造方法。
  12. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ３）工程よりも前の工程で、前記処理室内に前記窒素ガスが導入される、半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記（ｃ２）工程で、前記処理室内に前記窒素ガスが導入される、半導体装置の製造方法。
  14. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ４）工程では、前記半導体基板の電位が−３５０Ｖから−８００Ｖの範囲内となるように、前記基板引き込みバイアスを印加する、半導体装置の製造方法。
  15. 請求項９に記載の半導体装置の製造方法において、
    前記（ｃ４）工程では、４００Ｗ以上１０００Ｗ以下の電力で前記基板引き込みバイアスを前記半導体基板に印加する、半導体装置の製造方法。
  16. 請求項９に記載の半導体装置の製造方法において、
    前記第１銅プラグの抵抗値は、前記第２銅プラグの抵抗値よりも低い、半導体装置の製造方法。
  17. 請求項９に記載の半導体装置の製造方法において、
    前記第１銅プラグの底部に形成された前記タンタル膜の抵抗率は、前記第２銅プラグの底部に形成された前記タンタル膜の抵抗率よりも低い、半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記第１銅プラグの底部に形成された前記タンタル膜の結晶構造は、α−Ｔａ構造であり、前記第２銅プラグの底部に形成された前記タンタル膜の結晶構造は、β−Ｔａ構造である、半導体装置の製造方法。
  19. 請求項９に記載の半導体装置の製造方法において、
    前記第１銅プラグと前記第２銅プラグのサイズは、同一であり、
    前記第１銅プラグの下端面の中心を通り、かつ前記第１銅プラグの側面と前記第１銅配線の下端面の境界部に接する第１仮想接線は、前記第１銅配線の上端面を通り、
    前記第２銅プラグの下端面の中心を通り、かつ前記第２銅配線の上端面の外周端に接する第２仮想接線は、前記第２銅プラグの上端面を通り、
    前記第１銅配線および前記第２銅配線のハーフピッチは、４５ｎｍ以上６０ｎｍ以下である、半導体装置の製造方法。
JP2014016841A 2014-01-31 2014-01-31 半導体装置およびその製造方法 Active JP6282474B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2014016841A JP6282474B2 (ja) 2014-01-31 2014-01-31 半導体装置およびその製造方法
US14/592,998 US9508646B2 (en) 2014-01-31 2015-01-09 Semicondutor device with copper plugs having different resistance values
KR1020150013509A KR102316865B1 (ko) 2014-01-31 2015-01-28 반도체 장치 및 그 제조 방법
TW104102933A TWI645507B (zh) 2014-01-31 2015-01-29 半導體裝置及其製造方法
CN201510051312.XA CN104821309B (zh) 2014-01-31 2015-01-30 半导体装置及其制造方法
US15/298,302 US9972530B2 (en) 2014-01-31 2016-10-20 Method of manufacturing semiconductor device including copper interconnections
US15/953,948 US20180240700A1 (en) 2014-01-31 2018-04-16 Semiconductor device and method of manufacturing the same
US16/592,869 US10665502B2 (en) 2014-01-31 2019-10-04 Semiconductor device with an interconnection layer and method of manufacturing the same
US16/854,957 US11450561B2 (en) 2014-01-31 2020-04-22 Semiconductor device with copper interconnections
US17/887,045 US12080591B2 (en) 2014-01-31 2022-08-12 Semiconductor device having interconnection structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016841A JP6282474B2 (ja) 2014-01-31 2014-01-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018009300A Division JP6472551B2 (ja) 2018-01-24 2018-01-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2015144184A JP2015144184A (ja) 2015-08-06
JP6282474B2 true JP6282474B2 (ja) 2018-02-21

Family

ID=53731557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016841A Active JP6282474B2 (ja) 2014-01-31 2014-01-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (6) US9508646B2 (ja)
JP (1) JP6282474B2 (ja)
KR (1) KR102316865B1 (ja)
CN (1) CN104821309B (ja)
TW (1) TWI645507B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282474B2 (ja) 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3503168A1 (en) * 2014-12-23 2019-06-26 INTEL Corporation Decoupled via fill
JP6975584B2 (ja) * 2017-09-07 2021-12-01 東京エレクトロン株式会社 半導体装置
US12087692B2 (en) * 2017-09-28 2024-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Hardened interlayer dielectric layer
JP7047117B2 (ja) * 2018-09-14 2022-04-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置及び記録媒体
DE102020121043A1 (de) 2019-08-09 2021-02-11 Ford Global Technologies, Llc Verfahren und vorrichtung für ein doppelt reagierendes, an eine aufnahmevorrichtung einer anhängerkupplung gekoppeltes einzellastsensorelement
US12075709B2 (en) * 2021-07-16 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten via for a magnetic tunnel junction interconnect
US12438047B2 (en) * 2021-12-18 2025-10-07 International Business Machines Corporation Double patterning with selectively deposited spacer
KR20240015438A (ko) 2022-07-27 2024-02-05 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139764B2 (ja) 1989-11-30 2001-03-05 株式会社東芝 配線材料及び液晶表示装置
DE69032893T2 (de) 1989-11-30 1999-07-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige
JP3635483B2 (ja) * 1998-12-28 2005-04-06 富士通株式会社 集積回路装置
JP2001207281A (ja) * 2000-01-26 2001-07-31 Asahi Kagaku Kogyo Co Ltd 酸洗浄用腐食抑制剤、それを含んだ洗浄液組成物および金属表面の洗浄方法
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
WO2006016678A1 (ja) 2004-08-12 2006-02-16 Nec Corporation 半導体装置及びその製造方法
JP4830421B2 (ja) * 2005-06-28 2011-12-07 東京エレクトロン株式会社 金属膜の成膜方法及び成膜装置
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100735529B1 (ko) * 2006-02-09 2007-07-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2009038248A (ja) * 2007-08-02 2009-02-19 Panasonic Corp 半導体装置及びその製造方法
JP5211730B2 (ja) * 2008-02-12 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5272221B2 (ja) 2008-05-26 2013-08-28 ルネサスエレクトロニクス株式会社 半導体装置
CN102379036B (zh) 2009-04-30 2015-04-08 瑞萨电子株式会社 半导体器件及其制造方法
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
JP2012209287A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013165224A (ja) * 2012-02-13 2013-08-22 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP6282474B2 (ja) * 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20150091242A (ko) 2015-08-10
US20200251385A1 (en) 2020-08-06
US10665502B2 (en) 2020-05-26
US9972530B2 (en) 2018-05-15
TW201546958A (zh) 2015-12-16
JP2015144184A (ja) 2015-08-06
CN104821309B (zh) 2019-01-15
US20170040212A1 (en) 2017-02-09
US12080591B2 (en) 2024-09-03
US20180240700A1 (en) 2018-08-23
US9508646B2 (en) 2016-11-29
TWI645507B (zh) 2018-12-21
US20150221597A1 (en) 2015-08-06
US20220384257A1 (en) 2022-12-01
KR102316865B1 (ko) 2021-10-25
CN104821309A (zh) 2015-08-05
US11450561B2 (en) 2022-09-20
US20200035552A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP6282474B2 (ja) 半導体装置およびその製造方法
JP5925611B2 (ja) 半導体装置およびその製造方法
US8872342B2 (en) Barrier layer for copper interconnect
TWI360845B (en) Semiconductor device
KR20110006617A (ko) 압축 응력을 갖도록 형성된 인터커넥트 유전체 캡들 및 이를 포함하는 인터커넥트 구조들
JP5755471B2 (ja) 半導体装置の製造方法
JP5014632B2 (ja) 半導体装置および半導体装置の製造方法
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
JP2011254041A (ja) 半導体装置
JP6472551B2 (ja) 半導体装置
JP7247305B2 (ja) 半導体装置
JP6640391B2 (ja) 半導体装置
JP2023063478A (ja) 半導体装置
JP2020065069A (ja) 半導体装置
JP2006216690A (ja) 半導体装置
US20100078780A1 (en) Semiconductor device
KR100870271B1 (ko) 반도체 소자의 금속배선 및 그의 형성 방법
KR20260018394A (ko) 반도체 장치 및 그 제조 방법
JP5485333B2 (ja) 半導体装置の製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP2007242926A (ja) 半導体装置の製造方法
JP2016046372A (ja) 半導体装置
SG181181A1 (en) Dual damascene process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180124

R150 Certificate of patent or registration of utility model

Ref document number: 6282474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150