JP6283382B2 - Ｌｔｅシステムにおける間欠受信（ｄｒｘ）エンハンスメント - Google Patents

Description

本出願は、ＬＴＥシステムにおける間欠受信（ＤＲＸ）エンハンスメントに関する。

ＬＴＥリリース１１において、間欠受信（ＤＲＸ）は、装置内共存問題を解決するための時間領域多重化（ＴＤＭ）ソリューションとして利用される。ＵＥからｅＮＢに送信されるＵＥ補助情報において、ＵＥはＤＲＸ開始オフセットを報告することができるが、それは、ＷｉＦｉビーム衝突を減少または回避するために役立つ。しかしながら、１つのＤＲＸ開始オフセットを報告することには、ｅＮＢのスケジューリングの柔軟性についての制限となるという問題がある。例えば、もし、ｅＮＢが多くの他のＵＥについて同じＤＲＸ開始オフセットを既に使用しているならば、同じＤＲＸ開始オフセットを使用することは、多くのサブフレームは過負荷になり、その一方で他のサブフレームは過小負荷になるという結果につながる。

ＬＴＥリリース１１において、拡張物理下りリンク制御チャネル（ＥＰＤＣＣＨ）が導入されている。Ｅ−ＰＤＣＣＨにおいて、各ＤＣＩは、１つのサブフレーム上で送信される。これは、１つのサブフレーム内の最初のいくつかのシンボル内で送信されるＰＤＣＣＨとは異なる。ユーザ装置（ＵＥ）は、ｅＰＤＣＣＨが構成されるとき、ｅＰＤＣＣＨ内のＵＥ固有サーチスペースを監視し得る。しかしながら、ＵＥは、ＰＤＣＣＨ内の共通サーチスペースもまた監視する。

ＬＴＥにおいて、不活性タイマーは、ＵＥが初期のＤＬおよびＵＬグラントを受信した時のサブフレームで開始し、その次のサブフレームからカウントされる。ＰＤＣＣＨのデコーディングは、次のサブレームの前に終了し得る。しかし、もし、ｅＰＤＣＣＨが導入されるならば、ＵＥは、ｅＰＤＣＣＨ ＤＣＩメッセージをデコードするためにそのサブフレームを受信する必要があるので、そのサブフレームの終わりでｅＰＤＣＣＨのデコーディングを開始する。たとえＵＥのデコーディング時間が非常に短いとしても、ＵＥは、最も早くても次のフレームにおいてｅＰＤＣＣＨのデコーディングを完了し得ないであろう。
したがって、次のサブフレームにおいては初期のＤＬまたはＵＬグラントが受信されるか否かを決定できないであろう。ｅＰＤＣＣＨデコーディングに伴う遅延のせいで、ＵＥは、そのサブフレームで不活性タイマーを開始できないことがあり得る。

もし、次のフレームがアクティブサブフレームであるならば、ＵＥが初期のＤＬまたはＵＬグラントを受信するサブフレーム内で不活性タイマーを開始できなかったとしても問題はない。しかし、もし、次のサブフレームが非アクティブサブフレームであるならば、ＵＥは、たとえ、不活性タイマーに伴ってアクティブ時間が延びても、ｅＰＤＣＣＨにおけるデコーディングが完了していないので、ＰＤＣＣＨあるいはｅＰＤＣＣＨを監視することができない。

図１は、さまざまな実施形態による、ＵＥおよびｅＮＢを含むネットワークシステムの高レベルの例の模式図である。

一実施形態による、無線フレーム構造を示す図である。

一実施形態による、間欠受信（ＤＲＸ）を示す図である。

図４ａ−ｂは、一実施形態による、不活性タイマーの取り扱いを示す図である。

一実施形態による、間欠受信（ＤＲＸ）のための状態遷移を示す図である。

図６ａ−ｃは、一実施形態による、ＤＲＸアクティブ時間の動作を示す図である。

一実施形態による、ＬＴＥシステムにおけるＤＲＸエンハンスメントを示す図である。

一実施形態による、ＤＲＸ制御のためのパラメータを示す図である。

本明細書において説明されるさまざまな実施形態を実施するために使用され得る例示のシステムの模式図である。

一実施形態による、ＬＴＥシステムにおけるＤＲＸエンハンスメントを提供するための例示の機械のブロック図である。

本明細書において説明される実施形態は、ＬＴＥシステムにおけるＤＲＸエンハンスメントを提供する。通信インターフェイスを介して通信を制御するためにシステム制御モジュールが提供される。プロセッサが、システム制御モジュールに結合され、制御信号のための物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続タイマーを実装するように配置され、該プロセッサは、アクティブ時間の後のサブフレームをさらに監視する。

図１は、さまざまな実施形態による、無線通信ネットワーク１００の模式図である。無線通信ネットワーク１００（以後、「ネットワーク１００」）は、進化型ユニバーサル地上無線アクセスネットワーク（「Ｅ−ＵＴＲＡＮ」）等の３ＧＰＰ ＬＴＥネットワークのアクセスネットワークであり得る。ネットワーク１００は、ｅＮＢ１０５を含み得、ＵＥ１１０と無線通信するように構成される。

図１に示すように、ＵＥ１１０は送受信機モジュール１２０を含み得る。送受信機モジュール１２０はさらに、ｅＮＢ１０５等のネットワーク１００の他のコンポーネントと無線通信するための、ＵＥ１１０の１以上の複数のアンテナ１２５と結合され得る。アンテナ１２５は、図１に示されるように送受信機モジュール１２０のコンポーネントであり得る、またはＵＥ１１０の別のコンポーネントであり得る、パワーアンプ１３０によって電力を供給され得る。一実施形態において、パワーアンプは、アンテナ１２５条の伝送のための電力を提供する。別の実施形態において、ＵＥ１１０上には複数のパワーアンプがあり得る。複数のアンテナ１２５は、ＵＥ１１０が、空間直交リソース送信ダイバーシティ（ＳＯＲＴＤ）等の送信ダイバーシティ技術を使用することを許す。

図２は、一実施形態による、無線フレーム構造２００を示す図である。図２において、無線フレーム２００は、全長１０ミリ秒２１４を有する。次にこれは、合計２０の個々のスロット２１０に分割される。各サブフレーム２１２は、長さ０．５ミリ秒のスロット２１０を２つ含み、各スロット２１０は、多数のＯＦＤＭシンボル、Ｎｓｙｍｂ ２２０を含む。こうして、フレーム２００内には１０個のサブフレーム２１２がある。サブフレーム＃１８は、サブキャリア（周波数）軸２１６とＯＦＤＭシンボル（時間）軸２１８について拡大して示されている。

リソース要素（ＲＥ）２３０は、最小の識別可能な伝送単位であり、１つのＯＦＤＭシンボル期間２３４に対する１つのサブキャリア２３２を含む。伝送は、リソースブロック（ＲＢ）２４０と呼ばれるより大きい単位においてスケジュールされ、該リソースブロックは、１つの０．５ミリ秒タイムスロットの期間に対する多くの隣接するサブキャリア２３２を含む。それに応じて、周波数領域においてリソースを割当てるための最小の次元単位は「リソースブロック」（ＲＢ）２４０であり、すなわち、Ｎ^ＲＢ _ＳＣ個の隣接サブキャリア２３２の１群がリソースブロック（ＲＢ）２４０を構成する。各サブフレーム２１２は、「ＮＲＢ」個のリソースブロック、すなわち、サブフレーム内のサブキャリアの総数ＮＲＢｘＮ^ＲＢ _ＳＣ２５０を含む。

図３は、一実施形態による、間欠受信（ＤＲＸ）３００を示す。通常、ユーザ装置（ＵＥ）は、サブフレームにおける割当てのためのＰＤＣＣＨを読むために使用される。しかし、下りサブフレームにおいてＰＤＣＣＨの最後の成功裏のデコーディングからＰＤＣＣＨを成功裏にデコードするのを待つ期間の時間を測るために、不活性タイマーが使用される。もし、タイマーが失敗（ｆａｉｌ）するならば、ＵＥは間欠受信（ＤＲＸ）モードに再び入る。

図３において、サブフレーム３１０がＵＥによって受信される。サブフレームは、連続受信３２０、長期ＤＲＸサイクル３３０、または短期ＤＲＸサイクル３４０の一部として特徴付けられ得る。ＵＥは、オン継続期間中のＰＤＣＣＨ上のＣ−ＲＮＴＩによって示され得るスケジューリングメッセージ３５０をチェックする。オン継続期間３５２は、現在のアクティブサイクルに応じて、長期ＤＲＸサイクル３３０または短期ＤＲＸサイクルのためのものであり得る。オン継続期間３５２は、下りリンクサブフレーム３１０における期間であり、ＵＥが、ＤＲＸから目覚めてからＰＤＣＣＨを受信するために待つ期間である。もし、ＵＥが成功裏にＰＤＣＣＨをデコードするならば、ＵＥは目覚めたままとなり、不活性タイマーを開始する。

オン継続期間３５２中にスケジューリングメッセージ３５０が受信されるとき、ＵＥはＤＲＸ不活性タイマーを開始し、サブフレーム３１０内のＰＤＣＣＨを監視する。この監視期間中、ＵＥは、継続受信モード３２０であり得る。もし、スケジューリングメッセージ３５０が受信され、ＤＲＸ不活性タイマーが動作中ならば、ＤＲＸ不活性タイマーはＵＥによって再び開始される。不活性タイマーが満了するとき３６０、ＵＥは短期ＤＲＸサイクル３４０に移行しＤＲＸ短期サイクルタイマーが開始される。短期ＤＲＸサイクル３４０は、メディアアクセス制御（ＭＡＣ）制御要素によって開始され得る。短期ＤＲＸサイクルが満了するとき３７０、ＵＥは長期ＤＲＸサイクル３３０に移行する。

図４ａ−ｂは、一実施形態による、不活性タイマー４００の取り扱いを示す図である。図４ａにおいて、２つのサブフレーム４１０、４１２が示されている。ＰＤＣＣＨ４２０がデコードされる。ＵＥは、第１の伝送のための、すなわち、再送のためではない、ＰＤＣＣＨ４２０の成功裏のデコードに続いて不活性タイマー４３０を再び開始する。ＰＤＣＣＨのデコーディング４２０は、次のサブレームの前に終了し得る。

図４ｂは、サブフレーム４１０においてｅＰＤＣＣＨ４４０が提供されることを示している。ＵＥは、ｅＰＤＣＣＨ ＤＣＩメッセージをデコードするためにサブフレームを受信する必要があるので、サブフレームの終わりでｅＰＤＣＣＨデコーディング４２０を開始する。たとえＵＥのデコーディング時間が非常に短いとしても、ＵＥは、次のサブフレーム４１２の開始前にｅＰＤＣＣＨデコーディング４２０を完了し得ないであろう。したがって、ＵＥは、次のサブフレームにおいて初期のＤＬまたはＵＬグラントが受信されるか否かを決定できない。ｅＰＤＣＣＨデコーディングに伴う遅延のせいで、ＵＥは、そのサブフレーム４１２で不活性タイマー４５０を開始できないことがあり得る。

もし、次のサブフレーム４１２がアクティブサブフレームであるならば、ＵＥが初期のＤＬまたはＵＬグラントを受信するサブフレーム内で不活性タイマーを開始できなかったとしても問題ない。しかし、もし、次のサブフレーム４１２が非アクティブサブフレームであるならば、ＵＥは、たとえ、不活性タイマーに伴ってアクティブ時間が延びても、ｅＰＤＣＣＨにおけるデコーディングが完了していないので、ＰＤＣＣＨあるいはｅＰＤＣＣＨを監視することができない。

図５は、一実施形態による、ＤＲＸ５００のための状態遷移を示す図である。図５において、或る基準が満たされるとき、長期ＤＲＸサイクル５１０、短期ＤＲＸサイクル５２０、および連続受信モード５３０に対応する状態に入る。ＵＥは、連続受信モード５３０から短期ＤＲＸサイクル５２０に、短期ＤＲＸサイクル５２０から長期ＤＲＸサイクル５１０に、そして、長期ＤＲＸサイクル５１０から連続受信モード５３０に、遷移する。しかし、ＵＥは、連続受信モード５３０と、短期ＤＲＸサイクル５２０または長期ＤＲＸサイクル５１０のうちの１つとの間を遷移し得る。遷移は、タイマーによって、または、ｅＮＢからの明確なコマンドによって制御され得る。

不活性タイマーは、ＵＥが連続受信モード５３０にいるときに開始する。もし、ＵＥが、不活性タイマー５４０または５７０の満了まで新たなリソース割当て情報を受信しないならば、ＵＥは、次のレベルのＤＲＸサイクルに遷移する。すなわち、ＵＥは、もしそのように構成されているならば短期ＤＲＸサイクル５２０に遷移し、そうでなければ長期ＤＲＸサイクル５１０に遷移５７０する。

ＵＥが短期ＤＲＸサイクル５２０に移行するとき、ＵＥは短期サイクルタイマーを開始する。ＵＥは、短期サイクルタイマーの満了５５０まで短期ＤＲＸサイクル５２０にとどまり、短期サイクルタイマーの満了５５０で長期ＤＲＸサイクル５１０に移行する。もし、ＵＥが、短期サイクルタイマーが動作中になんらかのリソース割当て情報を受信するならば５６０、ＵＥは、短期ＤＲＸサイクル５２０から連続受信モード５３０に移行する。より具体的には、ＵＥは、ＤＲＸサイクル５１０または５２０のいずれかの間に新たな伝送を示すリソース割当て情報を受信５６０、５６２すると、連続受信モード５３０にすぐに戻る。

連続受信モード５３０において、ＵＥは、サブフレーム内のＰＤＣＣＨを監視する。このようにして、連続受信モード５３０は、不活性タイマーが動作している時間と一致し得る。短期ＤＲＸサイクル５２０および長期ＤＲＸサイクル５１０において、ＵＥは、利用可能なサブフレームの中のサブフレームのいくつかについてのＰＤＣＣＨを監視する。ＵＥは、利用可能なサブフレームの小さい一部を監視するので、ＵＥの電力消費は削減できる。

再び図３を参照すると、オン継続期間３８０、３５２、およびＤＲＸ期間３８２が示されている。各ＤＲＸサイクル、連続受信３２０、長期ＤＲＸサイクル３３０および短期ＤＲＸサイクル３４０、におけるＰＤＣＣＨ監視時間はオン継続期間３８０と呼ばれる。オン継続期間３８０、３５２は各ＤＲＸサイクルの最初の部分に位置している。より具体的には、ＤＲＸサイクルは、ＵＥがその期間中ＰＤＣＣＨを監視するオン継続期間と、ＵＥがその期間中ＰＤＣＣＨを監視しないことが許されているＤＲＸ期間３８２と、を含む。

１つのＤＲＸサイクル内で、ＵＥがＰＤＣＣＨを監視するために使用するサブフレームの数または時間の長さは、オン継続期間タイマーによって制御される。各ＤＲＸサイクルの開始時に、ＵＥはオン継続期間タイマーを開始し、オン継続期間タイマーが動作している間ＰＤＣＣＨを監視する。オン継続期間タイマーの長さがｅＮＢのスケジューリングの柔軟性を制御する。もし、オン継続期間タイマーの長さが１サブフレーム３１０であるならば、ｅＮＢは、その１サブフレーム３１０の間にリソース割当てメッセージを送信することができる。しかし、もし、オン継続期間タイマーの長さが、１サブフレームより長いならば、ｅＮＢは、利用可能なサブフレームの１つを選択してリソース割当て情報を送信することができる。これは、ＰＤＣＣＨに重い負荷がかかっているときにｅＮＢにとって特に有益である。このように、オン継続期間タイマーの長さに応じて、ｅＮＢは、いつリソース割当て情報を送信するかについて柔軟性を持つことができる。しかしながら、これは、１つ多いサブフレームの監視はＵＥのバッテリーのより多い消費を意味するので、ＵＥに対するコストとなる。

図６ａ−ｃは、一実施形態による、ＤＲＸアクティブ時間６００の動作を示す。図６ａにおいて、もともとのアクティブ時間６１０が示されている。アクティブ時間６１０は、ＵＥが、可能なリソース割当て情報のためのＰＤＣＣＨを監視する時間である。このアクティブ時間６１０は、不活性タイマー、再送タイマー、およびオン継続期間タイマー等のタイマーが動作中の時間期間を含む。使用されるＤＲＸサイクルにかかわらず、ＵＥは、オン継続期間の間ＰＤＣＣＨを監視する。

図６ｂは、一実施形態による、ＤＲＸアクティブ時間の拡張を示す。アクティブ時間中にリソース割当て情報が受信されるとき、ＵＥは、不活性タイマーを開始または再び開始し、不活性タイマー６２２が動作している間、サブフレームにおけるＰＤＣＣＨシグナリング６２０の受信のために監視する。このようにして、アクティブ時間中に受信されたリソース割当て情報は、アクティブ時間の拡張６３０を効果的にもたらす。

図６ｃは、一実施形態による、アクティブ時間の終わりを示す。不活性タイマーが満了すると、または、ＭＡＣ ＣＥ等のＤＲＸコマンド６４０を受信すると、ＵＥは、アクティブ時間６５０を止め、短期ＤＲＸサイクル６６０に移行する。代替的に、長期ＤＲＸサイクル（図６ｃにおいて不図示）に移行し得る。ＵＥはオン継続期間６６２の期間中ＰＤＣＣＨのために監視する。

図７は、一実施形態による、ＬＴＥシステム７００におけるＤＲＸエンハンスメントを示す。図７において、サブフレーム７１０が、一群のサブフレーム７３０を監視するために設定されたアクティブ時間７２０とともに示されている。ｅＰＤＣＣＨをサポートするために、ＵＥのコントローラモジュール７３２は、一群のサブフレーム７３０内のＰＤＣＣＨまたはｅＰＤＣＣＨを監視し、そしてまた、アクティブ時間７２０が拡張されたか否かをＵＥが知るまで、アクティブ時間７２０後のサブフレームを監視する。これは、もし、関連付けられたサブフレームがアクティブ時間７２０内にあるならば、ＰＤＣＣＨおよびｅＰＤＣＣＨを含む制御チャネルのために使用されるデコード時間に関係なく、サブフレーム内のＰＤＣＣＨまたはｅＰＤＣＣＨをＵＥが受信することを意味する。

たとえば、アクティブ時間の最後がサブフレーム（ｎ）７４０であるとすると、ＵＥのシステムコントローラ７３２は、サブフレーム（ｎ＋１）７４２、（ｎ＋２）７４４、・・・、（ｎ＋ｋ）７４６内のＰＤＣＣＨまたはｅＰＤＣＣＨを監視する。ここで、ｋは、ｅＰＤＣＣＨのためのＵＥの処理時間に基づいて決定される数である。ｅＰＤＣＣＨデコーディング時間のための時間は約０．５ミリ秒であり得る。したがって、サブフレーム（ｎ）７４０がアクティブ時間７２０の最後である場合に、ＵＥは、サブフレーム（ｎ＋１）内のＰＤＣＣＨまたはｅＰＤＣＣＨを監視する。ＵＥは、サブフレーム（ｎ）７４０のｅＰＤＣＣＨのデコードをサブフレーム（ｎ＋１）７４２の時間期間内に終了する。デコーディング後サブフレーム（ｎ）７４０内にはＵＥに対する初期グラントは無いにもかかわらずＵＥはサブフレーム（ｎ＋１）７４２のｅＰＤＣＣＨを実際にデコードする必要があり得る。

図８は、一実施形態による、ＤＲＸ制御８００のためのパラメータを示す。図８において、ＤＲＸ構成８１０は、オン継続期間タイマー８２０、不活性タイマー８３０、再送タイマー８４０、長期ＤＲＸサイクル開始オフセット８５０および短期ＤＲＸサイクルタイマー８６０を設定するためのパラメータを含む。７０ミリ秒長のＤＲＸサイクル値をサポートするために、ＬＴＥ＋ブルートゥース音声シナリオパラメータのための長期ＤＲＸサイクル８５０のために、共存フレンドリー値８５２が加えられている。長期ＤＲＸサイクル開始オフセット８５０について、７０ミリ秒長のＤＲＸサイクル値をサポートするために、７０ミリ秒の値８５２が使用され得る。７０ミリ秒の長期ＤＲＸサイクルは、たとえば、ＬＴＥ ＴＤＤ ＵＬ／ＤＬ構成０についてＨＡＲＱタイミング期間が７０ミリ秒なので有益である。もし、７０ミリ秒長のＤＲＸサイクル値がサポートされないとすると、ＴＤＤ ＵＬ／ＤＬ構成０についてＨＡＲＱタイミングが破られてしまう。

図９は、本明細書において説明されるさまざまな実施形態を実施するために使用され得る例示のシステム９００の模式図である。図９は、一実施形態について、１以上のプロセッサ９０５と、少なくとも１つのプロセッサ９０５に結合されたシステム制御モジュール９１０と、システム制御モジュールに結合されたシステムメモリ９１５と、システム制御モジュール９１０に結合された不揮発性メモリ（ＮＶＭ）／記憶装置９２０と、システム制御モジュール９１０に結合された１以上の通信インターフェイス９２５と、を備える例示のシステム９００を示す。

いくつかの実施形態において、システム９００は、本明細書において説明されるようにＵＥ１１０として機能し得る。他の実施形態において、システム９００は、図１に示された実施形態、または、記載された他の実施形態のいずれか一つにおいて描かれたｅＮＢ９５として機能し得る。いくつかの実施形態において、システム９００は、１以上のコンピュータ可読媒体（例、システムメモリまたはＮＶＭ／記憶装置９２０）であって、命令と、該１以上のコンピュータ可読媒体に結合された１以上のプロセッサ（例、プロセッサ９０５）とを備え、本明細書に記載された動作を実行するモジュールを実装するための命令を実行するように構成された、１以上のコンピュータ可読媒体を含み得る。一実施形態のためのシステム制御モジュール９１０は、システム制御モジュール９１０との通信において、プロセッサ９０５の少なくとも１つ、および／または、いかなる適切なデバイスまたはコンポーネントに対して、いかなる適切なインターフェイスを提供するためのいかなる適切なインターフェイスコントローラを含み得る。プロセッサ９０５は、オン継続期間タイマー９４０、不活性タイマー９４２、再送タイマー９４４、長期ＤＲＸサイクルタイマー９４６、および短期ＤＲＸサイクルタイマー９４８を実装するように配置され得る。

システム制御モジュール９１０は、システムメモリ９１５に対するインターフェイスを提供するためのメモリーコントローラモジュール９３０を含み得る。メモリーコントローラモジュール９３０は、ハードウェアモジュール、ソフトウェアモジュール、および／または、ファームウェアモジュールであり得る。

システムメモリ９１５は、例えばシステム９００のためのデータおよび／または命令をロードおよび格納するために使用され得る。一実施形態のためのシステムメモリー９１５は、適切なＤＲＡＭ等のいかなる適切な揮発性メモリーを含み得る。いくつかの実施形態において、システムメモリー９１５は、ダブルデータレート型４シンクロナスダイナミックランダムアクセスメモリー（ＤＤＲ４ＳＤＲＡＭ）を含み得る。一実施形態のためのシステム制御モジュール９１０は、ＮＶＭ/記憶装置９２０へのインターフェイスおよび通信インターフェイス９２５を提供するための１以上の入力／出力（Ｉ／Ｏ）コントローラを含み得る。

ＮＶＭ／記憶装置９２０は、例えば、データおよび／または命令を格納するために使用され得る。ＮＶＭ／記憶装置９２０は、例えばフラッシュメモリ等のいかなる適切な不揮発性メモリーを含み得、および／または、１以上のハードディスクトライ場（ＨＤＤ）、１以上のコンパクトディスク（ＣＤ）ドライバ、および／または１以上のデジタル多用途ディスク（ＤＶＤ）ドライバ等のいかなる適切な不揮発性記憶装置デバイスを含み得る。ＮＶＭ／記憶装置９２０は、システム９００がインストールされるデバイスの物理的一部である、あるいは、該デバイスによってアクセスされ得、必ずしも該デバイスの一部ではない、記憶装置資源を含み得る。たとえば、ＮＶＭ／記憶装置９２０は、通信インターフェイス９２５を介してネットワーク上でアクセスされ得る。

通信インターフェイス９２５は、システム９００のために、１以上のネットワーク上で、および／または、いかなる他の適切なデバイスと、通信するためのインターフェイスを提供し得る。システム９００は、１以上の無線ネットワーク標準および／またはプロトコルのいずれかに従って、無線ネットワークの１以上のコンポーネントと無線通信し得る。

一実施形態のために、プロセッサ９０５の少なくとも１つは、メモリーコントローラモジュール９３０等のシステム制御モジュール９１０の１以上のコントローラのためのロジックとともにパッケージされ得る。一実施形態のために、プロセッサ９０５の少なくとも１つは、システムインパッケージ（ＳｉＰ）を形成するために、システム制御モジュール９１０の１以上のコントローラのためのロジックとともにパッケージされ得る。一実施形態のために、プロセッサ９０５の少なくとも１つは、システム制御モジュール９１０の１以上のコントローラのためのロジックとともに同じダイ上に統合され得る。一実施形態のために、プロセッサ９０５の少なくとも１つは、システムオンチップ（ＳｏＣ）を形成するために、システム制御モジュール９１０の１以上のコントローラのためのロジックとともに同じダイ上に統合され得る。

さまざまな実施形態において、システム９００は、これに限定されないが、サーバ、ワークステーション、デスクトップコンピューティングデバイス、またはモバイルコンピューティングデバイス（例、ラップトップコンピューティングデバイス、ハンドヘルドコンピューティングデバイス、タブレット、ネットブック、等）であり得る。さまざまな実施形態において、システム９００は、多かれ少なかれ、コンポーネント、および／または異なるアーキテクチャを備え得る。たとえば、いくつかの実施形態において、システム９００は、１以上のカメラ、キーボード、液晶ディスプレイ（ＬＣＤ）画面（タッチ画面ディスプレイを含む）、不揮発性メモリーポート、複数アンテナ、グラフィックチップ、アプリケーション特定集積回路（ＡＳＩＣ）、およびスピーカを含む。

図１０は、本明細書において議論されるいかなる１以上の技術（例、方法）が実行され得る一実施形態による、ＬＴＥシステムにおけるＤＲＸエンハンスメントを提供するための例示の機械のブロック図を示す。代替的な実施形態において、機械１０００は、スタンドアロンデバイスとして動作し得、または、他の機械に接続（例、ネットワーク）され得る。ネットワークされた展開において、機械１０００は、サーバ・クライアントネットワーク環境におけるサーバマシン、および／または、クライアントマシンの力量において動作し得る。一例において、機械１０００は、ピアツーピア（Ｐ２Ｐ）（または他の分散）ネットワーク環境におけるピアマシンとして動作し得る。機械１０００は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブ家電、ネットワークルータ、スイッチまたはブリッジ、または、そのマシンによって実行される動作を特定する命令（シーケンシャルの、またはそれ以外の）を実行可能ないかなるマシンであり得る。さらに、単一の機械が示されているが、用語「機械」はまた、クラウドコンピューティング、サービスとしてのソフトウェア（ＳａａＳ）、他のコンピュータクラスタ構成等の本明細書において議論されるいかなる１以上の方法を実行するための一組みの（または複数の組の）命令を個々にまたは一緒に実行する機械のいかなるコレクションを含むように解釈される。

本明細書において説明されるように、例は、ロジックまたは多くのコンポーネント、モジュール、またはメカニズムを含み得、またはその上で動作し得る。モジュールは、特定の動作を実行し得る有形のエンティティ（例、ハードウェア）であり、ある方法で構成または配置され得る。一例において、回路は、特定の方法において一モジュールとして（内部的に、または、他の回路等の外部のエンティティとの関係において）配置され得る。一例において、１以上のコンピュータシステム（例、スタンドアロン、クライアント、またはサーバコンピュータシステム）の少なくとも一部、または１以上のハードウェアプロセッサ１００２が、特定の動作を実行するように動作するモジュールとして、ファームウェアまたはソフトウェア（例、命令、アプリケーション部分、またはアプリケーション）によって構成され得る。一例において、ソフトウェアは、少なくとも１つの機械可読媒体上に存在し得る。一例において、ソフトウェアは、その下に横たわるモジュールのハードウェアによって実行されるとき、そのハードウェアに特定の動作を実行させる。

それに応じて、用語「モジュール」は、有形のエンティティを包含するものとして理解され、物理的に構築されたエンティティであり、特定の方法で動作するように、または、本明細書において記載されたいかなる動作の少なくとも一部を実行するように、特に構成された（例、ハードワイヤーされた）、または、一時的に（例、一時凌ぎ的に）構成された（例、プログラムされた）エンティティである。モジュールが一時的に構成される例を考慮すると、モジュールは、時間におけるいかなる一瞬においてインスタンス化される必要はない。たとえば、モジュールが、ソフトウェアを利用して構成された汎用ハードウェアプロセッサ１００２を含む場合、該汎用ハードウェアプロセッサは、異なる時にそれぞれ異なるモジュールとして構成され得る。ソフトウェアは、それに応じて、たとえば、一インスタンスの時間において一つの特定のモジュールを構成し、別のインスタンスの時間において別のモジュールを構成する、ハードウェアプロセッサを構成し得る。用語「アプリケーション」またはその派生語は、本明細書において拡張的に使用され、ルーチン、プログラムモジュール、プログラム、コンポーネント、等を含み、シングルプロセッサまたはマルチプロセッサシステム、マイクロプロセッサベースエレクトロニクス、シングルコアまたはマルチコアシステム、その組合せ、等のさまざまなシステム構成上で実装され得る。このように、用語アプリケーションは、本明細書において記載されたいかなる動作の少なくとも一部を実行するために配置されたソフトウェアまたはハードウェアの一実施形態を参照するために使用され得る。

機械（例、コンピュータシステム）１０００は、ハードウェアプロセッサ１００２（例、中央処理ユニット（CPU）、画像処理ユニット（GPU）、ハードウェアプロセッサコア、またはこれらのいかなる組合せ）、主メモリ１００４およびスタティックメモリ１００６を含み得、その中の少なくともいくつかは、内部リンク（例、バス）１００８を介して他と通信し得る。機械１０００は、ディスプレイユニット１０１０、英数字入力デバイス１０１２（例、キーボード）、およびユーザインターフェイス（UI）ナビゲーションデバイス１０１４（例、マウス）をさらに含み得る。一例において、ディスプレイユニット１０１０、入力デバイス１０１２、およびＵＩナビゲーションデバイス１０１４は、タッチスクリーンディスプレイであり得る。機械１０００は、記憶装置デバイス（例、ドライブユニット）１０１６、信号生成デバイス１０１８（例、スピーカ）、ネットワークインターフェイスデバイス１０２０、および、全地球測位システム（ＧＰＳ）センサ、コンパス、加速度計、または他のセンサ等の１以上のセンサ１０２１を追加的に含み得る。機械１０００は、１以上の周辺デバイス（例、プリンタ、カードリーダ、等）と通信する、または制御するためのシリアルの（例、ユニバーサルシリアルバス（ＵＳＢ））、パラレルの、または他の有線または無線の（例、赤外線（ＩＲ））接続等の出力コントローラ１０２８を含み得る。

記憶装置デバイス１０１６は、本明細書に記載されたいかなる１つ以上の技術または機能によって具体化または利用される１以上の組のデータ構造または命令１０２４（例、ソフトウェア）が格納される、少なくとも１つの機械可読媒体１０２２を含み得る。命令１０２４はまた、少なくとも部分的に、主メモリ１００４、スタティックメモリ１００６、または機械１０００による命令実行中のハードウェアプロセッサ１００２内等の追加的機械可読メモリ内に存在し得る。一例において、ハードウェアプロセッサ１００２、主メモリ１００４、スタティックメモリ１００６、または記憶装置デバイス１０１６の１つまたはいかなる組合せは、機械可読媒体を構成する。

機械可読媒体１０２２は単一の媒体として示されているが、用語「機械可読媒体」は、１以上の命令１０２４を格納するように構成された、単一の媒体または複数の媒体（例、集中型のまたは分散型のデータベース、および／または関連付けられたキャッシュおよびサーバ）を含み得る。

用語「機械可読媒体」は、機械１０００によって実行されるための、そして機械１０００に本開示の１以上の技術を実行させるための命令を格納し、エンコードし、または持ち運ぶことのできる、または、そのような命令によって利用される、または関連付けられたデータ構造を格納し、エンコードし、または持ち運ぶことのできる、いかなる媒体を含み得る。機械可読媒体の制限しない例として、固体メモリ、および光磁気媒体を含み得る。機械可読媒体の特定の例は、半導体メモリデバイス（例、電気的プログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ））等の半導体メモリおよびフラッシュメモリデバイス、内部ハードディスクおよびリムーバブルディスク等の磁気ディスク、光磁気ディスク、およびＣＤ−ＲＯＭおよびＤＶＤ−ＲＯＭディスクを含み得る。

命令１０２４はさらに、多くの転送プロトコル（例、フレームリレイ、インターネットプロトコル（ＩＰ）、伝送制御プロトコル（ＴＣＰ）、ユーザデータグラムプロトコル（ＵＤＰ）、ハイパーテキスト転送プロトコル（ＨＴＴＰ）、等）のいずれか一つを利用するネットワークインターフェイスデバイス１０２０を介する伝送媒体を利用する通信ネットワーク１０２６上で送受信され得る。例示の通信ネットワークは、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、パケットデータネットワーク（例、インターネット）、携帯電話ネットワーク（例、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、および直交周波数分割多元接続（ＯＦＤＭＡ）を含むチャネルアクセス方式、および移動体通信のためのグローバルシステム（ＧＳＭ（登録商標））、ユニバーサル移動体通信システム（ＵＭＴＳ）、ＣＤＭＡ２０００ １ｘ＊規格およびロングタームエボリューション（ＬＴＥ）等のセルラネットワーク）、昔ながらの電話（ＰＯＴＳ）ネットワーク、および無線データネットワーク（例、ＩＥＥＥ８０２．１１規格（ＷｉＦｉ）、ＩＥＥＥ８０２．１６規格（ＷｉＭａｘ（登録商標））等を含む米国電気電子学会（ＩＥＥＥ）８０２ファミリー規格）、ピアツーピア（Ｐ２Ｐ）ネットワーク、または現在知られているまたは将来開発されるその他のプロトコルを含み得る。

例えば、ネットワークインターフェイスデバイス１０２０は、通信ネットワーク１０２６と接続するための、１以上の物理的ジャック（例、イーサネット（登録商標）、同軸、または電話ジャック）または１以上のアンテナを含み得る。一例において、ネットワークインターフェイスデバイス１０２０は、単数入力複数出力（ＳＩＭＯ）、複数入力複数出力（ＭＩＭＯ）、または複数入力単数出力（ＭＩＳＯ）技術の少なくとも１つを利用して無線通信するための複数のアンテナを含み得る。用語「伝送媒体」は、機械１０００によって実行されるための命令を格納し、エンコードし、または持ち運ぶことのできるいかなる無形の媒体を含むと解釈され、デジタルまたはアナログ通信信号を含み、または、そのようなソフトウェアの通信を促進する他の無形の媒体を含み得る。
図１１は、レガシー（ｌｅｇａｃｙ）のＰＤＣＣＨおよびｅＰＤＣＣＨに起因するＰＵＣＣＨリソース衝突１１００の例を示す。図１１に示されるように、ＣＣＥまたはｅＣＣＥインデックス１１１０が示されている。インデックス＃ｍ＋２ １１２０および＃ｍ＋３ １１２２は、ＵＥ＃０ １１３０のための、アグリゲーションレベル２を有するＰＤＣＣＨに関連付けられる。しかし、インデックス＃ｍ＋２ １１２０および＃ｍ＋３ 1はまた、ＵＥ＃１ １１４０のための、アグリゲーションレベル２を有するＰＤＣＣＨに関連付けられる。こうして、２つのＵＥ、例えばＵＥ＃０ １１３０およびＵＥ＃１ １１４０、は同一の最も低いＣＣＥ（ｅＣＣＥ）インデックスを持ち、その結果同じＰＵＣＣＨリソースを使用することになる。この問題は、ＰＵＣＣＨリソースの導出においてオフセット値を導入することにより解決できる。もし、オフセット値がｎ_{ｏｆｆｓｅｔ}として表記されるならば、ｅＰＤＣＣＨに起因するＨＡＲＱ−ＡＣＫのためのＰＵＣＣＨリソースは以下のように決定され得る：
ＦＤＤについて：
アンテナポート０について

、
アンテナポート１について

、
ＴＤＤについて：
アンテナポート０について

、
アンテナポート1について

。
オフセット値ｎ_{ｏｆｆｓｅｔ}は、ＤＣＩを介して与えられ得る。それはｘビットであり得、当然、より多くのｘビットは、衝突を回避するより大きな自由度を提供する。代替的に、オフセット値ｎ_{ｏｆｆｓｅｔ}は、アンテナポートｐに関連付けられたアンテナ固有のオフセットであり得、ここでｐは、対応するｅＰＤＣＣＨの第１のＣＣＥに割当てられたアンテナポートである。ディストリビューテッドｅＰＤＣＣＨについては、ｋ_ｐ＝０、ｐ＝１０７、１０９であり、ローカライズドｅＰＤＣＣＨについては、ｋ_ｐ＝ｐ−１０７、ｐ∈｛１０７、１０８、１０９、１１０｝である。この場合、ｎ_{ｏｆｆｓｅｔ}＝２・ｍ・ｋ_ｐ（ｍは整数）であり得る。もし、ｍ＝１ならば、ｎ_{ｏｆｆｓｅｔ}＝２・ｋ_ｐである。アンテナ固有オフセットを有する他の表現は以下の通りである：
ＦＤＤについて：
アンテナポート０について

、
アンテナポート１について

、
ＴＤＤについて：
アンテナポート０について

、
アンテナポート１について

。
ここで、ｋ_ｐは、アンテナポートｐに関連付けられたアンテナ固有のオフセットであり得、ｐは、対応するｅＰＤＣＣＨの第１のＣＣＥに割当てられたアンテナポートである。ディストリビューテッドｅＰＤＣＣＨについては、ｋ_ｐ＝０、ｐ＝１０７、１０９であり、ローカライズドｅＰＤＣＣＨについては、ｋ_ｐ＝２・（ｐ−１０７）、ｐ∈｛１０７、１０８、１０９、１１０｝である。それに応じて、最低制御チャネル要素インデックス（ｎ_ＣＣＥ）、最低拡張制御チャネル要素インデックス（ｎ_ｅＣＣＥ）、ユーザ装置固有開始オフセット（Ｎ^（１） _{ＰＵＣＣＨ}）および少なくとも１つの追加オフセット関連パラメータが、拡張物理下り制御チャネル（ｅＰＤＣＣＨ）上で受信され得る。ハイブリッド自動リピート要求確認（ＨＡＲＱ−ＡＣＫ）伝送のための物理上りリンク制御チャネル（ＰＵＣＣＨ）の上りリンクリソースの割当ては、最低制御チャネル要素インデックス（ｎ_ＣＣＥ）、最低拡張制御チャネル要素インデックス（ｎ_ｅＣＣＥ）、ユーザ装置固有開始オフセット（Ｎ^（１） _{ＰＵＣＣＨ}）および少なくとも１つの追加オフセット関連パラメータに基づいて決定され得る。追加オフセット関連パラメータは、確認／非確認（ＡＣＫ／ＮＡＣＫ）リソースオフセット（ＡＲＯ）値、アンテナポートオフセット（ＡＰ）、特定のサブフレームにおけるユーザ装置に対するｅＰＤＣＣＨの組の中のｅＣＣＥインデックスの最大数（Ｎｍ）、協調セルにおいてユーザ装置との衝突を回避するために上位レイヤシグナリングによってユーザ装置に通知されるオフセット（Ｎ^（１） _{ＰＵＣＣＨ、ＣｏＭＰ}）、および／または、特定のサブフレーム、シグナルされた値、物理下りリンク共有チャネル、およびセミパーシステントスケジューリング（ｓｅｍｉ−ｐｅｒｓｉｓｔｅｎｔ ｓｃｈｅｄｕｌｉｎｇ）（ＳＰＳ）の１以上と関連付けられた値を含み得る。

付記および例において：

例１において、サービングノードのための主題（デバイス、装置、クライアントまたはシステム等）を含み、通信インターフェイスを介して通信を制御するためのシステム制御モジュールおよびプロセッサを含み、プロセッサは、該システム制御モジュールに結合され、該プロセッサは、制御信号のために物理下り制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続期間タイマーを実装するために配置され、該プロセッサはアクティブ時間の後サブフレームをさらに監視する。

例２において、例１の主題は、オプション的に、該プロセッサが制御信号を提供するサブフレームに関連付けられた時間期間中にＰＤＣＣＨ上で受信された制御信号を検出しデコーディングを開始し、該プロセッサがサブフレームの最後で制御信号のデコーディングが完了したか否かを決定し、アクティブ時間の後、後続フレームの監視を継続する、を含み得る。

例３において、例１−２の１以上の主題は、オプション的に、該プロセッサがアクティブ時間の後、後続フレームの監視を継続して、制御信号のデコーディング中に後続フレームにおいてリンクグラントが受信されるか否かを決定する、を含み得る。

例４において、例１−３の１以上の主題は、オプション的に、該プロセッサが制御信号のデコーディング後、不活性タイマーを開始する、を含み得る。

例５において、例１−４の１以上の主題は、オブション的に、制御信号が連続受信モード中のサブフレームにおいて受信される、を含み得る。

例６において、例１−５の１以上の主題は、オプション的に、制御信号が短期の間欠受信サイクルのオン継続期間中のサブフレームにおいて受信される、を含み得る。

例７において、例１−６の１以上の主題は、オブション的に、制御信号が長期の間欠受信サイクルのオン継続期間中のサブフレームにおいて受信される、を含み得る。

例８において、例１−７の１以上の主題は、オプション的に、該プロセッサが、リソース割当てのために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続期間タイマーを実装するようにさらに配置され、該プロセッサが、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するようにさらに配置され、長期間欠受信サイクルは、ＨＡＲＱタイミング期間中の監視を許すために７０ミリ秒に設定される、を含み得る。

例９において、サービングノードのための主題（デバイス、装置、クライアントまたはシステム等）を含み、通信インターフェイスを介して通信を制御するためのシステム制御モジュールおよびプロセッサを含み、プロセッサは、該システム制御モジュールに結合され、該プロセッサは、リソース割当てのために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続期間タイマーを実装するために配置され、該プロセッサは、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するようにさらに配置され、長期間欠受信サイクルは、ＨＡＲＱタイミング期間中の監視を許すために７０ミリ秒に設定される、を含む。

例１０において、例９の主題は、オプション的に、プロセッサが、システム制御モジュールに結合され、リソース割当てのために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続タイマーを実装するようにさらに配置され、該プロセッサは、アクティブ時間後のサブフレームをさらに監視する、を含み得る。

例１１において、例９−１０の１以上の主題は、オプション的に、該プロセッサが、制御信号を提供するサブフレームに関連付けられた時間期間中にＰＤＣＣＨ上で受信される制御信号を検出しデコーディングを開始し、該プロセッサが、サブフレームの最後で制御信号のデコーディングが完了したか否かを決定し、アクティブ時間後、後続フレームの監視を継続する、を含み得る。

例１２において、例９−１１の１以上の主題は、オプション的に、プロセッサが、アクティブ時間後、後続フレームの監視を継続し、制御信号のデコード中に後続フレームにおいてリンクグラントが受信されるか否かを決定する、を含み得る。

例１３において、例９−１２の１以上の主題は、オプション的に、該プロセッサが制御信号のデコーディング後、不活性タイマーを開始する、を含み得る。

例１４において、例9-13の１以上の主題は、オプション的に、制御信号が連続受信モード中のサブフレームにおいて受信される、を含み得る。

例１５において、例９−１４の１以上の主題は、オブション的に、制御信号が短期間欠受信サイクルのオン継続期間中のサブフレームにおいて受信される、を含み得る。

例１６において、例９−１５の１以上の主題は、オブション的に、制御信号が長期間欠受信サイクルのオン継続期間中のサブフレームにおいて受信される、を含み得る。

例１７において、主題（方法または動作を実行するための手段等）を含み得、制御信号のために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続期間タイマーを実装するステップと、物理下りリンク制御チャネル上で受信したサブフレームにおいて制御信号を受信するステップと、サブフレームに関連付けられた時間期間中に制御信号のデコードを開始するステップと、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後、物理下りリンク制御チャネル上で受信する制御信号のために後続のサブフレームの監視を継続するステップと、を含む。

例１８において、例１７の主題は、オプション的に、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後に後続フレームの監視を継続するステップと、をさらに含み得る。

例１９において、例１７−１８の１以上の主題は、オプション的に、アクティブ時間後に物理下りリンク制御チャネル上で受信する制御信号のために後続のサブフレームの監視を継続するステップは、制御信号のデコード中に後続フレーム中にリンクグラントを受信したか否かを決定するステップを含む、を含み得る。

例２０において、例１７−１９の１以上の主題は、オプション的に、物理下りリンク制御チャネル上で受信したサブフレーム内の制御信号を受信するステップは、連続受信モード中のサブフレーム中に制御信号を受信するステップをさらに含む、を含む。

例２１において、例１７−２０の１以上の主題は、オプション的に、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するステップと、ＨＡＲＱタイミング期間中の監視を許すために、長期間欠受信サイクルの開始オフセットを７０ミリ秒に設定するステップと、をさらに含むことを含み得る。

例２２において、例１７−２１の１以上の主題は、オプション的に、不活性タイマーおよびオン継続期間タイマーに基づいてリソース割当てのために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するステップと、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するステップと、ＨＡＲＱタイミング期間中の監視を許すために、長期間欠受信サイクルの開始オフセットを７０ミリ秒に設定するステップと、を含み得る。

例２３において、例１７−２２の１以上の主題は、オプション的に、アクティブ時間後のサブフレームを監視するステップをさらに含み得る。

例２４において、例１７−２３の１以上の主題は、オプション的に、制御信号を提供するサブフレームに関連付けられた時間期間中にＰＤＣＣＨ上で受信される制御信号を検出するステップと、制御信号をデコードするステップと、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後、後続フレームの監視を継続するステップと、をさらに含むことを含み得る。

例２５において、主題（動作を実行するための手段、または、機械によって実行されるとき機械に動作を実行させる命令を含む機械可読媒体等）を含み得、制御信号のために物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するための不活性タイマーおよびオン継続期間タイマーを実装するステップと、物理下りリンク制御チャネル上で受信したサブフレームにおいて制御信号を受信するステップと、サブフレームに関連付けられた時間期間中に制御信号のデコードを開始するステップと、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後、物理下りリンク制御チャネル上で受信する制御信号のために後続のサブフレームの監視を継続するステップと、を含み得る。

例２６において、例２５の主題は、オプション的に、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後に後続フレームの監視を継続するステップと、を含み得る。

例２７において、例２５−２６の１以上の主題は、オプション的に、アクティブ時間後に物理下りリンク制御チャネル上で受信する制御信号のために後続のサブフレームの監視を継続するステップは、制御信号のデコード中に後続フレーム中にリンクグラントを受信したか否かを決定するステップを含み得る。

例２８において、例２５−２７の１以上の主題は、オプション的に、物理下りリンク制御チャネル上で受信するサブフレーム内の制御信号を受信するステップは、連続受信モード中のサブフレーム中に制御信号を受信するステップをさらに含み得る。

例２９において、例２５−２８の１以上の主題は、オプション的に、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するステップと、ＨＡＲＱタイミング期間中の監視を許すために、長期間欠受信サイクルの開始オフセットを７０ミリ秒に設定するステップと、を含み得る。

例３０は、主題（動作を実行するための手段、または、機械によって実行されるとき機械に動作を実行させる命令を含む機械可読媒体等）を含み、不活性タイマーおよびオン継続期間タイマーに基づいてリソース割当てのための物理下りリンク制御チャネル上のサブフレームを監視するためのアクティブ時間を決定するステップと、連続受信モード、短期間欠受信サイクルおよび長期間欠受信サイクルを実装するステップと、ＨＡＲＱタイミング期間中の監視を許すために、長期間欠受信サイクルの開始オフセットを７０ミリ秒に設定するステップと、を含み得る。

例３１において、例３０の主題は、オプション的に、アクティブ時間後にサブフレームを監視するステップを含み得る。

例３２において、例３０−３１の１以上の主題は、オプション的に、制御信号を提供するサブフレームに関連付けられた時間期間中にＰＤＣＣＨ上で受信される制御信号を検出するステップと、制御信号をデコードするステップと、サブフレームの最後において制御信号のデコードが完了したか否かを決定するステップと、アクティブ時間後、後続フレームの監視を継続するステップと、を含み得る。

上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。 図面は、実例として、実施され得る特定の実施形態を示す。これらの実施形態はまた、「例」として本明細書において参照される。このような例は、示された、または説明された要素に加えて要素を含み得る。しかしながら、示された、または説明された要素を含む例もまた考えられる。さらに、本明細書において示されまたは説明された、特定の例（またはその１以上の側面）に関して、または他の例（またはその１以上の側面）に関して、示された、または説明されたそれらの要素のいかなる順列組合せを利用した例も考えられる。

本ドキュメントにおいて参照された出版物、特許、および特許ドキュメントは、あたかも参照により個々に組み込まれるように、参照によりその全体が本明細書に組み込まれる。本ドキュメントとそれら参照により組み込まれたドキュメントの間に一貫性のない利用がある場合、組み込まれた参照は本ドキュメントの利用に対して補助的である。和解できない矛盾については、本ドキュメントにおける利用が支配する。

本ドキュメントにおいて、用語「ひとつの（ａ）」または「ひとつの（ａｎ）」は、特許ドキュメントにおいて一般的であるように、いかなる他のインスタンス、または、「少なくとも１つ（ａｔ ｌｅａｓｔ ｏｎｅ）」または「１以上（ｏｎｅ ｏｒ ｍｏｒｅ）」の利用とは独立して、１つまたは１以上を含む。本ドキュメントにおいて、用語「または（ｏｒ）」は、そうでないと示されない限り、非排他的または、「ＡまたはＢ」が、「ＡであるがＢではない」、「ＢであるがＡではない」、および「ＡでありＢである」を含むように参照するように使用される。添付のクレームにおいて、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「そこにおいて（ｉｎ ｗｈｉｃｈ）」は、それぞれ用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「そこにおいて（ｗｈｅｒｅｉｎ）」の分かりやすい英語の均等物として使用される。
また、以下のクレームにおいて、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、オープンエンド（ｏｐｅｎ−ｅｎｄｅｄ）であり、すなわち、クレームにおいてそのような用語の後に挙げられた要素に加えて要素を含むシステム、デバイス、品物、またはプロセスは、それでもなお、そのクレームの範囲内に入るものとみなされる。さらに、以下のクレームにおいて、用語「第１」、「第２」および「第３」等は、単にラベルとして使用され、その対象についての数字的順番を示唆することを意図するものではない。

上述の説明は、例示を意図するものであり、制限することを意図するものではない。たとえば、上述の例（またはその１以上の側面）は、他との組合せにおいて使用され得る。他の実施形態は、上述の説明を見た当業者によって使用され得る。要約書は、例えばアメリカ合衆国における米国特許法施行規則３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠するように、技術的開示の性質を読者が素早く確かめることを許すものである。要約書は、クレームの範囲または意味を解釈または制限するために使用されないという理解とともに提出されている。また、上述の詳細な説明において、開示をスリム化するために、さまざまな特徴が一緒のグループにまとめられ得る。しかし、実施形態は上記特徴の部分集合を含みうるので、クレームは、本明細書において開示された特徴を説明しないことがあり得る。さらに、実施形態は、特定の例において開示された特徴よりも少ない特徴を含み得る。このように、以下のクレームは、これによって詳細な説明に組み込まれ、クレームは、独立の実施形態として独立している。本明細書において開示された実施形態の範囲は、クレームに認められる均等物の全範囲とともに、添付のクレームを参照して決定される。

本出願は、２０１２年９月２８日提出された「アドバンスト無線通信システムおよび技術」と題する米国仮出願番号６１／７０７，７８４号に基づく優先権を主張し、この米国仮出願は参照によりその全体が本明細書に援用される。

Claims (15)

1. ユーザ機器（ＵＥ）の装置であって、
   メモリと、
   前記メモリと通信するプロセッサであり、該プロセッサは、
   進化型ノードＢ（ｅＮＢ）から受信した制御メッセージから、間欠受信（ＤＲＸ）構成を決定するように配置されており、ここで、該ＤＲＸ構成は、
   前記装置のためのリソース割当てを示す物理下りリンク制御チャネル（ＰＤＣＣＨ）を監視するための、ＤＲＸサイクル開始時の連続サブフレームの数を指定するオン継続期間タイマーと、
   サブフレーム内のＰＤＣＣＨが、前記装置のための初期上りリンク（ＵＬ）または下りリンク（ＤＬ）ユーザデータ伝送を示す、該サブフレーム後の連続サブフレームの数を指定する不活性タイマーと、
   ＤＬ再送が受信されるまでの連続サブフレームの最大数を指定する再送タイマーと、
   長期ＤＲＸサイクルの開始サブフレームを指定する長期ＤＲＸサイクル開始オフセットであり、該長期ＤＲＸサイクル開始オフセットは、ＴＤＤ構成０のためのハイブリッド自動リピート要求（ＨＡＲＱ）の送信を可能にする値７０ミリ秒を含む一組の所定の値の一つに設定される、長期ＤＲＸサイクル開始オフセットと、
   前記装置が従うべき短期ＤＲＸサイクルの連続サブフレームの数を指定する短期ＤＲＸサイクルタイマーと、を含むＤＲＸ構成であり、
   前記ＤＲＸ構成に基づき、前記装置のためのＵＬまたはＤＬユーザデータ伝送を示す制御信号のために、アクティブ時間のサブフレーム内のＰＤＣＣＨを監視するように配置されている、プロセッサと、
   を備える装置であり、
   前記アクティブ時間は、前記オン継続期間タイマー、前記不活性タイマー、または前記再送タイマーが動作中の時間を含む、
   装置。
2. 請求項１に記載の装置であって、前記プロセッサは、更に、
   前記短期ＤＲＸサイクルタイマーの満了に応答して、前記長期ＤＲＸサイクルを使用するように配置されている、
   装置。
3. 請求項１に記載の装置であって、前記長期ＤＲＸサイクル開始オフセットが７０ミリ秒に設定される、装置。
4. 請求項１に記載の装置であって、前記プロセッサは、更に、
   前記短期ＤＲＸサイクルのオン継続期間および前記長期ＤＲＸサイクルのオン継続期間の少なくとも一つにおいて、ＰＤＣＣＨ上の制御信号のためにサブフレームを監視するように配置されている、
   装置。
5. 請求項１に記載の装置であって、前記メモリは、
   前記プロセッサによって前記ＰＤＣＣＨが監視される前に前記ＤＲＸ構成の情報を格納する、
   装置。
6. 請求項１に記載の装置であって、前記プロセッサは、更に、
   再送のためではない、第１の伝送のための、ＰＤＣＣＨの成功裏のデコードに続いて不活性タイマーを再び開始するように配置されている、
   装置。
7. 請求項１に記載の装置であって、
   前記ＰＤＣＣＨは拡張ＰＤＣＣＨ（ｅＰＤＣＣＨ）であり、
   前記サブフレーム内の前記ｅＰＤＣＣＨは、前記アクティブ時間の後、前記プロセッサのｅＰＤＣＣＨ処理時間に基づいて決定される前記サブフレームの数の間、前記プロセッサによって監視される、
   装置。
8. 進化型ノードＢ（ｅＮＢ）の装置であって、該装置は、
   メモリと、
   前記メモリと通信するプロセッサであり、該プロセッサは、
   ユーザ機器（ＵＥ）へ送信するために、間欠受信（ＤＲＸ）構成を含む制御メッセージを生成し、ここで、該ＤＲＸ構成は、
   前記ＵＥのためのリソース割当てを示す物理下りリンク制御チャネル（ＰＤＣＣＨ）を監視するためのＤＲＸサイクル開始時の連続サブフレームの数を指定するオン継続期間タイマーと、
   サブフレーム内のＰＤＣＣＨが、前記ＵＥに対する初期上りリンクまたは下りリンクユーザデータ伝送を示す、該サブフレーム後の連続サブフレームの数を指定する不活性タイマーと、
   ＤＬ再送が受信されるまでの連続フレームの最大数を指定する再送タイマーと、
   長期ＤＲＸサイクルが開始するサブフレームを指定する長期ＤＲＸサイクル開始オフセットと、
   ここで、該長期ＤＲＸサイクル開始オフセットは７０ミリ秒に設定することが可能であり、
   前記装置が短期ＤＲＸサイクルに続くべき連続サブフレームの数を指定する短期ＤＲＸサイクルタイマーと、を含み、
   前記ＤＲＸ構成に基づいて前記ＵＥに送信するために、前記ＵＥのためのＵＬ又はＤＬユーザデータ伝送を示す制御信号を生成する、
   プロセッサと、を備える装置であって、
   該制御信号は、アクティブ時間のサブフレームおよび、前記短期ＤＲＸサイクルのオン継続期間および前記長期ＤＲＸサイクルのオン継続期間のすくなくとも１つにおける前記アクティブ時間の後のサブフレームの一つのサブフレーム内のＰＤＣＣＨ内にあり、
   前記アクティブ時間は、前記オン継続期間タイマー、前記不活性タイマー、または再送タイマーが動作中の時間を含む、
   装置。
9. 請求項８に記載の装置であって、前記制御信号は、
   連続受信モード、前記短期ＤＲＸサイクルのオン継続期間、前記長期ＤＲＸサイクルのオン継続期間の一つの間に生成される、
   装置。
10. 請求項８に記載の装置であって、前記ＤＲＸ構成は、
    再送のためではない、第１の伝送のための、ＰＤＣＣＨの成功裏のデコードに続いて不活性タイマーを再び開始することを示す、
    装置。
11. 請求項８に記載の装置であって、
    前記ＰＤＣＣＨは、拡張ＰＤＣＣＨ（ｅＰＤＣＣＨ）であり、
    前記制御信号は、前記アクティブ時間の後、前記ＵＥのｅＰＤＣＣＨ処理時間に基づいて決定される前記サブフレームの数の間に生成される、
    装置。
12. ユーザ機器（ＵＥ）に対して、
    進化型ノードＢ（ｅＮＢ）からの制御メッセージから間欠受信（ＤＲＸ）構成を決定させ、ここで、該ＤＲＸ構成は、
    前記ＵＥのためのリソース割当てを示す物理下りリンク制御チャネル（ＰＤＣＣＨ）を監視するためのＤＲＸサイクル開始時の連続サブフレームの数を指定するオン継続期間タイマーと、
    サブフレーム内のＰＤＣＣＨが、前記ＵＥに対する初期上りリンクまたは下りリンクユーザデータ伝送を示す、該サブフレーム後の連続サブフレームの数を指定する不活性タイマーと、
    ＤＬ再送が受信されるまでの連続フレームの最大数を指定する再送タイマーと、長期ＤＲＸサイクルが開始するサブフレームを指定する長期ＤＲＸサイクル開始オフセットと、を含み、
    ここで、該長期ＤＲＸサイクル開始オフセットは７０ミリ秒に設定することが可能であり、
    前記ＵＥが従うべき短期ＤＲＸサイクルの連続サブフレームの数を指定する短期ＤＲＸサイクルタイマーと、を含み、
    前記ＤＲＸ構成に基づいて、前記ＵＥのためのＵＬまたはＤＬユーザデータ伝送を示す制御信号のために、アクティブ時間のサブフレームおよび、前記短期ＤＲＸサイクルのオン継続期間および前記長期ＤＲＸサイクルのオン継続期間の少なくとも１つにおける前記アクティブ時間のサブフレーム内のＰＤＣＣＨを監視させる、コンピュータプログラムであって、
    前記アクティブ時間は、前記オン継続期間タイマー、前記不活性タイマー、または再送タイマーが動作中の時間を含む、
    コンピュータプログラム。
13. 請求項１２に記載のコンピュータプログラムであって、更に、
    再送のためではない、第１の伝送のための、ＰＤＣＣＨの成功裏のデコードに続いて不活性タイマーを再び開始させる、
    コンピュータプログラム。
14. 請求項１２に記載のコンピュータプログラムであって、
    前記ＰＤＣＣＨは、拡張ＰＤＣＣＨ（ｅＰＤＣＣＨ）であり、
    前記アクティブ時間の後、前記ＵＥのｅＰＤＣＣＨ処理時間に基づいて決定される前記サブフレームの数の間の前記サブフレーム内の前記ｅＰＤＣＣＨを監視するようにＵＥを動作させる、
    コンピュータプログラム。
15. 請求項１２−１４の何れか１項に記載のコンピュータプログラムを格納するコンピュータ可読媒体。

Images