JP6287310B2 - Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device - Google Patents
Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device Download PDFInfo
- Publication number
- JP6287310B2 JP6287310B2 JP2014028601A JP2014028601A JP6287310B2 JP 6287310 B2 JP6287310 B2 JP 6287310B2 JP 2014028601 A JP2014028601 A JP 2014028601A JP 2014028601 A JP2014028601 A JP 2014028601A JP 6287310 B2 JP6287310 B2 JP 6287310B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- composition
- electronic component
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は、電子部品、電子部品の製造方法及び電子装置の製造方法に関する。 The present invention relates to an electronic component, an electronic component manufacturing method, and an electronic device manufacturing method.
電子部品の接合には、半田が広く利用されている。半田を用いた接合技術の1つとして、半田ペーストのような接合層と、半田ボールのようなバンプとを接合する技術がある。例えば、接合層に、それに含まれる半田よりも高融点のバンプを、接合層の融点以上且つバンプの融点未満の温度で接合する技術が知られている。 Solder is widely used for joining electronic components. As one of the joining techniques using solder, there is a technique for joining a joining layer such as a solder paste and a bump such as a solder ball. For example, a technique is known in which bumps having a melting point higher than that of solder contained in the bonding layer are bonded to the bonding layer at a temperature higher than the melting point of the bonding layer and lower than the melting point of the bumps.
上記のような半田接合技術では、バンプの融点未満の、比較的低温での半田接合が可能になる一方、用いる半田の種類や組成に依っては、形成される半田接合部について所望の機械特性が得られず、十分な接合信頼性が得られない場合があった。 The solder bonding technology as described above enables solder bonding at a relatively low temperature below the melting point of the bump, while depending on the type and composition of the solder used, the desired mechanical characteristics of the solder bonding portion to be formed. In some cases, sufficient bonding reliability could not be obtained.
本発明の一観点によれば、電極を有する基板と、前記電極上に設けられた接合層とを含み、前記接合層は、共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層と、前記第1層と積層され、非共晶組成であって固相線温度が共晶点を示す組成範囲の前記第1元素と前記第2元素とを含有する第2半田を含む第2層とを有する電子部品が提供される。 According to one aspect of the present invention, a first substrate that includes a substrate having an electrode and a bonding layer provided on the electrode, the bonding layer including a first element and a second element having a eutectic composition. A first layer containing solder, and a first layer containing the first element and the second element that are laminated with the first layer and have a non-eutectic composition and a composition range in which a solidus temperature shows a eutectic point . An electronic component having a second layer containing two solders is provided.
また、本発明の一観点によれば、上記のような電子部品の製造方法、上記のような電子部品を用いた電子装置の製造方法が提供される。 Moreover, according to one aspect of the present invention, a method for manufacturing the electronic component as described above and a method for manufacturing an electronic device using the electronic component as described above are provided.
開示の技術によれば、所望の機械特性を示し、接合信頼性の高い半田接合部を実現することが可能になる。 According to the disclosed technique, it is possible to realize a solder joint that exhibits desired mechanical characteristics and has high joint reliability.
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子部品の一例を示す図である。図1には、第1の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
First, the first embodiment will be described.
FIG. 1 is a diagram illustrating an example of an electronic component according to the first embodiment. FIG. 1 schematically shows a cross-section of an essential part of an example of an electronic component according to the first embodiment.
図1に示す電子部品1は、電極20が設けられた部品本体(基板)10、及び電極20上に設けられた接合層30を備えている。
電子部品1の部品本体10は、例えば、回路基板、半導体素子(半導体チップ)、半導体素子を用いた半導体装置(半導体パッケージ)である。尚、部品本体10の構成例については後述する(図14〜図16)。
An
The
電極20は、部品本体10上、例えばその表面10aに、少なくとも1つ、設けられる。図1には、部品本体10の表面10aに設けられた1つの電極20を例示している。表面10aに設けられる電極20は、この電子部品1の表面10a側に半田接合される相手側の電子部品の電極に対応する位置に、設けられる。電極20には、各種導体材料を用いることができる。例えば、銅(Cu)、銀(Ag)、金(Au)、ニッケル(Ni)、アルミニウム(Al)等の導体材料を、電極20の全体又は電極20の一部に、用いることができる。
At least one
ここでは部品本体10の表面10aに電極20を設ける場合を例示するが、電極20は、部品本体10の表面10aのほか、裏面10bにも、少なくとも1つ、設けられてよい。この場合、裏面10bに設けられる電極20は、この電子部品1の裏面10b側に半田接合される相手側の電子部品の電極に対応する位置に、設けられる。
Although the case where the
接合層30は、部品本体10の電極20上に設けられる。接合層30は、表面10aの電極20上のほか、裏面10bに電極20が設けられる場合にはその裏面10bの電極20上にも設けることができる。接合層30には、半田が用いられる。接合層30は、第1元素と第2元素とを含有する共晶型の半田を含む、第1層31及び第2層32を備えている。図1の例では、部品本体10の電極20上に第1層31が設けられ、その第1層31上に第2層32が設けられている。
The
接合層30の第1層31及び第2層32のうち、一方には共晶組成の半田が用いられ、他方には非共晶組成の半田が用いられる。図1の例では、第1層31に、第1元素と第2元素とを含有する共晶組成の半田が用いられ、第2層32に、第1元素と第2元素とを含有する非共晶組成の半田が用いられている。接合層30の第2層32は、非共晶組成の半田を用いた単層構造とすることができるほか、非共晶組成の半田を用いた積層構造とすることもできる。ここではまず、第2層32を、非共晶組成の半田を用いた単層構造とする場合を例にして説明する。
One of the
接合層30の第1層31及び第2層32の半田には、例えば、スズ(Sn)−ビスマス(Bi)系半田を用いることができる。この場合、第1層31及び第2層32の半田に含有される第1元素にはSnが用いられる。第1層31及び第2層32の半田に含有される第2元素にはBiが用いられる。第1層31及び第2層32の半田には、Sn及びBiに、一定量、例えば1wt%未満〜数wt%程度のAg、アンチモン(Sb)等の元素が添加され得る。このほか、第1層31及び第2層32の半田には、電子部品1の製造上、混入を避けることが難しい不可避不純物が含まれ得る。
For example, tin (Sn) -bismuth (Bi) solder can be used as the solder of the
接合層30の第1層31は、例えば、上記のような第1元素及び第2元素を含有する半田を含む半田ペーストとして、部品本体10の電極20上に設けられる。接合層30の第2層32は、例えば、上記のような第1元素及び第2元素を含有する半田を含む半田ペーストとして、第1層31上に設けられる。第1層31の半田ペースト、第2層32の半田ペーストには、例えば、上記のような第1元素及び第2元素を含有する半田の粉末(例えば80wt%〜95wt%)と、フラックス等(例えば5wt%〜20wt%)が含まれる。
The
接合層30の第1層31及び第2層32の半田には、上記のようなSn−Bi系半田に限らず、別の共晶型の半田を用いることもできる。例えば、SnとAgを含有するSn−Ag系半田、Snと亜鉛(Zn)を含有するSn−Zn系半田、Snとインジウム(In)を含有するSn−In系半田、Snと鉛(Pb)を含有するSn−Pb系半田等を用いることもできる。
The solder of the
以下では、接合層30の第1層31及び第2層32の半田にSn−Bi半田を用いた場合を例にして説明する。この場合、接合層30の第1層31は、第1元素としてSn、第2元素としてBiを含有する、共晶組成のSn−Bi半田を含む。接合層30の第2層32は、第1元素としてSn、第2元素としてBiを含有する、非共晶組成のSn−Bi半田を含む。
Hereinafter, a case where Sn—Bi solder is used as the solder of the
Sn−Bi半田の状態図を図2に示す。図2において、横軸はBiの原子%[at%](下)及び重量%[wt%](上)を表し、縦軸は温度T[℃]を表している。図2中、Pは固相線、Qは液相線を表している。α及びβは固相、Lは液相を表している。 A state diagram of Sn-Bi solder is shown in FIG. In FIG. 2, the horizontal axis represents Bi atomic% [at%] (lower) and weight% [wt%] (upper), and the vertical axis represents temperature T [° C.]. In FIG. 2, P represents a solid phase line, and Q represents a liquid phase line. α and β represent a solid phase, and L represents a liquid phase.
図2に示すように、Sn−Bi半田は、共晶型の状態図を示す。図2より、Sn−Bi半田の共晶組成は、Snが43wt%、Biが57wt%の組成であり、共晶点は139℃である。共晶組成のSn−Bi半田は、固相(α+β)の状態から加熱され、共晶点139℃を上回ると、液相(L)の状態に変化する。
As shown in FIG. 2, Sn-Bi solder shows a eutectic phase diagram. From FIG. 2, the eutectic composition of Sn—Bi solder is a composition of
加熱によりこのような固相から液相への状態変化を示す性質を有する共晶組成のSn−Bi半田が、接合層30の第1層31に用いられる。
一方、共晶組成からずれた組成、即ち非共晶組成のSn−Bi半田は、次のような状態変化を示す。
A eutectic Sn-Bi solder having such a property that changes state from a solid phase to a liquid phase by heating is used for the
On the other hand, a composition deviating from the eutectic composition, that is, a non-eutectic composition Sn—Bi solder exhibits the following state changes.
例えば、共晶組成のBi組成(57wt%)よりも小さいBi組成(21wt%〜57wt%)では、固相(α+β)の状態から加熱され、共晶点139℃を上回ると、固相(α)と液相(L)が共存する状態に変化する。図2の線O1のようなBi組成(21wt%)の場合、そのSn−Bi半田(単体)は、共晶点139℃を上回る温度T1で、液相(L)の状態に変化する。 For example, when the Bi composition (21 wt% to 57 wt%) is smaller than the Bi composition (57 wt%) of the eutectic composition, it is heated from the solid phase (α + β) state, and when the eutectic point exceeds 139 ° C., the solid phase (α ) And the liquid phase (L) coexist. In the case of a Bi composition (21 wt%) as shown by the line O1 in FIG. 2, the Sn—Bi solder (single element) changes to a liquid phase (L) at a temperature T1 exceeding the eutectic point of 139 ° C.
また、共晶組成のBi組成(57wt%)よりも大きいBi組成(57wt%〜99.9wt%)では、固相(α+β)の状態から加熱され、共晶点139℃を上回ると、固相(β)と液相(L)が共存する状態に変化する。図2の線O2のようなBi組成(75wt%)の場合、そのSn−Bi半田(単体)は、共晶点139℃を上回る温度T2で、液相(L)の状態に変化する。 Further, when the Bi composition (57 wt% to 99.9 wt%) is larger than the Bi composition (57 wt%) of the eutectic composition, the solid phase (α + β) is heated and the eutectic point exceeds 139 ° C. It changes to the state where (β) and the liquid phase (L) coexist. In the case of a Bi composition (75 wt%) as shown by the line O2 in FIG. 2, the Sn—Bi solder (single element) changes to a liquid phase (L) at a temperature T2 above the eutectic point of 139 ° C.
このような性質を有する非共晶組成のSn−Bi半田が、接合層30の第2層32に用いられる。
上記のような構成を有する電子部品1は、例えば、次のようにして形成される。
A non-eutectic composition Sn—Bi solder having such properties is used for the
The
図3は第1の実施の形態に係る電子部品の形成方法の一例を示す図である。図3(A)は部品本体の準備工程の一例を示す要部断面模式図、図3(B)は接合層の第1層形成工程の一例を示す要部断面模式図、図3(C)は接合層の第2層形成工程の一例を示す要部断面模式図、図3(D)は接合層形成後の状態の一例を示す要部断面模式図である。 FIG. 3 is a diagram illustrating an example of a method for forming an electronic component according to the first embodiment. FIG. 3A is a schematic cross-sectional view of an essential part showing an example of a preparation process of a component body, FIG. 3B is a schematic cross-sectional view of an essential part showing an example of a first layer forming process of a bonding layer, and FIG. FIG. 3D is a schematic cross-sectional view of the relevant part showing an example of a second layer forming step of the bonding layer, and FIG. 3D is a schematic cross-sectional view of the relevant part showing an example of a state after the formation of the joining layer.
まず、図3(A)に示すような、電極20を有する部品本体10を準備する。例えば、電極20を有する回路基板、半導体素子又は半導体装置を準備する。電極20は、スパッタ法、メッキ法等の成膜技術、フォトリソグラフィ及びエッチングを利用したパターニング技術、機械加工、研磨加工等の平坦化技術等を用いて、形成される。
First, a component
部品本体10の準備後は、図3(B)に示すように、電極20上に接合層30の第1層31を形成する。その際は、例えば、共晶組成のSn−Bi半田の粉末をフラックスと混合してペースト化した半田ペーストを準備し、その半田ペーストを、印刷法を用いて電極20上に形成する。第1層31の形成に用いる半田ペーストには、例えば、フラックス成分としてのロジンのほか、溶剤、活性剤、チクソ剤等が含まれ得る。この場合、ロジンには、天然ロジン、重合ロジン等を用いることができる。溶剤には、ブチルカルビトール、安息香酸ベンジル等を用いることができる。活性剤には、ハロゲン系、有機酸系、アミン系等の活性剤を用いることができる。チクソ剤には、硬化ヒマシ油等を用いることができる。
After the preparation of the
このような半田ペーストを、図3(B)に示すような、電極20に対応する位置に開口部41を有するメタルマスク等の第1マスク40を用いて、電極20上に供給し、第1層31を形成する。その際は、用いる第1マスク40の開口部41のサイズ及び厚みを調整することで、電極20上に供給する半田ペーストの量を調整することができる。
Such solder paste is supplied onto the
第1層31の形成後は、図3(C)に示すように、形成した第1層31上に第2層32を形成する。その際は、例えば、非共晶組成のSn−Bi半田の粉末をフラックスと混合してペースト化した半田ペーストを準備し、その半田ペーストを、印刷法を用いて、電極20の上に形成した第1層31上に形成する。第2層32の形成に用いる半田ペーストには、第1層31の形成に用いる半田ペーストと同様に、例えば、フラックス成分としてのロジンのほか、溶剤、活性剤、チクソ剤等が含まれ得る。
After the formation of the
このような半田ペーストを、図3(C)に示すような、部品本体10の電極20及び先に形成した第1層31に対応する位置に開口部51を有するメタルマスク等の第2マスク50を用いて、第1層31上に供給し、第2層32を形成する。その際は、例えば、図3(B)の第1マスク40を除去した後の部品本体10上に、第2層32の形成に用いる第2マスク50を別途設ける。或いは、図3(B)の第1層31の形成後に第1マスク40を除去せずに残し、その上に第2層32の形成に用いるマスクを積層することで、図3(C)のような第2マスク50を得る。第2マスク50の開口部51のサイズ及び厚みを調整することで、第1層31上に供給する半田ペーストの量を調整することができる。
A
第2層32の形成後は、図3(D)に示すように、第2マスク50を除去する。これにより、部品本体10の電極20上に、第1層31及び第2層32を備える接合層30を形成した、電子部品1を得る。
After the formation of the
この図3に示すような方法を用いて電子部品1を形成することができる。
ここでは、接合層30の第1層31及び第2層32を、半田ペーストを用いて形成する場合を例示した。このほか、例えばメッキ法を用いて、電極20上に第1層31を形成し、第1層31上に第2層32を形成することもできる。
The
Here, the case where the
図4は第1の実施の形態に係る電子部品の形成方法の別例を示す図である。図4(A)はレジスト形成工程の一例を示す要部断面模式図、図4(B)は接合層の第1層形成工程の一例を示す要部断面模式図、図4(C)は接合層の第2層形成工程の一例を示す要部断面模式図、図4(D)は接合層形成後の状態の一例を示す要部断面模式図である。 FIG. 4 is a diagram showing another example of the electronic component forming method according to the first embodiment. 4A is a schematic cross-sectional view of an essential part showing an example of a resist forming process, FIG. 4B is a schematic cross-sectional view of an essential part showing an example of a first layer forming process of a bonding layer, and FIG. FIG. 4D is a schematic cross-sectional view of the relevant part showing an example of a state after the formation of the bonding layer.
この方法では、まず、図4(A)に示すような、電極20に対応する位置に開口部61を有するレジスト60が形成された部品本体10が準備される。レジスト60は、部品本体10の電極20を形成する際に用いたレジスト、或いは、部品本体10の電極20の形成後に別途形成されたレジストである。
In this method, first, a component
このようなレジスト60が形成された部品本体10の、レジスト60の開口部61内の電極20上に、メッキ法を用いて、共晶組成のSn−Bi半田を所定の膜厚で形成し、図4(B)に示すように第1層31を形成する。次いで、レジスト60の開口部61内の第1層31上に、メッキ法を用いて、非共晶組成のSn−Bi半田を所定の膜厚で形成し、図4(C)に示すように第2層32を形成する。このようにして第1層31及び第2層32を、メッキ法を用いて順に形成する。
A Sn-Bi solder having a eutectic composition is formed with a predetermined film thickness on the
第1層31及び第2層32の形成後、図4(D)に示すように、レジスト60を除去する。これにより、部品本体10の電極20上に、第1層31及び第2層32を備える接合層30を形成した、電子部品1を得る。
After the formation of the
この図4に示すような方法を用いて電子部品1を形成することもできる。
また、電子部品1の接合層30の第1層31及び第2層32は、上記のような印刷法やメッキ法のほか、スパッタ法、蒸着法、ディップ法を用いて形成することも可能である。
The
Further, the
上記のような電子部品1は、その電極20上に設けた接合層30を用いて、他の電子部品と接合することができる。電子部品1と接合される他の電子部品としては、例えば、回路基板、半導体素子、半導体装置が挙げられる。
The
尚、接合される電子部品1と他の電子部品の組合せとしては、例えば、回路基板と半導体素子の組合せ、回路基板と半導体装置の組合せ、半導体素子と半導体装置の組合せがある。このほか、接合される電子部品1と他の電子部品の組合せとしては、回路基板同士の組合せ、半導体素子同士の組合せ、半導体装置同士の組合せがある。
Examples of the combination of the
図5は第1の実施の形態に係る電子部品の接合方法の一例を示す図である。図5(A)は電子部品接合前の状態の一例を示す要部断面模式図、図5(B)は電子部品接合工程の一例を示す要部断面模式図、図5(C)は電子部品接合後の状態の一例を示す要部断面模式図である。 FIG. 5 is a diagram illustrating an example of a method for joining electronic components according to the first embodiment. FIG. 5A is a schematic cross-sectional view of an essential part showing an example of a state before joining an electronic component, FIG. 5B is a schematic cross-sectional view of an essential part showing an example of an electronic component joining process, and FIG. It is a principal part cross-sectional schematic diagram which shows an example of the state after joining.
まず、図5(A)に示すように、上記のような電子部品1、及び、その電子部品1と接合される電子部品100を準備する。
電子部品100は、例えば、回路基板、半導体素子又は半導体装置である。電子部品100は、部品本体110と、その表面110aに設けられた電極120を有している。電極120は、接合相手の電子部品1に設けられた電極20に対応する位置に、設けられている。電極120には、Cu等の各種導体材料を用いることができる。電極120上には、部品本体110の表面110a側に突出するバンプ130が設けられている。バンプ130には、接合相手の電子部品1の電極20上に設けられた接合層30よりも高融点となるSn系半田、例えば、Sn半田、Sn−Ag半田、Sn−Ag−Cu半田等のSn系半田が用いられている。図5には、電極120上にバンプ130として、Sn系半田を用いたボール状のバンプ(半田ボール)を設けた場合を例示している。
First, as shown in FIG. 5A, the
The
このような電子部品100を、図5(A)に示すように、その電極120の配設面を、電子部品1の電極20の配設面に対向させ、電極120と電極20との位置合わせを行って、配置する。そして、図5(B)に示すように、電子部品100の電極120上に設けられたバンプ130と、電子部品1の電極20上に設けられた接合層30とを接触させ、接合層30が溶融する温度で、且つ、バンプ130の融点未満の温度で、加熱を行う。加熱は、窒素(N2)等の不活性ガス雰囲気で行う。これにより、電子部品1側の接合層30と、電子部品100側のバンプ130とを接合する。その際、接合層30とバンプ130は、次のようにして接合される。
As shown in FIG. 5A, such an
この例では、接合層30の第1層31を共晶組成のSn−Bi半田とし、第1層31上の第2層32を非共晶組成のSn−Bi半田としている。ここでまず、第2層32のSn−Bi半田のBi組成を、共晶組成のSn−Bi半田のBi組成(57wt%)よりも小さいBi組成(Biプアとした場合)、一例として図2の状態図に線O1で示した21wt%のBi組成としている場合について説明する。
In this example, the
この場合、図5(B)のように接合層30とバンプ130とを接触させて加熱を行うと、図2の状態図より、共晶点(139℃)までは、接合層30の第1層31と第2層32の双方共、固相(α+β)の状態にある。そして、温度が共晶点に達すると、図2の状態図より、第1層31に含まれる共晶組成のSn−Bi半田は溶融し、液相(L)の状態になる。
In this case, when the
このように液相状態となった第1層31のSn−Bi半田のBiは、第1層31のSn−Bi半田よりもBi組成の小さい第2層32のSn−Bi半田に拡散する。第2層32のSn−Bi半田のSn組成は、第1層31のSn−Bi半田の共晶組成よりも大きく(この例では79wt%)、第1層31のSn−Bi半田からのSnの拡散は抑えられる。第2層32のSn−Bi半田のSnは、よりSn組成の小さい第1層31のSn−Bi半田に拡散し得る。
The Bi of the Sn—Bi solder of the
液相状態となった第1層31のSn−Bi半田からBiが拡散する前の元々の第2層32のSn−Bi半田は、Bi組成が21wt%である非共晶組成のSn−Bi半田であり、その融点(液相線温度)は、図2の状態図より、共晶点を上回る温度T1である。
The original Sn—Bi solder of the
このような第2層32のSn−Bi半田に、加熱により液相状態となった第1層31のSn−Bi半田からBiが拡散すると、第2層32のSn−Bi半田は、そのBi組成が増加し、その融点が温度T1から共晶点に近付くように低下する。例えば、第2層32のSn−Bi半田の、液相状態となった第1層31のSn−Bi半田と接する部分が、共晶組成或いはそれに近い組成になってその融点が共晶点に近付くように低下する。このような組成の変化と融点の低下により、第2層32のSn−Bi半田の溶融が進行していく。第2層32のSn−Bi半田のSnが、よりSn組成の小さい第1層31のSn−Bi半田に拡散すれば、第2層32のSn−Bi半田の融点を低下させる組成への変化が一層起こり易くなる。溶融した第2層32のSn−Bi半田とバンプ130との間では、Sn或いはBiの拡散も起こる。
When Bi diffuses from the Sn-Bi solder of the
第2層32のSn−Bi半田は、第1層31の液相状態のSn−Bi半田との間の元素拡散による上記のような組成の変化と融点の低下により、第1層31のSn−Bi半田とほぼ同時に、或いは、第1層31のSn−Bi半田に連続して、溶融する。これにより、第1層31と第2層32が溶融して一体化する。更に、この第1層31と第2層32の溶融、一体化と共に、バンプ130との間でSnやBiといった元素の拡散も進行し、バンプ130、第1層31及び第2層32の成分が含有される、図5(C)に示すような半田接合部130aが形成される。第1層31及び第2層32の溶融、バンプ130、第1層31及び第2層32の一体化は、共晶点に達した時点から速やかに進行し、それにより、半田接合部130aが括れた形状になるのが抑えられるようになる。
The Sn—Bi solder of the
このようにして電子部品1と電子部品100が半田接合部130aで接合された電子装置2が得られる。
続いて、第2層32のSn−Bi半田のBi組成を、共晶組成のSn−Bi半田のBi組成(57wt%)よりも大きいBi組成(Biリッチとした場合)、一例として図2の状態図に線O2で示した75wt%のBi組成としている場合について説明する。
Thus, the
Subsequently, the Bi composition of the Sn-Bi solder of the
この場合も、図5(B)のように接合層30とバンプ130とを接触させて加熱を行うと、図2の状態図より、共晶点(139℃)までは、接合層30の第1層31と第2層32の双方共、固相(α+β)の状態にある。そして、温度が共晶点に達すると、図2の状態図より、第1層31に含まれる共晶組成のSn−Bi半田は溶融し、液相(L)の状態になる。
Also in this case, as shown in FIG. 5B, when the
このように液相状態となった第1層31のSn−Bi半田のSnは、第1層31のSn−Bi半田よりもSn組成の小さい第2層32のSn−Bi半田に拡散する。第2層32のSn−Bi半田のBi組成は、第1層31のSn−Bi半田の共晶組成よりも大きく(この例では75wt%)、第1層31のSn−Bi半田からのBiの拡散は抑えられる。第2層32のSn−Bi半田のBiは、よりBi組成の小さい第1層31のSn−Bi半田に拡散し得る。
The Sn-Bi solder Sn in the
元々の第2層32のSn−Bi半田は、Sn組成が25wt%である非共晶組成のSn−Bi半田であり、その融点(液相線温度)は、図2の状態図より、共晶点を上回る温度T2である。
The original Sn—Bi solder of the
このような第2層32のSn−Bi半田に、第1層31のSn−Bi半田からSnが拡散すると、第2層32のSn−Bi半田は、そのSn組成が増加し、その融点が温度T2から共晶点に近付くように低下する。例えば、第2層32のSn−Bi半田の、液相状態となった第1層31のSn−Bi半田と接する部分が、共晶組成或いはそれに近い組成になってその融点が共晶点に近付くように低下する。このような組成の変化と融点の低下により、第2層32のSn−Bi半田の溶融が進行していく。溶融した第2層32のSn−Bi半田とバンプ130との間では、Sn或いはBiの拡散も起こる。第2層32のSn−Bi半田のBiが、よりBi組成の小さい第1層31のSn−Bi半田或いはバンプ130に拡散すれば、第2層32のSn−Bi半田の融点を低下させる組成への変化が一層起こり易くなる。
When Sn diffuses from the Sn-Bi solder of the
第2層32のSn−Bi半田は、第1層31の液相状態のSn−Bi半田との間の元素拡散による上記のような組成の変化と融点の低下により、第1層31のSn−Bi半田とほぼ同時に、或いは、第1層31のSn−Bi半田に連続して、溶融する。これにより、第1層31と第2層32が溶融して一体化する。更に、この第1層31と第2層32の溶融、一体化と共に、バンプ130との間でSnやBiといった元素の拡散も進行し、バンプ130、第1層31及び第2層32の成分が含有される、図5(C)に示すような半田接合部130aが形成される。第1層31及び第2層32の溶融、バンプ130、第1層31及び第2層32の一体化は、共晶点に達した時点から速やかに進行し、それにより、半田接合部130aが括れた形状になるのが抑えられるようになる。
The Sn—Bi solder of the
このようにして電子部品1と電子部品100が半田接合部130aで接合された電子装置2が得られる。
このように電子部品1の接合層30を、例えば、第1層31が共晶組成のSn−Bi半田であり、第2層32が共晶組成のBi組成よりも小さい又は大きいBi組成を有する非共晶組成のSn−Bi半田である構造とする。これにより、第1層31の共晶組成のSn−Bi半田の溶融、溶融したSn−Bi半田と第2層32の非共晶組成のSn−Bi半田との間等での元素拡散、元素拡散による第2層32のSn−Bi半田の融点の低下が起こる。そして、バンプ130、第1層31及び第2層32の成分を含む半田接合部130aが形成される。
Thus, the
As described above, the
上記の接合層30によれば、バンプ130を、その融点未満の温度であって、Sn−Bi半田の共晶点かそれに近い温度乃至、元々の第2層32のSn−Bi半田の融点よりも低い温度で、接合することが可能になる。バンプ130を接合層30に接合する際の温度は、接合層30の第1層31として設ける共晶組成のSn−Bi半田の共晶点、接合層30の第2層32として設ける非共晶組成のSn−Bi半田の融点に基づいて設定することができる。尚、製造上は、バンプ130と接合層30の加熱不足による接合不良の発生を抑えるため、接合温度を、バンプ130の融点未満の温度であって、接合層30のSn−Bi半田の共晶点よりも、例えば10℃〜40℃程度高い温度に設定する。例えば、製造の際は、バンプ130と接合層30との接合温度を160℃に設定する。上記の接合層30では、接合温度を比較的低くすることが可能であるため、接合時の消費電力の増大を抑え、消費電力の増大に伴う二酸化炭素(CO2)排出量の増大を抑えることが可能になる。
According to the
上記のような接合層30の第2層32として設ける非共晶組成のSn−Bi半田のBi組成は、Sn−Bi半田の固相線温度が共晶点を示す組成範囲である21wt%〜99.9wt%の範囲とすることが望ましい。
The Bi composition of the non-eutectic Sn—Bi solder provided as the
第2層32のSn−Bi半田のBi組成が21wt%を下回る場合、99.9wt%を上回るには、図2の状態図より、バンプ130と接合層30を接合する際、共晶点以上でも第2層32のSn−Bi半田が固相(α又はβ)のまま残存する可能性がある。この場合、上記のような第2層32のSn−Bi半田の融点低下の効果が十分に得られず、第1層31と第2層32のSn−Bi半田が溶融、一体化しないことが起こり得る。その結果、良好な結晶性の半田接合部が得られず、所望の機械特性、接合信頼性が得られない恐れが生じる。
When the Bi composition of the Sn-Bi solder of the
これに対し、第2層32のSn−Bi半田のBi組成が21wt%〜99.9wt%の範囲では、そのSn−Bi半田に共晶点から液相(L)が出現する。そのため、共晶点で液相状態となった第1層31のSn−Bi半田との間で、上記のような元素拡散が起こり易くなり、第2層32のSn−Bi半田の融点の低下、第1層31のSn−Bi半田及びバンプ130との一体化が起こり易くなる。その結果、良好な結晶性を有し、機械特性、接合信頼性に優れる半田接合部を得ることが可能になる。
On the other hand, when the Bi composition of the Sn—Bi solder of the
このような観点から、第2層32のSn−Bi半田のBi組成は、固相線温度が第1層31に用いる共晶組成のSn−Bi半田の共晶点を示す組成範囲である21wt%〜99.9wt%の範囲とすることが望ましい。尚、Sn−Bi半田の場合には、非共晶組成のSn−Bi半田のSn組成が、Sn−Bi半田の固相線温度が共晶点を示す組成範囲である0.1wt%〜79wt%の範囲とすることが望ましいとも言うことができる。
From such a viewpoint, the Bi composition of the Sn—Bi solder of the
上記のように、ここでは電子部品1の電極20上に、共晶組成のSn−Bi半田を含む第1層31と、非共晶組成のSn−Bi半田を含む第2層32との積層構造を有する接合層30を設ける。このような接合層30の、第1層31の共晶組成のSn−Bi半田により、第2層32の非共晶組成のSn−Bi半田をその元々の融点よりも低い温度で溶融させ、第1層31と第2層32のSn−Bi半田、更にバンプ130を一体化することができる。その結果、接合相手の電子部品100に設けるバンプ130の融点未満の温度であって、且つ、共晶点又はそれに近い比較的低温の条件で、バンプ130を接合層30に接合することができる。更に、接合層30の、第2層32の非共晶組成のSn−Bi半田により、電子部品1と電子部品100の半田接合部130aの組成を調整することができる。
As described above, here, on the
一例として、Sn−Ag半田へのBi添加による機械特性の変化を図6に示す。図6には、1wt%のAgを含有するSn−Ag半田にBiを添加した場合の、Bi添加量と引張強度及び伸びの関係を示している。図6において、横軸はBi添加量[wt%]を表し、縦軸は引張強度[MPa](左)及び伸び[%](右)を表している。図6より、Sn−Ag半田(Ag;1wt%)の引張強度は、Bi添加量が5wt%〜25wt%の時に高い値を示し、伸びは、Bi添加量が45wt%〜65wt%の時に高い値を示す。 As an example, FIG. 6 shows changes in mechanical properties due to the addition of Bi to Sn—Ag solder. FIG. 6 shows the relationship between Bi addition amount, tensile strength and elongation when Bi is added to Sn-Ag solder containing 1 wt% Ag. In FIG. 6, the horizontal axis represents Bi addition amount [wt%], and the vertical axis represents tensile strength [MPa] (left) and elongation [%] (right). From FIG. 6, the tensile strength of Sn-Ag solder (Ag; 1 wt%) shows a high value when the Bi addition amount is 5 wt% to 25 wt%, and the elongation is high when the Bi addition amount is 45 wt% to 65 wt%. Indicates the value.
図6の知見に基づき、例えば、上記のバンプ130をSn−Ag半田(Ag;1wt%)とした場合には、接合層30にバンプ130を接合して得られる半田接合部130aのBi組成が5wt%〜25wt%となるようにする。例えば、半田接合部130aがこのような5wt%〜25wt%のBi組成となるように、共晶組成のSn−Bi半田を含む第1層31上の第2層32について、それに含まれる非共晶組成のSn−Bi半田のBi組成を調整する。このような第2層32を用いることで、バンプ130、第1層31及び第2層32が一体化した半田接合部130aのBi組成を5wt%〜25wt%とする。半田接合部130aのBi組成を5wt%〜25wt%とすることで、引張強度の高い半田接合部130aで電子部品1と電子部品100の間を接合することが可能になる。
Based on the knowledge of FIG. 6, for example, when the
また、図6の知見に基づき、例えば、上記のバンプ130をSn−Ag半田(Ag;1wt%)とした場合には、接合層30にバンプ130を接合して得られる半田接合部130aのBi組成が45wt%〜65wt%となるようにする。例えば、半田接合部130aがこのような45wt%〜65wt%のBi組成となるように、共晶組成のSn−Bi半田を含む第1層31上の第2層32について、それに含まれる非共晶組成のSn−Bi半田のBi組成を調整する。このような第2層32を用いることで、バンプ130、第1層31及び第2層32が一体化した半田接合部130aのBi組成を45wt%〜65wt%とする。半田接合部130aのBi組成を45wt%〜65wt%とすることで、伸びの大きい(延性の高い)半田接合部130aで電子部品1と電子部品100の間を接合することが可能になる。
Further, based on the knowledge of FIG. 6, for example, when the
ここで比較のため、別形態に係る電子部品の接合方法を図7に示す。図7(A)は電子部品接合前の状態の一例を示す要部断面模式図、図7(B)は電子部品接合後の状態の一例を示す要部断面模式図である。 Here, for comparison, FIG. 7 shows an electronic component joining method according to another embodiment. FIG. 7A is a schematic cross-sectional view of an essential part showing an example of a state before joining electronic components, and FIG. 7B is a schematic cross-sectional view of an essential part showing an example of a state after joining electronic components.
例えば図7(A)に示すように、電子部品1000の電極1020上に、共晶組成のSn−Bi半田を含む接合層1030を設け、これに、もう一方の電子部品1100の電極1120上に設けたSn−Ag系半田のバンプ1130を接合する場合を想定する。このような電子部品1000と電子部品1100とを、位置合わせを行って対向配置し、互いの接合層1030とバンプ1130とを接触させ、加熱によりそれらを接合する。接合温度は、例えば、接合層1030の共晶組成のSn−Bi半田の融点(共晶点)以上で、バンプ1130のSn−Ag系半田の融点未満に設定される。接合層1030とバンプ1130とを接触させた後、所定の接合温度で加熱することで、例えば図7(B)に示すような、接合層1030とバンプ1130から形成される半田接合部1130aを形成する。
For example, as shown in FIG. 7A, a
この例のように、接合層1030に共晶組成のSn−Bi半田を用いると、接合の際、その接合層1030にバンプ1130から例えばSnが拡散し、Sn−Bi半田の組成が共晶組成からずれるようになる。その結果、目的の引張強度や伸びといった機械特性が得られず、半田接合部1130aの短寿命化を招く場合がある。バンプ1130からの元素(例えばSn)の拡散を考慮して、接合層1030に非共晶組成のSn−Bi半田(例えばSnプアのSn−Bi半田)を用いると、接合層1030の融点が上昇する(図2)。そのため、接合温度を、少なくともその接合層1030の非共晶組成のSn−Bi半田の融点以上に設定することを要するようになる。接合温度を、Sn−Bi半田の融点よりも十分高い温度(例えば200℃以上)に設定すると、半田接合部1130aに応力が発生し易く、半田接合部1130aの信頼性の低下を招く場合がある。また、図7(B)のように半田接合部1130aが接合層1030とバンプ1130の間で括れた形状となる場合があり、そのような括れた部分に応力が集中し、破断が生じる場合がある。更にまた、接合温度の上昇の結果、接合時の消費電力が増大し、CO2排出量が増大してしまう。
When eutectic Sn—Bi solder is used for the
これに対し、上記電子部品1の接合層30では、共晶組成のSn−Bi半田を含む第1層31の上に、非共晶組成のSn−Bi半田を含む第2層32を設ける。接合相手である電子部品100のバンプ130との接合時には、共晶点で第1層31のSn−Bi半田を溶融させ、その第1層31からの元素拡散とそれによる融点低下により、共晶点又はそれに近い温度で第2層32のSn−Bi半田を溶融させる。そのため、非共晶組成のSn−Bi半田を用いても、接合温度を共晶点から大幅に高くすることを要しない。
On the other hand, in the
また、上記電子部品1の接合層30では、第1層31の共晶組成のSn−Bi半田の溶融、第2層32の非共晶組成のSn−Bi半田の溶融、バンプ130、第1層31及び第2層32の一体化が速やかに進行し、半田接合部130aの括れが抑えられる。更に、第2層32の非共晶組成のSn−Bi半田について、そのBi組成を調整することで、バンプ130、第1層31及び第2層32が一体化された半田接合部130aのBi組成を調整することができる。そのため、Bi組成に応じた所望の機械特性を有し、接合信頼性に優れた半田接合部130aを得ることができる。
In the
上記のような接合層30を用いた電子部品同士の接合には、2つの電子部品同士の接合や、3つ以上の電子部品同士の接合がある。
図8は電子装置の一例を示す図である。図8には、電子装置の一例の要部断面を模式的に図示している。
The joining of electronic components using the joining
FIG. 8 illustrates an example of an electronic device. FIG. 8 schematically illustrates a cross-section of the main part of an example of the electronic device.
図8に例示する電子装置2aは、電子部品1と、その電子部品1と半田接合部130aを介して接合された相手側の2つの電子部品100(ここでは電子部品100a、電子部品100bとする)とを有している。2つの電子部品100(100a,100b)は、同種の場合、異種の場合がある。電子装置2aは、電子部品1の電極20上に設けられた接合層30と、各電子部品100(100a,100b)の電極120上に設けられたバンプ130とを接合することで、得られる。このような3つ以上の電子部品1,100a,100bを含む電子装置2aを得ることもできる。
An
また、このような電子装置2aにおいて、接合前の電子部品1の接合層30に第2層32として設ける非共晶組成のSn−Bi半田のBi組成を調整しておくことで、接合後の半田接合部130aの引張強度や伸びといった機械特性を調整することができる。
Moreover, in such an
この場合、例えば、図8の枠X内の電子部品1と電子部品100aの半田接合部130a、枠Y内の電子部品1と電子部品100bの半田接合部130aの双方を、5wt%〜25wt%のBi組成とする、或いは、45wt%〜65wt%のBi組成とする。これにより、電子部品1と電子部品100a及び電子部品100bとを、引張強度の高い半田接合部130aで接合した電子装置2a、或いは、伸びの大きい半田接合部130aで接合した電子装置2aを得ることができる。
In this case, for example, the solder joint 130a between the
このほか、例えば、図8の枠X内の電子部品1と電子部品100aの半田接合部130aを5wt%〜25wt%のBi組成とし、枠Y内の電子部品1と電子部品100bの半田接合部130aを45wt%〜65wt%のBi組成とすることもできる。これにより、電子部品1と電子部品100aとを引張強度の高い半田接合部130aで接合し、電子部品1と電子部品100bとを伸びの大きい半田接合部130aで接合した電子装置2aを得ることができる。
In addition, for example, the solder joint 130a between the
更に、例えば、電子部品1と電子部品100aの半田接合部130aのうち、図8の枠Z1内の半田接合部130aを5wt%〜25wt%のBi組成とし、枠Z2内の半田接合部130aを45wt%〜65wt%のBi組成とすることもできる。これにより、引張強度の高い半田接合部130aと、伸びの大きい半田接合部130aとで電子部品1と電子部品100aとを接合した電子装置2aを得ることができる。電子部品1と電子部品100bとの半田接合部130aについても同様である。
Further, for example, among the solder
接合する電子部品同士の組合せ、電子部品同士の接合位置の関係、電子部品同士を接合して得られる電子装置の用途等に基づき、複数の半田接合部の各々についてBi組成を調整(即ち上記接合前の接合層30のBi組成を調整)することが可能である。
The Bi composition is adjusted for each of a plurality of solder joints based on the combination of electronic parts to be joined, the relationship of the joining positions of electronic parts, the use of an electronic device obtained by joining electronic parts, etc. It is possible to adjust the Bi composition of the
次に、第2の実施の形態について説明する。
図9は第2の実施の形態に係る電子部品の一例を示す図である。図9には、第2の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a second embodiment will be described.
FIG. 9 is a diagram illustrating an example of an electronic component according to the second embodiment. FIG. 9 schematically illustrates a cross-section of an essential part of an example of an electronic component according to the second embodiment.
図9に例示する電子部品1Aは、電極20上に設ける接合層30の第2層32を複数層(ここでは一例として2層)としている点で、上記第1の実施の形態に係る電子部品1と相違する。
The
例示する電子部品1Aの第2層32は、非共晶組成のSn−Bi半田を含む、半田層32a及び半田層32bを有する。電極20側(第1層31側)の半田層32aと、接合相手の電子部品のバンプ(例えば上記電子部品100のバンプ130)が接合される側の半田層32bとは、異なる非共晶組成のSn−Bi半田を含む。
The
例えば、共晶組成のSn−Bi半田を含む第1層31上の半田層32aには、共晶組成のSn−Bi半田よりもBi組成の小さい(Sn組成の大きい)Sn−Bi半田を用いる。半田層32a上の半田層32bには、半田層32aよりも更にBi組成の小さい(Sn組成の大きい)Sn−Bi半田を用いる。即ち、電極20側から、接合されるバンプ側に向かって、段階的にBi組成が小さくなるような接合層30とする。
For example, for the
或いは、共晶組成のSn−Bi半田を含む第1層31上の半田層32aに、共晶組成のSn−Bi半田よりもBi組成の大きい(Sn組成の小さい)Sn−Bi半田を用いる。半田層32a上の半田層32bには、半田層32aよりも更にBi組成の大きい(Sn組成の小さい)Sn−Bi半田を用いる。即ち、電極20側から、接合されるバンプ側に向かって、段階的にBi組成が大きくなるような接合層30とする。
Alternatively, Sn—Bi solder having a larger Bi composition (smaller Sn composition) than the Sn—Bi solder having the eutectic composition is used for the
このような半田層32a及び半田層32bを含む接合層30は、図3に示した印刷法、図4に示したメッキ法の例に従い、電極20上に第1層31を形成し、その上に第2層32の半田層32a及び半田層32bを順に形成することで、得ることができる。半田層32a及び半田層32bを含む接合層30の形成には、印刷法やメッキ法のほか、スパッタ法、蒸着法、ディップ法を用いることも可能である。
In the
半田層32a及び半田層32bを含む接合層30を用いた場合も、上記第1の実施の形態と同様に、相手側のバンプが接合される。即ち、接合温度が共晶点に達すると、まず電極20側にある第1層31の共晶組成のSn−Bi半田が溶融する。そして、その第1層31のSn−Bi半田と、第2層32の半田層32aのSn−Bi半田との間の元素拡散による融点の低下により、半田層32aのSn−Bi半田が溶融する。更に、半田層32aのSn−Bi半田と、半田層32bのSn−Bi半田との間の元素拡散による融点の低下により、半田層32bのSn−Bi半田が溶融する。このようにして第1層31、第2層32、及び相手側のバンプが一体化し、それらの成分を含む半田接合部が形成される。
Even when the
第2の実施の形態に係る電子部品1Aによっても、所望の機械特性を有し、接合信頼性に優れた半田接合部を備える、電子装置を得ることができる。
半田接合部に求められるBi組成に基づいて単層の第2層32のSn−Bi半田のBi組成を調整する場合、そのBi組成に依っては、第1層31のSn−Bi半田のBi組成との差(融点差)が大きく、接合時の融点低下、溶融が速やかに進行しない可能性がある。電子部品1Aの接合層30では、段階的にBi組成を変化させ、層間のBi組成の差を小さくすることで、半田層32a、更に半田層32bの融点低下、溶融を速やかに進行させ、半田接合部のBi組成を精度良く調整することもできる。
Also with the
When the Bi composition of the Sn—Bi solder of the
次に、第3の実施の形態について説明する。
図10は第3の実施の形態に係る電子部品の一例を示す図である。図10には、第3の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a third embodiment will be described.
FIG. 10 is a diagram illustrating an example of an electronic component according to the third embodiment. FIG. 10 schematically illustrates a cross section of an essential part of an example of an electronic component according to the third embodiment.
図10に例示する電子部品1Bは、電極20上に非共晶組成のSn−Bi半田を含む第2層32を設け、その第2層32上に共晶組成のSn−Bi半田を含む第1層31を設けた接合層30を有している。第2層32には、第1層31の共晶組成のSn−Bi半田のBi組成よりも小さいBi組成(Biプア)又は大きいBi組成(Biリッチ)のSn−Bi半田を用いる。このような点で、第3の実施の形態に係る電子部品1Bは、上記第1の実施の形態に係る電子部品1と相違する。
In the
このような接合層30は、図3に示した印刷法、図4に示したメッキ法の例に従い、電極20上に第2層32を形成し、その上に第1層31を形成することで、得ることができる。接合層30の形成には、印刷法やメッキ法のほか、スパッタ法、蒸着法、ディップ法を用いることも可能である。
Such a
このように電極20上に第2層32と第1層31を順に積層した接合層30と、相手側のバンプとの接合は、次のように行われる。即ち、接合温度が共晶点に達すると、まず第2層32上の、バンプ側にある第1層31の共晶組成のSn−Bi半田が溶融する。そして、その第1層31のSn−Bi半田と、第2層32のSn−Bi半田との間の元素拡散、接合相手のバンプ及び第1層31のSn−Bi半田と、第2層32のSn−Bi半田との間の元素拡散による融点の低下により、第2層32のSn−Bi半田が溶融する。このようにして第1層31、第2層32、及び相手側のバンプが一体化し、それらの成分を含む半田接合部が形成される。
In this way, the
第3の実施の形態に係る電子部品1Bによっても、所望の機械特性を有し、接合信頼性に優れた半田接合部を備える、電子装置を得ることができる。
電子部品1Bの接合層30では、例えば、バンプの接合時に、電子部品1側に熱源を配置して加熱を行う場合、温度分布上、よりバンプに近い第1層31が共晶点に達した時点で、より熱源に近い電極20上の第2層32が既に共晶点に達している状況が得られ易い。そのため、第1層31のSn−Bi半田の溶融に続く第2層32のSn−Bi半田の溶融が速やかに進行するようになる。
Also with the
In the
次に、第4の実施の形態について説明する。
図11は第4の実施の形態に係る電子部品の一例を示す図である。図11には、第4の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a fourth embodiment will be described.
FIG. 11 is a diagram illustrating an example of an electronic component according to the fourth embodiment. FIG. 11 schematically illustrates a cross-section of an essential part of an example of an electronic component according to the fourth embodiment.
図11に例示する電子部品1Cは、電極20上の第2層32を複数層(ここでは一例として2層)としている点で、上記第3の実施の形態に係る電子部品1Bと相違する。
例示する電子部品1Cの第2層32は、異なる非共晶組成のSn−Bi半田を含む、半田層32a及び半田層32bを有する。
An
The
例えば、共晶組成のSn−Bi半田を含む第1層31側の半田層32aに、共晶組成のSn−Bi半田よりもBi組成の小さいSn−Bi半田を用い、電極20側の半田層32bに、半田層32aよりも更にBi組成の小さいSn−Bi半田を用いる。即ち、接合されるバンプ側から、電極20側に向かって、段階的にBi組成が小さくなるような接合層30とする。
For example, an Sn-Bi solder having a smaller Bi composition than the eutectic Sn-Bi solder is used for the
或いは、共晶組成のSn−Bi半田を含む第1層31側の半田層32aに、共晶組成のSn−Bi半田よりもBi組成の大きいSn−Bi半田を用い、電極20側の半田層32bに、半田層32aよりも更にBi組成の大きいSn−Bi半田を用いる。即ち、接合されるバンプ側から、電極20側に向かって、段階的にBi組成が大きくなるような接合層30とする。
Alternatively, a Sn-Bi solder having a larger Bi composition than the eutectic Sn-Bi solder is used for the first layer 31-
このような接合層30は、図3に示した印刷法、図4に示したメッキ法の例に従い、電極20上に第2層32の半田層32b及び半田層32aを順に形成し、その上に第1層31を形成することで、得ることができる。接合層30の形成には、印刷法やメッキ法のほか、スパッタ法、蒸着法、ディップ法を用いることも可能である。
Such a
このような接合層30と相手側のバンプとの接合は、次のように行われる。即ち、接合温度が共晶点に達すると、まずバンプ側にある第1層31の共晶組成のSn−Bi半田が溶融する。そして、その第1層31のSn−Bi半田と半田層32aのSn−Bi半田との間の元素拡散、接合相手のバンプ及び第1層31のSn−Bi半田と半田層32aのSn−Bi半田との間の元素拡散による融点の低下により、半田層32aのSn−Bi半田が溶融する。更に、半田層32a及び半田層32bのSn−Bi半田間の元素拡散、接合相手のバンプ並びに第1層31及び半田層32aのSn−Bi半田と、半田層32bのSn−Bi半田との間の元素拡散による融点の低下により、半田層32bのSn−Bi半田が溶融する。このようにして第1層31、第2層32、及び相手側のバンプが一体化し、それらの成分を含む半田接合部が形成される。
Such bonding between the
第4の実施の形態に係る電子部品1Cによっても、所望の機械特性を有し、接合信頼性に優れた半田接合部を備える、電子装置を得ることができる。
また、第4の実施の形態に係る電子部品1Cの接合層30では、段階的にBi組成を変化させ、層間のBi組成の差を小さくし、半田層32a及び半田層32bの融点低下、溶融を速やかに進行させ、半田接合部のBi組成を精度良く調整することもできる。
Also with the
In addition, in the
更に、電子部品1Cの接合層30では、バンプの接合時に、電子部品1側に熱源を配置して加熱を行う場合、第1層31のSn−Bi半田の溶融に続く第2層32のSn−Bi半田の溶融を速やかに進行させることができる。
Further, in the
次に、第5の実施の形態について説明する。
図12は第5の実施の形態に係る電子部品の一例を示す図である。図12には、第5の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a fifth embodiment will be described.
FIG. 12 is a diagram illustrating an example of an electronic component according to the fifth embodiment. FIG. 12 schematically shows a cross section of an essential part of an example of an electronic component according to the fifth embodiment.
図12に例示する電子部品1Dは、電極20上の第2層32、第2層32上の第1層31、及び、第1層31上の第3層33を備えた接合層30を有している点で、上記第3の実施の形態に係る電子部品1Bと相違する。上記電子部品1Bと同様に、第2層32は、非共晶組成のSn−Bi半田を含み、その第2層32上の第1層31は、共晶組成のSn−Bi半田を含む。この第5の実施の形態に係る電子部品1Dの第3層33は、非共晶組成のSn−Bi半田を含む。第2層32及び第3層33には、第1層31の共晶組成のSn−Bi半田のBi組成よりも小さいBi組成又は大きいBi組成のSn−Bi半田を用いることができる。
An
このような接合層30は、図3に示した印刷法、図4に示したメッキ法の例に従い、電極20上に第2層32を形成し、その上に第1層31を形成し、更にその上に第3層33を形成することで、得ることができる。接合層30の形成には、印刷法やメッキ法のほか、スパッタ法、蒸着法、ディップ法を用いることも可能である。
Such a
このような接合層30と相手側のバンプとの接合は、次のように行われる。即ち、接合温度が共晶点に達すると、まず第2層32と第3層33との間にある第1層31の共晶組成のSn−Bi半田が溶融する。そして、その第1層31のSn−Bi半田と、第2層32及び第3層33のSn−Bi半田との間の元素拡散による融点の低下により、第2層32及び第3層33のSn−Bi半田が溶融する。このようにして第1層31、第2層32、第3層33、及び相手側のバンプが一体化し、それらの成分を含む半田接合部が形成される。
Such bonding between the
第5の実施の形態に係る電子部品1Dによっても、所望の機械特性を有し、接合信頼性に優れた半田接合部を備える、電子装置を得ることができる。
また、電子部品1Dの接合層30では、バンプの接合時に、電子部品1側に熱源を配置して加熱を行う場合、第1層31のSn−Bi半田の溶融に続く第2層32のSn−Bi半田の溶融を速やかに進行させることができる。
Also with the
Further, in the
更に、電子部品1Dの接合層30では、第2層32に加えて第3層33を設け、それらのSn−Bi半田のBi組成を調整することで、半田接合部のBi組成を精度良く調整することができる。
Further, in the
この第5の実施の形態に係る電子部品1Dの第2層32は、上記第4の実施の形態に係る電子部品1Cの第2層32の例に従い、段階的にBi組成を変化させた複数層の半田層の積層構造とすることもできる。
The
また、第5の実施の形態に係る電子部品1Dの第3層33は、上記第2の実施の形態に係る電子部品1Aの第2層32の例に従い、段階的にBi組成を変化させた複数層の半田層の積層構造とすることもできる。
Further, the
次に、第6の実施の形態について説明する。
以上述べたような電子部品1,1A,1B,1C,1Dの接合層30には、他の電子部品のバンプ(上記電子部品100のバンプ130)を接合することができるほか、半田ボール等の単体のバンプを接合することもできる。
Next, a sixth embodiment will be described.
In the
図13は第6の実施の形態に係る電子部品の形成方法の一例を示す図である。図13(A)はバンプ接合前の状態の一例を示す要部断面模式図、図13(B)はバンプ接合工程の一例を示す要部断面模式図、図13(C)はバンプ接合後の状態の一例を示す要部断面模式図である。 FIG. 13 is a diagram illustrating an example of a method of forming an electronic component according to the sixth embodiment. 13A is a schematic cross-sectional view of an essential part showing an example of a state before bump bonding, FIG. 13B is a schematic cross-sectional view of an essential part showing an example of a bump bonding process, and FIG. 13C is a view after bump bonding. It is a principal part cross-sectional schematic diagram which shows an example of a state.
ここでは、上記第1の実施の形態に係る電子部品1を例にして説明する。まず、図13(A)に示すように、部品本体10の電極20上に設けられた接合層30を有する電子部品1、及び、Sn系半田を用いたバンプ130を準備する。そして、このバンプ130を、図13(B)に示すように、電子部品1の接合層30上に配置する。この状態から、例えば、バンプ130の融点未満の温度で、Sn−Bi半田の共晶点かそれと同等の温度で加熱を行う。これにより、第1層31と第2層32のSn−Bi半田の溶融、バンプ130との間のSnやBiといった元素の拡散により、バンプ130、第1層31及び第2層32の成分が含有される、図13(C)に示すような端子130bが形成される。このようにして端子130bを有する電子部品1を得ることもできる。
Here, the
ここでは電子部品1を例にしたが、他の電子部品1A,1B,1C,1Dでも同様にして、このような端子130bを形成することが可能である。
以上の説明では、接合層30に用いる半田としてSn−Bi半田を用いる場合を例にしたが、Sn−Bi系半田のほか、Sn−Ag系半田、Sn−Zn系半田、Sn−In系半田、Sn−Pb系半田等を用いることもできる。このような半田を用いる場合も、上記のような方法(図3、図4等)で接合層30を形成することが可能であり、また、他の電子部品のバンプ或いは単体のバンプとの接合(図5、図13等)を行うことが可能である。
Here, the
In the above description, the case where Sn—Bi solder is used as the solder used for the
また、以上説明した電子部品(電子部品1,1A,1B,1C,1D、電子部品100)には、各種電子部品を用いることができる。例えば、電子部品には、前述のように、回路基板、半導体素子、半導体装置を用いることができる。
Various electronic components can be used for the electronic components described above (
図14は回路基板の一例を示す図である。図14には、回路基板の一例の要部断面を模式的に図示している。
ここでは回路基板として、複数の配線層を含む多層プリント基板を例にする。図14に例示する回路基板200は、導体部210(配線及びビア)と、導体部210を覆う絶縁部220とを有する。導体部210には、Cu、Al等の各種導体材料が用いられる。絶縁部220には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。回路基板200には、内部の導体部210に電気的に接続された電極211(上記の電極20又は電極120に相当)が設けられる。このような電極211上に、上記のような各種接合層30が設けられ、或いは、バンプ130が設けられて、電子部品が得られる。
FIG. 14 is a diagram illustrating an example of a circuit board. FIG. 14 schematically illustrates a cross section of an essential part of an example of a circuit board.
Here, a multilayer printed board including a plurality of wiring layers is taken as an example of the circuit board. A
図15は半導体素子の一例を示す図である。図15には、半導体素子の一例の要部断面を模式的に図示している。
図15に例示する半導体素子300は、トランジスタ等の素子が設けられた半導体基板310と、半導体基板310上に設けられた配線層320とを有する。
FIG. 15 is a diagram illustrating an example of a semiconductor element. FIG. 15 schematically illustrates a cross section of a main part of an example of a semiconductor element.
A
半導体基板310には、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)等の基板が用いられる。このような半導体基板310に、トランジスタ、容量、抵抗等の素子が設けられる。図15には素子の一例として、MOS(Metal Oxide Semiconductor)トランジスタ330を図示している。
As the
MOSトランジスタ330は、半導体基板310に設けられた素子分離領域310aにより画定された素子領域に設けられる。MOSトランジスタ330は、半導体基板310上にゲート絶縁膜331を介して形成されたゲート電極332と、ゲート電極332の両側の半導体基板310内に形成されたソース領域333及びドレイン領域334とを有する。ゲート電極332の側壁には、絶縁膜のスペーサ335が設けられる。
The
このようなMOSトランジスタ330等が設けられた半導体基板310上に、配線層320が設けられる。配線層320は、半導体基板310に設けられたMOSトランジスタ330等に電気的に接続された導体部321(配線及びビア)と、導体部321を覆う絶縁部322とを有する。図15には一例として、MOSトランジスタ330のソース領域333及びドレイン領域334に電気的に接続された導体部321を図示している。導体部321には、Cu、Al等の各種導体材料が用いられる。絶縁部322には、酸化シリコン等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。配線層320には、内部の導体部321に電気的に接続された電極323(上記の電極20又は電極120に相当)が設けられる。このような電極323上に、上記のような各種接合層30が設けられ、或いは、バンプ130が設けられて、電子部品が得られる。
A
図16は半導体装置の一例を示す図である。図16には、半導体装置の一例の要部断面を模式的に図示している。
図16に例示する半導体装置400は、パッケージ基板(回路基板)500と、パッケージ基板500上に搭載された半導体素子600と、半導体素子600を封止する封止層700とを有する。
FIG. 16 illustrates an example of a semiconductor device. FIG. 16 schematically illustrates a cross section of a main part of an example of the semiconductor device.
A
パッケージ基板500には、例えば、プリント基板が用いられる。パッケージ基板500は、Cu、Al等の導体部510(配線及びビア)と、導体部510を覆う樹脂材料等の絶縁部520とを有する。
For example, a printed circuit board is used as the
このようなパッケージ基板500上に、半導体素子600が、それに設けられた半田のバンプ等の接続部610で電気的に接続(フリップチップボンディング)される。パッケージ基板500と半導体素子600の間には、アンダーフィル樹脂710が充填される。パッケージ基板500上の半導体素子600は、封止層700で封止される。封止層700には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。パッケージ基板500の、半導体素子600の搭載面と反対側の表面には、内部の導体部510に電気的に接続された電極511(上記の電極20又は電極120に相当)が設けられる。このような電極511上に、上記のような各種接合層30が設けられ、或いは、バンプ130が設けられて、電子部品が得られる。
On such a
尚、半導体素子600は、パッケージ基板500にワイヤボンディングで電気的に接続されてもよい。更にまた、パッケージ基板500上には、複数の半導体素子600が搭載されてもよく、半導体素子600のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
The
以下に実施例及び比較例を示す。
〔実施例1〕
平面サイズが8.5mm×8.5mmで、その一面の外周部に約120個のSn−3Ag−0.5Cu半田(Ag;3wt%,Cu;0.5wt%)の半田バンプが配置された半導体素子を準備した。また、その半導体素子の半田バンプに対応する位置にCuの電極を有する、平面サイズが40mm×40mmのプリント基板(ガラスエポキシ基板)を準備した。
Examples and comparative examples are shown below.
[Example 1]
The planar size is 8.5 mm × 8.5 mm, and about 120 Sn-3Ag-0.5Cu solder (Ag; 3 wt%, Cu; 0.5 wt%) solder bumps are arranged on the outer periphery of the one surface. A semiconductor element was prepared. Also, a printed board (glass epoxy board) having a plane size of 40 mm × 40 mm and having Cu electrodes at positions corresponding to the solder bumps of the semiconductor element was prepared.
準備したプリント基板の電極上に、共晶組成のSn−57Bi半田(Sn;57wt%)を含む半田ペーストを、スクリーン印刷により設けた。更に、その半田ペースト上に、非共晶組成のSn−21Bi半田(Sn;21wt%)を含む半田ペーストを、スクリーン印刷により設けた。これにより、Sn−57Bi半田を含む半田ペーストと、Sn−21Bi半田を含む半田ペーストとを積層した構造を有する接合層を得た。 A solder paste containing eutectic Sn-57Bi solder (Sn; 57 wt%) was provided on the electrodes of the prepared printed circuit board by screen printing. Furthermore, a solder paste containing non-eutectic Sn-21Bi solder (Sn; 21 wt%) was provided on the solder paste by screen printing. As a result, a bonding layer having a structure in which a solder paste containing Sn-57Bi solder and a solder paste containing Sn-21Bi solder were laminated was obtained.
このような接合層を設けたプリント基板上に、準備した半導体素子を、チップマウンターを用いて、プリント基板の電極と、半導体素子の半田バンプとの位置合わせを行って、搭載した。そして、N2雰囲気で加熱を行い、プリント基板の電極上の接合層と、半導体素子の半田バンプとを接合した。接合時のプリヒート条件は、温度100℃〜120℃、時間90秒〜120秒とし、ピーク条件は、温度160℃、時間50秒〜60秒とした。冷却速度は、2℃/秒〜3℃/秒とした。これにより、接合層及び半田バンプの成分を含む半田接合部でプリント基板と半導体素子とが接合された半導体装置を得た。 The prepared semiconductor element was mounted on a printed circuit board provided with such a bonding layer by aligning the electrodes of the printed circuit board with the solder bumps of the semiconductor element using a chip mounter. Then, a heated N 2 atmosphere, was joined with the bonding layer on the printed circuit board electrodes, and a solder bump of the semiconductor element. The preheating conditions at the time of joining were a temperature of 100 ° C. to 120 ° C. and a time of 90 seconds to 120 seconds, and the peak conditions were a temperature of 160 ° C. and a time of 50 seconds to 60 seconds. The cooling rate was 2 ° C./second to 3 ° C./second. Thus, a semiconductor device was obtained in which the printed circuit board and the semiconductor element were joined at the solder joint including the joining layer and the solder bump components.
得られた半導体装置のプリント基板側の引き出し配線を用いて半田接合部の導通試験を行った結果、全ての半田接合部が導通していることが確認された。更に、落下高さ1.6m、基板歪み量4000μεを1サイクルとし、これを40サイクル繰り返す落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM(Scanning Electron Microscopy)/EPMA(Electron Probe MicroAnalysis)解析を行った結果、半田接合部のBi組成は10wt%であり、また、落下衝撃による劣化の一因となる半田接合部の括れが無いことが確認された。 As a result of conducting a continuity test of the solder joint using the lead wiring on the printed circuit board side of the obtained semiconductor device, it was confirmed that all the solder joints were conducted. Furthermore, as a result of a drop impact test in which the drop height was 1.6 m and the substrate distortion amount was 4000 με and this was repeated for 40 cycles, the connection resistance change rate was + 5% or less. As a result of cross-sectional SEM (Scanning Electron Microscopy) / EPMA (Electron Probe MicroAnalysis) analysis of the solder joint, the Bi composition of the solder joint is 10 wt%, and the solder joint is a cause of deterioration due to drop impact. It was confirmed that there was no confinement.
〔実施例2〕
実施例1で述べたプリント基板の電極上に、Sn−57Bi半田を含む半田ペースト、Sn−75Bi半田(Sn;75wt%)を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
[Example 2]
A solder paste containing Sn-57Bi solder and a solder paste containing Sn-75Bi solder (Sn; 75 wt%) were sequentially laminated on the electrode of the printed circuit board described in Example 1 to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は60wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 60 wt% and the solder joint was not constricted.
〔実施例3〕
実施例1で述べたプリント基板の電極上に、Sn−57Bi半田を含む半田ペースト、Sn−45Bi半田(Sn;45wt%)を含む半田ペースト、Sn−21Bi半田を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 3
A solder paste containing Sn-57Bi solder, a solder paste containing Sn-45Bi solder (Sn; 45 wt%), and a solder paste containing Sn-21Bi solder are sequentially laminated on the electrodes of the printed circuit board described in Example 1. A bonding layer was obtained. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は20wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 20 wt% and the solder joint was not constricted.
〔実施例4〕
実施例1で述べたプリント基板の電極上に、Sn−21Bi半田を含む半田ペースト、Sn−57Bi半田を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 4
A solder paste containing Sn-21Bi solder and a solder paste containing Sn-57Bi solder were sequentially laminated on the electrodes of the printed circuit board described in Example 1 to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は10wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 10 wt% and the solder joint was not constricted.
〔実施例5〕
実施例1で述べたプリント基板の電極上に、Sn−75Bi半田を含む半田ペースト、Sn−57Bi半田を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 5
A solder paste containing Sn-75Bi solder and a solder paste containing Sn-57Bi solder were sequentially laminated on the electrode of the printed circuit board described in Example 1 to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は60wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 60 wt% and the solder joint was not constricted.
〔実施例6〕
実施例1で述べたプリント基板の電極上に、Sn−21Bi半田を含む半田ペースト、Sn−45Bi半田を含む半田ペースト、Sn−57Bi半田を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 6
A solder paste containing Sn-21Bi solder, a solder paste containing Sn-45Bi solder, and a solder paste containing Sn-57Bi solder were sequentially laminated on the electrode of the printed circuit board described in Example 1 to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は20wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 20 wt% and the solder joint was not constricted.
〔実施例7〕
実施例1で述べたプリント基板の電極上に、Sn−21Bi半田を含む半田ペースト、Sn−57Bi半田を含む半田ペースト、Sn−75Bi半田を含む半田ペーストを順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 7
A solder paste containing Sn-21Bi solder, a solder paste containing Sn-57Bi solder, and a solder paste containing Sn-75Bi solder were sequentially laminated on the electrode of the printed circuit board described in Example 1 to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the solder joint was not constricted.
〔実施例8〕
実施例1で述べたプリント基板の電極上に、メッキ法により、Sn−57Bi半田、Sn−21Bi半田を順に積層し、接合層とした。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
Example 8
On the electrode of the printed circuit board described in Example 1, Sn-57Bi solder and Sn-21Bi solder were sequentially laminated by plating to form a bonding layer. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置の半田接合部の導通試験により、全ての半田接合部が導通していることを確認した。更に、40サイクルの落下衝撃試験を行った結果、接続抵抗変化率は+5%以下であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は10wt%であり、また、半田接合部に括れが無いことを確認した。 It was confirmed by conduction tests of the solder joints of the obtained semiconductor device that all the solder joints were conducted. Furthermore, as a result of a 40-cycle drop impact test, the connection resistance change rate was + 5% or less. As a result of the cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 10 wt% and the solder joint was not constricted.
〔比較例1〕
実施例1で述べたプリント基板の電極上に、Sn−57Bi半田を含む半田ペーストを接合層として形成した。このような接合層を設けたプリント基板上に、実施例1と同様にして、半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
[Comparative Example 1]
A solder paste containing Sn-57Bi solder was formed as a bonding layer on the electrode of the printed circuit board described in Example 1. A semiconductor device in which a semiconductor element is mounted on a printed circuit board provided with such a bonding layer in the same manner as in the first embodiment, and the printed circuit board and the semiconductor element are bonded by a solder bonding portion including a bonding layer and a solder bump component. Got the device.
得られた半導体装置について、10サイクルの落下衝撃試験を行った結果、接続抵抗変化率が+50%以上であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部のBi組成は30wt%であり、また、半田接合部に括れが認められ、クラックが形成されていることを確認した。 As a result of performing a 10-cycle drop impact test on the obtained semiconductor device, the connection resistance change rate was + 50% or more. As a result of cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the Bi composition of the solder joint was 30 wt%, and that the solder joint was constricted and cracks were formed.
〔比較例2〕
実施例1で述べたプリント基板の電極上に、Sn−57Bi半田を含む半田ペーストを接合層として形成した。このような接合層を設けたプリント基板上に、接合時のピーク温度を200℃にして半導体素子を搭載し、プリント基板と半導体素子とを接合層及び半田バンプの成分を含む半田接合部で接合した半導体装置を得た。
[Comparative Example 2]
A solder paste containing Sn-57Bi solder was formed as a bonding layer on the electrode of the printed circuit board described in Example 1. A semiconductor element is mounted on a printed circuit board provided with such a bonding layer with a peak temperature at the time of bonding of 200 ° C., and the printed circuit board and the semiconductor element are bonded to each other at a solder bonding portion including a bonding layer and a solder bump component. A semiconductor device was obtained.
得られた半導体装置について、10サイクルの落下衝撃試験を行った結果、接続抵抗変化率が+50%以上であった。半田接合部の断面SEM/EPMA解析を行った結果、半田接合部には、部分的にSnリッチなSn−Bi半田が含まれ、また、クラックが形成されていることを確認した。 As a result of performing a 10-cycle drop impact test on the obtained semiconductor device, the connection resistance change rate was + 50% or more. As a result of cross-sectional SEM / EPMA analysis of the solder joint, it was confirmed that the solder joint partially contained Sn-rich Sn-Bi solder and cracks were formed.
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 電極を有する基板と、
前記電極上に設けられた接合層と
を含み、
前記接合層は、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層と、
前記第1層と積層され、非共晶組成の前記第1元素と前記第2元素とを含有する第2半田を含む第2層と
を有することを特徴とする電子部品。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Supplementary note 1) a substrate having electrodes;
A bonding layer provided on the electrode, and
The bonding layer is
A first layer including a first solder containing a first element and a second element having a eutectic composition;
An electronic component comprising: a second layer that is laminated with the first layer and includes a second solder containing the first element and the second element having a non-eutectic composition.
(付記2) 前記第1元素はSnを含むことを特徴とする付記1に記載の電子部品。
(付記3) 前記第2元素はBiを含むことを特徴とする付記2に記載の電子部品。
(付記4) 前記第2半田は、固相線温度が共晶点を示す組成範囲の前記第1元素及び前記第2元素を含有することを特徴とする付記1乃至3のいずれかに記載の電子部品。
(Additional remark 2) The said 1st element contains Sn, The electronic component of
(Additional remark 3) The said 2nd element contains Bi, The electronic component of
(Additional remark 4) Said 2nd solder contains said 1st element and said 2nd element of the composition range in which solidus temperature shows a eutectic point, The
(付記5) 前記第2半田に含有される前記第1元素の組成は、前記第1半田に含有される前記第1元素の組成よりも大きく、
前記第2半田に含有される前記第2元素の組成は、前記第1半田に含有される前記第2元素の組成よりも小さいことを特徴とする付記1乃至4のいずれかに記載の電子部品。
(Supplementary Note 5) The composition of the first element contained in the second solder is larger than the composition of the first element contained in the first solder.
The electronic component according to any one of
(付記6) 前記接合層は、
前記第2層の、前記第1層とは反対の側に積層され、前記第2半田とは異なる非共晶組成の前記第1元素と前記第2元素とを含有する第3半田を含む第3層を更に備え、
前記第3半田に含有される前記第1元素の組成は、前記第2半田に含有される前記第1元素の組成よりも大きく、
前記第3半田に含有される前記第2元素の組成は、前記第2半田に含有される前記第2元素の組成よりも小さいことを特徴とする付記5に記載の電子部品。
(Appendix 6) The bonding layer is
The second layer includes a third solder which is laminated on the opposite side of the first layer and includes the first element and the second element having a non-eutectic composition different from that of the second solder. Further comprising three layers,
The composition of the first element contained in the third solder is greater than the composition of the first element contained in the second solder,
The electronic component according to appendix 5, wherein the composition of the second element contained in the third solder is smaller than the composition of the second element contained in the second solder.
(付記7) 前記第2半田に含有される前記第1元素の組成は、前記第1半田に含有される前記第1元素の組成よりも小さく、
前記第2半田に含有される前記第2元素の組成は、前記第1半田に含有される前記第2元素の組成よりも大きいことを特徴とする付記1乃至4のいずれかに記載の電子部品。
(Supplementary Note 7) The composition of the first element contained in the second solder is smaller than the composition of the first element contained in the first solder.
The electronic component according to any one of
(付記8) 前記接合層は、
前記第2層の、前記第1層とは反対の側に積層され、前記第2半田とは異なる非共晶組成の前記第1元素と前記第2元素とを含有する第3半田を含む第3層を更に備え、
前記第3半田に含有される前記第1元素の組成は、前記第2半田に含有される前記第1元素の組成よりも小さく、
前記第3半田に含有される前記第2元素の組成は、前記第2半田に含有される前記第2元素の組成よりも大きいことを特徴とする付記7に記載の電子部品。
(Appendix 8) The bonding layer is
The second layer includes a third solder which is laminated on the opposite side of the first layer and includes the first element and the second element having a non-eutectic composition different from that of the second solder. Further comprising three layers,
The composition of the first element contained in the third solder is smaller than the composition of the first element contained in the second solder,
The electronic component according to appendix 7, wherein the composition of the second element contained in the third solder is larger than the composition of the second element contained in the second solder.
(付記9) 電極を有する基板を準備する工程と、
前記電極上に接合層を形成する工程と
を含み、
前記接合層を設ける工程は、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層を形成する工程と、
前記第1層と積層され、非共晶組成の前記第1元素と前記第2元素とを含有する第2半田を含む第2層を形成する工程と
を含むことを特徴とする電子部品の製造方法。
(Additional remark 9) The process of preparing the board | substrate which has an electrode,
Forming a bonding layer on the electrode, and
The step of providing the bonding layer includes:
Forming a first layer including a first solder containing a first element and a second element having a eutectic composition;
Forming a second layer including a second solder that is laminated with the first layer and contains the first element and the second element having a non-eutectic composition. Method.
(付記10) 前記接合層に、前記第2半田の液相線温度よりも高融点のバンプを接合する工程を更に含むことを特徴とする付記9に記載の電子部品の製造方法。
(付記11) 電極を有する基板と、
前記電極上に設けられた接合層と
を含み、
前記接合層が、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層と、
前記第1層と積層され、非共晶組成の前記第1元素と前記第2元素とを含有する第2半田を含む第2層と
を有する第1電子部品を準備する工程と、
前記接合層よりも高融点のバンプを有する第2電子部品を準備する工程と、
前記第1半田の共晶点以上且つ前記第2半田の液相線温度未満で前記接合層を溶融し、前記接合層と前記バンプとを接合する工程と
を含むことを特徴とする電子装置の製造方法。
(Additional remark 10) The manufacturing method of the electronic component of Additional remark 9 characterized by further including the process of joining to the said joining layer the bump | vamp of melting | fusing point higher than the liquidus temperature of the said 2nd solder.
(Additional remark 11) The board | substrate which has an electrode,
A bonding layer provided on the electrode, and
The bonding layer is
A first layer including a first solder containing a first element and a second element having a eutectic composition;
Providing a first electronic component having a second layer laminated with the first layer and including a second solder containing the first element and the second element having a non-eutectic composition;
Preparing a second electronic component having a bump having a melting point higher than that of the bonding layer;
And a step of melting the bonding layer at a temperature equal to or higher than a eutectic point of the first solder and lower than a liquidus temperature of the second solder, and bonding the bonding layer and the bump. Production method.
1,1A,1B,1C,1D,100,100a,100b,1000,1100 電子部品
2,2a 電子装置
10,110 部品本体
10a,110a 表面
10b 裏面
20,120,211,323,511,1020,1120 電極
30,1030 接合層
31 第1層
32 第2層
32a,32b 半田層
33 第3層
40 第1マスク
41,51,61 開口部
50 第2マスク
60 レジスト
130,1130 バンプ
130a,1130a 半田接合部
130b 端子
200 回路基板
210,321,510 導体部
220,322,520 絶縁部
300,600 半導体素子
310 半導体基板
310a 素子分離領域
320 配線層
330 MOSトランジスタ
331 ゲート絶縁膜
332 ゲート電極
333 ソース領域
334 ドレイン領域
335 スペーサ
400 半導体装置
500 パッケージ基板
610 接続部
700 封止層
710 アンダーフィル樹脂
O1,O2 線
T1,T2 温度
P 固相線
Q 液相線
X,Y,Z1,Z2 枠
1, 1A, 1B, 1C, 1D, 100, 100a, 100b, 1000, 1100
Claims (5)
前記電極上に設けられた接合層と
を含み、
前記接合層は、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層と、
前記第1層と積層され、非共晶組成であって固相線温度が共晶点を示す組成範囲の前記第1元素と前記第2元素とを含有する第2半田を含む第2層と
を有することを特徴とする電子部品。 A substrate having electrodes;
A bonding layer provided on the electrode, and
The bonding layer is
A first layer including a first solder containing a first element and a second element having a eutectic composition;
A second layer including the second solder, which is laminated with the first layer and has a non-eutectic composition and a composition range in which a solidus temperature indicates a eutectic point, and contains the first element and the second element; An electronic component comprising:
前記第2半田に含有される前記第2元素の組成は、前記第1半田に含有される前記第2元素の組成よりも小さいことを特徴とする請求項1に記載の電子部品。 The composition of the first element contained in the second solder is greater than the composition of the first element contained in the first solder,
The composition of the second element contained a second solder, the electronic component according to claim 1, wherein less than the composition of the second element contained in the first solder.
前記第2半田に含有される前記第2元素の組成は、前記第1半田に含有される前記第2元素の組成よりも大きいことを特徴とする請求項1に記載の電子部品。 The composition of the first element contained in the second solder is smaller than the composition of the first element contained in the first solder,
The composition of the second element contained a second solder, the electronic component according to claim 1, wherein greater than the composition of the second element contained in the first solder.
前記電極上に接合層を形成する工程と
を含み、
前記接合層を設ける工程は、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層を形成する工程と、
前記第1層と積層され、非共晶組成であって固相線温度が共晶点を示す組成範囲の前記第1元素と前記第2元素とを含有する第2半田を含む第2層を形成する工程と
を含むことを特徴とする電子部品の製造方法。 Preparing a substrate having electrodes;
Forming a bonding layer on the electrode, and
The step of providing the bonding layer includes:
Forming a first layer including a first solder containing a first element and a second element having a eutectic composition;
A second layer including a second solder, which is laminated with the first layer and has a non-eutectic composition and a composition range in which a solidus temperature shows a eutectic point and contains the first element and the second element; A process for forming the electronic component.
前記電極上に設けられた接合層と
を含み、
前記接合層が、
共晶組成の第1元素と第2元素とを含有する第1半田を含む第1層と、
前記第1層と積層され、非共晶組成であって固相線温度が共晶点を示す組成範囲の前記第1元素と前記第2元素とを含有する第2半田を含む第2層と
を有する第1電子部品を準備する工程と、
前記接合層よりも高融点のバンプを有する第2電子部品を準備する工程と、
前記第1半田の共晶点以上且つ前記第2半田の液相線温度未満で前記接合層を溶融し、前記接合層と前記バンプとを接合する工程と
を含むことを特徴とする電子装置の製造方法。
A substrate having electrodes;
A bonding layer provided on the electrode, and
The bonding layer is
A first layer including a first solder containing a first element and a second element having a eutectic composition;
A second layer including the second solder, which is laminated with the first layer and has a non-eutectic composition and a composition range in which a solidus temperature indicates a eutectic point, and contains the first element and the second element; Preparing a first electronic component having:
Preparing a second electronic component having a bump having a melting point higher than that of the bonding layer;
And a step of melting the bonding layer at a temperature equal to or higher than a eutectic point of the first solder and lower than a liquidus temperature of the second solder, and bonding the bonding layer and the bump. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014028601A JP6287310B2 (en) | 2014-02-18 | 2014-02-18 | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014028601A JP6287310B2 (en) | 2014-02-18 | 2014-02-18 | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015153997A JP2015153997A (en) | 2015-08-24 |
| JP6287310B2 true JP6287310B2 (en) | 2018-03-07 |
Family
ID=53895929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014028601A Expired - Fee Related JP6287310B2 (en) | 2014-02-18 | 2014-02-18 | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6287310B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6489037B2 (en) * | 2016-02-10 | 2019-03-27 | 株式会社デンソー | Electronic device and manufacturing method thereof |
| JP2020064884A (en) * | 2018-10-15 | 2020-04-23 | パナソニックIpマネジメント株式会社 | Mask designing apparatus and mask opening dimension determining method |
| WO2020203135A1 (en) * | 2019-03-29 | 2020-10-08 | 株式会社村田製作所 | Stretchable mounting substrate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5634268A (en) * | 1995-06-07 | 1997-06-03 | International Business Machines Corporation | Method for making direct chip attach circuit card |
| JPH09205096A (en) * | 1996-01-24 | 1997-08-05 | Toshiba Corp | SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF |
| US20020092895A1 (en) * | 2001-01-12 | 2002-07-18 | Edmund Blackshear | Formation of a solder joint having a transient liquid phase by annealing and quenching |
| JP3988710B2 (en) * | 2003-03-05 | 2007-10-10 | 三菱電機株式会社 | Joining method using metal electrodes |
| JP2013093507A (en) * | 2011-10-27 | 2013-05-16 | Internatl Business Mach Corp <Ibm> | Solder bonding process for forming semiconductor chips in multistage into three-dimensional stack assembly |
-
2014
- 2014-02-18 JP JP2014028601A patent/JP6287310B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015153997A (en) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102912595B1 (en) | Hybrid bonding structure, semiconductor device having the same and method of manufacturing semiconductor device | |
| KR101332532B1 (en) | Electronic device manufacturing method, substrate for mounting electronic component and method for manufacturing substrate for mounting semicomductor device | |
| CN103079751A (en) | Bi-sn-based high-temperature solder alloy | |
| CN103972115B (en) | Semiconductor device and the method manufacturing semiconductor device | |
| WO2013132942A1 (en) | Bonding method, bond structure, and manufacturing method for same | |
| JP2015008254A (en) | Circuit board, circuit board manufacturing method, semiconductor device manufacturing method, and mounting board manufacturing method | |
| JP5035134B2 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
| JP6287310B2 (en) | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device | |
| JP5169871B2 (en) | Solder, soldering method and semiconductor device | |
| CN103732349A (en) | High-temperature lead-free solder alloy | |
| JP5169354B2 (en) | Joining material and joining method using the same | |
| JP6187226B2 (en) | Manufacturing method of electronic device | |
| US9079272B2 (en) | Solder joint with a multilayer intermetallic compound structure | |
| JP4366838B2 (en) | Method for manufacturing electronic circuit module | |
| JP2009283628A (en) | Method for mounting semiconductor element | |
| JP5630060B2 (en) | Solder bonding method, semiconductor device and manufacturing method thereof | |
| JP2013093507A (en) | Solder bonding process for forming semiconductor chips in multistage into three-dimensional stack assembly | |
| JP2017107955A (en) | Electronic device and method of manufacturing electronic device | |
| WO2011036829A1 (en) | Semiconductor device and process for production thereof | |
| JP2017126689A (en) | Electronic device and electronic apparatus | |
| JP2016018915A (en) | Semiconductor device and manufacturing method thereof | |
| JP4940662B2 (en) | Solder bump, method of forming solder bump, and semiconductor device | |
| JP6447155B2 (en) | Electronic device and method of manufacturing electronic device | |
| JP6565609B2 (en) | Electronic devices, electronic components and solder | |
| JP6561467B2 (en) | Sn-58Bi eutectic alloy, electronic component and method for manufacturing electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6287310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |