Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6299066B2 - 半導体装置および半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6299066B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6299066B2
JP6299066B2 JP2013021489A JP2013021489A JP6299066B2 JP 6299066 B2 JP6299066 B2 JP 6299066B2 JP 2013021489 A JP2013021489 A JP 2013021489A JP 2013021489 A JP2013021489 A JP 2013021489A JP 6299066 B2 JP6299066 B2 JP 6299066B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
heat sink
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013021489A
Other languages
English (en)
Other versions
JP2014154635A (ja
Inventor
毛利 正美
正美 毛利
岡田 晃
晃 岡田
匠 井原
匠 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2013021489A priority Critical patent/JP6299066B2/ja
Publication of JP2014154635A publication Critical patent/JP2014154635A/ja
Application granted granted Critical
Publication of JP6299066B2 publication Critical patent/JP6299066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
例えばBGA(Ball Grid Array)型半導体装置のようにパッケージ基板の裏面に外部端子を有する半導体装置では、パッケージ基板に搭載された半導体チップが発生する熱は、主にパッケージ基板を覆うキャップから放出される。
このような半導体装置では、キャップと半導体チップの間に熱伝導材が充填され、半導体チップが発生する熱は、この熱伝導材を介してキャップから放出される。
特開2001‐267473号公報
半導体チップを覆うキャップはパッケージ基板に、接着剤により固定される。この接着剤の強度不足により、キャップがパッケージ基板から剥がれてしまうことがある。
このようなキャップ剥離は、パッケージ基板が大型化するほど顕著になる。
上記の問題を解決するために、本製造装置の一観点によれば、チップ搭載領域の周囲に接合パッドが配置された基板と、第1面を前記基板に向けた状態で前記チップ搭載領域に搭載された半導体チップと、前記半導体チップの前記第1面とは反対側の第2面に接続され平面視において前記半導体チップと前記接合パッドを覆う放熱板と、前記放熱板と前記接合パッドを半田接合する接合部と、前記基板と前記放熱板との間に配置され、前記半導体チップを封止するモールド樹脂とを有する半導体装置が提供される。
開示の装置によれば、放熱板がパッケージ基板から剥がれ難くなる。
図1は、実施の形態1の半導体装置の断面図である。 図2は、基板の表面の平面図である。 図3は、半導体チップの断面図である。 図4は、接着剤により放熱部材が固定された半導体装置の断面図である。 図5は、実施の形態1の半導体装置の製造方法のフローチャートである。 図6は、実施の形態1の半導体装置の製造方法の工程断面図である。 図7は、実施の形態1の半導体装置の製造方法の工程断面図である。 図8は、図4に示す半導体装置の製造方法の工程断面図である。 図9は、加重等の調整に失敗した半導体装置の断面図の一例である。 図10は、実施の形態1の半導体装置の変形例に含まれる基板の平面図である。 図11は、実施の形態2の半導体装置の断面図である。 図12は、基板の表面の平面図である。 図13は、実施の形態2の半導体装置の製造方法のフローチャートである。 図14は、実施の形態2の半導体装置の製造方法の工程断面図である。 図15は、実施の形態2の半導体装置の製造方法の工程断面図である。 図16は、モールド樹脂を形成するための金型の平面図の一例である。 図17は、図16のXVII-XVII線に沿った断面図である。 図18は、図16及び17の金型を用いるモールド樹脂の形成方法を説明する工程断面図である。 図19は、図16及び17の金型を用いるモールド樹脂の形成方法を説明する工程断面図である。 図20は、実施の形態2の半導体装置の変形例1に含まれる基板の平面図である。 図21は、変形例2を説明する断面図である。 図22は、変形例3〜5を説明する断面図である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
(実施の形態1)
(1)構造
図1は、実施の形態1の半導体装置2の断面図である。
図1に示すように半導体装置2は、基板(パッケージ基板)4と、基板4に搭載された半導体チップ6とを有する。
半導体装置2はさらに、半導体チップ6の裏面に接続された放熱板8と、放熱板8と基板4を半田接合する接合部10とを有している。この半田接合により、放熱板8は基板4に固定される。
半田接合は、ろう接(brazing and soldering)の一種である。ろう接とは、接合する部材(例えば、金属)よりも融点が低いろう(例えば、合金)を用いて、母材を溶融させずに接合する方法の総称である。融点が450℃未満の「ろう」を用いるろう接は、半田接合と呼ばれる。半田接合に用いられる「ろう」は、半田と呼ばれる。
半導体装置2はさらに、半導体チップ6を封止するモールド樹脂12を有する。
半導体装置2はさらに、半導体チップ6と基板4の間に充填されたアンダーフィル樹脂14を有している。半導体装置2はさらに、基板4に搭載された受動素子16を 有している。
―基板―
図2は、基板4の表面の平面図である。図1は、図2のI-I線に沿った半導体装置2の断面図である。
図2に示すように、基板4のチップ搭載領域18の周囲には、接合パッド20が形成(配置)されている。接合パッド20は好ましくは、チップ搭載領域18を包囲するように配置される。
基板4の内部には、信号配線、電源配線およびグランド配線などの配線(以下、基板配線と呼ぶ)が形成されている。基板4は、例えばセラミックおよび/または樹脂で形成されたビルドアップ基板である。図1には、グランド配線22の一部が示されている。
基板4の裏面には、基板配線に接続された複数の電極パッド23が形成されている。電極パッド23は、半導体装置2の外部端子である。基板4の表面には、基板配線に接続された複数の電極パッド(図示せず、例えばC4(Controlled Collapse Chip Connection)パターン))が形成されている。
図2に示す接合パッド20は例えば、図1にい示すように、グランド線22を介してグランド端子25に接続されたグランド・パッドである。グランド端子25は、基板裏面に形成された複数の電極パッド23のうちプリント基板(配線基板)のグランド線に接続される端子である。
基板配線、電極パッド、および接合パッドの材料は、例えばW(タングステン)やCu(銅)などの金属である。電極パッドの表面には、例えばNi(ニッケル)やAu(金)がメッキされている。
基板4の裏面側の各電極パッド23は例えば、半田(例えば、半田バンプ)によりプリント基板に接続される。半田は各電極パッド23上に形成されてもよいし、プリント基板の電極パッドに形成されてもよい。すなわち半導体装置2は、BGA(Ball Grid Array)型半導体装置であってもよいし、LGA(LandGrid Array)型半導体装置であってもよい。
チップ搭載領域18と接合パッド20の間には、受動素子16が配置されている。受動素子16は例えば、基板4の電源配線とグラン配線の間に接続され半導体チップ6が発生するノイズを低減するチップコンデンサである。
―半導体チップ―
図3は、半導体チップ6の断面図である。半導体チップ6は、半導体基板24と、半導体基板24の表面に形成された集積回路26とを有している。集積回路(例えば、CPU(Central Processing Unit))26は、半導体基板24の表面に形成された半導体素子(図示せず)と、半導体基板24の表面上に形成された多層配線層27を有している。集積回路26の表面には、パッド状の複数の外部端子28が設けられている。
半導体チップ6は図1に示すように、集積回路26が形成された表面を基板4に向けた状態で、基板4のチップ搭載領域18(図2参照)に搭載されている。半導体チップ6は例えば、その外部端子28(図3参照)に接続された半田バンプ30(図1参照)により、チップ搭載領域18内の電極パッド(図示せず)に接続されている。すなわち半導体チップ6は、基板4にフリップチップ実装されている。
半導体チップ6と基板4の間には、半田バンプ30を保護するアンダーフィル樹脂14が充填されている。アンダーフィル樹脂14は、例えばフィラ(例えば、シリコン粒子)が充填された絶縁性の樹脂(例えば、エポキシ樹脂やシリコーン樹脂)である。
―モールド樹脂―
図1に示すようにモールド樹脂12は、基板4と放熱板8との間に配置され、半導体チップ6と受動素子16とを封止する。
モールド樹脂12は、好ましくは図1に示すように、半導体チップ6を包囲する内壁部32と、内壁部32および接合部10を包囲する外壁部34とを有する。受動素子16は、例えば内壁部32に埋め込まれている。
モールド樹脂12は例えば、フィラ(例えば、シリコン粒子)が充填された熱硬化性樹脂(例えば、エポキシ樹脂やシリコーン樹脂)である。モールド樹脂12は、絶縁性である。
モールド樹脂12のフィラ密度は好ましくは、アンダーフィル樹脂14のフィラ密度より高い。モールド樹脂12は、その高いフィラ密度により、半導体チップ6と同程度の低い熱膨張係数を有する。したがって半導体チップ6は、熱膨張係数の差に基づく応力を受けに難い。
一方、硬化前のアンダーフィル樹脂14は、その低いフィラ密度により、高い流動性を有する。このためアンダーフィル樹脂14は、半導体チップ6と基板4の間に容易に充填される。
―放熱板―
放熱板8(図1参照)は、平面視において半導体チップ6と接合パッド20とを覆っている。放熱板8は、放熱パッド20の上方に貫通孔47(後述する図6(c)参照)を有している。貫通孔47が占める領域は平面視において接合パッド20の一部であり、残りの部分は放熱板8に覆われている。
放熱板8は、熱の良導体である。放熱板8は例えば、Cu(銅)板またはAl(アルミニウム)板である。或いは、放熱板8は、SiC(炭化ケイ素)板の一面にAl層が形成されたAl−SiC複合板である。放熱板8は、好ましくは平板状である。
放熱板8は例えば、熱伝導部36により半導体チップ6に接続される。熱伝導部36の材料は、例えば半田である。
―接合部―
接合部10は、放熱板8と接合パッド20(図1及び2参照)を半田接合する。
接合部10は好ましくは導電性であり、図1に示すように、半導体チップ6の側方を包囲するように配置されている。
接合部10の材料は例えば、SnPb、SnAg,In,InAg、SnSb,SnBi等の低融点金属を主成分とする半田である。
(2)接着剤により放熱部材が固定された半導体装置
図4は、接着剤により放熱部材が固定された半導体装置38の断面図である。
図4の半導体装置38では、半導体チップ6が発生する熱は、半導体チップ6を覆う蓋状の放熱部材40(以下、キャップと呼ぶ)から放出される。キャップ40は例えば、セラミック製である。半導体チップ6は、熱伝導部36によりキャップ40に接続されている。
キャップ40は、その側部底面に配置された接着剤42により基板4に固定されている。接着剤42は、例えばエポキシ樹脂やシリコーン樹脂を主成分とする接着剤である。このような、接着剤42の接着強度は必ずしも高くない。このため経時変化により、キャップ40が基板4から剥がれてしまうことがある。
キャップ40と基板4の接着面積は、概ね基板4の外周の長さに比例する。一方、基板4の面積は、基板4の外周の2乗に比例する。このため基板4が大型化するほど、キャップ40は基板4から剥がれ易くなる。
一方、実施の形態1の半導体装置2(図1参照)では放熱板8は、半田接合により基板4に強固に固定されるので、基板4から剥がれ難い。半田接合は、接着剤より強固に2つの物体を接続する。したがって、基板4が大型化(例えば、一辺が50mm以上)しても、放熱板8は基板4から容易には剥がれない。
基板4の表面にはしばしば、半導体チップ6を囲むようにグランド・パッドが形成される。このグランド・パッドを、接合パッド20として用いることができる。この場合、接合部10専用のパッドを設けなくてもよい。
図4の放熱部材すなわちキャップ40は、複雑な形状をしている。このようなキャップ40の製造は、簡単ではない。一方、実施の形態1の放熱板8(図1参照)は平板状である。このような放熱板2の製造は、容易である。
図4のキャップ40は、セラミック製である。このため図4の半導体チップ6は、別の半導体装置が発生する電磁波ノイズにより誤動作しやすい。一方、実施の形態1の半導体装置2の接合部10(図1参照)は、導電性で且つ半導体チップ6の側方を包囲している。この接合部10のシールド効果により、実施の形態1の半導体チップ6は電磁波ノイズによる誤動作を起こし難い。このシールド効果を確実にするため、放熱板8も導電性であることが好ましい。
図4の基板4には、半導体装置38の形成過程で加えられる加熱処理(半田バンプ30のリフロー処理やアンダーフィル樹脂14の熱硬化処理)により、半導体チップ6とキャップ40の間にうねりが生じる。このため、経年変化によりアンダーフィル樹脂14や半田バンプ30が基板4から剥離することがある。
したがって、半導体装置38の信頼性は必ずしも高くない。この傾向は、基板4が大型化するほど顕著である。
一方、実施の形態1の半導体装置2(図1参照)では、基板4の表面が、アンダーフィル樹脂14とモールド樹脂12と接合部10により隙間なく覆われている。このため実施の形態1の半導体装置2では、基板4にうねりが生じ難い。したがって、実施の形態1の半導体装置2の信頼性は高い。
(3)製造方法
図5は、実施の形態1の半導体装置2の製造方法のフローチャートである。図6及び7は、実施の形態1の半導体装置2の製造方法の工程断面図である。
―半導体チップ6の搭載(S2)―
図6(a)に示すように、半導体チップ6の表面を基板4の表面に向け、そのままの状態で半導体チップ6をチップ搭載領域18(図2参照)に搭載する。
具体的には例えば、まず半導体チップ6表面の外部端子28(図3参照)に半田バンプ30(図1参照)を接続する。この半田バンプ30と基板4の表面側の電極パッド(図示せず、例えばC4パッド)とを接触させた後、リフロー処理により該電極パッドに半導体チップ6を接続する。さらに基板4の表面側の別の電極パッドに半田ペーストを塗布し、リフロー処理により該電極パッドに受動素子16を接続する。
次に、例えば半導体チップ6の一辺に沿って液体状のアンダーフィル樹脂を供給し、毛細管現象により半導体チップ6と基板4の間に液体状のアンダーフィル樹脂を充填する。その後、このアンダーフィル樹脂を例えば170〜180℃でベークして熱硬化させる。
―モールド樹脂の形成(S4)―
次に図6(b)に示すように、半導体チップ6および接合パッド20を包囲し、半導体チップ6の裏面より基板4から遠い位置に上面を有する外壁部34を有するモールド樹脂12を形成する。
具体的には例えば、半導体チップ6と内壁部32と外壁部34に対応する凹部を有する金型で基板4の表面を覆う。この凹部の内部に、加熱され流動化した樹脂を充填する。その後も加熱処理を継続して、充填された樹脂を硬化させる。最後に、モールド樹脂12が形成された基板4を金型から外す。この工程により、受動素子16は内壁部32に埋め込まれる。
外壁部34と内壁部32の高さ(基板からの距離)は、略同じである。モールド樹脂12は、エポキシ樹脂やシリコーン樹脂などの熱硬化性樹脂である。加熱温度は例えば、170〜180℃である。
―熱伝導材の加重(S6)―
次に図6(c)に示すように、半導体チップ6およびモールド樹脂12を覆う放熱板8と半導体チップ6との間に配置した熱伝導材(熱伝導材料)37に、放熱板8を押し付ける。
具体的には例えば、例えば熱伝導材37が裏面に仮接続された放熱板8をモールド樹脂12の上に配置する。この時、熱伝導材37が半導体チップ6の裏面に接触するようにする。
熱伝導材37の厚さ(例えば、0.350mm程度)は、内壁部32および外壁部34それぞれの上面と半導体チップ6の裏面の高低差(例えば、0.280mm程度)より大きい。内壁部32および外壁部34の高さは、例えば0.890mm程度である。
その後、半田クリップ(図示せず)で基板4と放熱板8を挟んで、熱伝導材37にクリップ加重を加える。
熱伝導材37は例えば、放熱板8に熱圧着された半田シートまたは放熱板8に印刷された半田ペーストである。半導体チップ6の裏面と放熱板8の裏面(基板4側の面)は、半田によく濡れる材料(例えば、Au)により覆われていることが好ましい。
―熱伝導材の加熱・溶融(S8)―
熱伝導材37に放熱板8を押し付けた状態で、熱伝導材37を溶融する。これにより、熱伝導材37はモールド樹脂12の内壁部32の内側に広がるとともに、放熱板8と半導体チップ6を接続する。
具体的には例えば、クリップ加重された状態の熱伝導材37を例えばリフロー炉で熱伝導材37の融点以上に加熱して、熱伝導材37を溶融する。すると溶融した熱伝導材37が内壁部32の内側に広がり、放熱板8と半導体チップ6を接続する。内壁部32の内側に広がった熱伝導材は、熱伝導部36になる。
―放熱板と接合パッドの半田接合(S10)―
図7(a)及び(b)に示すように、放熱板8と接合パッド20を半田接合する。
具体的には例えば、まず図7(a)に示すように、放熱板8に開けられた貫通孔47(図6(c)参照)からペースト状の半田46を、接合パッド20と放熱板8の間に充填する。半田ペーストの代わりに、微細な半田ボールを充填してもよい。
次に、例えばリフロー炉で半田46を融解する。溶融した半田46が冷えて固化すると、図7(b)に示すように、放熱板8と接合パッド20を半田接合する接合部10になる。接合部10は、接合パッド20上方の放熱板8裏面のうち貫通孔47(図示せず)以外の領域で、放熱板8に半田接合される。
半導体装置2がBGA型半導体装置の場合には、基板104の裏面側の電極パッド23に例えば半田ボール(半田バンプ)が接続される。
以上により、半導体装置2が完成する。
図8は、図4に示す半導体装置38の製造方法の工程断面図である。
まず図5のステップS2と略同じ手順で、図8(a)に示すように、半導体チップ6と受動素子16を基板4に搭載する。
次に半田クリップ(図示せず)でキャップ40と基板4を挟んで、図8(b)に示すように、キャップ40に仮接続した熱伝導材37を半導体チップ6に押し付ける。キャップ40の側部の底面には、例えばフィルム状の接着剤48が貼り付けられている。
この状態でリフロー炉により熱伝導材37を溶融して、図8(c)に示すように、キャップ40と半導体チップ6を半田接続する。この時の加熱処理により、接着剤48が硬化してキャップ40と基板4を接続する。
熱伝導材37が加圧された状態で溶融すると、熱伝導材37は図8(c)に示すように、キャップ40と半導体チップ6の間から食み出す。熱伝導材37が過剰に食み出さないように、熱伝導材37の厚さ、接着剤48の厚さ、およびクリップ加重の大きさが調整されている。
図9は、加重等の調整に失敗した半導体装置38の断面図の一例である。例えば熱伝導材37が厚すぎると、図9に示すように、キャップ40と半導体チップ6の間から熱伝導材37が大量に食み出して受動素子16に接触することがある。或いは、キャップ40と半導体チップ6の間から熱伝導材37が飛散して、受動素子16に接触することがある。このような場合には、例えば受動素子16に接続された電源線がショートして、半導体装置38が故障する。
一方、実施の形態1の半導体装置2(図1参照)では、受動素子16はモールド樹脂12に埋め込まれているので、このような故障は起き難い。
また、実施の形態1の半導体装置2では、半導体チップ6と放熱板8の間隔はモールド樹脂12の厚さにより決まるので、熱伝導材37の厚さやクリップ加重の大きさの調整が容易となる。
(4)変形例
図10は、実施の形態1の半導体装置の変形例に含まれる基板50の平面図である。
図1に示す半導体装置2では図2に示すように、単一の接合パッド20がチップ搭載領域18を包囲している。しかし、図10を参照して説明する変形例では、孤立した複数の接合パッド52がチップ搭載領域18の周囲に配置されている。
このため変形例では、半導体チップ6を封止するモールド樹脂12は、内壁部と外壁部には分離していない。この点を除けば、変形例の半導体装置は図1及び2を参照して説明した半導体装置2と略同じ構造を有する。
以上の例では、モールド樹脂12に直接、放熱板8が接している。しかしモールド樹脂12と放熱板8の間に接着剤層を配置し、モールド樹脂12放熱板8を接着してもよい。この接着剤層により、放熱板8と基板4の接合が補強される。
(実施の形態2)
実施の形態1と共通する部分については、説明を省略または簡単にする。
(1)構造
図11は、実施の形態2の半導体装置102の断面図である。図12は、基板104の表面の平面図である。図11は、図12のXI-XI線に沿った半導体装置102の断面図である。基板104は、パッケージ基板である。
図11及び12に示すように、実施の形態2の半導体装置102は実施の形態1の半導体装置2(図1参照)に類似している。
但し、モールド樹脂112のうちチップ搭載領域18(図12参照)と接続パッド120とに挟まれた内壁部132(図11参照)は、外壁部134の上面より基板104に近い位置に上面を有している。
さらに、放熱板108と接続パッド120を半田接合する接合部110が、半導体チップ6と放熱板108の間に広がって放熱板108を半導体チップ6の裏面に接続している。
さらに、モールド樹脂112は、半導体チップ6と接合部110とを封止している。
さらに、放熱板108の裏面には、例えばAu層72がメッキにより形成されている。これにより、接合部110と放熱板108の密着性が良くなる。
さらに、半導体チップ6の裏面には、例えばAu層(図示せず)がメッキにより形成されている。これにより、接合部110と半導体チップ6の密着性が良くなる。但し、放熱板108のAu層72および半導体チップ6のAu層は省略してもよい。
図1及び11から明らかなように、基板104は、実施の形態1の基板4に対応する。放熱板108は、実施の形態1の放熱板8に対応する。接合部110は、実施の形態1の接合部10に対応する。モールド樹脂112は、実施の形態1のモールド樹脂12に対応する。接合パッド120は、実施の形態1の接合パッド20に対応する。 さらに図2及び12から明らかなように、内壁部132は、実施の形態1の内壁部32に対応する。外壁部134は、実施の形態1の外壁部34に対応する。
(2)製造方法
図13は、実施の形態2の半導体装置102の製造方法のフローチャートである。図14及び15は、実施の形態2の半導体装置102の製造方法の工程断面図である。
―半導体チップの搭載(S12)―
図14(a)に示すように、実施の形態1のステップS2と略同じ手順で、半導体チップ6の表面を基板104に向け、そのままの状態で半導体チップ6をチップ搭載領域18に搭載する。
―モールド樹脂の形成(S14)―
次に図14(b)に示すように、外壁部134と内壁部132とを有するモールド樹脂112を形成する。外壁部134は、半導体チップ6および接合パッド120を包囲し、半導体チップ6の裏面より基板104から遠い位置に上面(一面)を有する。内壁部132は、接合パッド120の内側で半導体チップ6を包囲し外壁部134より基板104に近い位置に上面を有する。
図16は、モールド樹脂112を形成するための金型54の平面図の一例である。図17は、図16のXVII-XVII線に沿った分解断面図である。図16には、金型54の内部構造が破線で示されている。
図17に示すように金型54は、上型56と下型58を有する。
上型56は図16及び17に示すように、半導体チップ6および内壁部132に対応する第1凹部60a(キャビティ)と外壁部134に対応する第2凹部60b(キャビティ)とを有している。
上型56はさらに、モールド樹脂タブレットが装填される注入室62(ポット)を有している。上型56はさらに、注入室62と第1凹部60aの間および注入室62と第2凹部60bの間に設けられた樹脂注入流路64を有している。
下型56は図17に示すように、基板104に対応する第3凹部60c(キャビティ)を有している。
図18及び19は、金型54を用いるモールド樹脂112の形成方法を説明する工程断面図である。
まず図18(a)に示すように、半導体チップ6と受動素子16を実装した基板104を、上型56と下型58の間に装着する。この時、基板104は下型58の第3凹部60cに嵌め込まれる。基板104の表面は、上型56で覆われる。
次にモールド樹脂タブレット(例えば、エポキシ樹脂)66を、注入室62に装填する。
次にモールド樹脂タブレット66および金型54を例えば170〜180℃に加熱しながら、図18(b)に示すように、モールド樹脂タブレット66が液化したモールド樹脂67にピストン68で圧力を加える。すると液化したモールド樹脂67は、樹脂注入流路64(図17参照)を通って、第1凹部60aおよび第2凹部60bに注入される。その後、注入されたモールド樹脂67が熱硬化するまで金型54の加熱を継続する。
モールド樹脂67の熱硬化後、図19に示すように、内壁部132および外壁部134が形成された基板104を金型54から外す。すると、モールド樹脂112が形成された基板104が現れる。
―接合材の加重(S16)―
次に図15(a)に示すように、半導体チップ6およびモールド樹脂112を覆う放熱板108と半導体チップ6の間に配置した接合材70に、放熱板108を押し付ける。
具体的には例えば、接合材70が裏面に仮接続された放熱板108をモールド樹脂112の上に配置する。
接合材70の厚さ(例えば、0.350mm程度)は、モールド樹脂112の外壁部134の上面と半導体チップ6の裏面の高低差(例えば、0.280mm程度)より大きい。内壁部132の高さは、例えば0.610mm程度である。外壁部134の高さは、例えば0.890mm程度である。
その後、半田クリップ(図示せず)で基板104と放熱板108を挟んで、接合材70にクリップ加重を加える。
接合材70は例えば、放熱板108に印刷された半田ペーストまたは放熱板108に熱圧着された半田シートである。半田の材料は例えば、SnPb、SnAg,In,InAg、SnSb,SnBi等の低融点金属を主成分とする半田である。接合材70の融点は、例えば140℃以上250℃以下が好ましい。さらにこの好ましくは、接合材70の融点は160℃以上230℃以下である。
―接合材の加熱・溶融(S18)―
次に図15(b)に示すように、接合材70に放熱板108を押し付けた状態で、接合材70を溶融する。この時モールド樹脂112の内側に広がった接合材70により、放熱板108と接合パッド120を半田接合する。さらに、放熱板108と半導体チップ6を接続する。
具体的には例えば、クリップ加重された状態の接合材70を例えばリフロー炉で接合材70の融点以上に加熱して、接合材70を溶融する。すると、溶融した接合材70が内壁部132を越えて外壁部134の内側に広がる。
溶融した接合材70が冷えて固化すると、放熱板108と接合パッド120を半田接合する接合部110になる。接合部110は、放熱板108と半導体チップ6を接続する。
半導体装置102がBGA型半導体装置の場合には、基板104の裏面側の電極パッド23に例えば半田ボール(半田バンプ)が接続される。
以上により、半導体装置102が完成する。
実施の形態2によれば、放熱板108と基板104の半田接合と同時に放熱板108と基板104の接続が行われる。
(3)変形例1
図20は、実施の形態2の半導体装置の変形例1に含まれる基板150の平面図である。
図11に示す半導体装置102では図12に示すように、単一の接合パッド120がチップ搭載領域18を包囲している。しかし、変形例1では図20に示すように、孤立した複数の接合パッド152がチップ搭載領域18の周囲に配置されている。
変形例1のモールド樹脂112は連続体であり、内壁部と外壁部には分離していない。
ただし接合パッド152(図20参照)より内側の内部領域136上のモールド樹脂112は、内部領域136より外側の外部領域138上のモールド樹脂112の上面より、基板150に近い位置に上面を有する。
モールド樹脂112が基板150に近づいた部分(内部領域136上のモールド樹脂112)を越えて、放熱板108と接合パッド152を半田接合する接合部110が半導体チップ6の上に広がっている。
(4)変形例2〜5
図21は、変形例2を説明する断面図である。図21(a)は、接合部110が形成される前の変形例2の断面図である。図21(b)は、変形例2の断面図である。
図11に示す半導体装置102では、モールド樹脂112は直接、接合部110に接している。しかし変形例2では、図21(a)に示すように、モールド樹脂112の表面はメッキ層74(例えば、Au層)で覆われている。メッキ層74は例えば、無電解めっきにより形成される。
図21(b)に示すように、接合部110はこのメッキ層74に半田接合されるので、接合部110とモールド樹脂112の密着性が良くなる。
図22は、変形例3〜5を説明する断面図である。
図22(a)は、接合部110が形成される前の変形例3の断面図である。
変形例3では、図22(a)に示すように、変形例2においてさらに外壁部134上のメッキ層74に接着剤76が塗布される。変形例3によれば、放熱板(図示せず)と基板104の接合強度がさらに高くなる。なお、接着剤76の代わりに、接着フィルムが外壁部134上に接着されてもよい。
図22(b)は、接合部110が形成される前の変形例4の断面図である。
変形例4では、図22(b)に示すように、外壁部134上に直接、接着剤76が塗布される。変形例4によっても、放熱板(図示せず)と基板104の接合強度が高くなる。なお、接着剤76の代わりに、接着フィルムが外壁部134上に接着されてもよい。
図22(c)は、接合部110が形成される前の変形例5の断面図である。
変形例5では、図22(c)に示すように、基板104に受動素子16は搭載されない。受動素子16が搭載されない分、半導体チップ6と接合材110の間隔が狭くなり、接合材110のシールド効果が高くなる。
さらにモールド樹脂の内壁部132によりアンダーフィル樹脂14の側面を覆われているので、溶融した接合材がモールド樹脂の内部に広がってもアンダーフィル樹脂14が劣化することはない。
以上の例では言及しなかったが、接合材70および熱伝導材37はフラックスを含んでいてもよい。
以上の例では、半導体チップ6およびアンダーフィル樹脂14の側面はモールド樹脂12,112に接している。しかし、半導体チップ6およびアンダーフィル樹脂14の側面は接合部10,110に接していてもよい。すなわちモールド樹脂12,112は、内壁部32,132を有さなくてもよい。
以上の例では、接合パッドはグラウンド配線に接続されている。しかし、接合パッドはグラウンド配線に接続されなくてもよい。
以上の実施の形態1及び2に関し、更に以下の付記を開示する。
(付記1)
チップ搭載領域の周囲に接合パッドが配置された基板と、
第1面を前記基板に向けた状態で、前記チップ搭載領域に搭載された半導体チップと、
前記半導体チップの前記第1面とは反対側の第2面に接続され、平面視において前記半導体チップと前記接合パッドを覆う放熱板と、
前記放熱板と前記接合パッドを半田接合する接合部と、
前記基板と前記放熱板との間に配置され、前記半導体チップを封止するモールド樹脂とを
有する半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記接合部は、前記半導体チップの前記第2面と前記放熱板との間に広がって前記放熱板を前記半導体チップの前記第2面に接続することを
特徴とする半導体装置。
(付記3)
付記1又は2に記載の半導体装置において、
前記モールド樹脂は、前記半導体チップを包囲する内壁部と、前記内壁部および前記接合部を包囲する外壁部とを有することを
特徴とする半導体装置。
(付記4)
付記3に記載の半導体装置において、
前記内壁部は、前記外壁部の上面より前記基板に近い位置に上面を有することを
特徴とする半導体装置。
(付記5)
付記3又は4に記載の半導体装置において、さらに
前記内壁部に埋め込まれた受動素子を有する
ことを特徴とする半導体装置。
(付記6)
付記1乃至5のいずれか1項に記載の半導体装置において、
導電性の前記接合部が、前記半導体チップを包囲するように配置されていることを
特徴とする半導体装置。
(付記7)
付記1乃至6のいずれか1項に記載の半導体装置において、さらに、
前記半導体チップと前記基板の間に充填されたアンダーフィル樹脂を有し、
前記基板の表面が、前記アンダーフィル樹脂と前記モールド樹脂と前記接合部により覆われていることを
特徴とする半導体装置。
(付記8)
付記1乃至7のいずれか1項に記載の半導体装置において、
前記放熱板は、平板状であることを
特徴とする半導体装置。
(付記9)
付記1乃至8のいずれか1項に記載の半導体装置において、
前記接合パッドは、前記基板のグランド端子に電気的に接続されていることを
特徴とする半導体装置。
(付記10)
基板の表面のうち周囲に接合パッドが配置されたチップ搭載領域に、第1面を前記基板に向けた半導体チップを搭載する工程と、
前記半導体チップおよび前記接合パッドを包囲し前記半導体チップの前記第1面の反対側の第2面より前記基板から遠い位置に上面を有する外壁部を含むモールド樹脂を形成する工程と、
前記半導体チップおよび前記モールド樹脂を覆う放熱板と前記半導体チップとの間に配置した接合材に前記放熱板を押し付けた状態で前記接合材を溶融して、前記モールド樹脂の内側に広がった前記接合材により前記放熱板と前記接合パッドを半田接合する工程とを有する
半導体装置の製造方法。
(付記11)
付記10に記載の半導体装置の製造方法において、
前記モールド樹脂を形成する工程は、
前記外壁部と前記半導体チップ)との間の前記基板上に、前記基板から、前記半導体チップの前記第2面と同じか遠くに位置し、前記外壁部の前記上面よりも前記基板に近く位置する上面を有する内壁部を形成する工程を有することを
特徴とする半導体装置の製造方法。
(付記12)
付記11に記載の半導体装置の製造方法において、
前記内壁部を形成する工程の前に、前記基板上に受動素子を形成する工程を有し、
前記内壁部は前記受動素子を覆うことを特徴とする
半導体装置の製造方法。
2・・・半導体装置 4・・・基板
6・・・半導体チップ 8・・・放熱板
10・・・接合部 12・・・モールド樹脂
14・・・アンダーフィル樹脂 18・・・チップ搭載領域
20・・・接合パッド 26・・・集積回路
32・・・内壁部 34・・・外壁部
36・・・熱伝導部 50・・・基板
52・・・接合パッド 70・・・接合材
102・・・半導体装置 104・・・基板
108・・・放熱板 110・・・接合部
112・・・モールド樹脂 120・・・接合パッド
132・・・内壁部 134・・・外壁部
150・・・基板 152・・・接合パッド

Claims (5)

  1. 基板と、
    第1面を前記基板に向けて前記基板に搭載された半導体チップと、
    前記基板に設けられ、前記半導体チップの周囲に位置する接合パッドと、
    前記半導体チップの前記第1面とは反対側の第2面に接続され、平面視において前記半導体チップと前記接合パッドを覆う放熱板と、
    前記放熱板と前記接合パッドを半田接合し、前記放熱板と電気的に接続する接合部と、
    前記基板と前記放熱板との間に配置され、前記半導体チップを封止するモールド樹脂と、
    前記モールド樹脂上に形成されためっき層と、を有し
    前記モールド樹脂は、前記接合部と前記半導体チップとの間に位置する第1の部分と、前記半導体チップから前記接合部よりも離れて位置し前記放熱板に接続する第2の部分とを有し、
    前記第1の部分は前記めっき層の一部を介して前記接合部に接続する
    半導体装置。
  2. 前記接合部は、前記半導体チップの前記第2面及び前記放熱板に接続する部分を有する
    請求項1に記載の半導体装置。
  3. 前記第1の部分は、前記第2の部分の上面より前記基板に近い位置に上面を有する
    請求項2に記載の半導体装置。
  4. 前記接合部は導電性であり、
    前記接合部は平面視で前記半導体チップを囲んで配置される
    請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 接合パッドを有する基板に、前記接合パッドが周囲に位置するように、第1面を前記基板に向けて半導体チップを搭載する工程と、
    前記半導体チップと前記接合パッドとの間に位置する第1の部分と、前記半導体チップから前記接合パッドよりも離れて位置し、前記半導体チップの前記第1面の反対側の第2面より前記基板から遠い位置に上面を有する第2の部分とを含むモールド樹脂を形成する工程と、
    前記半導体チップおよび前記モールド樹脂を覆う放熱板と前記半導体チップとの間に配置した接合材を溶融して、前記接合材と前記接合パッドとを接続するとともに、前記接合材と前記放熱板とを電気的に接続する工程とを有し、
    前記第2の部分の上面は前記放熱板に接続する
    半導体装置の製造方法。
JP2013021489A 2013-02-06 2013-02-06 半導体装置および半導体装置の製造方法 Active JP6299066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013021489A JP6299066B2 (ja) 2013-02-06 2013-02-06 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013021489A JP6299066B2 (ja) 2013-02-06 2013-02-06 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014154635A JP2014154635A (ja) 2014-08-25
JP6299066B2 true JP6299066B2 (ja) 2018-03-28

Family

ID=51576222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013021489A Active JP6299066B2 (ja) 2013-02-06 2013-02-06 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6299066B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220183138A1 (en) * 2020-12-09 2022-06-09 Schweizer Electronic Ag Printed circuit board module, printed circuit board element, heatsink, heat-conducting element and method of producing a thermally conductive layer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219535A (ja) * 2015-05-18 2016-12-22 太陽誘電株式会社 電子回路装置
KR102449357B1 (ko) * 2017-08-28 2022-09-30 삼성전기주식회사 음향파 디바이스 모듈 및 그 제조 방법
CN109698170B (zh) * 2017-10-24 2021-03-12 长鑫存储技术有限公司 一种半导体封装结构及其制造方法
US11538728B2 (en) * 2017-12-20 2022-12-27 Mitsubishi Electric Corporation Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier
US10804217B2 (en) * 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
CN112701090B (zh) * 2020-12-17 2024-11-19 苏州通富超威半导体有限公司 一种封装结构及封装方法
WO2022145202A1 (ja) 2021-01-04 2022-07-07 株式会社村田製作所 電子デバイス
CN113363219B (zh) * 2021-05-11 2024-02-06 苏州通富超威半导体有限公司 一种bga产品、热压设备及热压工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US7427803B2 (en) * 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
JP5799541B2 (ja) * 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220183138A1 (en) * 2020-12-09 2022-06-09 Schweizer Electronic Ag Printed circuit board module, printed circuit board element, heatsink, heat-conducting element and method of producing a thermally conductive layer
US12028963B2 (en) * 2020-12-09 2024-07-02 Schweizer Electronic Ag Printed circuit board module, printed circuit board element, heatsink, heat-conducting element and method of producing a thermally conductive layer

Also Published As

Publication number Publication date
JP2014154635A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
JP6299066B2 (ja) 半導体装置および半導体装置の製造方法
US8962394B2 (en) Semiconductor device and method of manufacturing the same
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
KR100231589B1 (ko) 반도체장치 및 그 실장구조
TWI628750B (zh) 功率覆蓋結構及其製造方法
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
US8022558B2 (en) Semiconductor package with ribbon with metal layers
US20130134574A1 (en) Semiconductor device and method for fabricating the same
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP4986435B2 (ja) 半導体装置、半導体装置の作成方法
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP3228339B2 (ja) 半導体装置およびその製造方法
CN107887348A (zh) 半导体封装结构
JP2016162814A (ja) 半導体パッケージ及びはんだ実装方法
JP5799565B2 (ja) 半導体装置及びその製造方法
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JP2006228897A (ja) 半導体装置
JP2007243106A (ja) 半導体パッケージ構造
JP2008235492A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R150 Certificate of patent or registration of utility model

Ref document number: 6299066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150