Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6306331B2 - 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法 - Google Patents
[go: Go Back, main page]

JP6306331B2 - 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法 - Google Patents

窒化物半導体層の成長方法及び窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP6306331B2
JP6306331B2 JP2013248530A JP2013248530A JP6306331B2 JP 6306331 B2 JP6306331 B2 JP 6306331B2 JP 2013248530 A JP2013248530 A JP 2013248530A JP 2013248530 A JP2013248530 A JP 2013248530A JP 6306331 B2 JP6306331 B2 JP 6306331B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
grown
gallium nitride
growing
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013248530A
Other languages
English (en)
Other versions
JP2014110431A (ja
Inventor
ウー チョル クワック，
ウー チョル クワック，
スン キュ チェ，
スン キュ チェ，
ジェ フン ソン，
ジェ フン ソン，
チェ ホン キム，
チェ ホン キム，
ジュン ファン ジュン，
ジュン ファン ジュン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2014110431A publication Critical patent/JP2014110431A/ja
Application granted granted Critical
Publication of JP6306331B2 publication Critical patent/JP6306331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体層の成長方法及び半導体素子の製造方法に関し、特に、タイリング技法を用いて製造された成長基板上に窒化物半導体層を成長させる方法、及びこの窒化物半導体層を用いて窒化物半導体素子を製造する方法に関する。
窒化ガリウムなどの窒化物半導体は、広いエネルギーバンドギャップを有し、かつ、直接遷移型であるので、紫外線、青色及び緑色などの比較的短波長側の発光素子及び電子素子などの半導体素子を製造するのに使用される。
従来、窒化物系半導体層は、同種基板を製作することが難しいので、主にサファイアなどの異種基板上に成長されていた。しかし、異種基板上に成長された窒化物系半導体層は、貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）などの結晶欠陥の密度が高いので、高電流密度下で駆動できる半導体素子を製造することは難しい。
これによって、最近、同種基板、すなわち、窒化ガリウム基板を成長基板として使用した窒化物系半導体層を製作する技術が開発されている。例えば、サファイア基板上に水素化物気相エピタキシー（ｈｉｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ；ＨＶＰＥ）を用いてバルク窒化ガリウム単結晶を成長させ、このバルク単結晶をスライシングして窒化ガリウム成長基板を製作することができる。
一方、基板上に半導体層を成長させて半導体素子を大量生産するためには、成長基板のサイズが相対的に大きい必要がある。現在、発光ダイオードなどの光素子を製作するために使用される基板は、通常２インチ以上のサイズを有する。
ｃ面窒化ガリウム基板は、バルク単結晶をスライシングして約２インチの大きな基板を容易に得ることができる。しかし、半極性基板や、ｍ面又はａ面窒化ガリウム基板などの非極性基板は、成長面や成長厚さの制限のため、前記の方法を用いて２インチ以上のサイズを提供しにくい。このため、非極性窒化ガリウム基板や半極性窒化ガリウム基板を用いた研究は、窒化物結晶を成長させる基板のほとんどが１インチ未満、例えば、最大幅が数ｍｍ以下の半極性基板や非極性基板に制限されている。
一方、大面積の成長基板を提供するために、所望の結晶成長面を有する複数のシード基板を配列し、これら各シード基板上に窒化物半導体層を成長させ、成長された窒化物半導体層をスライシングする技術が開発されている。
しかし、複数のシード基板を用いるので、各シード基板間の境界線上に成長された窒化物結晶は、必然的に高密度の結晶欠陥を含む。これに加えて、各シード基板を用いて製作された窒化ガリウム基板において、窒化ガリウム基板上のオフ角は、各シード基板間の結晶配向差に起因して位置によって相対的に大きな差を示す。各シード基板のオフ角及び配列を制御したとしても、窒化ガリウム基板上のオフ角分布を完全に除去することは難しい。その結果、各シード基板間の境界領域に対応する窒化物結晶部分は、窒化ガリウム基板上に窒化物半導体層を成長させるときに欠陥発生ソースとして作用する。
さらに、半導体層に生成される欠陥は、垂直方向に転写されるだけでなく、相当広い領域にわたって拡散される。その結果、良好な特性を有する半導体素子を提供できる半導体層領域を確保しにくくなり、生産性及び収率が減少する。
本発明が解決しようとする課題は、欠陥領域を有する窒化ガリウム基板を成長基板として使用し、良好な結晶品質を有する窒化物半導体層を成長させる方法及び半導体素子を製造する方法を提供することにある。
本発明が解決しようとする他の課題は、窒化ガリウム基板の欠陥領域がその基板上に成長される半導体層で拡散されることを防止できる窒化物半導体層の成長方法を提供することにある。
本発明が解決しようとする更に他の課題は、量産性及び高い収率を有する非極性又は半極性半導体素子の製造方法を提供することにある。
本発明の一態様に係る窒化物半導体層の成長方法は、複数の非欠陥領域、及び各々の非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、窒化ガリウム基板上に窒化ガリウム系欠陥分散抑制層を成長させ、欠陥分散抑制層上に窒化ガリウム系半導体層を成長させることを含む。
欠陥分散抑制層を窒化ガリウム系半導体層より先に成長させることによって、窒化ガリウム基板内の欠陥領域が窒化ガリウム系半導体層で分散されることを防止することができる。
欠陥分散抑制層は、エピ成長層であって、サファイア基板上に成長される多結晶質の低温バッファー層とは区別される。
欠陥分散抑制層は、９００℃以上の温度で成長させ、欠陥分散抑制層上に成長される窒化ガリウム系半導体層の成長温度より低い温度で成長させることができる。相対的に低い温度で欠陥分散抑制層を成長させた後、半導体層を成長させることによって、窒化ガリウム基板の欠陥領域が半導体層内で分散されることを抑制することができる。
望ましくは、欠陥分散抑制層は、９００℃以上１０００℃以下の範囲内の温度で成長させることができ、より望ましくは、９６０℃以上９７０℃以下の温度で成長させることができる。
また、欠陥分散抑制層は、窒化ガリウム系半導体層の成長速度よりも遅い成長速度で成長させることができる。
欠陥分散抑制層は、１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の速度で成長させることができる。さらに、欠陥分散抑制層は、１μｍ以上２μｍ以下の範囲内の厚さで成長させることができる。
欠陥分散抑制層は、１５０ｔｏｒｒ以上４００ｔｏｒｒ以下の圧力下で成長させることができる。さらに、欠陥分散抑制層は、その上に成長される窒化ガリウム系半導体層とほぼ同一の圧力下で成長させることができる。
窒化ガリウム基板は半極性基板又は非極性基板であって、各非欠陥領域は互いに異なるオフ角を有することができる。
また、窒化ガリウム系半導体層は、欠陥分散抑制層上に位置するｎ型コンタクト層と、ｎ型コンタクト層上に位置するｐ型コンタクト層と、及びｎ型コンタクト層とｐ型コンタクト層との間に位置する活性層と、を含むことができる。
また、本発明の各実施例は、複数のシード基板上に水素化物気相エピタキシー（ＨＶＰＥ）を用いて窒化ガリウム結晶を成長させ、この窒化ガリウム結晶をスライシングして製造された窒化ガリウム基板上に窒化ガリウム系半導体層を成長させる方法を提供する。方法は、窒化ガリウム基板上に金属有機化学気相成長技術を用いて窒化ガリウム系列の欠陥分散抑制層を成長させ、欠陥分散抑制層上に窒化ガリウム系半導体層を成長させることを含む。
窒化ガリウム基板は、複数の非欠陥領域、及び各非欠陥領域間に位置する少なくとも一つの欠陥領域を含むことができる。また、窒化ガリウム系半導体層は、窒化ガリウム基板の欠陥領域が転写された欠陥領域を含むことができる。窒化ガリウム系半導体層の表面上における欠陥領域の幅は、窒化ガリウム基板の欠陥領域の幅の２倍を超えない。
欠陥分散抑制層は、９００℃以上１０００℃以下の範囲内の温度で成長させることができ、望ましくは、９６０℃以上９７０℃以下の温度で成長させることができる。
また、欠陥分散抑制層は、窒化ガリウム系半導体層の成長速度より遅い速度で成長させることができ、欠陥分散抑制層は、１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の速度で成長させることができる。
さらに、欠陥分散抑制層は、１μｍ以上２μｍ以下の範囲内の厚さで成長させることができる。
窒化ガリウム基板は、半極性基板又は非極性基板であって、各非欠陥領域は互いに異なるオフ角を有することができる。
本発明の他の実施例によると、上述した窒化物半導体層の成長方法を用いて窒化物半導体素子を製造することができる。
本発明の各実施例によると、欠陥領域を有する窒化ガリウム基板を成長基板として使用し、良好な結晶品質を有する窒化物半導体層を成長させることができ、その結果、量産性及び収率の高い非極性又は半極性半導体素子を製造することができる。特に、本発明の各実施例によると、窒化ガリウム基板の欠陥領域がその基板上に成長される半導体層で拡散されることを防止することができる。
本発明の一実施例に係る窒化物半導体層の成長方法及び半導体素子の製造方法を説明するための概略的な断面図である。 欠陥分散抑制層なしで成長された窒化物半導体層を説明するための概略的な断面図である。 （ａ）及び（ｂ）は、欠陥分散抑制層なしで成長された半極性窒化物半導体層の表面を示す光学顕微鏡写真である。 （ａ）及び（ｂ）は、相対的に高い温度及び相対的に低い温度で成長された欠陥分散抑制層上の半極性窒化物半導体層の表面を示す光学顕微鏡写真である。 （ａ）及び（ｂ）は、相対的に低い温度で異なる成長圧力で成長された欠陥分散抑制層上の半極性窒化物半導体層の表面を示す光学顕微鏡写真である。 図３（ａ）ないし図５（ｂ）の６個の試料のＰＬ強度を示すグラフである。 欠陥分散抑制層なしで成長された非極性窒化物半導体層の表面を示す光学顕微鏡写真である。 （ａ）及び（ｂ）は、相対的に高温で異なる成長圧力で成長された欠陥分散抑制層上の非極性窒化物半導体層の表面を示す光学顕微鏡写真である。 相対的に低温で成長された欠陥分散抑制層上の非極性窒化物半導体層の表面を示す光学顕微鏡写真である。 図７ないし図９の４個の試料のＰＬ強度を示すグラフである。
以下では、添付の各図面を参照して本発明の各実施例を詳細に説明する。次に紹介する各実施例は、当業者に本発明の思想を十分に伝達するために例として提供されるものである。したがって、本発明は、以下で説明する各実施例に限定されるものではなく、他の形態で具体化することもできる。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。明細書全体にわたって同一の参照番号は同一の構成要素を示す。
図１は、本発明の一実施例に係る窒化物半導体層の成長方法及び半導体素子の製造方法を説明するための概略的な断面図である。
図１（ａ）を参照すると、窒化ガリウム基板２１が準備される。窒化ガリウム基板２１は、複数のシード基板上に水素化物気相エピタキシーを用いて窒化ガリウム系単結晶を成長させ、前記窒化ガリウム系単結晶をスライシングして提供することができる。
窒化ガリウム基板２１は、複数のシード基板に対応して、複数の非欠陥領域２１ａと、各非欠陥領域２１ａ間に位置する少なくとも一つの欠陥領域２１ｂとを含む。各非欠陥領域２１ａは、同一の成長面を有し得るが、互いに異なるオフ角を有する。例えば、各非欠陥領域２１ａは、半極性又は非極性成長面を有することができる。特に、前記半極性成長面は、例えば（２０―２１）面であって、非極性成長面はｍ面又はａ面であり得る。前記成長面がｍ面である場合、各非欠陥領域２１ａのオフ角は、例えば［０００１］方向に対して約−４°以上−１０°以下、望ましくは、−４°以上−６°以下の範囲内であり得る。オフ角を［０００１］方向に対して−４°以上−１０°以下の範囲内にすることによって、活性層内のＩｎ含有量を増加させることができる。
図１（ｂ）を参照すると、前記基板２１上に窒化ガリウム系の欠陥分散抑制層２３が成長される。欠陥分散抑制層２３は、その上に成長される半導体層（例えば、 図１（ｃ）のｎ型コンタクト層２５）と同一の組成、例えば、ＧａＮで成長させることができ、ＡｌとＩｎを組成比０．３未満で含むこともできる。ただし、欠陥分散抑制層２３は、その上に成長される半導体層（例えば、図１（ｃ）の２５）とは異なる工程条件で成長させ、金属有機化学気相成長法を用いて成長させることができる。
前記欠陥分散抑制層２３は、例えば、成長温度、成長速度、成長圧力などでその上に成長される半導体層とは異なる条件で成長される。特に、欠陥分散抑制層２３は、その上に成長される半導体層に比べて相対的に低い温度で成長されることが望ましい。前記半導体層、例えば、図１（ｃ）のｎ型コンタクト層２５は、１０００℃より高い温度で成長させることができ、前記欠陥分散抑制層２３は、９００℃以上１０００℃以下の範囲内で成長させることができる。特に、前記欠陥分散抑制層２３は、９６０℃以上９７０℃以下の温度で成長させることができる。欠陥分散抑制層２３の最適な成長温度は、窒化ガリウム基板２１の成長面に従って少しずつ変わり得る。
また、前記欠陥分散抑制層２３は、その上に成長される半導体層の成長速度より遅い速度で成長させることができる。例えば、前記欠陥分散抑制層２３の成長速度はｎ型コンタクト層２５の成長速度の約１／２であり、１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の範囲内、望ましくは、１．５μｍ／ｈｒ以上２．０μｍ／ｈｒ以下であり得る。
前記欠陥分散抑制層２３はエピ成長層であり、サファイア基板などの異種基板上に形成される多結晶の低温バッファー層とは異なる。欠陥分散抑制層２３は、基板２１の結晶性を維持しながら成長させ、１μｍ以上４μｍ以下の範囲内、望ましくは１．５μｍ以上２．５μｍ以下の厚さで成長させることができる。欠陥分散抑制層２３は、基板２１の欠陥領域２１ｂに対応する欠陥領域２３ｂを有してもよい。欠陥領域２３ｂは、欠陥領域２１ｂの幅と類似し、またはそれより狭い場合もある。
前記欠陥分散抑制層２３は、その上に成長される半導体層の成長圧力とは異なる成長圧力で成長させ得るが、 その上に成長される半導体層と同一の圧力下で成長させることもできる。例えば、欠陥分散抑制層２３は、１００ｔｏｒｒ以上４００ｔｏｒｒ以下の範囲内、望ましくは、約１５０ｔｏｒｒの成長圧力下で成長させることができる。一方、全体のガスに対してＨ２の体積比を約３０％以内に維持し、また、Ｈ２を使用せずにＮ２雰囲気で工程を進行することが望ましい。
図１（ｃ）を参照すると、欠陥分散抑制層２３上に窒化ガリウム系半導体層３０が成長される。窒化ガリウム系半導体層３０は、ｎ型コンタクト層２５、活性層２７及びｐ型コンタクト層２９を含むことができる。窒化ガリウム系半導体層３０は、金属有機化学気相成長法を用いて成長させることができる。
ここで、ｎ型コンタクト層２５は、例えば、ｎ型ＧａＮを含むことができ、活性層２７は、ＩｎＧａＮ井戸層を含む単一量子井戸構造、又は多重量子井戸構造で形成することができ、ｐ型コンタクト層２９はｐ型ＧａＮを含むことができる。前記ｎ型コンタクト層２５及びｐ型コンタクト層２９は単一層又は多重層であり得る。前記ｎ型コンタクト層２５は、１０００℃以上の温度で成長させることができ、１０００℃以上１０３０℃以下の温度範囲で成長させることができる。
本実施例によると、ｎ型コンタクト層２５と異なる条件で基板２１とｎ型コンタクト層２５との間に欠陥分散抑制層２３を成長させることによって、基板２１内の欠陥領域２１ｂが半導体層３０内で分散されることを防止することができる。その結果、半導体層３０内の欠陥領域３０ｂの幅は、基板２１内の欠陥領域２１ｂの幅の２倍を超えないように制御することができる。したがって、相対的に広い非欠陥領域３０ａを確保することができ、前記非欠陥領域３０ａ内に素子分離領域を形成することによって、高収率で半導体素子を製造することができる。
図２は、欠陥分散抑制層２３なしで成長された窒化物半導体層を説明するための概略的な断面図である。
図２を参照すると、図１と対比して、基板２１上に欠陥分散抑制層２３がない点に差がある。図２に示したように、基板２１上にｎ型コンタクト層２５が直接成長される。
この場合、基板２１内の欠陥領域はｎ型コンタクト層 ２５で分散され、さらに、その上の活性層２７及びｐ型コンタクト層２９で分散される。
その結果、窒化物半導体層３０の表面上で欠陥領域３０ｂが広く形成され、非欠陥領域３０ａが狭くなる。
ここで、半導体層３０内で欠陥領域３０ｂが対称的に分散される場合を示したが、欠陥領域３０ｂは、オフ角によって一側により多く分散される場合もある。
図１の欠陥分散抑制層２３は、図２に示すように、半導体層３０内で欠陥領域３０ｂが分散されることを防止する。特に、欠陥分散抑制層２３は、ｎ型コンタクト層２５内で欠陥領域が分散されることを防止する。
（半極性半導体層の成長）
図３（ａ）及び（ｂ）は、欠陥分散抑制層なしで成長された半極性窒化物半導体層の表面を示す光学顕微鏡写真である。
図３（ａ）及び図３（ｂ）の試料は、図２を参照して説明したように、（２０−２１）成長面を有する窒化ガリウム基板２１上にｎ型ＧａＮコンタクト層２５を直接成長させ、その上に同一の条件で活性層２７及びｐ型コンタクト層２９を含む各半導体層を成長させて製作した。
図３（ａ）及び図３（ｂ）は、ほぼ同一の条件で半導体層３０を成長させ、ただし、ｎ型コンタクト層２５の成長温度で少しの差がある。ｎ型コンタクト層２５の成長速度及び成長圧力はそれぞれ約３μｍ／ｈｒ、約１５０ｔｏｒｒであった。図３（ａ）及び図３（ｂ）に示したように、欠陥分散抑制層２３なしで半導体層３０を成長させた場合、半導体層３０の表面で広い領域にわたって欠陥領域が分散されることを確認することができる。
図４（ａ）及び（ｂ）は、相対的に高い温度（１０３０℃）及び相対的に低い温度（９７０℃）で成長された欠陥分散抑制層上の半極性窒化物半導体層の表面を示す光学顕微鏡写真である。
図４（ａ）及び（ｂ）の試料は、（２０−２１）成長面を有する基板２１上に、図１（ｂ）を参照して説明したように、ＧａＮ欠陥分散抑制層２３を成長させ、その上に半導体層３０を成長させて製作した。図４（ａ）の試料は、欠陥分散抑制層２３を１０３０℃で約１．８μｍ／ｈｒの成長速度で成長させ、その後、温度を下げてｎ型コンタクト層２５を約１０００℃で成長させたものであって、図４（ｂ）の試料は、欠陥分散抑制層２３を約９７０℃で約１．８μｍ／ｈｒの成長速度で成長させ、その後、温度を上げてｎ型コンタクト層２５を約１０００℃で成長させたものである。欠陥分散抑制層２３の成長圧力は全て４００ｔｏｒｒであって、ｎ型コンタクト層２５の成長速度は約３μｍ／ｈｒで、成長圧力は１５０ｔｏｒｒであった。図４（ａ）及び（ｂ）の試料は、全て約０．８μｍの厚さで成長させた。
図４（ａ）及び（ｂ）を参照すると、欠陥分散抑制層２３を基板２１と半導体層３０との間に介在させることによって、半導体層３０の表面が改善されることを確認することができる。特に、欠陥分散抑制層２３の成長温度を１０３０℃から９７０℃に下げることによって、半導体層３０の表面が相当改善され、欠陥領域３０ｂの幅が狭くなることを確認することができる。
図５（ａ）及び（ｂ）は、相対的に低い温度（９７０℃）で異なる成長圧力（４００ｔｏｒｒ、１５０ｔｏｒｒ）で成長された欠陥分散抑制層上の半極性窒化物半導体層の表面を示す光学顕微鏡写真である。
図５（ａ）の試料は、図４（ｂ）の試料とほぼ同一の条件で欠陥分散抑制層２３及び半導体層３０を成長させ、ただし、欠陥分散抑制層２３の厚さを約２倍増加させて約１．５μｍにした。一方、図５（ｂ）の試料は、図５（ａ）の試料と対比して、欠陥分散抑制層２３の成長圧力をｎ型コンタクト層２５の成長圧力と同一に約１５０ｔｏｒｒにしたことに差がある。
図５（ａ）及び図５（ｂ）を参照すると、欠陥分散抑制層２３の厚さを増加させることによって、図４（ｂ）の試料に比べて半導体層３０の表面が改善されることを確認することができ、さらに、成長圧力を調節することによって表面をさらに改善することができる。
以上の実験結果を見ると、ｎ型コンタクト層２５と異なる成長条件で基板２１上に欠陥分散抑制層２３を成長させることによって、欠陥領域３０ｂが分散されることを抑制することができる。特に、欠陥分散抑制層２３の成長温度及び／又は成長速度をｎ型コンタクト層２５より下げることによって、欠陥領域３０ｂの幅を減少させることができる。
図６は、図３（ａ）ないし図５（ｂ）の６個の試料のＰＬ強度を示すグラフである。
図６を参照すると、半導体層３０の表面が改善されるほどＰＬ強度が向上することを確認することができる。特に、欠陥分散抑制層２３を介在させた場合、図４（ａ）の試料３のように、相対的に高い温度（１０３０℃）で欠陥分散抑制層２３を成長させたとしても、欠陥分散抑制層２３がない場合に比べてＰＬ強度が増加した。
さらに、図５（ａ）の試料のように、成長温度を約９７０℃にｎ型コンタクト層２５の成長温度より相対的に下げながら欠陥分散抑制層２３の厚さを約１．５μｍに増加させることによってＰＬ強度を急激に向上させることができ、成長圧力を制御することによってＰＬ強度を最適化することができる。
（非極性半導体層の成長）
図７は、欠陥分散抑制層なしで成長された非極性窒化物半導体層の表面を示す光学顕微鏡写真である。
図７の試料は、図２を参照して説明したように、ｍ（１０−１０）成長面を有する窒化ガリウム基板２１上に直接ｎ型コンタクト層２５を成長させ、その上に活性層２７及びｐ型コンタクト層２９を含む各半導体層を成長させて製作したものである。
欠陥分散抑制層２３なしで半導体層３０を成長させた場合、半導体層３０の表面が非常に粗く、広い領域にわたって欠陥領域が分散されることを確認することができる。
図８（ａ）及び（ｂ）は、相対的に高温（１０３０℃）で異なる成長圧力（４００ｔｏｒｒ、１５０ｔｏｒｒ）で成長されたＧａＮ欠陥分散抑制層２３上の非極性窒化物半導体層３０の表面を示す光学顕微鏡写真である。
図８（ａ）及び（ｂ）の試料は、（１０−１０）成長面を有する基板２１上に、図１（ｂ）を参照して説明したように、欠陥分散抑制層２３を成長させ、その上に半導体層３０を成長させて製作したものである。図８（ａ）の試料は、欠陥分散抑制層２３を１０３０℃、約４００ｔｏｒｒで約２．５μｍ／ｈｒの成長速度で成長させ、その後、温度を下げてｎ型コンタクト層２５を約１０００℃で約３μｍ／ｈｒの成長速度で成長させたものである。図８（ｂ）の試料は、図８（ａ）の試料とほぼ類似するが、成長圧力を１５０ｔｏｒｒにしたことに差がある。欠陥分散抑制層２３は約５０分成長され、厚さは約２．１μｍであった。
図８（ａ）及び（ｂ）を参照すると、欠陥分散抑制層２３を基板２１と半導体層３０との間に介在させることによって、半導体層３０の表面が改善されることを確認することができる。特に、成長圧力を１５０ｔｏｒｒに下げることによって、表面特性を相対的に改善することができる。
図９は、相対的に低温（９６０℃）で成長された欠陥分散抑制層２３上の非極性窒化物半導体層３０の表面を示す光学顕微鏡写真である。
図９の試料は、図８（ｂ）の試料とほぼ同一の条件で欠陥分散抑制層２３及び半導体層３０を成長させ、ただし、欠陥分散抑制層２３の成長温度を９６０℃にした。
図９を参照すると、欠陥分散抑制層２３の成長温度を９６０℃に下げることによって、半導体層３０の表面が改善されることを確認することができる。
以上の実験結果を見ると、ｎ型コンタクト層２５と異なる成長条件で基板２１上に欠陥分散抑制層２３を成長させることによって、欠陥領域３０ｂが分散されることを抑制することができる。
図１０は、図７ないし図９の４個の試料のＰＬ強度を示すグラフである。
図１０を参照すると、半導体層３０の表面が改善されるほどＰＬ強度が向上することを確認することができる。特に、欠陥分散抑制層２３の成長圧力を１５０ｔｏｒｒに下げることによって図８（ｂ）の試料のようにＰＬ強度を増加させることができ、さらに、欠陥分散抑制層２３の成長温度を９６０℃に下げることによってＰＬ強度をさらに増加させることができる。
２１：窒化ガリウム基板、２３：欠陥分散抑制層、３０：窒化ガリウム系半導体層

Claims (25)

  1. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、９００℃以上の温度で成長され、前記第１半導体層上に成長される前記第２半導体層の成長温度より低い温度で成長される、
    窒化物半導体層の成長方法。
  2. 前記第１半導体層は、９００℃以上１０００℃以下の範囲内の温度で成長される、請求項１に記載の窒化物半導体層の成長方法。
  3. 前記第１半導体層は、９６０℃以上９７０℃以下の温度で成長される、請求項２に記載の窒化物半導体層の成長方法。
  4. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、１μｍ以上２μｍ以下の範囲内の厚さで成長される、
    窒化物半導体層の成長方法。
  5. 前記第１半導体層は、１５０ｔｏｒｒ以上４００ｔｏｒｒ以下の圧力下で成長される、請求項４に記載の窒化物半導体層の成長方法。
  6. 前記第１半導体層は、その上に成長される前記第２半導体層と同一の圧力下で成長される、請求項５に記載の窒化物半導体層の成長方法。
  7. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、その上に成長される前記第２半導体層の成長速度より遅い速度で成長され、
    前記第１半導体層は、１μｍ以上２μｍ以下の範囲内の厚さで成長される、
    窒化物半導体層の成長方法。
  8. 前記第１半導体層は、１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の速度で成長される、請求項７に記載の窒化物半導体層の成長方法。
  9. 前記第２半導体層は、
    前記第１半導体層上に位置するｎ型コンタクト層と、
    前記ｎ型コンタクト層上に位置するｐ型コンタクト層と、
    前記ｎ型コンタクト層と前記ｐ型コンタクト層との間に位置する活性層と、を含む、請求項１から８のいずれか１項に記載の窒化物半導体層の成長方法。
  10. 複数のシード基板上に水素化物気相エピタキシー（ＨＶＰＥ）を用いて窒化ガリウム結晶を成長させ、前記窒化ガリウム結晶をスライシングして製造された窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させる方法であって、
    前記窒化ガリウム基板上に金属有機化学気相成長技術を用いて前記第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、９００℃以上の温度で成長され、前記第１半導体層上に成長される前記第２半導体層の成長温度より低い温度で成長される、
    窒化物半導体層の成長方法。
  11. 複数のシード基板上に水素化物気相エピタキシー（ＨＶＰＥ）を用いて窒化ガリウム結晶を成長させ、前記窒化ガリウム結晶をスライシングして製造された窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させる方法であって、
    前記窒化ガリウム基板上に金属有機化学気相成長技術を用いて前記第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記窒化ガリウム基板は、複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含み、
    前記第２半導体層は、前記窒化ガリウム基板の欠陥領域が転写された欠陥領域を含み、前記第２半導体層の表面上の欠陥領域の幅が、前記窒化ガリウム基板の欠陥領域の幅の２倍を超えない厚さの範囲内で成長される、
    窒化物半導体層の成長方法。
  12. 前記第１半導体層は、９００℃以上１０００℃以下の範囲内の温度で成長される、請求項１０に記載の窒化物半導体層の成長方法。
  13. 前記第１半導体層は、９６０℃以上９７０℃以下の温度で成長される、請求項１２に記載の窒化物半導体層の成長方法。
  14. 複数のシード基板上に水素化物気相エピタキシー（ＨＶＰＥ）を用いて窒化ガリウム結晶を成長させ、前記窒化ガリウム結晶をスライシングして製造された窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させる方法であって、
    前記窒化ガリウム基板上に金属有機化学気相成長技術を用いて前記第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、その上に成長される前記第２半導体層の成長速度より遅い速度で成長される、
    窒化物半導体層の成長方法。
  15. 前記第１半導体層は１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の速度で成長される、請求項１４に記載の窒化物半導体層の成長方法。
  16. 前記第１半導体層は、１μｍ以上２μｍ以下の範囲内の厚さで成長される、請求項１５に記載の窒化物半導体層の成長方法。
  17. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、９００℃以上の温度で成長され、前記第１半導体層上に成長される前記第２半導体層の成長温度より低い温度で成長される、
    窒化物半導体素子の製造方法。
  18. 前記第１半導体層は、９００℃以上１０００℃以下の範囲内の温度で成長される、請求項１７に記載の窒化物半導体素子の製造方法。
  19. 前記第１半導体層は、９６０℃以上９７０℃以下の温度で成長される、請求項１８に記載の窒化物半導体素子の製造方法。
  20. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、１μｍ以上２μｍ以下の範囲内の厚さで成長される、
    窒化物半導体素子の製造方法。
  21. 前記第１半導体層は、１５０ｔｏｒｒ以上４００ｔｏｒｒ以下の圧力下で成長される、請求項２０に記載の窒化物半導体素子の製造方法。
  22. 前記第１半導体層は、その上に成長される前記第２半導体層と同一の圧力下で成長される、請求項２１に記載の窒化物半導体素子の製造方法。
  23. 複数の非欠陥領域、及び各々の前記非欠陥領域の間に位置する少なくとも一つの欠陥領域を含む窒化ガリウム基板を準備し、
    前記窒化ガリウム基板上に窒化ガリウムを含む欠陥分散抑制層である第１半導体層を成長させ、
    前記第１半導体層上に窒化ガリウムを含む第２半導体層を前記第１半導体層とは異なる条件で成長させ、
    前記第１半導体層は、その上に成長される前記第２半導体層の成長速度より遅い速度で成長され、
    前記第１半導体層は、１μｍ以上２μｍ以下の範囲内の厚さで成長される、
    窒化物半導体素子の製造方法。
  24. 前記第１半導体層は、１．５μｍ／ｈｒ以上２．５μｍ／ｈｒ以下の速度で成長される、請求項２３に記載の窒化物半導体素子の製造方法。
  25. 前記第２半導体層は、
    前記第１半導体層上に位置するｎ型コンタクト層と、
    前記ｎ型コンタクト層上に位置するｐ型コンタクト層と、
    前記ｎ型コンタクト層と前記ｐ型コンタクト層との間に位置する活性層と、を含む、請求項１７から２４のいずれか１項に記載の窒化物半導体素子の製造方法。
JP2013248530A 2012-11-30 2013-11-29 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法 Expired - Fee Related JP6306331B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120138050A KR102062381B1 (ko) 2012-11-30 2012-11-30 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
KR10-2012-0138050 2012-11-30

Publications (2)

Publication Number Publication Date
JP2014110431A JP2014110431A (ja) 2014-06-12
JP6306331B2 true JP6306331B2 (ja) 2018-04-04

Family

ID=49674205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013248530A Expired - Fee Related JP6306331B2 (ja) 2012-11-30 2013-11-29 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法

Country Status (4)

Country Link
US (2) US9142622B2 (ja)
EP (2) EP3680929A1 (ja)
JP (1) JP6306331B2 (ja)
KR (1) KR102062381B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143255A (ja) * 2013-01-23 2014-08-07 Mitsubishi Chemicals Corp 窒化物系発光ダイオードの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US6153166A (en) 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP2003017421A (ja) 2001-04-24 2003-01-17 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
US6939730B2 (en) 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4131101B2 (ja) * 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP5149093B2 (ja) * 2003-06-26 2013-02-20 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子及びその製造方法
JP4915128B2 (ja) * 2005-04-11 2012-04-11 日亜化学工業株式会社 窒化物半導体ウエハ及びその製造方法
US7897490B2 (en) 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
CA2641016A1 (en) 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP2009164233A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子およびその製造方法
JP5093033B2 (ja) * 2008-09-30 2012-12-05 ソニー株式会社 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置
JP2010132472A (ja) * 2008-12-02 2010-06-17 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
JP5464004B2 (ja) * 2010-03-29 2014-04-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP5757068B2 (ja) * 2010-08-02 2015-07-29 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP2012178609A (ja) * 2012-05-22 2012-09-13 Sharp Corp 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置

Also Published As

Publication number Publication date
EP2738793A1 (en) 2014-06-04
US9728404B2 (en) 2017-08-08
KR20140070043A (ko) 2014-06-10
US20150380237A1 (en) 2015-12-31
KR102062381B1 (ko) 2020-01-03
US20140151713A1 (en) 2014-06-05
EP2738793B1 (en) 2020-03-04
EP3680929A1 (en) 2020-07-15
JP2014110431A (ja) 2014-06-12
US9142622B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN101528991B (zh) 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法
CN104518062B (zh) 制造半导体发光器件的方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2004524250A (ja) 窒化ガリウム材料および方法
WO2014042054A1 (ja) 窒化アルミニウム基板およびｉｉｉ族窒化物積層体
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP4883931B2 (ja) 半導体積層基板の製造方法
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
JP6306331B2 (ja) 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法
CN103872200B (zh) 形成半导体层的方法、半导体发光器件及其制造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
US8026517B2 (en) Semiconductor structures
JP6066530B2 (ja) 窒化物半導体結晶の作製方法
JP2009208989A (ja) 化合物半導体基板およびその製造方法
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
Scholz et al. Large Area Semipolar GaN Grown on Foreign Substrates
KR20150028021A (ko) 질화물 반도체층 성장 방법, 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180308

R150 Certificate of patent or registration of utility model

Ref document number: 6306331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees