JP6319644B2 - リードフレームおよびその製造方法、ならびに半導体装置の製造方法 - Google Patents
リードフレームおよびその製造方法、ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6319644B2 JP6319644B2 JP2013206649A JP2013206649A JP6319644B2 JP 6319644 B2 JP6319644 B2 JP 6319644B2 JP 2013206649 A JP2013206649 A JP 2013206649A JP 2013206649 A JP2013206649 A JP 2013206649A JP 6319644 B2 JP6319644 B2 JP 6319644B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- portions
- width direction
- long
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1乃至図4により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図である。
次に、図5および図6により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図5および図6は、本実施の形態によるリードフレーム10を用いて作製された半導体装置を示す図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(g)を用いて説明する。図7(a)−(g)は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図2に対応する図である。
次に、図5および図6に示す半導体装置20の製造方法について、図8(a)−(f)により説明する。図8(a)−(f)は、本実施の形態による半導体装置の製造方法を示す断面図である。
本実施の形態によれば、コネクティングバー17のうち応力変形が生じやすい箇所である長リード連結部18Aは、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部51、53を有し、かつその表面及び裏面の両方に、ハーフエッチングが施されない平坦部52、54を有している。
次に、図9乃至図13により、本実施の形態によるリードフレームの変形例について説明する。図9乃至図13に示す各種変形例は、長リード部16Aおよび短リード部16Bの構成が異なるものであり、他の構成は上述した実施の形態と略同一である。図9乃至図13において、図1乃至図8に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図9(a)(b)は、本実施の形態の一変形例(変形例1)によるリードフレーム10Aを示している。図9(a)は、リードフレーム10Aの長リード部16Aを示す、長手方向に沿う垂直断面図(図4(a)に対応する図)であり、図9(b)は、リードフレーム10Aの短リード部16Bを示す、長手方向に沿う垂直断面図(図4(b)に対応する図)である。
図10(a)(b)は、本実施の形態の一変形例(変形例2)によるリードフレーム10Bを示している。図10(a)は、リードフレーム10Bの長リード部16Aを示す、長手方向に沿う垂直断面図(図4(a)に対応する図)であり、図10(b)は、リードフレーム10Bの短リード部16Bを示す、長手方向に沿う垂直断面図(図4(b)に対応する図)である。
図11(a)(b)は、本実施の形態の一変形例(変形例3)によるリードフレーム10Cを示している。図11(a)は、リードフレーム10Cの長リード部16Aを示す、長手方向に沿う垂直断面図(図4(a)に対応する図)であり、図11(b)は、リードフレーム10Cの短リード部16Bを示す、長手方向に沿う垂直断面図(図4(b)に対応する図)である。
図12(a)(b)は、本実施の形態の一変形例(変形例4)によるリードフレーム10Dを示している。図12(a)は、リードフレーム10Dの長リード部16Aを示す、長手方向に沿う垂直断面図(図4(a)に対応する図)であり、図12(b)は、リードフレーム10Dの短リード部16Bを示す、長手方向に沿う垂直断面図(図4(b)に対応する図)である。
図13(a)(b)は、本実施の形態の一変形例(変形例5)によるリードフレーム10Eを示している。図13(a)は、リードフレーム10Eの長リード部16Aを示す、長手方向に沿う垂直断面図(図4(a)に対応する図)であり、図13(b)は、リードフレーム10Eの短リード部16Bを示す、長手方向に沿う垂直断面図(図4(b)に対応する図)である。
14 リードフレーム要素
15 ダイパッド
16A 長リード部
16B 短リード部
16a 内部端子部
16b 連結部
16c 外部端子部
17 コネクティングバー
18A 長リード連結部
18B 短リード連結部
19 補強部
20 半導体装置
21 半導体素子
21a 端子部
22 ボンディングワイヤ(接続部)
24 封止樹脂部
26 固着材
43 吊りリード
44 連結リード
51 ハーフエッチング凹部
52 平坦部
53 ハーフエッチング凹部
54 平坦部
Claims (6)
- 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の表面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。 - 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。 - 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。 - 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。 - 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
前記長リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、当該ハーフエッチング凹部の両側にそれぞれ前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
前記短リード連結部の裏面において、幅方向中央部に前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。 - 半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを含む、複数のリードフレーム要素を備え、
隣接する前記リードフレーム要素間において、対応する一対の前記長リード部および一対の前記短リード部がそれぞれコネクティングバーを介して連結され、
前記コネクティングバーは、前記長リード部および前記短リード部の長手方向に対して直交して延び、
前記コネクティングバーは、対応する一対の前記長リード部間に位置する複数の長リード連結部と、対応する一対の前記短リード部間に位置する複数の短リード連結部とを有し、
前記長リード連結部は、その表面及び裏面の少なくとも一方の面に、ハーフエッチングが施されたハーフエッチング凹部を有し、前記表面及び前記裏面の両方に、ハーフエッチングが施されない平坦部を有し、
前記長リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成され、
前記長リード連結部の裏面において、幅方向中央部に前記平坦部が形成され、幅方向両端部にそれぞれ前記ハーフエッチング凹部が形成され、
前記短リード連結部の表面において、幅方向中央部に前記平坦部が形成され、当該平坦部の両側にそれぞれ前記ハーフエッチング凹部が形成され、幅方向両端部にそれぞれ前記平坦部が形成されていることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013206649A JP6319644B2 (ja) | 2013-10-01 | 2013-10-01 | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013206649A JP6319644B2 (ja) | 2013-10-01 | 2013-10-01 | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015072946A JP2015072946A (ja) | 2015-04-16 |
| JP6319644B2 true JP6319644B2 (ja) | 2018-05-09 |
Family
ID=53015146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013206649A Active JP6319644B2 (ja) | 2013-10-01 | 2013-10-01 | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6319644B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6390011B2 (ja) * | 2014-12-25 | 2018-09-19 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6638951B2 (ja) * | 2015-09-28 | 2020-02-05 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6798670B2 (ja) * | 2017-02-08 | 2020-12-09 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6772087B2 (ja) * | 2017-02-17 | 2020-10-21 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
| JP6757274B2 (ja) * | 2017-02-17 | 2020-09-16 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
| JP6327732B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP6924411B2 (ja) * | 2017-08-28 | 2021-08-25 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
| JP7193284B2 (ja) * | 2018-09-21 | 2022-12-20 | 新光電気工業株式会社 | リードフレーム及びリードフレームの製造方法 |
| CN116266567A (zh) * | 2021-12-17 | 2023-06-20 | 先进半导体材料(深圳)有限公司 | 引线框结构 |
| CN116266568A (zh) * | 2021-12-17 | 2023-06-20 | 先进半导体材料(深圳)有限公司 | 封装结构 |
| KR102586967B1 (ko) * | 2022-04-05 | 2023-10-11 | 해성디에스 주식회사 | 리드 프레임 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077279A (ja) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
| JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
| JP2004023007A (ja) * | 2002-06-20 | 2004-01-22 | Sony Corp | 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。 |
| US7153724B1 (en) * | 2003-08-08 | 2006-12-26 | Ns Electronics Bangkok (1993) Ltd. | Method of fabricating no-lead package for semiconductor die with half-etched leadframe |
| JP2005158771A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7259460B1 (en) * | 2004-06-18 | 2007-08-21 | National Semiconductor Corporation | Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package |
| US7186588B1 (en) * | 2004-06-18 | 2007-03-06 | National Semiconductor Corporation | Method of fabricating a micro-array integrated circuit package |
| JP5214911B2 (ja) * | 2006-12-27 | 2013-06-19 | 株式会社デンソー | モールドパッケージの製造方法 |
| JP5807800B2 (ja) * | 2010-11-18 | 2015-11-10 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
| JP5899614B2 (ja) * | 2010-11-26 | 2016-04-06 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
-
2013
- 2013-10-01 JP JP2013206649A patent/JP6319644B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015072946A (ja) | 2015-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
| JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP5899614B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
| JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
| JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP6107995B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP2015095597A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6379448B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6274553B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6071034B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
| JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP6460500B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2018014397A (ja) | リードフレームおよび半導体装置 | |
| JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP6399126B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP6350683B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
| JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2018191012A (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP2019004081A (ja) | リードフレームおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180322 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6319644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |