JP6329596B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6329596B2 JP6329596B2 JP2016144746A JP2016144746A JP6329596B2 JP 6329596 B2 JP6329596 B2 JP 6329596B2 JP 2016144746 A JP2016144746 A JP 2016144746A JP 2016144746 A JP2016144746 A JP 2016144746A JP 6329596 B2 JP6329596 B2 JP 6329596B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- die pad
- light receiving
- conductive region
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
本発明の実施形態は、半導体装置に関する。 Embodiments described herein relate generally to a semiconductor device.
光結合装置(フォトカプラやフォトリレーを含む)は、発光素子を用いて入力電気信号
を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため
、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
An optical coupling device (including a photocoupler and a photorelay) can convert an input electric signal into an optical signal by using a light emitting element, and can output the electric signal after receiving the light by the light receiving element. For this reason, the optical coupling device can transmit an electrical signal in a state where the input and output are insulated.
産業用機器、事務用機器、家電機器では、DC電圧系、AC電源系、電話回線系および
制御系などの異なる電源系が1つの装置内に配置されている。しかし、異なる電源系や回
路系を直接結合すると、動作不良を生じることがある。
In industrial equipment, office equipment, and home appliances, different power supply systems such as a DC voltage system, an AC power supply system, a telephone line system, and a control system are arranged in one apparatus. However, if different power supply systems and circuit systems are directly coupled, malfunction may occur.
もし、光結合装置を用いると、異なる電源間が絶縁されるので、動作不良を抑制するこ
とができる。
If an optical coupling device is used, different power sources are insulated from each other, so that malfunction can be suppressed.
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが
使用される。また、テスター用途の信号切り替えに使用される場合、非常に多数のフォト
カプラーが実装される。このような場合、基板への実装面積を小さくする必要から、小型
化が強く要求される。小型であっても高い耐湿性および信頼性を維持することが要求され
る。
For example, in inverters and air conditioners, a large number of photocouplers including those for AC loads are used. In addition, when used for signal switching for tester applications, a very large number of photocouplers are mounted. In such a case, downsizing is strongly required because the mounting area on the substrate needs to be reduced. Even if it is small, it is required to maintain high moisture resistance and reliability.
耐湿性および信頼性を維持しつつ、小型化が容易な半導体装置を提供する。 Provided is a semiconductor device that can be easily downsized while maintaining moisture resistance and reliability.
実施形態の半導体装置は、第1の面と、前記第1の面とは反対の側の第2の面と、を有する絶縁基板を含む実装部材と、第1導電領域を含み、前記第1の面に設けられた第1の端子と、第2導電領域を含み、前記第1の面に設けられた第2の端子と、第3導電領域を有し、前記第1の端子と前記第2の端子との間に前記第1の端子と前記第2の端子から離間して設けられたダイパッド部と、前記第3導電領域の上に設けられた受光素子と、前記受光素子の上に設けられた発光素子と、MOSFETと、前記受光素子と、前記発光素子と、前記MOSFETと、前記絶縁基板の前記第1の面と、前記第1の端子と、前記第2の端子と、を覆う封止樹脂層と、を備え、前記第3導電領域は、前記第2の端子に隣り合う第1ダイパッド部と、前記第1の端子に隣り合う第2ダイパッド部とを有し、前記第1ダイパッド部と前記第2ダイパッド部とは互いに離間し、前記受光素子は前記第2ダイパッド部上に設けられ、前記MOSFETは前記第1ダイパッド部上に設けられ、前記第2導電領域は前記第2の面上にあり、前記第2導電領域と前記第3導電領域の前記第1ダイパッド部とを電気的に接続する導電層が、前記第1の面から前記第2の面に通じる貫通孔に設けられる。 The semiconductor device according to the embodiment includes a mounting member including an insulating substrate having a first surface and a second surface opposite to the first surface, a first conductive region, and the first conductive region. A first terminal provided on the first surface, a second conductive region, a second terminal provided on the first surface, a third conductive region, the first terminal and the second conductive region A die pad portion provided apart from the first terminal and the second terminal, a light receiving element provided on the third conductive region, and a light receiving element on the light receiving element. The provided light emitting element, MOSFET, the light receiving element, the light emitting element, the MOSFET, the first surface of the insulating substrate, the first terminal, and the second terminal. comprising a sealing resin layer covering the said third conductive region includes a first die pad portion adjacent to said second terminal, said first And a second die pad portion adjacent to the terminal, said and said second die pad portion first die pad portion spaced apart from one another, the light receiving element is provided on the second die pad portion, the MOSFET is the second A conductive layer that is provided on one die pad portion , the second conductive region is on the second surface, and electrically connects the second conductive region and the first die pad portion of the third conductive region; , Provided in a through hole that communicates from the first surface to the second surface.
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1(a)は第1の実施形態にかかる実装部材の模式平面図、図1(b)はA−A線に
沿った模式断面図、である。
実装部材は、絶縁基板10と、第1ダイパッド部40と、第1の端子20と、第2の端
子30と、を有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a schematic plan view of a mounting member according to the first embodiment, and FIG. 1B is a schematic cross-sectional view taken along the line AA.
The mounting member includes the
絶縁基板10は、矩形状の第1の面10aと、第1の面10aとは反対の側の第2の面
10bと、第1の側面10cと、第1の側面10cに対向する第2の側面10dと、第3
の側面10eと、第3の側面10eに対向する第4の側面10fと、を有し、第1の面1
0aから第2の面10bに通じる貫通孔10gが設けられる。絶縁基板10は、ガラスフ
ァイバーなどからなり、0.1〜0.5mmなどの厚さとすることができる。
The
A through
絶縁基板10の第1の側面10cと第2の側面10dとには、切り欠き部10hを設け
ることができる。切り欠き部10hの内壁には導電部を設けることができる。
A
第1の端子20は、たとえば、2つの導電領域21、22を有する。それぞれの導電領
域21、22は、第1の側面10cの導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域領域と、が接続される。第1の側面10
cの導電領域と、回路基板などの配線部と、を半田フィレットなどで接着すると、半田材
の接合状態の確認が容易である。図1に表すように、第1の側面10cに切り欠き部10
hを設け、切り欠き部10hの表面に導電領域を設けてもよい。
The
When the conductive region c and the wiring part such as a circuit board are bonded with a solder fillet or the like, it is easy to confirm the joining state of the solder material. As shown in FIG. 1, the
h may be provided, and a conductive region may be provided on the surface of the
同様に、第2の端子30は、たとえば、2つの導電領域31、32を有する。それぞれ
の導電領域31、32は、切り欠き部10hに設けられた導電領域を介して、第1の面1
0aに設けられた導電領域と、第2の面10bに設けられた導電領域と、が接続される。
Similarly, the
The conductive region provided on 0a and the conductive region provided on the
第1パッド部40は、第1の面10aに設けられる。第2の端子30は、貫通孔10g
の内部に充填された導電性ペースト層またはメッキ層または側壁導電領域などにより、第
1ダイパッド部40と接続する。第2の端子30は、第1の端子20とは絶縁される。
The
The first
第1ダイパッド部40、第1の端子20、および第2の端子30、の導電領域は、絶縁
基板10の第1の面10aの上に設けられたCu箔、およびその上に積層されたNi、A
uなどのメッキ層などからなるものすることができる。また、上方からみて、第1ダイパ
ッド部40と、第1の端子20と、第2の端子30と、は、絶縁基板10の第1の面10
a上において互いに離間する。
The conductive regions of the first
It can consist of a plating layer such as u. Further, as viewed from above, the first
They are separated from each other on a.
図2(a)は第1の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図2
(b)はA−A線に沿った模式断面図、である。
光結合装置は、図1の実装部材5と、受光素子50と、発光素子60と、封止樹脂層9
0と、を有する。受光素子50は、第1ダイパッド部40に接着され受光面を上面に有す
る。発光素子60は、裏面から、受光素子50の受光面に向けて光を照射する。接着層5
2は、透光性と絶縁性を有し、受光素子50の上面に発光素子60を接着する。接着層5
2はポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などを含む絶縁ペーストなどからな
り、封止樹脂層90はエポキシ樹脂やシリコーン樹脂などからなるものとすることができ
る。
FIG. 2A is a schematic plan view of an optical coupling device using the mounting member according to the first embodiment.
(B) is a schematic cross section along the AA line.
The optical coupling device includes a mounting
0. The
2 has translucency and insulation, and adheres the
2 is made of an insulating paste containing polyimide resin, epoxy resin, silicone resin, or the like, and the sealing
また、発光素子60のアノード電極と、カソード電極と、は、第1の端子21、22に
それぞれボンディングワイヤなどで接続される。また、受光素子50の第1の面に設けら
れた一方の電極は、第2の端子32にボンディングワイヤなどで接続される。また、受光
素子50の他方の電極(たとえば、裏面に設けられる)は、第1ダイパッド部40に接着
され、貫通孔10gを介して、第2の端子31に接続される。
The anode electrode and the cathode electrode of the
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、を覆い発光素子60、受光素子50、ボンディングワイヤなどを保護する。上方から
みて、第1ダイパッド部40と、第1の端子20と、第2の端子30と、は、絶縁基板1
0の第1の面10a上において互いに離間している。このため、封止樹脂層90は、絶縁
基板10の第1の面10aと密着し、高い耐湿性や信頼性を保つことができる。
The sealing
And the
The
図3(a)は第2の実施形態にかかる実装部材の模式平面図、図3(b)はA−A線に
沿った模式断面図、図3(c)はA−A線に沿った変型例の模式断面図、である。
実装部材5は、絶縁基板10と、第1の端子20と、第2の端子30と、を有する。
FIG. 3A is a schematic plan view of the mounting member according to the second embodiment, FIG. 3B is a schematic cross-sectional view along the line AA, and FIG. 3C is along the line AA. It is a schematic cross section of a modified example.
The mounting
絶縁基板10は、矩形状の第1の面10aと、第1の面10aとは反対の側の第2の面
10bと、第1の側面10cと、第1の側面10cに対向する第2の側面10dと、第3
の側面10eと、第3の側面10eに対向する第4の側面10fと、を有する。
The insulating
絶縁基板10の第1の側面10cと第2の側面10dとには、切り欠き部10hを設け
ることができる。切り欠き部10hの側面には導電領域を設けることができる。
A
第1の端子20は、2つの導電領域21、22を有する。それぞれの導電領域21、2
2は、切り欠き部10hに設けられた導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域と、が接続される。
The
2, a conductive region provided on the
第2の端子30は、2つの導電領域31、32を有する。それぞれの導電領域31、3
2は、切り欠き部10hに設けられた導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域と、が接続される。第2の端子30と、
第1の端子20と、は絶縁される。
The
2, a conductive region provided on the
The
図3(b)において、第1の端子20と、第2の端子30と、は、AuまたはAgを含
む表面保護層を有する第1導電領域AAと、第1導電領域AAの表面保護層とは異なり、
Cuなどを表面とする第2導電領域BBと、を含む。また、上方からみて、第1の端子2
0と、第2の端子30と、は、絶縁基板10の第1の面10a上で互いに離間する。
In FIG. 3B, the
And a second conductive region BB whose surface is Cu or the like. Also, as viewed from above, the first terminal 2
0 and the
Cuは、主電流経路となる。また、第1導電領域AAは、Cuと、その上に設けられA
uやAgと、を含み、半導体素子の接着やワイヤボンディングを確実に行うために設けら
れる。
Cu serves as a main current path. In addition, the first conductive area AA includes Cu and A provided thereon.
u and Ag, and is provided to reliably perform bonding and wire bonding of semiconductor elements.
しかしながら、第1導電領域AAにおいて、AuやAgは、封止樹脂層90との密着性
が不十分であり、耐湿性や信頼性が十分ではない。このため、Cuを形成したのち、第2
導電領域BBとする領域をマスクなどで覆いAuやAgを形成しない。このようにして、
封止樹脂層90と、第2の端子31のCuを表面層とする第2導電領域BBと、の密着性
を高めることができる。
However, in the first conductive area AA, Au and Ag have insufficient adhesion to the sealing
The region to be the conductive region BB is covered with a mask or the like, and Au or Ag is not formed. In this way
Adhesion between the sealing
または、図3(c)に表すように、Cuの上にAuまたはAgなどを含む表面保護層2
3、33が設けられた第1および第2の端子20、30の上に、第1導電領域AAにマス
クを設けるなどをして第2導電領域BBとする。第2導電領域BBは、封止樹脂層90と
の密着性が良好なCu、Ni、Pdなどを表面に含むものか、または、少なくとも数nm
程度の酸化膜などを表面に含むものとする。第1導電領域AAの表面に比べ第2導電領域
BBの表面の酸化物の厚さを厚くすることが望ましい。
Alternatively, as shown in FIG. 3C, the surface protective layer 2 containing Au or Ag on Cu.
The first conductive area AA is provided with a mask on the first and
It is assumed that the surface includes an oxide film or the like. It is desirable to increase the thickness of the oxide on the surface of the second conductive region BB compared to the surface of the first conductive region AA.
図4(a)は第2の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図4
(b)はA−A線に沿った模式断面図、である。
光結合装置は、図3の実装部材5と、第2の端子31に接着され、受光面を上面に有す
る受光素子50と、受光面に光を照射する発光素子60と、透光性と絶縁性を有し、受光
素子50の上面に発光素子60を接着する接着層52と、封止樹脂層90と、を有する。
FIG. 4A is a schematic plan view of an optical coupling device using the mounting member according to the second embodiment, and FIG.
(B) is a schematic cross section along the AA line.
The optical coupling device is bonded to the mounting
また、発光素子60のアノード電極と、カソード電極と、は、第1の端子21、22の
うち、第1導電領域AAにそれぞれボンディングワイヤなどで接続される。また、受光素
子50の第1の面10aに設けられた一方の電極は、第2の端子32にボンディングワイ
ヤなどで接続される。受光素子50の他方の電極は、第2の端子31に接着される。
In addition, the anode electrode and the cathode electrode of the
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、それぞれの第1導電領域AAとそれぞれの第2の端子31の上の第2導電領域BBを
覆い内部を保護する。このため、封止樹脂層90は、実装部材5と密着し、高い耐湿性と
信頼性を保つことができる。
The sealing
The first conductive areas AA and the second conductive areas BB on the
図5(a)は第1の実施形態の変形例にかかる実装部材を用いた光半導体装置の模式斜
視図、図5(b)はA−A線に沿った模式断面図、図5(c)は封止前の模式斜視図、で
ある。
実装部材5は、第1の端子20と、第1ダイパッド部40と、の間の第1の面10aの
領域に設けられた第2ダイパッド部41をさらに有する。
FIG. 5A is a schematic perspective view of an optical semiconductor device using a mounting member according to a modification of the first embodiment, FIG. 5B is a schematic cross-sectional view along the line AA, and FIG. ) Is a schematic perspective view before sealing.
The mounting
第1の実施形態の変形例にかかる実装部材5は、上方からみて、第1ダイパッド部40
と、第2ダイパッド部41と、第1の端子20と、第2の端子30と、は、絶縁基板10
の第1の面10a上で互いに離間する。
The mounting
The second
Are spaced apart from each other on the
光結合装置は、実装部材5と、第1ダイパッド部40に接着されたMOSFET70と
、第2ダイパッド部41に接着され、受光面を上面に有する受光素子50と、受光面に光
を照射する発光素子60と、透光性と絶縁性を有し、受光素子50の上面に発光素子60
を接着する接着層52と、封止樹脂層90と、を有する。また、受光面を上面に有する受
光素子50と、受光面に光を照射する発光素子60とを透明シリコーン樹脂89(破線で
表す)などで覆ってもよい。
The optical coupling device includes a mounting
And an encapsulating
MOSFET70は、1つでもよいが、本図では、ソース・コモン接続された2つの素
子を含むものとする。それぞれのMOSFET70のチップ裏面をドレインとすると、第
2の端子31、32は、それぞれのMOSFETのドレインとなる。
The number of the
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、導電領域21、22、31、32と、MOSFET70と、を覆い内部を保護する。
受光素子50と、発光素子60と、を透明シリコーン樹脂89などで覆った場合、実装部
材5は、MOSFET70のマウントベッドの外縁と封止樹脂層90の外縁との距離DD
を40μmなど、また受光素子50のマウントベッドの外縁と封止樹脂層90の外縁との
距離EEを70μmなどとすると、封止樹脂層90は、絶縁基板10の第1の面10aと
密着し、高い耐湿性と信頼性を保つことができる。
The sealing
Then, the
When the
Is 40 μm, and the distance EE between the outer edge of the mounting bed of the
(表1)は、封止樹脂層外縁と、マウントベッド外縁と、の間に距離に対するグロース
リークテスト不良率とを表す。
(Table 1) represents the growth leak test failure rate with respect to the distance between the outer edge of the sealing resin layer and the outer edge of the mount bed.
(表1)に表すように、受光素子50のマウントベッド外縁と封止樹脂層90外縁との
距離EEは、MOSFET70のマウントベッドの外縁と封止樹脂層90の外縁との距離
DDより長くする必要がある。、さらに、距離DDが最小数値の時、距離EEは距離DD
よりも少なくとも15μm以上長いことが好ましい。または、距離EEが最小数値のとき
、距離DDは(距離EE−15μm)よりも長いことが好ましい。この結果、MOSFE
T70、発光素子60、受光素子50、およびこれらを接続するボンディングワイヤは、
高温、高湿の環境であっても、高い長期信頼性を保つことができる。
As shown in Table 1, the distance EE between the outer edge of the mount bed of the
It is preferable that the length is at least 15 μm or longer. Alternatively, when the distance EE is the minimum value, the distance DD is preferably longer than (distance EE-15 μm). As a result, MOSFE
T70, the
High long-term reliability can be maintained even in a high temperature and high humidity environment.
光結合装置は、実装部材5と、第1ダイパッド部40に接着されたMOSFET70
と、第2ダイパッド部41に接着され、受光面を上面に有する受光素子50と、受光面に
光を照射する発光素子60と、第1および第2の端子20、30が設けられ、最小構成面
積で、設計される。一実施例として、実装部材5の面積を3.6mm2程度にすることが
できる。その時のMOSFET70は0.28mm2、受光素子50は0.58mm2等
することができ、実装部材5に対する各素子の面積比率は約32%、また、第1ダイパッ
ド部40と、第2ダイパッド部41の実装部材5に対する面積比率は61%とする事がで
き従来に比べて大幅小型ができると共に、第1の面10aと封止樹脂層90と密着は39
%確保でき、高温、高湿の環境であっても、高い長期信頼性を保つことができる。この密
着面積を下回る場合は、封止樹脂層90の外縁からの剥離等により、長期信頼性を保つこ
とができなかった。
The optical coupling device includes a
A
%, And high long-term reliability can be maintained even in high temperature and high humidity environments. When the adhesion area is less than this, long-term reliability cannot be maintained due to peeling from the outer edge of the sealing
図5(b)に表すA−A線に沿った模式断面図において、実装部材5と、第1ダイパッ
ド部40に接着されたMOSFET70と、第2ダイパッド部41に接着され、受光面を
上面に有する受光素子50と、受光面に光を照射する発光素子60と、発光素子50の電
極と第1の端子20を結合するボンディングワイアーBW1、BW2からなる垂直方向の
高さは、0.94mm程度にすることができ、その公差最大0.11mmを取っても、1
.05mmとなり、ボンディングワイアーBW1、BW2の上面が封止樹脂層90からは
み出しことがなく、長期信頼性を保つことができる最小の、実装部材5と封止樹脂層90
の合計厚1,3mmを設計することができる。更には、透明シリコーン樹脂89を含むボ
ンディングワイアーBW1、BW2と封止樹脂層90外縁との距離FFを0.11mmと
し、1,16mmまでは、同じく信頼性を得ることができた。この距離FFは、少なくと
も上面から見た封止樹脂層90外縁と受光素子50との距離EEと同じく70μmとする
ことができる。高精度の金型を用いて30μm程度にすることも可能である。また、図5
(c)に表すように、絶縁基板10の側面に設けられた切り欠き部の内壁面には、メッキ
などにより形成された内壁導電領域(31m、32mなど)を設け、導電領域21、22
、31、32にそれぞれ接続させることができる。
In the schematic cross-sectional view along the AA line shown in FIG. 5B, the mounting
. The mounting
A total thickness of 1, 3 mm can be designed. Furthermore, the distance FF between the bonding wires BW1 and BW2 including the
As shown in (c), inner wall conductive regions (31 m, 32 m, etc.) formed by plating or the like are provided on the inner wall surface of the cutout portion provided on the side surface of the insulating
, 31 and 32 respectively.
図6(a)〜(h)は、比較例にかかる対向型光結合装置の製造工程を表す模式図であ
る。すなわち、図6(a)は発光側リードフレームの部分模式側面図、図6(b)はその
部分模式平面図、図6(c)は受光側リードフレームの部分模式側面図、図6(d)はそ
の部分模式平面図、図6(e)は2つのリードフレームを対向させた模式側面図、図6(
f)はチップを光透過性樹脂で覆った構造の模式断面図、図6(g)は光透過性樹脂と、
リードフレームとを光遮断性樹脂で成型した構造の模式断面図、図6(h)はリードカッ
ト後の模式断面図、である。
FIGS. 6A to 6H are schematic views illustrating a manufacturing process of the facing optical coupling device according to the comparative example. 6A is a partial schematic side view of the light emitting side lead frame, FIG. 6B is a partial schematic plan view thereof, FIG. 6C is a partial schematic side view of the light receiving side lead frame, and FIG. ) Is a partial schematic plan view thereof, FIG. 6E is a schematic side view in which two lead frames are opposed to each other, and FIG.
f) is a schematic cross-sectional view of a structure in which the chip is covered with a light-transmitting resin, and FIG.
FIG. 6H is a schematic cross-sectional view of a structure in which a lead frame is molded with a light blocking resin, and FIG. 6H is a schematic cross-sectional view after lead cutting.
図6(a)、(b)に表されるように、発光素子111が発光側リードフレーム100
に接着される。なお、図6(a)は、C−C線に沿った部分模式断面図である。図6(c
)、(d)に表されるように、受光素子121および2つのMOSFET131、132
が受光側リードフレーム200に接着される。なお、図6(c)は、D−D線に沿った部
分模式断面図である。
As shown in FIGS. 6A and 6B, the
Glued to. FIG. 6A is a partial schematic cross-sectional view taken along the line CC. FIG.
), (D), the
Is bonded to the light receiving
発光側リードフレーム110と、受光側リードフレーム200と、を、図6(e)のよ
うに、互いに対向させる。発光素子110と、受光素子120と、2つのMOSFET
131、132と、を光透過性樹脂160で覆う。光透過性樹脂160の形状は、表面張
力などにより決められ光伝搬経路となる。
The light emitting side lead frame 110 and the light receiving
131 and 132 are covered with a light-transmitting
さらに、図6(g)に表すように、光透過性樹脂160と、発光側リードフレーム10
0と、受光側リードフレーム200と、を光遮断性樹脂170により封止する。さらに、
図6(h)に表すように、発光側リードフレーム100および受光側リードフレーム20
0をカットおよびフォーミングなどにより光結合装置とする。
Furthermore, as shown in FIG. 6G, the light-transmitting
0 and the light receiving
As shown in FIG. 6H, the light-emitting
0 is an optical coupling device by cutting and forming.
比較例では、リードフレームと光遮断性樹脂170の端面との間の厚さ、や光透過性樹
脂160と光遮断性樹脂170の端面との間の厚さ、は、たとえば、0.5mm以上とし
、熱応力により光遮断性樹脂170のクラックの発生を抑制する必要がある。このため、
光結合装置の小型化・薄型化が困難である。また、比較例の構造では、第1の実施形態の
実装部材を用いた基板構造と比べて、取り数が少なく、量産性を高めることが困難である
。
In the comparative example, the thickness between the lead frame and the end face of the
It is difficult to reduce the size and thickness of the optical coupling device. Further, in the structure of the comparative example, compared with the substrate structure using the mounting member according to the first embodiment, the number of parts is small, and it is difficult to increase the mass productivity.
図7(a)は第1の実施形態の実装部材の変形例の切断前の模式平面図、図7(b)は
B−B線に沿った模式断面図、である。
絶縁基板10の変形例では、第1ダイパッド部40と第2の端子30とを接続するため
の貫通孔10gと、第1および第2の端子20、30の切り欠き部10hのための貫通孔
と、分離溝部94と、が設けられる。発光素子や受光素子の接着やワイヤボンディングを
行ったのち、封止樹脂層90が設けられる。この場合、封止樹脂層90は、分離溝部94
内に充填され、さらに硬化される。
FIG. 7A is a schematic plan view before cutting of a modified example of the mounting member of the first embodiment, and FIG. 7B is a schematic cross-sectional view along the line BB.
In the modified example of the insulating
The inside is filled and further cured.
図7(b)には、MOSFET70が第1ダイパッド部40に接着されているものとす
る。第3の側面10eと第4の側面10fとは、分離工程ののち、分離溝部94内に充填
された封止樹脂層90により覆われる。このため、絶縁基板10との密着性をさらに高め
ることができるので、MOSFET70の外縁と封止樹脂層90の外縁との距離GGを、
分離溝部94を設けない場合よりも短くすることができる。なお、分離溝部94は、細長
い貫通孔や細長い凹部などとすることができる。
In FIG. 7B, it is assumed that the
This can be made shorter than when the
図8は、図5に表す光結合装置の構成図である。
受光素子50は、制御回路50aをさらに有することができる。制御回路50aは、フ
ォトダイオードアレイ50bの第1の電極と、第2の電極と、にそれぞれ接続されている
。このような構成とすると、ソース・コモン接続されたMOSFET70のそれぞれのゲ
ートに電圧を供給できる。
FIG. 8 is a block diagram of the optical coupling device shown in FIG.
The
MOSFET70は、たとえば、nチャネルエンハンスメント型とすることができる。
MOSFET70は、フォトダイオードアレイ50bの第2の電極と接続される。それぞ
れのゲートは、第1の電極と接続され、それぞれのドレインDは、出力端子となる。
光信号がオンのとき、MOSFET70はともにオンとなり第2の端子(出力端子)3
0を介して、電源や負荷を含む外部回路と接続される。他方、光信号がオフのとき、MO
SFET70はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とする
と、リニアー出力が可能となり、アナログ信号やAC信号の切り替えが容易となる。
When the optical signal is on, both
It is connected to an external circuit including a power source and a load via 0. On the other hand, when the optical signal is off, the MO
Both
図9は、第2の実施形態の変形例にかかる実装部材を用いた光結合装置の模式斜視図で
ある。
実装部材5は、第1の端子20と、第2の端子30と、の間の第1の面10aの領域に
設けられた第2ダイパッド部41をさらに有する。
FIG. 9 is a schematic perspective view of an optical coupling device using a mounting member according to a modification of the second embodiment.
The mounting
上方からみて、第2ダイパッド部41と、第1の端子20と、第2の端子30と、は、
絶縁基板10の第1の面10a上で互いに離間する。MOSFET70は、第2の端子3
0の2つの導電領域31、32に選択的に設けられた第1導電領域AAにそれぞれ接着さ
れる。
When viewed from above, the second
The insulating
The first conductive areas AA are selectively bonded to the two
光結合装置は、実装部材5と、第2の端子31、32に接着されたMOSFET70と
、ダイパッド部42に接着され、受光面を上面に有する受光素子50と、受光面に光を照
射する発光素子60と、透光性と絶縁性を有し、受光素子50の上面に発光素子60を接
着する接着層52と、封止樹脂層90と、を有する。
The optical coupling device includes a mounting
MOSFET70は、1つでもよいが、本図では、ソース・コモン接続された2つの素
子を含むものとする。それぞれのMOSFET70のチップ裏面をドレインとすると、第
2の端子31、32は、それぞれのMOSFETのドレインとなる。
The number of the
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、第2の端子30の第2導電領域BBとを覆い内部を保護する。MOSFET70、発
光素子60、受光素子50は、高温、高湿の環境であっても、高い長期信頼性を保つこと
ができる。
The sealing
And the second conductive region BB of the
図5および図9に表す光結合装置は、小型化・薄型化が容易であり、量産性に富む。か
つ、封止樹脂層90と、実装部材5、との密着性が高められ、耐湿性が改善できる。この
ため、高温・高湿環境でも信頼性を高く保つことができる。
The optical coupling device shown in FIGS. 5 and 9 can be easily reduced in size and thickness, and has high mass productivity. And the adhesiveness of the sealing
これらの光結合装置は、産業用機器、事務用機器、家電機器などにおいて広く用いるこ
とができる。このため、異なる電源を内蔵する機器において、動作を正常かつ安定に保つ
ことができる。
These optical coupling devices can be widely used in industrial equipment, office equipment, home appliances, and the like. For this reason, it is possible to maintain normal and stable operation in a device incorporating different power sources.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 絶縁基板、10a 第1の面、10b 第2の面、10c 第1の側面、10d
第2の側面、10e 第3の側面、10f 第4の側面、10g 貫通孔、10h 切り
欠き部、20、21、22 第1の端子、30、31、32 第2の端子、40 第1ダ
イパッド部、41 第2ダイパッド部、 50 受光素子、52 接着層、60 発光素
子、70 MOSFET、90 封止樹脂層、AA 第1導電領域、BB 第2導電領域
10 Insulating substrate, 10a 1st surface, 10b 2nd surface, 10c 1st side surface, 10d
Second side, 10e Third side, 10f Fourth side, 10g Through hole, 10h Notch, 20, 21, 22 First terminal, 30, 31, 32 Second terminal, 40 First die pad Part, 41 second die pad part, 50 light receiving element, 52 adhesive layer, 60 light emitting element, 70 MOSFET, 90 sealing resin layer, AA first conductive region, BB second conductive region
Claims (4)
第1導電領域を含み、前記第1の面に設けられた第1の端子と、
第2導電領域を含み、前記第1の面に設けられた第2の端子と、
第3導電領域を有し、前記第1の端子と前記第2の端子との間に前記第1の端子と前記第2の端子から離間して設けられたダイパッド部と、
前記第3導電領域の上に設けられた受光素子と、
前記受光素子の上に設けられた発光素子と、
MOSFETと、
前記受光素子と、前記発光素子と、前記MOSFETと、前記絶縁基板の前記第1の面と、前記第1の端子と、前記第2の端子と、を覆う封止樹脂層と、
を有し、
前記第3導電領域は、前記第2の端子に隣り合う第1ダイパッド部と、前記第1の端子に隣り合う第2ダイパッド部とを有し、
前記第1ダイパッド部と前記第2ダイパッド部とは互いに離間し、
前記受光素子は前記第2ダイパッド部上に設けられ、
前記MOSFETは前記第1ダイパッド部上に設けられ、
前記第2導電領域は前記第2の面上にあり、前記第2導電領域と前記第3導電領域の前記第1ダイパッド部とを電気的に接続する導電層が、前記第1の面から前記第2の面に通じる貫通孔に設けられた半導体装置。 A mounting member including an insulating substrate having a first surface and a second surface opposite to the first surface;
A first terminal including the first conductive region and provided on the first surface;
A second terminal including a second conductive region and provided on the first surface;
A die pad portion having a third conductive region and provided between the first terminal and the second terminal so as to be separated from the first terminal and the second terminal;
A light receiving element provided on the third conductive region;
A light emitting element provided on the light receiving element;
MOSFET,
A sealing resin layer covering the light receiving element, the light emitting element, the MOSFET, the first surface of the insulating substrate, the first terminal, and the second terminal;
Have
The third conductive region has a first die pad portion adjacent to the second terminal and a second die pad portion adjacent to the first terminal ,
The first die pad part and the second die pad part are separated from each other ,
The light receiving element is provided on the second die pad portion;
The MOSFET is provided on the first die pad part ,
The second conductive region is on the second surface, and a conductive layer electrically connecting the second conductive region and the first die pad portion of the third conductive region is formed from the first surface. A semiconductor device provided in a through hole that communicates with the second surface.
前記第1の端子が前記第1の側面に設けられ、前記第2の端子が前記第2の側面に設けられ、
前記第1の側面と前記第2の側面には、切り欠き部が設けられている請求項1に記載の半導体装置。 The insulating substrate has a first side surface and a second side surface opposite to the first side surface,
The first terminal is provided on the first side surface, and the second terminal is provided on the second side surface;
The semiconductor device according to claim 1, wherein the first side surface and the second side surface are provided with notches.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016144746A JP6329596B2 (en) | 2016-07-22 | 2016-07-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016144746A JP6329596B2 (en) | 2016-07-22 | 2016-07-22 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013189400A Division JP5985452B2 (en) | 2013-09-12 | 2013-09-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016195276A JP2016195276A (en) | 2016-11-17 |
| JP6329596B2 true JP6329596B2 (en) | 2018-05-23 |
Family
ID=57322988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016144746A Active JP6329596B2 (en) | 2016-07-22 | 2016-07-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6329596B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109599445A (en) * | 2018-12-26 | 2019-04-09 | 西南技术物理研究所 | A kind of backlight semiconductor optoelectronic class chip and its interconnecting method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507251B2 (en) * | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | Optical sensor IC package and method of assembling the same |
| JP2002359392A (en) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Works Ltd | Semiconductor relay |
| US6445008B1 (en) * | 2001-10-25 | 2002-09-03 | Opto Tech Corporation | Photo sensing device and the manufacturing method thereof |
| US6943378B2 (en) * | 2003-08-14 | 2005-09-13 | Agilent Technologies, Inc. | Opto-coupler |
| JP2010034103A (en) * | 2008-07-25 | 2010-02-12 | Panasonic Electric Works Co Ltd | Optically coupled semiconductor relay |
| JP5985452B2 (en) * | 2013-09-12 | 2016-09-06 | 株式会社東芝 | Semiconductor device |
-
2016
- 2016-07-22 JP JP2016144746A patent/JP6329596B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016195276A (en) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5985452B2 (en) | Semiconductor device | |
| TWI587537B (en) | Optocoupler | |
| JP5865859B2 (en) | Optical coupling device | |
| JP7240148B2 (en) | optical coupler | |
| CN111403542B (en) | Optical coupling device and mounting member therefor | |
| JP5806994B2 (en) | Optical coupling device | |
| EP2717310A1 (en) | Semiconductor device and wiring substrate | |
| JP2015177056A (en) | Photo relay | |
| JP2020047778A (en) | Optical coupling device | |
| JP2015177052A (en) | Optical coupling device | |
| JP6216418B2 (en) | Semiconductor device | |
| JP2015029037A (en) | Optically coupled semiconductor device | |
| US12389731B2 (en) | Semiconductor device, method for manufacturing same, and substrate | |
| JP6329596B2 (en) | Semiconductor device | |
| JP2015195401A (en) | Optical coupling device | |
| JP6226393B2 (en) | Optical coupling device | |
| JP2019021671A (en) | Power module | |
| JP2018174223A (en) | Wiring substrate for electronic component, electronic component, and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170825 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170929 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6329596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |