JP6330364B2 - Amplifier circuit protection circuit - Google Patents
Amplifier circuit protection circuit Download PDFInfo
- Publication number
- JP6330364B2 JP6330364B2 JP2014035576A JP2014035576A JP6330364B2 JP 6330364 B2 JP6330364 B2 JP 6330364B2 JP 2014035576 A JP2014035576 A JP 2014035576A JP 2014035576 A JP2014035576 A JP 2014035576A JP 6330364 B2 JP6330364 B2 JP 6330364B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- transistor
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、例えばD級増幅回路などに適用して好適な増幅回路の保護回路に関する。 The present invention relates to a protection circuit for an amplifier circuit suitable for application to, for example, a class D amplifier circuit.
増幅回路として、最終段に高電位側のトランジスタと低電位側のトランジスタとを含む構成が良く知られている。このような増幅回路において、トランジスタに過電流が流れてしまうと、当該トランジスタが破壊されてしまうので、この種の破壊を防止するために、保護回路が増幅回路に設けられる。 As an amplifier circuit, a configuration including a high-potential side transistor and a low-potential side transistor in the final stage is well known. In such an amplifier circuit, if an overcurrent flows through the transistor, the transistor is destroyed. Therefore, in order to prevent this kind of destruction, a protection circuit is provided in the amplifier circuit.
この保護回路としては、例えば、第1に、出力段を構成する一対のトランジスタのうち、一方に過電流が発生した場合であっても、双方のトランジスタをオフ状態に制御する技術(例えば特許文献1参照)や、第2に、負荷としてのスピーカの2つの入力端子の一方を、BTL(Balanced Transformer Less)出力回路の2つの出力端子の一方と接続した状態で、スピーカの信号入力端子の他方が接地されたときに、BTL出力回路の検出抵抗に流れる負電流を検出し、該検出結果に基づいて、BTL出力回路の動作を停止させる技術(例えば特許文献2参照)、第3に、トランジスタに許容値以上の電流が流れた場合、そのトランジスタを流れる電流が定電流となるようなモードに切り換えて、当該トランジスタへのダメージを最小限にする技術(例えば特許文献3参照)などが挙げられる。 As this protection circuit, for example, firstly, even when an overcurrent occurs in one of a pair of transistors constituting an output stage, a technique for controlling both transistors to be in an off state (for example, Patent Documents). 1) and secondly, with one of the two input terminals of the speaker as a load connected to one of the two output terminals of the BTL (Balanced Transformer Less) output circuit, the other of the signal input terminals of the speaker A technique for detecting a negative current flowing in a detection resistor of a BTL output circuit when the signal is grounded, and stopping the operation of the BTL output circuit based on the detection result (for example, see Patent Document 2); When a current exceeding the allowable value flows to the transistor, the mode is changed to a mode in which the current flowing through the transistor becomes a constant current to minimize damage to the transistor (example: For example, see Patent Document 3).
ところで、増幅回路の出力端子が、なんらかの理由によって低抵抗の線材などを介してグランドに短絡した場合に、高電位側のトランジスタがオンする状態(または電流を流す状態)となるとき、当該トランジスタに流れる電流が所定値よりも大きければ、高電位側のトランジスタに過電流が流れている、と検出することができる。 By the way, when the output terminal of the amplifier circuit is short-circuited to the ground via a low-resistance wire or the like for any reason, when the transistor on the high potential side is turned on (or in a state where current flows), If the flowing current is larger than the predetermined value, it can be detected that an overcurrent flows through the high potential side transistor.
しかしながら、増幅回路の出力端子の電圧が比較的低い状態で、大きなインダクタンスを有する線材(例えばコイル)を介して当該出力端子がグランドに短絡した場合、当該線材に流れる電流が、上記低抵抗の導線で短絡した場合と比較して急激には増加しない。
このため、トランジスタに流れる電流が所定値よりも大きくなるまでに、上記低抵抗の線材で短絡した場合と比較して時間がかかることになり、結果として、当該トランジスタの破壊を招く可能性が指摘されている。
However, when the output terminal is short-circuited to the ground via a wire having a large inductance (for example, a coil) in a state where the voltage of the output terminal of the amplifier circuit is relatively low, the current flowing through the wire is reduced to the low-resistance conducting wire. Compared with short-circuiting, it does not increase rapidly.
For this reason, it takes time for the current flowing through the transistor to become larger than a predetermined value compared to the case where the low-resistance wire is short-circuited, and as a result, the transistor may be destroyed. Has been.
本発明は、このような事情に鑑みてなされたものであり、その目的の1つは、大きなインダクタンスを有する線材を介して出力端子が短絡した場合であっても、迅速にトランジスタを保護する技術を提供することにある。 The present invention has been made in view of such circumstances, and one of its purposes is a technique for quickly protecting a transistor even when an output terminal is short-circuited through a wire having a large inductance. Is to provide.
上記目的を達成するために、本発明の一態様に係る増幅回路の保護回路は、高電位側に対応する信号を出力端子に出力する第1トランジスタと、低電位側に対応する信号を前記出力端子に出力する第2トランジスタと、入力信号に基づいて前記第1トランジスタおよび前記第2トランジスタを駆動する駆動回路と、を有する増幅回路の保護回路であって、前記入力信号が、閾値電圧以上であれば、第1電流を規定する参照信号を出力し、前記閾値電圧未満であれば、前記第1電流よりも小さい第2電流を規定する参照信号を出力する参照信号出力回路と、前記第1トランジスタに流れる電流が前記参照信号で規定される電流以上であるか否かを検出する検出回路と、を具備し、前記検出回路によって、前記参照信号で規定される電流以上であると検出された場合、前記駆動回路は、前記第1トランジスタおよび前記第2トランジスタの駆動を停止させることを特徴とする。 In order to achieve the above object, a protection circuit for an amplifier circuit according to one embodiment of the present invention includes a first transistor that outputs a signal corresponding to a high potential side to an output terminal, and a signal that corresponds to a low potential side. A protection circuit for an amplifier circuit, comprising: a second transistor that outputs to a terminal; and a drive circuit that drives the first transistor and the second transistor based on an input signal, wherein the input signal is equal to or higher than a threshold voltage If there is, a reference signal that outputs a reference signal that defines a first current and outputs a reference signal that defines a second current that is smaller than the first current if the reference signal is less than the threshold voltage; and the first And a detection circuit that detects whether or not a current flowing through the transistor is equal to or greater than a current defined by the reference signal, and is greater than or equal to a current defined by the reference signal by the detection circuit. If it is detected that the driver circuit is characterized in that stops the driving of the first transistor and the second transistor.
本発明の一態様に係る増幅回路の保護回路では、第1トランジスタに流れる電流が参照信号で規定される電流以上であると検出された場合、駆動回路が、トランジスタの駆動を停止させる構成において、参照信号出力回路は、入力信号の電圧が閾値未満であれば、当該参照信号で規定される電流を低くする。このため、一態様に係る増幅回路の保護回路によれば、出力端子が、例えば大きなインダクタンス成分を有する線材を介して接地側にショートされた場合であって、入力信号の電圧が低く、出力端子の電圧が低いために電流が流れにくい状況でも、迅速に、トランジスタの駆動を停止させて、当該トランジスタの破壊を防止することできる。
なお、第1トランジスタに流れる電流が前記参照信号で規定される電流以上であることについては、例えば、出力端子の電圧が参照信号の電流に対応する電圧以上であるか否かによって検出することができる。
In the protection circuit for an amplifier circuit according to one embodiment of the present invention, when the current flowing through the first transistor is detected to be greater than or equal to the current defined by the reference signal, the drive circuit stops driving the transistor. The reference signal output circuit reduces the current defined by the reference signal if the voltage of the input signal is less than the threshold value. Therefore, according to the protection circuit for an amplifier circuit according to one aspect, the output terminal is short-circuited to the ground side through a wire having a large inductance component, for example, and the voltage of the input signal is low and the output terminal Even in a situation where current is difficult to flow because of the low voltage of the transistor, the driving of the transistor can be stopped quickly to prevent the transistor from being destroyed.
The fact that the current flowing through the first transistor is greater than or equal to the current defined by the reference signal can be detected, for example, by determining whether or not the voltage at the output terminal is greater than or equal to the voltage corresponding to the current of the reference signal. it can.
上記一態様において、前記参照信号出力回路は、前記入力信号の電圧と前記閾値電圧とを比較する比較回路を有し、前記比較回路によって、前記入力信号の電圧が前記閾値電圧以上である場合、前記参照信号で前記第1電流を規定し、前記入力信号の電圧が前記閾値電圧未満である場合、前記参照信号で前記第2電流を規定する構成としても良い。この構成によれば、参照信号出力回路を、比較回路のような簡易な構成によって実現できる。 In the one aspect, the reference signal output circuit includes a comparison circuit that compares the voltage of the input signal and the threshold voltage, and when the voltage of the input signal is equal to or higher than the threshold voltage by the comparison circuit, The first current may be defined by the reference signal, and the second current may be defined by the reference signal when the voltage of the input signal is less than the threshold voltage. According to this configuration, the reference signal output circuit can be realized with a simple configuration such as a comparison circuit.
上記構成では、入力信号の電圧が閾値電圧付近で変動すれば、参照信号で規定される電流が頻繁に変動して、誤動作の原因になるので、前記参照信号出力回路は、前記入力信号の電圧が前記閾値電圧未満の状態が所定時間継続したとき、前記参照信号で規定する電流を、前記第1電流から前記第2電流に変化させても良い。これにより、入力信号の電圧が一瞬、閾値電圧未満となっても、当該状態所定時間継続しなければ、参照信号で規定される電流が第1電流から第2電流に変化しないので、誤動作を防止することができる。
前記参照信号出力回路は、前記入力信号の電圧が前記閾値電圧未満の状態から前記閾値電圧以上の状態に遷移したとき、前記所定時間よりも短い時間で、前記参照信号で規定する電流を、前記第2電流から前記第1電流に変化させても良い。
In the above configuration, if the voltage of the input signal fluctuates in the vicinity of the threshold voltage, the current defined by the reference signal fluctuates frequently, causing malfunctions. Therefore, the reference signal output circuit is connected to the voltage of the input signal. May be changed from the first current to the second current when the state below the threshold voltage continues for a predetermined time. As a result, even if the voltage of the input signal is momentarily less than the threshold voltage, the current specified by the reference signal does not change from the first current to the second current unless the state continues for a predetermined time, thus preventing malfunction. can do.
The reference signal output circuit, when the voltage of the input signal transitions from a state below the threshold voltage to a state equal to or higher than the threshold voltage, a current defined by the reference signal in a time shorter than the predetermined time, The second current may be changed to the first current.
以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、第1実施形態に係る保護回路を含むシステムの構成例を示す図である。
この図の例は、入力信号Vinを増幅してスピーカ30に出力、すなわち放音させる構成を示しており、増幅回路10と、保護回路20とを含む。増幅回路10は、いわゆるD級増幅回路であり、アナログの入力信号Vinを入力端子Inに入力して、スイッチング信号を出力端子Outから出力する。
増幅回路10は、パルス変調回路112と、駆動回路114と、トランジスタ121、122とを含む。パルス変調回路112は、入力信号Vinのレベル(電圧)に応じて例えばパルス幅変調する。なお、パルス幅変調に限られず、パルス密度変調であっても良い。
FIG. 1 is a diagram illustrating a configuration example of a system including a protection circuit according to the first embodiment.
The example of this figure shows a configuration in which the input signal Vin is amplified and output to the
The
駆動回路114は、パルス幅変調された信号をレベルシフト等して、トランジスタ121、122を排他的にオンオフさせる。ただし、駆動回路114は、ミュート端子(Mute)を有し、当該ミュート端子に供給される信号が例えばHレベルになると、トランジスタ121、122をそれぞれ強制的にオフさせる構成となっている。
The
トランジスタ121、122は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、このうち、トランジスタ121にあっては、ドレイン端子に電源の高位側電圧Vddが供給され、ソース端子が出力端子Outに接続される。トランジスタ122にあっては、ドレイン端子が出力端子Outに接続され、ソース端子が、電源の低位側であるグランドGndに接地されている。
このため、トランジスタ121が高電位側に対応する信号を出力端子Outに出力する第1トランジスタとなり、トランジスタ122が低電位側に対応する信号を出力端子Outに出力する第2トランジスタとなる。
なお、この説明において特に説明のない限り、グランドGndを電圧ゼロの基準とする。
The
For this reason, the
Unless otherwise specified in this description, the ground Gnd is used as a reference for zero voltage.
出力端子Outは、稼働時においては、インダクタLの一端に接続され、インダクタLの他端は、負荷の一例であるスピーカ30の一方の端子と、コンデンサCの一端に接続されて、コンデンサCの他端がグランドGndに接地される。すなわち、出力端子Outは、インダクタLとコンデンサCとで構成されるLPF(Low Pass Filter)を介して、スピーカ30の一方の端子に接続される。なお、スピーカ30の他方の端子には、電源電圧の半分であるVdd/2が供給される。
この構成により、出力端子Outから出力されるスイッチング信号がLPFでアナログ信号に変換されて、スピーカ30から出力されることになる。
During operation, the output terminal Out is connected to one end of the inductor L, and the other end of the inductor L is connected to one terminal of the
With this configuration, the switching signal output from the output terminal Out is converted into an analog signal by the LPF and output from the
ところで、例えば図1において破線(a)で示されるように、スピーカ30の一方の端子が、なんらかの理由により、グラントGndに接続されて、インダクタLの他端が電気的にショート(地絡)しまうと、トランジスタ121に許容値以上の過電流が流れて、最悪、破壊されてしまう可能性がある。類似のケースとして、破線(b)で示されるように、出力端子Outが、インダクタ成分の大きな線材を介して地絡した場合などが挙げられる。
本実施形態では、過電流によるトランジスタの破壊を防止するために保護回路20が設けられている。
Incidentally, for example, as shown by a broken line (a) in FIG. 1, one terminal of the
In the present embodiment, a
図1に示されるように、保護回路20は、参照信号出力回路210と検出回路220とを含む。
参照信号出力回路210は、コンパレータ212、スイッチ216、218、抵抗素子R1〜R5を含み、検出回路220は、コンパレータ223、224、AND回路226、OR回路228を含む。コンパレータ212、223、224のそれぞれは、負入力端(−)および正入力端(+)を有し、負入力端(−)に供給された電圧が正入力端(+)に供給された電圧未満である場合、Hレベルを出力し、負入力端(−)に供給された電圧が正入力端(+)に供給された電圧以上である場合、Lレベルを出力する。
As shown in FIG. 1, the
The reference
参照信号出力回路210において、コンパレータ212の負入力端(−)には入力信号Vinが供給され、正入力端(+)には閾値電圧Vthが供給される。このため、コンパレータ212から出力される信号Vcmpは、入力信号Vinが閾値電圧Vth未満であれば、Hレベルとなり、入力信号Vinが閾値電圧Vth以上であれば、Lレベルとなる。
In the reference
抵抗素子R1〜R5は、電源電圧(Vdd、Gnd)との間において直列に接続されている。スイッチ216は、電源電圧Vddと、抵抗素子R1、R2の接続点との間でオンオフする。スイッチ218は、グランドGndと、抵抗素子R4、R5の接続点との間でオンオフする。スイッチ216、218は、それぞれ信号VcmpがHレベルであればオンし、信号VcmpがLレベルであればオフする。
参照信号出力回路210では、抵抗素子R2、R3の接続点の電圧が参照信号Ref-Hとして出力され、抵抗素子R3、R4の接続点の電圧が参照信号Ref-Lとして出力される。
The resistance elements R1 to R5 are connected in series with the power supply voltage (Vdd, Gnd). The
In the reference
このように構成された参照信号出力回路210において、入力信号Vinが閾値電圧Vth以上である場合、コンパレータ212による信号VcmpがLレベルとなるので、スイッチ216、218がオフする。説明を簡略化するために抵抗素子R1〜R5の抵抗値をそのままR1〜R5とすると、参照信号Ref-Hの電圧は、
Vdd・(R3+R4+R5)/(R1+R2+R3+R4+R5)
となる。
また、参照信号Ref-Lの電圧は、入力信号Vinが閾値電圧Vth以上である場合、
Vdd・(R4+R5)/(R1+R2+R3+R4+R5)
となる。
図2の(a)は、入力信号Vinが閾値電圧Vth以上である場合における参照信号Ref-H、Ref-Lの電圧関係を示す図である。なお、この図は、説明のために抵抗値R1〜R5を互いに等しい場合を想定した電圧関係を示しているが、実際には後述するように、正常動作時に誤検出しないように、かつ、トランジスタに許容される最大の電流に対してマージンを持つような値に別々に設定されることが多い。
In the reference
Vdd · (R3 + R4 + R5) / (R1 + R2 + R3 + R4 + R5)
It becomes.
Further, the voltage of the reference signal Ref-L is as follows when the input signal Vin is equal to or higher than the threshold voltage Vth:
Vdd · (R4 + R5) / (R1 + R2 + R3 + R4 + R5)
It becomes.
FIG. 2A is a diagram illustrating a voltage relationship between the reference signals Ref-H and Ref-L when the input signal Vin is equal to or higher than the threshold voltage Vth. Note that this figure shows a voltage relationship assuming that the resistance values R1 to R5 are equal to each other for the sake of explanation, but in practice, as will be described later, in order to prevent erroneous detection during normal operation, the transistor In many cases, the values are set separately so as to have a margin for the maximum current allowed.
一方、入力信号Vinが閾値電圧Vth未満である場合、信号VcmpがHレベルとなるので、スイッチ216、218がオンする。このため、参照信号Ref-Hの電圧は、
Vdd・(R3+R4)/(R2+R3+R4)
となって、入力信号Vinが閾値電圧Vth以上である場合よりも高くなる。
また、参照信号Ref-Lの電圧は、入力信号Vinが閾値電圧Vth未満である場合、
Vdd・(R4)/(R2+R3+R4)
となって、入力信号Vinが閾値電圧Vth以上である場合よりも低くなる。
図2の(b)は、入力信号Vinが閾値電圧Vth未満である場合における参照信号Ref-H、Ref-Lの電圧関係を示す図である。
On the other hand, when the input signal Vin is less than the threshold voltage Vth, the signal Vcmp becomes H level, so that the
Vdd · (R3 + R4) / (R2 + R3 + R4)
Thus, the input signal Vin becomes higher than when the input voltage Vin is equal to or higher than the threshold voltage Vth.
Further, the voltage of the reference signal Ref-L is as follows when the input signal Vin is less than the threshold voltage Vth:
Vdd · (R4) / (R2 + R3 + R4)
Thus, the input signal Vin is lower than when the input voltage Vin is equal to or higher than the threshold voltage Vth.
FIG. 2B is a diagram illustrating a voltage relationship between the reference signals Ref-H and Ref-L when the input signal Vin is less than the threshold voltage Vth.
図1の検出回路220において、コンパレータ223の負入力端(−)は、増幅回路10の出力端子Outに接続され、正入力端(+)には参照信号Ref-Hが供給される。また、コンパレータ224の負入力端(−)には参照信号Ref-Lが供給され、正入力端(+)は増幅回路10の出力端子Outに接続される。
AND回路226は、コンパレータ223、224の出力信号同士の論理積信号を出力し、OR回路228は、AND回路226による論理積信号とミュート信号(Mute)との論理和信号を、駆動回路114のミュート端子に供給する。なお、ここでいうミュート信号とは、スピーカ30への出力の遮断をHレベルで指示するための信号であり、外部から供給される。
In the
The AND
このように構成された検出回路220において、増幅回路10の出力端子Outの電圧が参照信号Ref-Hの電圧未満であれば、コンパレータ223の出力信号がHレベルとなる。また、出力端子Outの電圧が参照信号Ref-Lの電圧以上であれば、コンパレータ224の出力信号がHレベルとなる。
このため、保護回路20において、
(1)出力端子Outが参照信号Ref-Hの電圧未満であって、かつ、参照信号Ref-Lの電圧以上である場合、または、
(2)ミュート信号(Mute)がHレベルである場合、
であれば、OR回路228の出力信号がHレベルとなって、増幅回路10においてトランジスタ121、122をそれぞれ強制的にオフさせる構成となっている。
In the
For this reason, in the
(1) When the output terminal Out is less than the voltage of the reference signal Ref-H and greater than or equal to the voltage of the reference signal Ref-L, or
(2) When the mute signal (Mute) is at the H level,
Then, the output signal of the
ところで、トランジスタ121、122は、入力信号Vinの電圧に応じていずれか一方がオンし、他方がオフする関係にある。出力端子Outが地絡した場合、トランジスタ122がオンしても、当該トランジスタ122に過電流が流れ続けることはないので、この場合に保護すべき対象はトランジスタ121である。
出力端子Outが地絡した場合にトランジスタ121がオンするとき、電流は、電源電圧Vddの給電線→トランジスタ121→出力端子Out→グランドGndという経路で流れる。このときの地絡が、インダクタンスの小さな線材を介して発生しているのであれば、図3(a)に示されるように、当該電流は時間経過に対して比較的急激に上昇する。
Incidentally, one of the
When the
ここで、トランジスタ121に流れる電流が大きくなるにつれて、出力端子Outの電圧降下が大きくなる関係にある。このため、トランジスタ121がオンして電流が流れるときに、出力端子Outが参照信号Ref-Hの電圧未満であることを検出することで、当該電流が、閾値電流Ith以上であることを検出することができる。
出力端子Outの電圧は、正常の駆動では、電源電圧VddまたはグランドGndのいずれかである。このため、トランジスタ121に流れる電流が、閾値電流Ith以上であることの検出にあたって、出力端子Outの電圧がグランドGndである場合を排除するために、参照信号Ref-Hの電圧未満であることに加えて、参照信号Ref-Lの電圧以上であることを条件としている。なお、参照信号Ref-Hの電圧は、トランジスタ121に流れる電流を判別する際に用いる閾値電流Ithを規定することなる。
Here, the voltage drop at the output terminal Out increases as the current flowing through the
The voltage of the output terminal Out is either the power supply voltage Vdd or the ground Gnd in normal driving. For this reason, in detecting that the current flowing through the
このように、トランジスタ121に流れる電流が閾値電流Ith以上となったことについては、コンパレータ223、224によって出力端子Outが参照信号Ref-Hの電圧未満であって参照信号Ref-Lの電圧以上であることによって、検出される。
なお、正常の駆動では、出力端子Outの電圧は、電源電圧VddまたはグランドGndのいずれかであるので、この切り替わりの際に、当該出力端子Outの電圧が、参照信号Ref-Hの電圧未満であって参照信号Ref-Lの電圧以上の範囲内に、短い時間ではあるが入り込む余地がある。このため、コンパレータ223、224は、比較結果が一定時間以上充足した場合に限り、Hレベルの信号を出力するように、入出力特性が調整されている。
As described above, when the current flowing through the
In normal driving, the voltage at the output terminal Out is either the power supply voltage Vdd or the ground Gnd. Therefore, at the time of this switching, the voltage at the output terminal Out is less than the voltage of the reference signal Ref-H. Thus, there is room for entry in a range not less than the voltage of the reference signal Ref-L, although it is a short time. Therefore, the input / output characteristics of the
ところで、閾値電流Ithが固定であると、次のような問題がある。すなわち、当初トランジスタ121がオフし、トランジスタ122がオンした状態(出力端子Outの電圧が低い状態)のときに、出力端子Outが、インダクタンスの大きな線材を介して地絡して、トランジスタ121、122のオンオフが切り替わると、図3(b)に示されるように、当該電流は流れにくいために時間経過に対して比較的緩慢に上昇する。このため、トランジスタ121に流れる電流が閾値電流Ith以上になるまでの時間Tbは、同図の(a)の時間Taよりも長くかかる。トランジスタに電流が流れることによる発熱量は、良く知られているように、当該トランジスタのオン抵抗に比例し、時間に比例し、電流の2乗に比例する。したがって、地絡がインダクタンスの大きな線材を介して発生すると、トランジスタ121を保護するまでの時間、すなわち、OR回路228の出力信号がHレベルとなるまでの時間が長くかかることになり、結果的に、トランジスタ121が熱破壊する可能性が高くなる、という問題がある。
Incidentally, when the threshold current Ith is fixed, there are the following problems. That is, when the
なお、当初トランジスタ121がオンし、トランジスタ122がオフした状態(出力端子Outの電圧が高い状態)のときに、出力端子Outがインダクタンスの大きな線材を介して地絡すると、トランジスタ121に流れる電流は時間経過に対して比較的急激に上昇するので、上記問題について考慮する必要はない。
逆にいえば、保護回路20でトランジスタの破壊を防止する観点でいえば、出力端子Outの電圧が低い状態が重要となる。
When the
Conversely, in terms of preventing the transistor from being destroyed by the
周知のようにD級増幅回路では、入力信号Vinの電圧が低くなるにつれて、高電位側のトランジスタのオンする時間の比率が小さく(低電位側のトランジスタのオンする時間の比率が大きく)なる。換言すれば、出力端子Outの電圧が低い状態とは、入力信号Vinの電圧が低い状態である、ということである。 As is well known, in the class D amplifier circuit, as the voltage of the input signal Vin decreases, the ratio of the on time of the high potential side transistor decreases (the ratio of the on time of the low potential side transistor increases). In other words, the state where the voltage at the output terminal Out is low means that the voltage of the input signal Vin is low.
そこで、本実施形態では、出力端子Outの電圧が低い状態を、入力信号Vinが閾値電圧Vth未満であるとして検出している。詳細には、入力信号Vinが閾値電圧Vth以上から閾値電圧Vth未満になったときに、参照信号Ref-Hの電圧が高くなることによって、当該参照信号Ref-Hで規定される閾値電流Ithが、図3(c)に示されるように引き下げられる。
なお、参照信号Ref-Hは、入力信号Vinが閾値電圧Vth以上の第1電圧であれば、閾値電流Ithとして比較的大きな第1電流を規定し、入力信号Vinが閾値電圧Vth未満の第2電圧であれば、閾値電流Ithとして比較的小さな第2電流を規定する、という関係にある。
Therefore, in this embodiment, the state where the voltage at the output terminal Out is low is detected as the input signal Vin being less than the threshold voltage Vth. Specifically, when the input signal Vin becomes equal to or higher than the threshold voltage Vth and lower than the threshold voltage Vth, the threshold signal Ith defined by the reference signal Ref-H is increased by increasing the voltage of the reference signal Ref-H. , Pulled down as shown in FIG.
Note that the reference signal Ref-H defines a relatively large first current as the threshold current Ith if the input signal Vin is the first voltage equal to or higher than the threshold voltage Vth, and the second signal whose input signal Vin is lower than the threshold voltage Vth. In the case of a voltage, there is a relationship that a relatively small second current is defined as the threshold current Ith.
上述したように、出力端子Outの電圧が低い状態である場合、当該出力端子Outが、インダクタンスの大きな線材を介して地絡したときに、トランジスタ121に流れる電流が時間経過に対して比較的緩慢に上昇するが、本実施形態によれば、トランジスタ121に流れる電流が閾値電流Ith以上になるまでの時間Tcを、閾値電流Ithが一定である場合の時間Tbよりも短くすることができる。したがって、本実施形態によれば、出力端子Outの電圧が低い状態で、当該出力端子Outが、インダクタンスの大きな線材を介して地絡したときでも、トランジスタ121が熱破壊する可能性を低く抑えることができるのである。
As described above, when the voltage at the output terminal Out is low, when the output terminal Out is grounded via a wire with a large inductance, the current flowing through the
なお、出力電圧Outの電圧を閾値電流Ithに相当する電圧と直接比較する構成も可能ではある。ただし、出力電圧Outは、電圧ゼロのグランドGndから電源電圧Vddまで振れるので(大振幅であるので)、出力電圧Outの電圧で判別することは、構成素子にそれだけの耐圧が要求される。一方、入力信号Vinは、増幅する前の信号であるので、小振幅である。したがって、本実施形態のように、入力信号Vinの電圧を判別する構成によれば、構成素子に耐圧が要求されないので、構成の簡易化を図ることができる。 A configuration in which the voltage of the output voltage Out is directly compared with a voltage corresponding to the threshold current Ith is also possible. However, since the output voltage Out fluctuates from the zero voltage ground Gnd to the power supply voltage Vdd (since it has a large amplitude), it is required that the constituent elements have a sufficient withstand voltage to be determined by the voltage of the output voltage Out. On the other hand, since the input signal Vin is a signal before being amplified, it has a small amplitude. Therefore, according to the configuration for determining the voltage of the input signal Vin as in the present embodiment, no breakdown voltage is required for the constituent elements, and thus the configuration can be simplified.
また、閾値電圧Vthや、抵抗素子R1〜R5の抵抗値については、正常動作時に、誤検出しないように、かつ、トランジスタに許容される最大の電流に対してマージンを持つように設定される。 Further, the threshold voltage Vth and the resistance values of the resistance elements R1 to R5 are set so as not to be erroneously detected during normal operation and to have a margin for the maximum current allowed for the transistor.
次に、本発明の第2実施形態について説明する。
図4は、第2実施形態に係る保護回路を含むシステムを示す図である。
第2実施形態では、保護回路20において、コンパレータ212の比較結果である信号Vcmpが遅延ブロック214に入力されるとともに、この遅延ブロック214から出力される信号Boutによってスイッチ216、218がオンオフされる構成となっている。
Next, a second embodiment of the present invention will be described.
FIG. 4 is a diagram illustrating a system including a protection circuit according to the second embodiment.
In the second embodiment, in the
図5は、遅延ブロック214の入力である信号Vcmpと、出力である信号Boutとの関係、すなわち入出力特性を示す図である。
この図に示されるように、信号VcmpがLレベルからHレベルに変化した場合、すなわち入力信号Vinが閾値電圧Vth未満になった場合、当該変化時点から時間Tdaが経過した時点で信号BoutがLレベルからHレベルに変化する。すなわち、遅延ブロック214は、信号Vcmpの立ち上がりに対しては、時間Tdaだけ遅延させて出力する。
これにより、入力信号Vinの電圧が徐々に低下して、閾値電圧Vth未満となっても直ちにスイッチ216、218がオンせずに、当該未満の状態が時間Tdaだけ継続したときに、スイッチ216、218がオンして、閾値電流Ithが引き下げられる。このため、入力信号Vinの電圧が、低下傾向にあって閾値電圧Vth近傍で振れるような場合、閾値電圧Vth未満となる状態が時間Tdaだけ継続しないと、閾値電流Ithが切り替わらない。したがって、閾値電流Ithの切り替えが抑えられて、誤検出が防止されることになる。
なお、信号VcmpがLレベルからHレベルに変化しても、当該変化時点から時間Tdaよりも短い時間Tdcが経過した時点で再びLレベルになる場合、信号BoutはHレベルに変化せずにLレベルに維持される。
FIG. 5 is a diagram showing the relationship between the signal Vcmp that is the input of the
As shown in this figure, when the signal Vcmp changes from the L level to the H level, that is, when the input signal Vin becomes less than the threshold voltage Vth, the signal Bout becomes L when the time Tda elapses from the change point. It changes from level to H level. That is, the delay block 214 delays the output of the signal Vcmp by the time Tda and outputs the delayed signal.
As a result, even if the voltage of the input signal Vin gradually decreases and becomes less than the threshold voltage Vth, the
Even when the signal Vcmp changes from the L level to the H level, when the time Tdc shorter than the time Tda elapses from the change point, the signal Bout does not change to the H level but changes to the L level. Maintained at level.
一方、信号VcmpがHレベルからLレベルに変化した場合、すなわち入力信号Vinが閾値電圧Vth以上になった場合、当該変化時点から時間Tdbが経過した時点で信号BoutがHレベルからLレベルに変化する。ここで、図に示されるようにTda>Tdbに設定されている、詳細には、遅延ブロック214の最短応答速度となるように設定されている。
これにより、入力信号Vinが徐々に上昇して、閾値電圧Vth以上になれば、直ちに信号BoutがLレベルとなり、スイッチ216、218がオフして、閾値電流Ithが引き上げられる。
入力信号Vinの電圧が高い状態では、高電位側のトランジスタ121がオンする時間の比率が大きい、すなわちオンしている可能性が高い。このため、入力信号Vinの電圧が高い状態では、正常時(短絡が発生していない状態)であっても、トランジスタ121には、比較的大きな電流が瞬時的に流れる状況にある。この状況において、閾値電流Ithが引き下げられた状態であると、正常であるにもかかわらず、誤検出してしまう可能性が高くなる。第2実施形態では、入力信号Vinの電圧が閾値電圧Vth以上になれば、直ちに閾値電流Ithが引き上げられるので、このような誤検出が防止されることになる。
On the other hand, when the signal Vcmp changes from the H level to the L level, that is, when the input signal Vin becomes equal to or higher than the threshold voltage Vth, the signal Bout changes from the H level to the L level when the time Tdb elapses from the change point. To do. Here, as shown in the figure, Tda> Tdb is set. Specifically, the
As a result, when the input signal Vin gradually rises and becomes equal to or higher than the threshold voltage Vth, the signal Bout immediately becomes L level, the
In the state where the voltage of the input signal Vin is high, the ratio of the time during which the
なお、遅延ブロック214については、遅延回路とSR(セット・リセット)フリップ回路とを組み合わせた構成や、ノイズ・ディスクリミネータと称される汎用のタイミング・デバイスなどで実現することができる。
The
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。 The present invention is not limited to the above-described embodiments, and various applications and modifications as described below are possible, for example. In addition, one or more arbitrarily selected aspects of application / deformation described below can be appropriately combined.
出力信号をフィードバックして、パルス幅変調する構成としても良い。
図6は、その構成の一例を示す図である。
この図の例では、LPFの出力信号が、増幅回路10におけるパルス変調回路112にフィードバックされる。パルス変調回路112は、大振幅であるLPFの出力信号を「1」よりも小さい係数を乗じて、入力信号Vinの小振幅に合わせる。この後、パルス変調回路112は、例えば、小振幅に変換されたフィードバック信号から入力信号を減算し、駆動回路114は、当該減算結果が正であれば、トランジスタ121をオフさせ(トランジスタ122をオンさせ)、当該減算結果が負であれば、トランジスタ121をオンさせ(トランジスタ122をオフさせ)るように制御する構成としても良い。換言すれば、駆動回路114は、入力信号Vinのみならず、出力された信号をも考慮して、トランジスタ121、122を駆動する構成でも良い。
なお、図6に示したようなフィードバックを用いる構成において、図4で示した遅延ブロック214を設けても良い。
The output signal may be fed back and pulse width modulated.
FIG. 6 is a diagram illustrating an example of the configuration.
In the example of this figure, the output signal of the LPF is fed back to the
In the configuration using feedback as shown in FIG. 6, the
また、入力信号Vinは、アナログ信号に限られず、デジタル信号であっても良い。入力信号Vinがデジタル信号であれば、当該入力信号Vinのビットに応じて、スイッチ216、218をオンオフさせる構成であれば良い。
The input signal Vin is not limited to an analog signal, and may be a digital signal. If the input signal Vin is a digital signal, the
参照信号出力回路210は、入力信号Vinが閾値電圧Vth未満であるかによって参照信号Ref-Hを高または低で切り替える構成としたが、3段階以上で切り替えても良いし、入力信号Vinの電圧が低くなるにつれて、参照信号Ref-Hを徐々に高くする構成としても良い。
The reference
高電位側のトランジスタと低電位側のトランジスタとのペアを有する増幅回路であれば、本発明に係る保護回路が適用される増幅回路は、D級アンプに限られない。 As long as the amplifier circuit has a pair of a high-potential side transistor and a low-potential side transistor, the amplifier circuit to which the protection circuit according to the present invention is applied is not limited to a class D amplifier.
10…増幅回路、20…保護回路、30…スピーカ、114…駆動回路、121、122…トランジスタ、210…参照信号出力回路、212…コンパレータ、214…遅延ブロック、220…検出回路。
DESCRIPTION OF
Claims (4)
低電位側に対応する信号を前記出力端子に出力する第2トランジスタと、
入力信号に基づいて前記第1トランジスタまたは前記第2トランジスタの一方をオンに、他方をオフに駆動する駆動回路と、
を有する増幅回路の保護回路であって、
前記入力信号が、閾値電圧以上であれば、第1電流を規定する参照信号を出力し、前記閾値電圧未満であれば、前記第1電流よりも小さい第2電流を規定する参照信号を出力する参照信号出力回路と、
前記第1トランジスタに流れる電流が前記参照信号で規定される電流以上であるか否かを検出する検出回路と、
を具備し、
前記検出回路によって、前記参照信号で規定される電流以上であると検出された場合、前記駆動回路は、前記第1トランジスタおよび前記第2トランジスタの駆動を停止させる
ことを特徴とする増幅回路の保護回路。 A first transistor that outputs a signal corresponding to the high potential side to an output terminal;
A second transistor that outputs a signal corresponding to a low potential side to the output terminal;
Turn on one of the first transistor or the second transistor based on the input signal, a drive circuit for driving off the other,
A protection circuit for an amplifier circuit having
If the input signal is equal to or higher than a threshold voltage, a reference signal that defines a first current is output. If the input signal is less than the threshold voltage, a reference signal that defines a second current that is smaller than the first current is output. A reference signal output circuit;
A detection circuit for detecting whether or not a current flowing through the first transistor is equal to or greater than a current defined by the reference signal;
Comprising
When the detection circuit detects that the current is greater than or equal to the current defined by the reference signal, the drive circuit stops driving the first transistor and the second transistor. circuit.
前記入力信号の電圧と前記閾値電圧とを比較する比較回路を有し、
前記比較回路によって、前記入力信号の電圧が前記閾値電圧以上である場合、前記参照信号で前記第1電流を規定し、
前記入力信号の電圧が前記閾値電圧未満である場合、前記参照信号で前記第2電流を規定する
ことを特徴とする請求項1に記載の増幅回路の保護回路。 The reference signal output circuit is
A comparison circuit for comparing the voltage of the input signal and the threshold voltage;
When the voltage of the input signal is equal to or higher than the threshold voltage by the comparison circuit, the first current is defined by the reference signal;
2. The protection circuit for an amplifier circuit according to claim 1, wherein the second current is defined by the reference signal when the voltage of the input signal is less than the threshold voltage. 3.
前記入力信号の電圧が前記閾値電圧未満の状態が所定時間継続したとき、前記参照信号で規定する電流を、前記第1電流から前記第2電流に変化させる
ことを特徴とする請求項2に記載の増幅回路の保護回路。 The reference signal output circuit is
The current defined by the reference signal is changed from the first current to the second current when a state where the voltage of the input signal is lower than the threshold voltage continues for a predetermined time. Amplifying circuit protection circuit.
前記入力信号の電圧が前記閾値電圧未満の状態から前記閾値電圧以上の状態に遷移したとき、前記所定時間よりも短い時間で、前記参照信号で規定する電流を、前記第2電流から前記第1電流に変化させる
ことを特徴とする請求項3に記載の増幅回路の保護回路。 The reference signal output circuit is
When the voltage of the input signal transitions from a state below the threshold voltage to a state above the threshold voltage, the current defined by the reference signal is changed from the second current to the first in a time shorter than the predetermined time. The protection circuit for an amplifier circuit according to claim 3, wherein the protection circuit is changed to a current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014035576A JP6330364B2 (en) | 2014-02-26 | 2014-02-26 | Amplifier circuit protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014035576A JP6330364B2 (en) | 2014-02-26 | 2014-02-26 | Amplifier circuit protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015162732A JP2015162732A (en) | 2015-09-07 |
| JP6330364B2 true JP6330364B2 (en) | 2018-05-30 |
Family
ID=54185580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014035576A Expired - Fee Related JP6330364B2 (en) | 2014-02-26 | 2014-02-26 | Amplifier circuit protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6330364B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108476355B (en) | 2015-12-25 | 2020-06-12 | 松下知识产权经营株式会社 | Protective device |
| JP7100477B2 (en) * | 2018-03-30 | 2022-07-13 | ローム株式会社 | Audio amplifiers, audio output devices and electronic devices using them |
| JP7575265B2 (en) * | 2020-12-24 | 2024-10-29 | 日清紡マイクロデバイス株式会社 | Class D amplifier circuit |
| CN115379344A (en) * | 2022-09-14 | 2022-11-22 | 重庆长安汽车股份有限公司 | Mute circuit and device of vehicle-mounted sound equipment and vehicle |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19617054C2 (en) * | 1996-04-29 | 2002-05-08 | Semikron Elektronik Gmbh | Overcurrent and short circuit protection |
| JPH10327026A (en) * | 1997-05-23 | 1998-12-08 | Nippon Columbia Co Ltd | Amplifier |
| JP3928515B2 (en) * | 2002-07-31 | 2007-06-13 | ヤマハ株式会社 | Class D amplifier |
| JP4281419B2 (en) * | 2003-06-02 | 2009-06-17 | 住友電気工業株式会社 | Prefix nonlinear distortion compensator |
| JP2007166444A (en) * | 2005-12-16 | 2007-06-28 | Nec Electronics Corp | Over current detection circuit and switching circuit |
| US20090097178A1 (en) * | 2007-10-12 | 2009-04-16 | Texas Instruments Incorporated | Methods and apparatus to detect and over-current in switching circuits |
| GB2456005B (en) * | 2007-12-28 | 2013-03-06 | Wolfson Ltd | Amplifier circuit |
-
2014
- 2014-02-26 JP JP2014035576A patent/JP6330364B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015162732A (en) | 2015-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6132640B2 (en) | Power semiconductor device drive circuit | |
| JP6197685B2 (en) | Gate drive circuit | |
| JP6468150B2 (en) | Load drive device | |
| US8284953B2 (en) | Circuit and method of reducing pop-up noise in a digital amplifier | |
| US9030248B2 (en) | Level shifter with output spike reduction | |
| US9231573B2 (en) | Delay controlling circuit for driving circuit, driving circuit having delay controlling circuit, and method of operating driving circuit | |
| JP6271461B2 (en) | Semiconductor device | |
| CN106357251A (en) | Semiconductor switching device | |
| US8427804B2 (en) | Power amplifier | |
| WO2015045534A1 (en) | Driver circuit and semiconductor device | |
| CN112803901A (en) | Power amplifier based on self-adaptive overcurrent protection | |
| JP6330364B2 (en) | Amplifier circuit protection circuit | |
| US20080043391A1 (en) | Timer reset circuit for overcurrent protection of switching power amplifier | |
| JP6245375B2 (en) | Level shift circuit | |
| JP6350214B2 (en) | Drive device | |
| JP2017212583A (en) | Protection circuit of semiconductor element | |
| US10666246B2 (en) | Driving circuit and a desaturation circuit of a power circuit | |
| JP2015046954A (en) | Switching power supply | |
| US7795949B2 (en) | Circuit for switching a voltage-controlled transistor | |
| US20070064953A1 (en) | Speaker protection circuit | |
| JP2010123044A (en) | Overcurrent protection circuit | |
| US10622956B2 (en) | Signal level detection and overrange signal limiter and clamp for electronic circuits | |
| JP7575265B2 (en) | Class D amplifier circuit | |
| JP2015220932A (en) | Semiconductor device | |
| JP3575168B2 (en) | MOSFET drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6330364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |