JP6334183B2 - 光伝送回路 - Google Patents

Description

本発明は光伝送回路に関し、光通信モジュール、およびそれを含んだ光通信装置に関し、特に、ルータやサーバ等の光通信装置、およびその部品の一つでありレーザダイオードとフォトダイオードを用いて光通信を行う光通信モジュールに適用して有効な技術に関する。

例えば、先行特許文献１には、高速光送信回路においてレーザダイオードの動作帯域を向上するための非対称プリエンファシス回路を設けたレーザダイオードドライバ回路が記載されている。具体的には、遅延回路とデューティ比調整回路から成るプリエンファシス回路が示されている。これによって、レーザダイオードの高速駆動と、光信号の伝送特性の劣化（立ち上がり立ち下がり非対称）を補償できる。

特開２０１２−４３９３３号公報

近年、通信速度の高速化に伴い、その通信速度は１０Ｇｂｐｓから２５Ｇｂｐｓ、５０Ｇｂｐｓ等へと遷移している。このような通信速度の高速化に伴い、例えばルータ装置やサーバ装置として、光ファイバケーブルに対応した光通信装置の適用が進んでいる。光通信装置は、通常、装置間におけるキロメートルオーダーといった長距離伝送を前提としており、この伝送距離に伴う高速性、信頼性の確保が重要となっている。

このような光通信装置の中には、比較的大型のサイズ（例えば数十センチメートルオーダーやメートルオーダー）を持つ装置も多数存在するが、その装置内部では、通常、電気信号を用いた通信が行われている。すなわち、光通信装置は、例えば、外部から入力された光信号を電気信号に変換し、この電気信号によって装置内部での短距離通信（例えばメートルオーダー）を行いながら所定の処理を行い、再び電気信号を光信号に変換して外部に出力している。この短距離通信は、例えば、銅線ケーブル等を用いた電気信号による通信が行われるが、通信速度の高速化が進むにつれて、銅線ケーブルでは伝送波形品質の著しい低下が生じてしまう。このため、このような装置内部の短距離通信にも光通信を適用することが求められつつある。この場合、光通信ではルータなどの内部信号処理はすべて電気信号で行うため、光素子で電気信号を光信号に変換する必要がある。このため、銅線ケーブルから光ファイバケーブルへ移行するにあたって、電気通信は光通信と比べて、比較的安価かつ信頼性が高い部品で構成されるため、光伝送波形の品質向上、光電変換部の低コスト化、信頼性向上が重要となっている。

しかしながら、通信速度の高速化に伴い、レーザダイオードＬＤの帯域不足によって生じる符号間干渉により、光伝送波形が劣化し、例えば４０Ｇｂｐｓを超えるような通信速度を実現することが困難となってきている。光伝送波形の符号間干渉を改善する手段として、レーザダイオードＬＤの動作帯域を改善することが考えられるが、このような最先端の光デバイスの活用は、既に流通している一世代前の光デバイスと比べて故障率が高く、また、コスト高になるため、短距離通信における電気通信から光通信への移行を阻害することとなる。このため、より高速動作が可能なＬＤを使用する代わりに、電気回路による波形等化を用いて、ＬＤの帯域不足を補償することが、光電変換部の低コスト、高信頼化の面で有効である。

また、光伝送波形を劣化させる要因としては、レーザダイオードＬＤがもつ緩和振動周波数の影響により、立ち上がりと立ち下がりが対称な電気信号でＬＤを変調した場合、ＬＤ出力が立ち上がり立ち下がり非対称な波形となり、伝送特性を劣化させることが挙げられる。図１１は、レーザダイオードＬＤにおける緩和振動周波数の温度特性の一例を示す説明図である。緩和振動とは、半導体レーザにパルス状の電流を注入した時に光出力が振動する現象であり、その時の周波数が緩和振動周波数と呼ばれる。緩和振動周波数の値は、ＬＤのデバイス構造によって定まり、この周波数以上では応答特性が急激に低下するため、ＬＤが動作可能な上限周波数は、この緩和振動周波数に基づいて定められる。ＬＤに供給する電流量が大きいほど、緩和振動周波数の値は大きくなるので、立ち上がりに比べて立ち下がりの劣化が大きくなる。

さらに、レーザダイオードＬＤは温度変化に対してその特性が敏感に変化し、図１１に示すように、高温動作時では低温動作時に比べて、緩和振動周波数が劣化し、温度変化に対して伝送品質が劣化する。

レーザダイオードＬＤの帯域不足と緩和振動周波数によって発生する立ち上がりと立ち下がりの非対称性を電気回路にて補償する手段として、特許文献１では、立ち上がりの強調量と比べて、立ち下がりの強調量をあらかじめ大きくする（非対称なプリエンファシス）ことで、立ち上がりと立ち下がりが均等な光信号を出力する、レーザダイオードドライバ回路ＬＤＤが記載されている。

このＬＤＤは具体的には、図１０（ａ）に示すように、遅延回路ＤＥＬと、デューティ調整回路ＤＵＴＹＡｄｊと、プリバッファ回路ＰｒＢｕｆと、加減算回路ＡＤＤと、出力回路ＤＲＶで構成される。ＬＤＤの入力電圧信号は、それぞれ、プリバッファ回路ＰｒＢｕｆｍと、遅延回路ＤＥＬに分岐され、遅延回路ＤＥＬに分岐された電圧信号は、プリバッファ回路ＰｒＢｕｆｍに分岐された電圧信号と比べて、ある一定の遅延差を持って出力される。さらに、この遅延差を持った電圧信号は、デューティ調整回路ＤＵＴＹＡｄｊで、“Ｈ”レベルの期間が長くなるようにデューティ比が調整され、もう一方の遅延差を持たない電圧信号に、加減算回路ＡＤＤで減算することで、立ち上がりに比べて立ち下がりの強調量が大きい電圧信号が生成される。この立ち上がりと立ち下がりの強調量が非対称な電圧信号は、出力回路ＤＲＶで電流信号に変換され、この非対称なプリエンファシス特性をもった電流信号で、レーザダイオードＬＤを駆動することで、高速駆動と伝送品質を改善し、立ち上がりと立ち下がりが均等な光信号を出力できる。

しかしながら、上述した従来技術では、下記のような問題が生じる。

図１０（ｂ）は、従来技術の周波数特性を示す説明図である。レーザダイオードＬＤの周波数特性は緩和振動周波数の影響により、ロールオフが急峻な特性となり、その逆特性はＬＤの動作可能な上限周波数（−３ｄＢ周波数）を超えると急激に増加する特性となる。

一方、プリエンファシスの周波数特性は、遅延回路ＤＥＬの遅延量とプリバッファ回路ＰＲＢｕｆｅの利得によって、ピーク利得の位置（ピーク周波数）とピーク利得が決定されるが、その周波数特性はピーク利得に向かって、緩やかに増加する特性を持つ。このため、プリエンファシスでＬＤの動作帯域の不足を補償した場合、対象とする通信速度の基本周波数は等化できても、中間周波数帯に帯域内偏差が発生することで、ジッタが増加し、伝送品質が劣化する。

この問題を解決手段として、遅延回路ＤＥＬの遅延量を少なくし、ピーク周波数を高速化することが考えられるが、同時に補償対象である基本周波数におけるピーク利得も減少し、目標とする等化量を得るためには、プリエンファシス量を増加する必要があり、この結果、消費電力が急激に増大する。

あるいは、プリエンファシスのタップ数を増やし、高次化することで、プリエンファシスの周波数特性をより急峻にすることも考えられるが、タップ数の増加は回路規模が大きくなるため、寄生容量が増加して高速動作が困難となり、また消費電力も増大する。

さらに、ＬＤの緩和振動周波数は、温度変化に対して敏感にその特性が変化するため、従来技術では、温度変化に対して立ち上がりと立ち下がりの非対称を補償できないという問題も生じる。

この問題を解決する手段として、ペルチェ素子等の何らかの冷却手段を設けてＬＤの温度を一定とするか、モニタＰＤ等でＬＤの温度変化を観測するための何らかの手段を設けて、その温度変化に応じて、遅延回路ＤＥＬの遅延量とデューティ調整回路ＤＵＴＹＡｄｊの調整量を精度良く調整することが考えられるが、部品数が増加するため、光電変換部の低コスト化や小型化の弊害となる。

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、通信速度の高速化を低コストかつ高信頼で実現可能な光送受信回路及び光通信システムを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施形態による光送受信回路は、レーザダイオードＬＤの−３ｄＢ周波数は通信速度の基本周波数（例えば、５０Ｇｂｐｓの場合、２５ＧＨｚ）以下であり、トランスインピーダンスアンプＴＩＡはフォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプと、プリアンプの出力信号から信号の中心レベル（閾値電圧）を検出すると共に、その閾値電圧に対してデュオバイナリ信号に対応する、プラス側とマイナス側の閾値電圧（上下閾値電圧）を生成する閾値制御回路ＡＴＣと、プリアンプの出力信号を上下閾値電圧に基づきデジタル値に変換するラッチ回路を有し、前のビットの符号判定結果に基づいてラッチ回路の上下閾値電圧の出力パスを選択するセレクタ回路を有する構成となっている。

さらに、ラッチ回路のクロックのタイミングを決定する位相回転回路と、受信データのエラーを検出し、そのエラーが最小になるように、閾値制御回路の上下閾値電圧の電圧レベルと位相回転回路の位相を自動調整する光特性補償回路を有するものとなっている。

この構成によって、レーザダイオードＬＤ特性特有の帯域劣化、立ち上がりと立ち下がりの非対称、レーザダイオードＬＤの温度変動によって生じる伝送品質の劣化を補償することが可能となり、通信速度に対して動作帯域が不足した一世代前のレーザダイオードＬＤを用いて、低コストかつ高信頼な高速通信が可能となる。

開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、光通信モジュールにおいて、レーザダイオード特性特有の帯域劣化、温度変動、立ち上がり・立ち下がり非対称を、受信部で改善し、高速、低電力、かつ高品質な光伝送が実現可能となる。さらに、動作帯域が劣る一世代前のレーザダイオードで高速動作が可能となり、光通信モジュールの信頼性向上と低コスト化を実現する。

本発明の実施例１によるルータ装置と、ルータ装置内部のカード間通信を行うための光通信モジュールを示すものであり、（ａ）はルータ装置内部の概略構成を、（ｂ）は、その光通信モジュールの概略構成の一例を示すブロック図である。 （ａ）は、図１における受信系を構成する部品の一つであるトランスインピーダンスアンプの一つの構成例を示すブロック図であり、（ｂ）は、動作帯域が通信速度の基本周波数に達していないレーザダイオードを送信部に用いた場合の受信アイ波形と本発明の受信方式を示す説明図である。 図１における受信系を構成する部品の一つであるトランスインピーダンスアンプの他の構成例を示すブロック図である。 図２のトランスインピーダンスアンプにおいて閾値制御回路の1つの構成例を示すブロック図である。 図１における受信系を構成する部品の一つであるトランスインピーダンスアンプの他の構成例を示すブロック図である。 図１における光通信モジュールにおいて、光素子とアナログフロントエンド回路を含む半導体チップの概略的な実装構造において、（ａ）はその従来例を示す断面図であり、（ｂ）は本発明の実施の形態＊における実装構造を示す断面図であり、（ｃ）は図１における送信系においてレーザダイオードドライバ回路等を備えた半導体チップの主要な回路構成例を示すブロック図である。 図６のレーザダイオードドライバ回路の出力部の詳細な構成例を示すものであり、（ａ）はバイアス電流の供給を伝送路の遠端で実施した場合、（ｂ）はバイアス電流の供給を半導体チップ外部で実施した場合、（ｃ）はバイアス電流の供給を伝送路の近端で実施した場合の回路図である。 図６のレーザダイオードドライバ回路において、本発明の実施形態＊における光特性補償回路部の、（ａ）は詳細な構成を示す回路図であり、（ｂ）はその光特性補償回路を含んだ出力部の周波数特性である。 図２のトランスインピーダンスアンプにおいてプリアンプの詳細な構成例を示すものであり、（ａ）は負帰還抵抗を用いたプリアンプ、（ｂ）はオープンループ型プリアンプの一つであるレギュレーテッドカスコード型プリアンプの回路図である。 図１における送信系を構成する部品の一つであるレーザダイオードドライバ回路の、（ａ）は従来例を示すブロック図であり、（ｂ）はその周波数特性である。 図１における送信系において、レーザダイオードにおける緩和振動周波数の温度特性の一例を示す説明図である。 図１２は、本発明の実施例５に係る光通信モジュールにおける、送信系を構成するレーザダイオードドライバＬＤＤの１つの構成例を示す図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、ＣＭＯＳ（相補型ＭＯＳトランジスタ）やバイポーラトランジスタ等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはトランジスタの基板電位の接続は特に明記していないが、トランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の実施例１によるルータ装置と、ルータ装置内部のカード間通信を行うための光通信モジュールを示すものであり、（ａ）はルータ装置内部の概略構成の一例を示すブロック図である。

ルータ装置は、例えば、幅および奥行きがそれぞれ数十センチ、高さが１〜２ｍ等といった筐体で構成されている。筐体表面には、多数の通信コネクタが設けられ、それぞれは、例えばイーサネットケーブル端子や、あるいは光ファイバケーブル端子等である。ルータ装置内部には、例えば、図１（a）に示すように、複数のインタフェースカードＩＦＣ［１］，ＩＦＣ［２］，…や、スイッチカードＳＷＣ等が備わっている。

各カードは、バックプレーンＢＫＰ等と呼ばれる部品に備わったカードコネクタにそれぞれ接続される。各カードコネクタには、ＢＫＰから各カードに電源を供給するためのコネクタや、光通信線路（代表的には光ファイバケーブル）ＯＦを介して各カード間で通信を行うための光コネクタ（光ファイバコネクタ）ＣＮｏが含まれている。

ここでは、各インタフェースカードＩＦＣがＣＮｏと光通信線路ＯＦを介してスイッチカードＳＷＣに接続され、これによって各ＩＦＣが受け持つ通信コネクタＣＮｃ間でＳＷＣを介した通信が可能となる。

各ＩＦＣには、通信の上位階層で必要となる所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｉや、このＬＳＩ＿ＬＧｉの入出力となる電気信号を光信号に変換し、光コネクタＣＮｏを介して光通信線路ＯＦとの間の入出力を行う光通信モジュールＯＭＤｉが実装されている。同様に、ＳＷＣにも、所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｓや、このＬＳＩ＿ＬＧｓの入出力となる電気信号を光信号に変換し、ＣＮｏを介してＯＦとの間の入出力を行う光通信モジュールＯＭＤｓが実装されている。

このような光通信装置において、各光通信線路ＯＦの長さは、例えば数メートルに達する場合がある。この場合、ＯＦの代わりに銅線ケーブル等を用いると、伝送損失により、例えば数十Ｇｂｐｓレベルの通信に対応できない恐れがある。そこで、本実施の形態の光通信モジュールを用いることが有益となる。

図1(ｂ)は、図１(a)のルータ装置において、光通信モジュールＯＭＤの概略構成の一例を示すブロック図である。光通信モジュールＯＭＤは、アナログフロントエンドブロックＡＦＥ、光素子ブロックＯＢＫを備えている。光素子ブロックＯＢＫは、送信用の光通信線路ＯＦｔｘに出力を行うレーザダイオードＬＤと、受信用の光通信線路ＯＦｒｘから入力された光信号を電気信号（電流信号）に変換するフォトダイオードＰＤを備えている。

ＬＤおよびＰＤは、例えば、それぞれ個別の半導体チップで構成され、実際には、通信チャネル数に応じてＬＤ，ＰＤ共にそれぞれ複数個あるいは、アレイ状に集積した半導体チップとして存在する。アナログフロントエンドブロックＡＦＥは、ＬＤを駆動するレーザダイオードドライバ回路ＬＤＤと、ＰＤからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプ回路ＴＩＡを備えている。

ＡＦＥは、ここでは、一つの半導体チップＬＳＩ＿ＯＰに形成している例を示しているが、ＬＤＤとＴＩＡは、個別に形成し別チップとしてもよい。

光通信モジュールＯＭＤはＯＭＤ外部の論理デバイスＬＳＩ＿ＬＧと電気的に接続し、ＬＳＩ＿ＬＧ内に搭載されるＳｅｒＤｅｓ（Serializer/Deserializer）等と呼ばれる伝送速度変換回路ＳＤＣと、ＡＦＥ（ＬＤＤおよびＴＩＡ）との間で電気電圧信号を送受信する。

例えば、図１(a)のＬＳＩ＿ＬＧとＯＭＤの間では、２５Ｇｂｐｓ×４本（４チャネル）の電気信号が送受信され、各カード（ＩＦＣ，ＳＷＣ）間の光通信線路ＯＦを介した通信も、２５Ｇｂｐｓ×４チャネルの光信号で行われる。

図1(b)の例では、ＬＳＩ＿ＯＰはＡＦＥだけで構成されているが、光通信モジュールＯＭＤとＬＳＩ＿ＬＧ間との、チャネル辺りの伝送速度を落とすことで電気伝送の負担低減を図るため、光通信モジュールＯＭＤ内に、アナログフロントエンド回路ブロックＡＦＥに加えて、伝送速度変換回路ＳＤＣを搭載しても良い。ここで、アナログフロントエンド回路ブロックＡＦＥと、伝送速度変換回路ＳＤＣは、それぞれ別の半導体チップとして実装されるか、あるいは、ＡＦＥとＳＤＣ間の電気Ｉ／Ｏ低減による省電力化を図るため、ＡＦＫとＳＤＣを、ＣＭＯＳ等の同一半導体プロセスで形成し、それらを半導体チップＬＳＩ＿ＯＰに、一体集積した構成としても良い。

図２は、図１における受信系を構成する部品の一つである本発明のトランスインピーダンスアンプＴＩＡの一つの構成例を示す。本実施形態においては、送信側に使用するレーザダイオードＬＤの動作帯域（−３ｄＢ周波数）が通信速度の基本周波数に達していない帯域が不足したレーザダイオードＬＤを使用することを前提とする。これにより、最先端のレーザダイオードＬＤを使用することなく、ＬＤの動作帯域を越えた高速通信が可能となり、光通信モジュールの低コスト化、信頼性向上が可能となる。

図２（ａ）は帯域が不足したＬＤからの光入力を受信するトランスインピーダンスアンプのブロック構成を示す。図２（ｂ）はプリアンプＰＲＡＭＰの出力アイ波形と本発明の受信方式を示す説明図である。

まず図２（ａ）の回路について説明する。

本実施形態によるトランスインピーダンスアンプＴＩＡは、フォトダイオードＰＤからの単相電流信号を電圧信号に変換するプリアンプＰＲＡＭＰと、プリアンプＰＲＡＭＰの出力信号から信号の中心レベル（閾値電圧）Ｖａｖｅを検出するとともに、その閾値電圧に対してプラス側とマイナス側にレベルシフトした上下閾値電圧Ｖａｖｅ＋Ｖｒｅｆｕ、Ｖａｖｅ−Ｖｒｅｆｄを生成する閾値制御回路ＡＴＣと、前記上下閾値電圧を論理判定のための閾値電圧としてプリアンプＰＲＡＭＰの出力信号をデジタル値に変換するデータ検出用ラッチ回路ＬＡＴｄと前のビットの判定結果に基づいて前記ラッチ回路ＬＡＴの上下閾値電圧の出力パスを選択するセレクタ回路ＳＥＬとフリップフロップ回路ＦＦで構成する判定帰還型等化器ＤＦＥと、その選択された出力データとデータ遷移時（エッジ）において閾値電圧に基づいてプリアンプＰＲＡＭＰの出力信号をデジタル値に変換するラッチ回路ＬＡＴｅの出力信号から、クロックのタイミングを調整するための位相制御信号を生成するクロック・データ・リカバリ回路ＣＤＲと、クロックを生成する位相同期回路ＰＬＬ）と、その生成されたクロックに対して前記ＣＤＲから供給される位相制御信号に基づきクロックの位相を調整する位相回転回路ＰＩと、前記ＤＦＥの出力信号を半導体チップ外部に出力する電気ドライバ回路ＤＲＶ＿ＥＬで構成される。

また、閾値制御回路ＡＴＣは、閾値電圧Ｖａｖｅを検出する閾値検出回路ＡＶＤと、上下閾値の生成と各ラッチ回路ＬＡＴのオフセット電圧を補償するための電圧レベル調整するレベルシフト回路ＬＶＣ（ＬＶＣ＿ＵＰ、ＬＶＣ＿ＤＷ、ＬＶＣ＿ＥＧ）で構成する。

ここで、送信部で使用するレーザダイオードＬＤは、図１１の緩和振動周波数の特性に示されるように、ロールオフが急峻な周波数特性となるので、ＬＤの動作可能な帯域（−３ｄＢ周波数）を越えると、急激にゲインが劣化する。

本実地形態においては、レーザダイオードＬＤの動作帯域は通信速度の基本周波数よりも低いため、プリアンプＰＲＡＭＰの出力波形は、図２（ｂ）に示すように、最も周波数成分が高い１０パターンに関して、符号間干渉により、アイ振幅が非常に小さいものとなる。このため、従来の伝送方式のように、図２（ｂ）の太線に囲まれたアイの中心閾値（黒印、時間Ｔｃｅｎ、電圧Ｖａｖe）にデータ判定点を設け、信号波形がＶａｖeの上下どちらかを通過したかでＨ／Ｌを判定した場合、アイ振幅が小さく、回路の熱雑音や電源雑音等の影響により、次段のラッチ回路ＬＡＴが判定を間違える可能性が高い。

この判定誤り率を改善する方法としては、プリアンプＰＲＡＭＰ出力にアナログイコライザＣＴＬＥを設けて、通信速度の基本周波数周辺を強調し、アイ振幅を大きくすることが考えられるが、レーザダイオードＬＤの周波数特性は緩和振動数の影響により、ロールオフが急峻な特性となるため、アナログイコライザで動作帯域を改善しても、帯域内偏差により、ジッタが増加し、判定誤り率を改善できない。そこで本実施形態では、中心閾値Ｖａｖｅではなく、上側のアイ閾値（×印、時間Ｔｕｐ、電圧Ｖａｖｅ＋Ｖｒｅｆｕ）と下側のアイ閾値（×印、時間Ｔｄｗ、電圧Ｖａｖｅ−Ｖｒｅｆｄ）に、それぞれデータ判定点を設けて、前ビットの判定結果によって上側と下側のどちらかの判定点を採用することで、ラッチ回路ＬＡＴの判定誤り率を改善する。

すなわち、帯域が不足したレーザダイオードＬＤのアイ波形の軌道は注目ビットとその前後のビットに対して、８つの異なる経路をとり、前ビットがＨの場合は上側のアイ波形（点線）、前ビットがＬの場合は下側のアイ波形（鎖線）を用いる。

このように、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）で送信された信号を受信部でデュオバイナリ信号として扱うことで、レーザダイオードＬＤの帯域不足によってアイ振幅が微小になっても、受信部の判定誤り率を改善できる。また、上下のアイ閾値の時間Ｔｕｐ、Ｔｄｗ及び、電圧レベルＶａｖｅ＋Ｖｒｅｆｕ、Ｖａｖｅ＋Ｖｒｅｆｄを位相回転回路ＰＩ、レベルシフト回路ＬＶＣで、それぞれ、独立に調整することで、レーザダイオードＬＤ特有の性質である立ち上がり立ち下がり非対称による信号品質の劣化も改善可能である。

ここで、本実施形態においては、上下閾値の調整にレベルシフト回路ＬＶＣを用いているが、例えば、閾値検出回路ＡＶＤの出力に、差動増幅回路の出力に定電流源を用いて電圧レベルを調整するオフセットアンプを設けるなどして、上下閾値とラッチ回路ＬＡＴのオフセット電圧補償に相当する電圧レベルを生成できれば、どのような手段を用いてもよい。また、図２の構成例では、プリアンプＰＲＡＭＰが１段で記載されているが、プリアンプＰＲＡＭＰ出力振幅がラッチ回路ＬＡＴの最小受信振幅に満たない場合は、プリアンプＰＲＡＭＰの出力にシングルエンド型の電圧アンプか、ラッチ回路ＬＡＴ手前に差動型の電圧アンプを追加してもよい。

以上のように、本実施の形態１のトランスインピーダンスアンプを含む光通信モジュールおよびルータ装置を用いることで、必要通信帯域に対して帯域が不足したレーザダイオードＬＤを用いて、低コストかつ信頼性が高い光通信モジュールで、高速、かつ高品質な光送受信動作を実現することが可能となる。

図３は、図２（ａ）で示したトランスインピーダンスアンプＴＩＡにおいて、上下閾値の電圧レベルと、クロックのタイミング（位相）を温度等の環境変動に応じて自動調整するための光特性補償回路ＯＰＴ_ＣＯＭを備えた構成例である。

光特性補償回路ＯＰＴ＿ＣＯＭは、上下閾値の電圧レベルについては、データ信号の電圧レベルを観測し、最適な電圧レベル（上下閾値）との電圧誤差が最小となるようにレベルシフト回路ＬＶＣの電圧シフト量を制御し、クロックの位相については、ＣＤＲの出力から最適なデータエッジのタイミングに対するクロックエッジの位相誤差を観測し、位相誤差が最小となるように位相回転回路ＰＩの位相を制御する機能を有するもので、これにより、送信部の温度変化で生じるレーザダイオードＬＤの光伝送波形の品質劣化を受信側で補償することが可能となる。

例えば、図３の構成例においては、光特性補償回路ＯＰＴ＿ＣＯＭは、プリアンプＰＲＡＭＰの出力Ｖｐｒａから、Ｈ／Ｌレベル（ＶＨ、ＶＬ）を検出するピーク検出回路（ＶＨ＿Ｄ、ＶＬ＿Ｄ）と、中心電圧ＶａｖｅとＨ／Ｌレベルから上下平均レベル（（Ｖａｖｅ＋ＶＨ）／２、（Ｖａｖｅ＋ＶＬ）／２）を算出する加算器と、上下平均レベルか上下閾値参照電圧（ＶｒｅｆＨ、ＶｒｅｆＬ）かを選択するセレクタ回路と、上下閾値電圧と前記セレクタ回路の出力を比較する誤差検出回路ＣＭＰと、コンパレータから成る誤差検出回路ＣＭＰの出力とクロック・データ・リカバリ回路の出力をモニタし、上下閾値とクロック位相を最適化するための、レベルシフト量調整信号ＬＶａｄｊと位相調整信号ＰＨａｄｊを出力する補償論理回路ＬＯＧで構成される。

ここで、上下閾値参照電圧（ＶｒｅｆＨ、ＶｒｅｆＬ）は、レーザダイオードＬＤ特有の特性により、上下閾値の最適値が上下平均レベル（（Ｖａｖｅ＋ＶＨ）／２、（Ｖａｖｅ＋ＶＬ）／２）と異なる場合に、想定する上下閾値の最適な参照電圧として使用される。本発明の実施例においては、設定されている上下閾値Ｖａｖｅ＋Ｖｒｅｆｕ、Ｖａｖｅ−Ｖｒｅｆｄと、上下平均レベルあるいは上下閾値参照電圧との誤差電圧を、誤差検出回路ＣＭＰでモニタし、補償論理回路ＬＯＧ内に設けたＳｉｎｇ−Ｓｉｎｇ ＬＭＳ等の最適化アルゴリズムにより、その誤差電圧が最小となるように、レベルシフト回路ＬＶＣのレベルシフト量Ｖｒｅｆｕ、Ｖｒｅｆｄが自動的に最適値に調整され、温度等の環境変動に対する信号品質の劣化が補償できる。同様に、クロックのタイミングについても、クロック・データ・リカバリＣＤＲから、設定されているデータ検出用ラッチ回路ＬＡＴのクロックのタイミング（位相）をモニタし、想定する最適なクロック位相との位相誤差を検出し、補償論理回路ＬＯＧでその位相誤差が最小となるように、位相回転回路ＰＩの位相が最適値になるように調整される。ここで、上側のアイ波形と下側のアイ波形のクロックのタイミングをそれぞれ独立に設定することで、レーザダイオードＬＤ特有の性質である立ち上がり立ち下がり非対称による伝送品質の劣化も補償できる。

また、装置の運用上、特定のデータパターンを用いたトレーニング期間を設けることが可能な場合は、光特性補償回路ＯＰＴ＿ＣＯＭ内にエラー検出器を設けて、ＣＤＲの出力をモニタし、特定のデータパターンに対してエラーが最小となるように、光特性補償回路ＯＰＴ＿ＣＯＭで上下閾値のレベルシフト量とクロックの位相を調整する構成を取ってもよい。

以上のように、本実施の形態２のトランスインピーダンスアンプを含む光通信モジュールおよびルータ装置を用いることで、送信側でレーザダイオードＬＤの温度補償を実施しなくても、高速、かつ高品質な光送受信動作を実現することが可能となる。

図４は、本発明の実施例１におけるトランスインピーダンスアンプＴＩＡにおいて閾値制御回路ＡＴＣの１つの構成例である。

閾値制御回路ＡＴＣは、プリアンプＰＲＡＭＰ出力から、中心閾値Ｖａｖｅを検出する閾値検出回路ＡＶＤと、上下閾値の生成およびデータ検出とエッジ検出用ラッチ回路ＬＡＴのオフセット電圧を補償するレベルシフト回路ＬＶＣとレベルシフト量を保持する手段を有するメモリあるいはレジスタＲＥＧ、レジスタＲＥＧの値を書き込むための外部シリアル信号か図３における光特性補償回路ＯＰＴ_ＣＯＭから出力信号かを選択するためのセレクタ回路で構成される。

閾値検出回路ＡＶＤは、抵抗器Ｒｌｐｆ、容量Ｃｌｐｆから成るローパスフィルタＬＰＦで構成される。ここで、ＬＰＦの帯域は、受信する長周期パターンに対して、十分低い帯域を持つことが必要である。

データ検出およびエッジ検出用の各レベルシフト回路ＬＶＣはオペアンプＯＰＡＭＰと、オペアンプＯＰＡＭＰの入出力端子間に直列接続された２個の抵抗器Ｒｌｖｃと、それぞれに任意の電流が設定可能な３個の定電流源Ｉｂ１、Ｉｂ２、Ｉｂ３とで構成される。図４で示す構成例では、オペアンプＯＰＡＭＰの出力端子が抵抗Ｒｌｖｃを介してオペアンプＯＰＡＭＰの正極入力端子に接続された負帰還経路を構成しており、ボルテージフォロワを形成している。このため、オペアンプＯＰＡＭＰの利得が十分に高い場合、各定電流源の電流値±ΔＩを任意設定することで、オペアンプＯＰＡＭＰの入力電圧Ｖａｖｅに対し、出力電圧はＶａｖｅ±Ｒｌｐｆ×ΔＩとなり、上下閾値電圧Ｖａｖｅ＋ＶｒｅｆｕとＶａｖｅ−Ｖｒｅｆｄの生成が可能となる。

図５は、実施例１による光通信モジュールにおいて、トランスインピーダンスＴＩＡの判定帰還型等化器ＤＦＥの他の実施例を示す図である。

図５に示すトランスインピーダンスアンプＴＩＡでは、図３の構成例と比べて、ラッチ回路ＬＡＴの物量を２倍にし、データを奇数ビットと偶数ビットに分けて処理することで、動作クロックの周波数が半分のハーフレートで動作させた構成となっている。

本構成により、ラッチ回路ＬＡＴ以降の回路やクロック分配系回路の動作速度が半分となるため、消費電力が大きい差動回路等のＣｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ（ＣＭＬ）回路の代わりに、消費電力は小さいが動作速度が遅いＣＭＯＳ回路の適用が可能となり、トランスインピーダンスＴＩＡを低電力化することが可能となる。

また、本構成例では、ハーフレート動作としているが、さらにラッチ回路ＬＡＴを倍化して、クォータレート動作にしてもよい。また、判定帰還型等化器ＤＦＥの出力を本構成例は、２：１ ＭＵＸ回路で元々のビットレートに戻してから、電気ドライバＤＲＶ＿ＥＬで出力しているが、光通信モジュールと接続されるチップの仕様によっては、ハーフレート動作のまま出力してもよい。この回路でも上下閾値を用いて信号を受信し、また、光特性補償回路ＯＰＴ＿ＣＯＭを備えているため、本発明の実施の形態１や実施の形態２と、同じ動作と効果が得られる。

図６（ａ）は、図１（ｂ）の光通信モジュールＯＭＤにおいて、その光デバイスＬＤ／ＰＤと半導体チップＬＤＤ／ＴＩＡ関連の概略的な従来の実装構造を示す断面図である。

図３では、ＬＤＤ／ＴＩＡを搭載した半導体チップとＬＤ／ＰＤ等の光デバイスとが一つのパッケージ配線基板ＢＤ＿ＰＫＧ上に実装された例が示されている。

光デバイスＬＤ／ＰＤは、第１面に形成されたバンプＢＰ１を介してＢＰ＿ＰＫＧの第１面に接続され、半導体チップＬＤＤ／ＴＩＡは、第１面に形成されたＢＰ２を介してＢＤ＿ＰＫＧの第１面に接続される。

ＢＰ１の一部とＢＰ２の一部は、ＢＤ＿ＰＫＧ内の配線（代表的には銅配線）ＬＮ１を介して接続され、これによって、光デバイスと半導体チップが電気的に接続される。また、ＢＤ＿ＰＫＧは、第２面に形成されたバンプＢＰ３を介してモジュール配線基板ＢＤ＿ＭＤの第１面に接続される。これにより、ＢＰ２の一部は、ＢＤ＿ＰＫＧ内の配線ＬＮ２を介してＢＰ３の一部に接続される。ＢＤ＿ＭＤの第１面は、コネクタＣＮｉが設けられており、ＢＰ３の一部がＢＤ＿ＭＤ内の配線ＬＮ３を介してＣＮｉに接続される。

これにより、半導体チップＬＤＤ／ＴＩＡとＣＮｉがＬＮ２、ＬＮ３を介して電気的に接続される。このＣＮｉはＬＳＩ＿ＬＧ内のＳｅｒＤｅｓ回路ＳＤＣからの電気信号が入出力される。光デバイスＬＤ／ＰＤは光信号を入出力し、この光信号は、コリメートレンズや集光レンズ等を含んだ光コネクタＣＮｏを介して光通信線路ＯＦｔｘ、ＯＦｒｘへと入出力される。

また、ここでは、半導体チップＬＤＤ／ＴＩＡの第２面に冷却手段ＣＬＲが設置されている。ＣＬＲは、代表的には、ヒートシンクや水冷装置等が挙げられる。

ここで、光通信モジュールの多チャネル化による高スループット化を実現するには、光デバイスと半導体チップ間の信号配線ＬＮ１で生じるクロストークを抑えることが必要である。このクロストークを抑えるためには、信号配線間に接地配線を備える、所謂コプレーナ線路等を用いることで、隣接チャネル間の相互容量、相互インダクタンス成分等を低減でき、隣接チャネル間のクロストークを低減することが可能である。

また、光通信モジュールの小型化のためには、チャネル間の狭ピッチ化（２５０μｍ以下）も求められており、このため、パッケージＢＤ＿ＰＫＧ内の配線インピーダンスは、低インピーダンス化を試みても、配線ＬＮ１の配線幅の制限から、せいぜい３０Ω程度にしかならない。

一方、光源のＬＤにＤＦＢ−ＬＤ（Distributed-Feedback Laser Diode）を採用した場合、ＤＦＢ−ＬＤのインピーダンスは１０Ω程度しかないため、パッケージとＤＦＢ−ＬＤ間で、インピーダンス不整合による反射が発生し、信号品質が著しく劣化するという問題が生じる。

また、受信側のプリアンプＰＲＡＭＰは、図９（ａ）で示す、電圧アンプＶＡＭＰの入出力間に負帰還抵抗器Ｒｆを接続した負帰還型プリアンプＰＲＡＭＰと、図９（ｂ）に示す、負荷抵抗器ＲＬ１で入力電流を電圧に変換・増幅するレギュレーテッドカスコード（ＲＧＣ）型プリアンプＰＲＡＭＰの２種が代表的な回路方式であるが、どちらの回路方式も入力インピーダンスを下げることで、高速通信が実現可能な構成となっており、例えば２５Ｇｂｐｓの通信速度を実現するには、それらの入力インピーダンスは１０数Ω程度となる。

このため、受信側では、半導体チップＴＩＡとパッケージ間で反射が発生してしまい、この反射を抑えるためにチップ内のプリアンプの入力端子に２０Ω程度の終端抵抗器ＲＴｒｍを入れる必要がある。しかしながら、この終端抵抗器ＲＴｒｍはプリアンプＰＲＡＭＰの入力換算雑音を増加させてしまい、ＴＩＡの受光感度が劣化するという問題が新たに生じる。

図６（ｂ）は、これらの送受信光通信モジュールの従来の実装構造によって生じる問題を解決する、送受信光通信モジュールの実装構造例の断面図を示す。

本発明の実施例においては、光デバイスＬＤ／ＰＤが半導体チップＬＤＤ／ＴＩＡ上にフリップチップ実装された構造となっている。光デバイスＬＤ／ＰＤは、光デバイスの第１面上に形成されたバンプＢＰ１を介して、半導体チップＬＤＤ／ＴＩＡの第１面に形成された伝送路ＬＮ１及びＢＰ２を介して接続され、これによって光デバイスと半導体チップが電気的に接続される。半導体チップＬＤＤ／ＴＩＡとコネクタＣＮｉとの接続は、従来の実装構造と同様に、パッケージ配線基板ＢＤ＿ＰＫＧ、モジュール配線基板ＢＤ＿ＭＤ上のバンプ、信号配線を介して電気的に接続される。

光デバイスＬＤ／ＰＤからはモジュール配線基板ＢＤ＿ＭＤの方向に光信号が入力され、光信号は、コリメートレンズや集光レンズ等を含んだ光コネクタＣＮｏを介して光通信線路ＯＦへと入出力される。

あるいは、本発明の実装構造では、モジュール配線基板の方向に光信号が入出力されるので、図６（ｃ）に示すように、光導波路ＯＰＬＮ及びバックプレーンコネクタＢＰＣＮを介して光通信線路ＯＦへと入出力してもよい。
本実施例では、半導体チップの材質はパッケージ配線基板と比べて膜圧が厚いため、１０Ω以下の低インピーダンスの伝送路ＬＮ１を形成し、この低インピーダンス伝送路を介して光デバイスＬＤ／ＰＤと半導体チップＬＤＤ／ＴＩＡを電気的に接続することが可能である。

これにより、送信側においては、ＤＦＢ−ＬＤのような低インピーダンス素子とのインピーダンス不整合によって生じる反射の影響を低減し、一方、受信側においては、反射対策のための半導体チップの入力端子に設けた終端抵抗器ＲＴｒｍが不要となり、ＴＩＡの受光感度向上が実現可能となる。

また、本実施例においては、半導体チップの第２面全体がＣＬＲで冷却される構造を採り、レーザダイオードＬＤで発熱する熱は半導体チップを解してＣＬＲに放熱されるため、ＬＤの放熱構造としても従来の実装構造例よりも効率がよい。

図１２は、本発明の実施例５による光通信モジュールにおいて、送信系を構成するレーザダイオードドライバＬＤＤの１つの構成例である。

本実施例によるＬＤＤは、ＬＳＩ＿ＬＧ内に搭載されるＳＤＣからの出力される電圧信号を入力段ＩＮ＿ＳＴＡで受信し、出力段ＯＵＴ＿ＳＴＡで電圧信号を電流信号に変換し、その電流信号はチップ内に形成した伝送路ＬＮ１を介して、レーザダイオードＬＤに供給される。

入力段ＩＮ＿ＳＴＡは、ＬＳＩ＿ＬＧとＬＤＤ間の電気伝送路の長さに応じてＤＣ利得を変更することが可能な入力回路ＩＮＢＵＦと、前記電気伝送路の損失によって生じるＩＳＩを補償するための波形等化機能を備えたピーキングアンプＰＫＡと、入力信号の電圧振幅の大きさに依存せず、一定の電圧振幅を次段の出力段に入力するためのリミットアンプＬＡで構成される。

出力段ＯＵＴ＿ＳＴＡでは、ＬＡからの出力信号をプリバッファＰｒＢｕｆｍと、送信用光特性補償回路ＯＰＴ＿ＣＯＭＴｘにそれぞれ主信号と補償信号に分岐し、出力ドライバＤＲＶではＰｒＢｕｆｍとＯＰＴ＿ＣＯＭＴｘからの電圧信号を電流信号に変換する。

ここで、レーザダイオードＬＤはシングルエンド入力となるため、ＤＲＶからＬＤを駆動するための変調電流を生成する際、ＤＲＶの電源が変動し、この電源変動がＬＤに漏れ込み光出力波形の劣化が生じる。この電源変動の影響を抑えるために、図１２に示す実施例においては、ＬＤのダミー回路ＤＵＭ＿ＬＤをチップ内に設けることで、ＤＲＶを差動動作させる構成となっている。

本実施例ではチップ内部にＤＵＭ＿ＬＤを設けているが、チップ外部にダミーのＬＤ素子を設けてもよい。

ＯＰＴ＿ＣＯＭＴｘでは遅延回路ＤＥＬとプリバッファ回路ＰｒＢｕｆｅで構成され、補償信号に主信号に対して一定の遅延差を与えて、出力回路ＤＲＶで、信号遷移時のみを強調したプリエンファシスの機能を実現するものとなっている。また、図１２の構成例では、伝送路ＬＮ１の製造ばらつきの補償と伝送路ＬＮ１とＤＲＶ間のインピーダンス整合を実施するために、終端回路ＴＲＭを設けている。

図７は、図１２に示すレーザダイオードＬＤＤおいて、ＤＲＶの具体的な構成例を示す回路図である。ＤＲＶは、ＬＤにＤＣバイアス電流を供給するバイアス電流供給回路ＢＩＡＳと、ＬＤに高速な変調電量を供給する差動増幅器ＭＯＤと、伝送路ＬＮ１とのインピーダンス整合を取るための終端回路ＴＲＭと、ＭＯＤの高速動作に伴う電源ＶＤＤ＿Ｄｒ１の電源変動を抑えるためのＬＤ素子のダミー回路ＤＵＭ＿ＬＤで構成される。

ＤＲＶの高速動作を実現するためには、ＤＲＶの出力端子の寄生容量を極力低減することが必要である。特に、ＬＤに大きなバイアス電流を供給するＢＩＡＳのＰＭＯＳトランジスタはサイズが大きくなるため、ここで生じる寄生容量の影響を抑える必要がある。

また、出力端子の寄生容量を低減することは、ＤＲＶと伝送路間のインピーダンス整合を高い周波数成分まで保つことができ、反射の影響を低減し、伝送品質を改善する効果も得られる。

そこで、図７（ａ）で示す構成例においては、ＢＩＡＳを直接ＭＯＤの出力端子の間にＴＲＭを接続し、さらにＴＲＭは低周波成分のＤＲＶのインピーダンスを低減する抵抗器Ｒ２に加えて、高周波のインピーダンスを向上するためのインダクタＬ３とそのインダクタのＱ値を抑え高周波のインピーダンスを規定する抵抗器Ｒ３で構成することで、寄生容量の影響を低減し、高い周波数成分までインピーダンスの制御を可能にした。

また、インダクタＬ３はＴＲＭ＿ＤＭを駆動する負荷インダクタＬ４と相互インダクタの関係を持つ構造となっており、ＭＯＤの差動動作に伴い、インダクタＬ３のインダクタ値を強調し、更なる高速動作を実現することが可能である。

図７（ｂ）では、更なる寄生容量を低減する手段として、バイアス電流回路ＢＩＡＳをチップ外部に設ける構成例と、図７（ｃ）に、伝送路ＬＮ１の遠端（ＬＤ素子側）にＢＩＡＳを設けた構成例が示されている。これらの構成例では、寄生容量低減効果に加えて、ＴＲＭとＢＩＡＳが別体となっているため、ＬＤへのバイアス電流の供給をＴＲＭの終端抵抗から流れる電流を考慮せずに、独立に制御できる利点もある。

また、図７（ｃ）の構成例においては、ＰＭＯＳトランジスタのドレイン端子にインダクタＬ５と抵抗器Ｒ５を並列に設けることで、ＰＭＯＳトランジスタの寄生容量の影響を低減し、ＤＲＶの高速動作を可能にしている。

また、本実施例においては、電流源とバイポーラトランジスタのエミッタ端子との間にインダクタＬ１とＬ２を接続し、電流源を構成するトランジスタの寄生容量の影響を抑え、ＭＯＤの変調電流の波形品質を向上している。

図８（ａ）は、実施例５による光通信モジューにおいて、レーザダイオードドライバＬＤＤの光特性補償回路ＯＰＴ＿ＣＯＭＴｘの他の実施例を示す構成例であり、図８（ｂ）は、その効果を周波数特性で示した説明図である。

ＬＤの緩和振動周波数の特性により、主信号に対し一定の遅延差を持った補償信号を生成し、主信号から補償信号を減算することで、高周波成分の信号強調を実施するプリエンファシスでは、中間周波数帯域に帯域内偏差が発生し、ジッタ増加により、信号品質が劣化する。

さらに、プリエンファシスでは、本発明のように、帯域が不足したＬＤを用いた場合、伝送に必要な信号強調量が大きいため、補償信号に加えて、補償信号が減算される主信号についても大電流を流す必要があるため、ＬＤＤの消費電力が増大する。

そこで、本実施例においては、プリエンファシスの代わりに、主信号から微分波形を生成し、主信号に微分波形を加算し、高周波成分のみを強調する方法となっている。具体的には、ＯＰＴ＿ＣＯＭＴｘは、微分波形を生成するハイパスフィルタＨＰＦと高速で主信号に電流加算するためのエミッタフォロワ回路ＥＦで構成される。

ここで、本実施例ではＨＰＦは一次となっているが、ＬＤの周波数特性に応じて、より高速な波形強調が必要な場合は、高次のＨＰＦとしてもよい。

また、図８（ｂ）の構成例ではバイポーラトランジスタを用いているため、ＥＦ回路で実現しているが、ＣＭＯＳ回路ではソースフォロワ回路、あるいは微分波形をドライブできる回路であれば、どのような回路構成でもよい。

本構成により、主信号から補償信号を減算するプリエンファシスに比べて、主信号に微分波形だけを加算する方式となるので、低電力な波形等化が可能となり、さらに、図８（ｂ）の周波数特性に示すように、高周波成分のみ加算されるので、中間周波数帯域に帯域内偏差は発生せず、波形等化に伴うジッタの増加を抑え、高品質な送信波形を生成することが可能となる。

本実施の形態による光通信モジュールおよびルータ装置は、特に、装置内で光ファイバケーブルを介した通信を行う光￥通信モジュールおよびルータ装置に適用して有益なものであり、これに限らず、レーザダイオードを用いて光通信を行う製品全般に対して広く適用可能である。

ＣＮ コネクタ
ＬＳＩ 半導体チップ
ＯＭＤ 光通信モジュール
ＯＦ 光通信線路
ＩＦＣ インタフェースカード
ＳＷＣ スイッチカード
ＢＫＰ バックプレーン
ＳＤＣ 伝送速度変換回路（ＳｅｒＤｅｓ）
＿ＬＧ 論理演算処理回路
ＯＢＫ 光素子ブロック
ＬＤ レーザダイオード
ＰＤ フォトダイオード
ＬＤＤ レーザダイオードドライバ回路
ＴＩＡ トランスインピーダンス回路
ＡＦＥ アナログフロントエンド回路
ＰＲＡＭＰ プリアンプ
ＡＴＣ 閾値生成回路
ＡＶＤ 平均電圧レベル検出回路
ＬＶＣ レベルシフト回路
ＬＡＴ ラッチ回路
ＳＥＬ セレクタ回路
ＦＦ フリップフロップ回路
ＰＩ 位相調整回路
ＣＤＲ クロック・データ・リカバリ回路
ＰＬＬ 位相同期回路
ＤＦＥ 判定帰還型等化器
ＤＲＶ＿ＥＬ 電気ドライバ回路
Ｖｐｒａ プリアンプ出力電圧
Ｖａｖｅ 平均電圧
Ｖｒｅｆｕ 上側閾値電圧
Ｖｒｅｆｄ 下側閾値電圧
Ｖｏｆｆｃ オフセット補償電圧
ＯＰＴ＿ＣＯＭ 光特性補償回路
ＯＰＡＭＰ オペアンプ
ＲＥＧ レジスタ
ＭＵＸ 多重化回路
ＣＬＲ 冷却手段
ＢＰ バンプ
ＢＤ 配線基板
ＬＮ 配線
ＩＮＢＵＦ 電気入力回路
ＰＫＡ アナログ波形等化回路
ＬＡ リミットアンプ
ＩＮ＿ＳＴＡ 入力段
ＯＵＴ＿ＳＴＡ 出力段
ＤＥＬ 遅延回路
ＭＯＤ 差動回路
ＢＩＡＳ バイアス電流供給回路
ＴＲＭ 終端回路
ＤＵＭ＿ＬＤ ＬＤダミー回路
ＤＲＶ 出力回路
ＨＰＦ ハイパスフィルタ
ＥＦ エミッタフォロワ回路
ＯＰＴ＿ＣＯＭＴｘ 送信用光特性補償回路
ＶＡＭＰ 電圧アンプ
ＤＵＴＹＡｄｊ デューティ比調整回路
Ｒｌｐｆ ローパスフィルタ用抵抗
Ｃｌｐｆ ローパスフィルタ用容量
Ｒｌｖｃ レベルシフト用抵抗
Ｉｂ１、Ｉｂ２、Ｉｂ３ レベルシフト量調整用定電流源
ＶＨ＿Ｄ、ＶＬ＿Ｄ ピーク検出回路
ＣＭＰ 誤差検出回路
ＬＯＧ 論理回路

Claims (10)

1. フォトダイオード出力の単相電流信号を入力として単相電圧信号に変換するプリアンプと、
   前記フォトダイオードに入力される光信号を生成するレーザダイオードの−３ｄＢ周波数は通信速度の基本周波数よりも低速な特性を持ち、
   前記プリアンプの出力の単相電圧信号の中心電位の検出と前記中心電位に対してプラス側とマイナス側にそれぞれ電位をずらした上側閾値電圧と下側閾値電圧を生成する閾値制御回路と、
   前記閾値制御回路の出力の上側閾値電圧を閾値として前記プリアンプ出力の単相電圧信号をアナログ値からデジタル値に変換する第１のラッチ回路と
   前記閾値制御回路の出力の下側閾値電圧を閾値として前記プリアンプ出力の単相電圧信号をアナログ値からデジタル値に変換する第２のラッチ回路を有し、
   符号判定する現在のビットの前のビットがハイレベルの場合は前記第１のラッチ回路の上側閾値電圧で符号判定した出力パスを現在のビットの前のビットがローレベルの場合は前記第２のラッチ回路の下側閾値電圧で符号判定した出力パスを選択するセレクタ回路を備える、ことを特徴とするトランスインピーダンスアンプ。
2. 請求項１記載のトランスインピーダンスアンプにおいて、
   前記セレクタ回路の出力にフリップフロップ回路を有し、前記フリップフロップ回路の
   出力信号が前記セレクタ回路の選択信号として前記セレクタ回路に入力され、
   前記フリップフロップ回路の論理判定結果に基づいて前のビットがハイレベルと判定した場合は上側閾値電圧を前のビットがローレベルと判定した場合は下側閾値電圧を閾値電圧としてそれぞれデジタル値に変換された出力パスを選択する判定帰還型等化器を有し、
   前記フォトダイオードに入力されたＮＲＺ信号はデュオバイナリ信号として信号処理される、ことを特徴とするトランスインピーダンスアンプ。
3. 請求項１記載のトランスインピーダンスアンプにおいて、
   前記閾値制御回路は前記ラッチ回路のオフセット電圧の逆特性の電圧を上側閾値電圧と下側閾値電圧にそれぞれ加算して出力する、ことを特徴とするトランスインピーダンスアンプ。
4. 請求項１記載のトランスインピーダンスアンプにおいて、
   前記閾値制御回路の出力の中心電位を閾値として前記プリアンプ出力の単相電圧信号をデータが遷移するタイミングでアナログ値からデジタル値に変換する第３のラッチ回路と、
   前記フリップフロップ回路の出力と前記第３のラッチ回路の出力から前記第１、第２、第３のラッチ回路に供給される各クロックの位相を調整するための位相制御信号を生成するクロック・データ・リカバリ回路と、
   前記第１、第２、第３のラッチ回路と前記クロック・データ・リカバリ回路に供給するクロック信号を生成する位相同期回路と、
   前記位相制御信号に基づいて前記クロック信号の位相調整を行う位相回転回路を有し、前記第１、第２、第３のラッチ回路に供給されるクロック信号のタイミングはそれぞれ独立に制御される、ことを特徴とするトランスインピーダンスアンプ。
5. 請求項１記載のトランスインピーダンスアンプにおいて、
   前記閾値制御回路はローパスフィルタで構成される前記プリアンプの単相電圧出力から中心電位を検出する閾値検出回路と、
   前記閾値検出回路の出力は前記中心電位から前記第１、第２、第３のラッチ回路の閾値電圧を生成する３つのレベルシフト回路に接続され、
   前記中心電位から前記上側閾値電圧と前記下側閾値電圧を生成するための電圧をそれぞれ独立にレベルシフトする機能を有する、ことを特徴とするトランスインピーダンスアンプ。
6. 請求項５記載のトランスインピーダンスアンプにおいて、
   前記レベルシフト回路は入力端子に負極側入力が接続されたオペアンプ回路と、前記オペアンプ回路の正極側入力と前記オペアンプ回路の出力端子との間に前記上側閾値電圧と前記下側閾値電圧を生成するための電位差を設定することが可能な構成となっており、 前記電位差の設定値は記憶手段で保持される、ことを特徴とするトランスインピーダンスアンプ。
7. 請求項４記載のトランスインピーダンスアンプにおいて、
   前記レーザダイオードの温度変化によって前記フォトダイオードに入力される光波形の特性の変化に応じて、
   前記第１、第２、第３のラッチ回路に供給されるクロック信号の位相を決定する前記位相回転回路の位相と前記上側閾値電圧と前記下側閾値電圧を生成する前記レベルシフト回路のレベルシフト量を、
   位相と上側閾値電圧と下側閾値電圧のそれぞれの最適値と前記位相と前記上側閾値電圧と前記下側閾値電圧との誤差位相と誤差電圧をそれぞれ検出し、
   前記誤差位相と前記誤差電圧が最小となるように位相とレベルシフト量を自動調整する光特性補償回路を備える、ことを特徴とするトランスインピーダンスアンプ。
8. 請求項７記載のトランスインピーダンスアンプにおいて、
   前記光特性補償回路は前記プリアンプの単相電圧信号のハイレベルとローレベルを検出する２つのピーク電圧検出回路と、
   検出した前記ハイレベルと前記ローレベルの電圧と中心電位との平均電圧レベルを生成する２つの加算器と、
   前記加算器の出力と外部から供給する想定される最適な上側閾値電圧と下側閾値電圧を示す参照電圧とを選択して出力する２つのセレクタ回路と、
   前記セレクタ回路の出力と前記閾値制御回路の出力の前記上側閾値電圧と前記下側閾値電圧との誤差電圧を検出する２つの誤差検出回路と、
   前記誤差検出回路の出力から前記誤差電圧が最小となるように上側閾値電圧と下側閾値電圧のレベルシフト量調整信号を前記閾値制御回路に供給する補償論理回路を備える、ことを特徴とするトランスインピーダンスアンプ。
9. 請求項７記載のトランスインピーダンスアンプにおいて、
   前記光特性補償回路は前記クロック・データ・リカバリ回路から前記第３のラッチ回路に供給されるクロック信号の位相を観測し、
   想定される最適な前記第２、第３のラッチ回路に供給されるクロック信号の位相と現時点で設定されている前記第２、第３のラッチ回路の位相誤差を検出し、
   前記位相誤差が最小となるように前期位相回転回路に位相調整信号を供給する機能を有する、ことを特徴とするトランスインピーダンスアンプ。
10. 請求項７記載のトランスインピーダンスアンプにおいて、
    前記光特性補償回路は前記フリップフロップ回路出力あるいは前記クロック・データ・リカバリ回路出力から前記データパターンに対するエラーを検出するエラー検出回路を有し、
    任意のデータパターンに対して前記エラー検出回路のエラーが最小となるように前期閾値制御回路にレベルシフト量調整信号と前記位相回転回路に位相調整信号を供給する、ことを特徴とするトランスインピーダンスアンプ。

Images