Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6339807B2 - 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6339807B2 - 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法 - Google Patents

露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6339807B2
JP6339807B2 JP2014006241A JP2014006241A JP6339807B2 JP 6339807 B2 JP6339807 B2 JP 6339807B2 JP 2014006241 A JP2014006241 A JP 2014006241A JP 2014006241 A JP2014006241 A JP 2014006241A JP 6339807 B2 JP6339807 B2 JP 6339807B2
Authority
JP
Japan
Prior art keywords
pattern
exposure mask
euv exposure
defects
mask blank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014006241A
Other languages
English (en)
Other versions
JP2015135874A5 (ja
JP2015135874A (ja
Inventor
阿部 隆幸
隆幸 阿部
山口 哲男
哲男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2014006241A priority Critical patent/JP6339807B2/ja
Priority to TW103146548A priority patent/TW201531793A/zh
Priority to US14/591,106 priority patent/US9406573B2/en
Priority to KR1020150006537A priority patent/KR101720991B1/ko
Publication of JP2015135874A publication Critical patent/JP2015135874A/ja
Publication of JP2015135874A5 publication Critical patent/JP2015135874A5/ja
Application granted granted Critical
Publication of JP6339807B2 publication Critical patent/JP6339807B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法に係り、例えば、極端紫外(EUV:Extreme Ultra Violet)露光に用いるマスクを製造するために電子ビームを用いてマスク基板にパターンを描画する装置及び方法に関する。
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、LSIの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン(レチクル或いはマスクともいう。)が必要となる。ここで、電子線(電子ビーム)描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
図14は、可変成形型電子線描画装置の動作を説明するための概念図である。可変成形型電子線(EB:Electron beam)描画装置は、以下のように動作する。第1のアパーチャ410には、電子線330を成形するための矩形の開口411が形成されている。また、第2のアパーチャ420には、第1のアパーチャ410の開口411を通過した電子線330を所望の矩形形状に成形するための可変成形開口421が形成されている。荷電粒子ソース430から照射され、第1のアパーチャ410の開口411を通過した電子線330は、偏向器により偏向され、第2のアパーチャ420の可変成形開口421の一部を通過して、所定の一方向(例えば、X方向とする)に連続的に移動するステージ上に搭載された試料340に照射される。すなわち、第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形開口421との両方を通過できる矩形形状が、X方向に連続的に移動するステージ上に搭載された試料340の描画領域に描画される。第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形開口421との両方を通過させ、任意形状を作成する方式を可変成形方式(VSB方式)という。
ここで、半導体デバイスの微細化に伴い、露光波長そのものを従来よりもさらに短波長化することが検討されている。157nmの光は、縮小転写するためのレンズ材料の制限から断念されている。そのため、現時点で最も可能性があると考えられているのは、波長が13.4nmのEUV光である。EUV光は、軟X線領域に区分される光で多くの物体で透過吸収されるために、もはや投影光学系を形成することが出来ない。そのため、EUV光を用いた露光手法については反射光学系が提案されている。このように、EUVリソグラフィにおいては、EUV光を反射する多層膜ミラーから構成される反射光学系が使用される。EUV露光用のEUVマスクは光学系の一部として介在する。そのため、同様に、基板上に多層膜が形成された反射型のマスクが用いられる。多層膜は、モリブデン(Mo)とシリコン(Si)の層が交互に積層されたものが使用される。
ここで、かかる積層された各層の厚さの規則性が崩れると、反射される光の位相がずれることになる。その結果、ウェハ上には位相欠陥として露光されてしまう。そのため、多層膜の基板表面での欠陥はゼロ(0)であることが望ましい。さらに、多層膜の積層中に欠陥を引き起こすような異物が取り込まれることを防止することが望ましい。さらに、EUVマスクは反射光学系の一部を担うため、表面の凹凸は反射面のずれを生じさせる。その結果、露光時にウェハ上へ転写されるパターンの位置ずれや寸法異常を生じさせてしまう。そのため、基板自体の高精度な平坦度が求められる。
しかしながら、基板の欠陥を全くゼロにすることは困難であり、製造されたマスクを全数検査して欠陥がゼロ或いは仕様を満足するものだけを選別するとなると基板が非常に高価なものとなってしまう。
そこで、欠陥が露光処理により転写されないように、パターンをシフトさせて位相欠陥が吸収体パターンの領域内に包含されるように形成することで多層膜マスク上の位相欠陥が転写されないようにするといった技術が開示されている(例えば、特許文献1参照)。
欠陥の場所は事前にマスクブランク(基板)の異物検査装置にて位置が特定され、欠陥の位置に応じてパターンレイアウトをずらすようにパターンデータを反映させる必要がある。しかしながら、いくらパターンレイアウトをずらしても位相欠陥を吸収体パターンの領域内に隠すことが困難な場合があるといった問題があった。かかる場合には描画処理を実行することが困難になってしまう。同時に、EUV露光用マスクの製造が困難になってしまうといった問題があった。
特開2001−033941号公報
上述したように、欠陥位置とパターンレイアウトとの関係によっては、いくらパターンレイアウトをずらしても位相欠陥を吸収体パターンの領域内に隠すことが困難な場合があるといった問題があった。かかる場合にEUV露光用マスクの製造が困難になってしまうといった問題があった。その結果、EUV露光用マスクでパターン転写することによって製造される半導体装置の製造が困難になってしまう。従来、かかる問題を解決する十分な手法が確立されていなかった。
そこで、本発明は、かかる問題の少なくとも1つを克服し、欠陥を吸収体パターンの領域内に包含させたEUV露光用マスクの製造を可能にするシステムおよびその方法を提供することを目的とする。
本発明の一態様の露光用マスクの製造方法は、
複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記録しておく工程と、
描画対象となる図形パターンが定義されたパターンデータを入力する工程と、
パターンデータに定義される図形パターンの配置位置を元に、複数のEUV露光用マスクブランクの中から、前記EUV露光用マスクブランク毎の欠陥位置データを用いて、図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能なEUV露光用マスクブランクを探索する工程と、
図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能な前記EUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定されたEUV露光用マスクブランクに、遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを描画する工程と、
を備え
探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする。
また、探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン(例えば典型的なパターン)内部の遮光領域の面積率(遮光領域の面積を遮光領域と非遮光領域との和の面積で割ったもの)を平均欠陥個数乗した値の逆数以上であると好適である。
また、探索する工程は、内部工程として、図形パターンの配置位置では、遮光領域に配置されない欠陥数が閾値以下にならない場合に、図形パターンの配置位置をシフト、あるいは、回転、あるいは縮小する工程の少なくとも一つを有すると好適である。
本発明の一態様の露光用マスクの製造システムは、
複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記憶する第1の記憶部と、
描画対象となる図形パターンが定義されたパターンデータを入力し、記憶する第2の記憶部と、
パターンデータに定義される図形パターンの配置位置を元に、複数のEUV露光用マスクブランクの中から、図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能なEUV露光用マスクブランクを探索する探索部と、
図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能なEUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定されたEUV露光用マスクブランクに、遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを描画する描画部と、
を備え
探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする。
本発明の一態様の半導体装置の製造方法は、
複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記録する工程と、
描画対象となる図形パターンが定義されたパターンデータを入力する工程と、
パターンデータに定義される図形パターンの配置位置を元に複数のEUV露光用マスクブランクの中から、前記EUV露光用マスクブランク毎の欠陥位置データを用いて、図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを配置可能なEUV露光用マスクブランクを探索する工程と、
図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能な前記EUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定されたEUV露光用マスクブランクに、遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを描画する工程と、
図形パターンが描画されたEUV露光用マスクを用いて、半導体基板に図形パターンを転写する工程と、
を備え
探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする。
本発明の一態様によれば、欠陥を吸収体パターンの領域内に包含させたEUV露光用マスクの製造ができる。よって、製造されたマスクでウェハを露光する場合に、マスクに存在する位相欠陥がウェハ上に転写されないようにできる。
実施の形態1におけるEUV露光用マスクの製造システムの構成を示す概念図である。 実施の形態1のEUVマスクの断面の一例を示す断面概念図である。 実施の形態1における欠陥データの一例を示す図である。 実施の形態1における半導体装置の製造方法の要部構成を示すフローチャート図である。 実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の一例を示す図である。 実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の他の一例を示す図である。 実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の他の一例を示す図である。 実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の他の一例を示す図である。 実施の形態1における描画装置の構成を示す概念図である。 実施の形態1における描画装置内での基板の搬送経路の一例を示す概念図である。 実施の形態1における半導体装置の製造方法の一部の工程断面図である。 実施の形態1におけるEUV露光装置の構成を示す概念図である。 実施の形態1における半導体装置の製造方法の一部の他の工程断面図である。 実施の形態1における半導体装置の他の製造方法の一部の工程断面図である。 実施の形態1における半導体装置の他の製造方法の一部の他の工程断面図である。 可変成形型電子線描画装置の動作を説明するための概念図である。
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
実施の形態1.
図1は、実施の形態1におけるEUV露光用マスクの製造システムの構成を示す概念図である。図1において、EUV露光用マスクの製造システム500は、描画装置100、管理装置300、及びマスクブランクス収納装置412を備えている。管理装置300は、磁気ディスク装置等の記憶装置302,304,306を有している。描画装置100、管理装置300、マスクブランクス収納装置412、及び記憶装置302,304,306は、図示しないバスで互い接続されている。記憶装置302には、複数の図形パターンが定義された描画データが格納される。描画装置100が入力するものと同じ描画データを用いると好適である。或いは、描画データに変換される前の設計データ(CADデータ)等であっても構わない。
管理装置300内には、入力部322、入力部323、探索部311、選択部320、出力部324、及びメモリ326が配置される。入力部322、入力部323、探索部311、選択部320、及び出力部324といった機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。入力部322、入力部323、探索部311、選択部320、及び出力部324に入出力される情報および演算中の情報はメモリ326にその都度格納される。
また、探索部311内には、設定部314、比較部310、判定部312、判定部316、調整部318、及び判定部319が配置される。設定部314、比較部310、判定部312、判定部316、調整部318、及び判定部319といった機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。設定部314、比較部310、判定部312、判定部316、調整部318、及び判定部319に入出力される情報および演算中の情報はメモリ326にその都度格納される。
ここで、図1では、実施の形態1を説明する上で必要な構成を記載している。EUV露光用マスクの製造システムにとって、通常、必要なその他の構成を備えていても構わない。例えば、描画装置100、管理装置300、及びマスクブランクス収納装置412には、マウスやキーボード等の入力装置、モニタ装置、及び外部インターフェース回路等が接続されていても構わない。
図2は、実施の形態1のEUVマスクの断面の一例を示す断面概念図である。EUVマスクは、例えば2.9nmの膜厚のモリブデン(Mo)と4.1nmの膜厚のシリコン(Si)が交互に例えば40層積層された多層膜12が基板10表面全面に形成されている。基板10として、例えばガラス基板が用いられる。そして、多層膜12上の全面にルテニウム(Ru)等のキャップ膜14が形成される。そして、EUV光を反射する領域では、かかるキャップ膜14が露出している。一方、EUV光を反射しない領域では、キャップ膜14上にEUV光を吸収する吸収体膜16と反射防止膜18が順に形成されている。ここで、図2(a)に示すように吸収体膜16が存在しない領域42内に多層膜12の欠陥40が存在すると反射されるEUV光の位相がずれてしまう。その結果、製造されたEUVマスクで半導体ウェハ上にパターンを転写するとパターンの位置がずれたり、寸法が劣化してしまうことになる。そのため、実施の形態1では、図2(b)に示すように、パターニング後に、欠陥40の位置が、吸収体膜16が存在する領域44内にくるように図2(a)に示す位置からパターンレイアウトをずらした描画を行う。ここで、ずらす量などは、ブランクマスク上にあらかじめ形成されているアライメントマークを基準に決める。言い換えれば、レジスト膜が塗布されたEUVマスクブランクである基板に描画装置100でパターンを描画し、レジストを現像し、現像後に残ったレジスト膜で形成されるレジストパターンをマスクとして反射防止膜18と吸収体膜16とをエッチングし、残ったレジスト膜をアッシングで除去することで基板のパターニングが行なわれる。かかるパターニングによってEUVマスクが製造される。そして、かかるパターニング後に、欠陥40の位置が、吸収体膜16が存在する領域44内にくるように描画装置100で描画する際にパターンレイアウトをずらす。かかるパターンレイアウトをずらすためには、まず、欠陥位置を特定する必要がある。そのために、まずは、描画前に欠陥検査装置400で基板10の位相欠陥検査を行う。
ポジ型のレジスト材が用いられる場合には、パターニング後に吸収体膜16が残る領域44(遮光領域)が電子ビーム200の非照射域(非描画領域)、吸収体膜16が残らない領域42が電子ビーム200の照射域(描画領域)となる。ネガ型のレジスト材が用いられる場合には、パターニング後に吸収体膜16が残る領域44(遮光領域)が電子ビーム200の照射域(描画領域)、吸収体膜16が残らない領域42が電子ビーム200の非照射域(非描画領域)となる。言い換えれば、レジストを現像後にレジスト膜が残る領域が、吸収体膜16が残る領域44となり、そして、レジスト膜が残らない領域が、吸収体膜16が残らない領域42となる。また、ガラス基板10の裏面には窒化クロム(CrN)等の導電膜が形成される。
欠陥検査装置400では、ガラス基板10表面全面に多層膜12が形成された状態、言い換えれば、吸収体膜16と反射防止膜18がまだ形成されていない基板10に対して、位相欠陥の有無およびその位置特定の検査を行う。なお、キャップ膜14は形成されていてもよい。欠陥検査装置400は、複数の基板10に対して、同様に位相欠陥の有無およびその位置特定の検査(計測)をあらかじめ行っておく。あらかじめ検査しておく複数の基板10(EUV露光用マスクブランク)の個数Nは、マスクブランクス上の平均欠陥個数Bとした時、利用するEUV転写装置(スキャナー)で転写する所定のパターン(例えば、典型的なパターン、言い換えれば、標準的なパターン)を少なくともひとつ想定しておき、以下の式(1)に示すように、その標準パターン内の図形パターンに対応する遮光領域(吸収体膜の領域)の面積率A(遮光領域の面積を全体の面積で割った量)を平均欠陥個数B乗した値の逆数以上にすると好適である。なぜなら、ひとつの欠陥が吸収体の下に隠れる確率はAであり、欠陥がB個あるとすると、すべてが隠れる確率はAのB乗。この逆数をとれば平均的に、すべての欠陥が隠れる1枚のマスクを見つけられる時の全検査マスクの枚数の平均値となり、それ以上のブランクスを用意しておけば良いからである。典型的なパターンとして、一般的に多く製造されるパターンが好ましい。例えば、最も多く製造されるパターン等がより好適である。かかる個数を検査しておけば、すべての欠陥が吸収体膜16に隠れる確率は、Aとなるのであるから、例えば、図形パターンに対応する遮光領域が90%(A=0.9)で、マスクブランクの平均欠陥個数が30個(B=30)ならば、すべての欠陥が吸収体膜16に隠れる確率Kは4.2%(K=0.042)となる。よって、すべての欠陥を吸収体膜16に隠すことが可能なマスクブランクを得るためには、少なくともかかる確率Kの逆数分だけマスクブランクスの用意が必要となる。よって、欠陥検査装置400は、かかるN個以上の基板10について位相欠陥検査を行っておくと好適である。得られたマスクブランク毎の欠陥データは、記憶装置304に格納される。
(1) N≧1/A
図3は、実施の形態1における欠陥データの一例を示す図である。図3(b)に示すように、基板10(EUVマスクブランク)には、欠陥40が生じている場合が多い。そのため、欠陥検査装置400では、かかる欠陥40の位置座標(x,y)とサイズを検査の際に測定する。ここで、欠陥の位置は、ブランクマスク上にあらかじめ形成されたアライメントマークの位置を基準に特定する。その結果を図3(a)に示す欠陥データとして出力する。図3(a)において、欠陥データには、例えば、マスクブランク毎に、マスクブランク番号、欠陥個数、欠陥番号、x座標、y座標、及びサイズが定義される。欠陥番号、x座標、y座標、及びサイズは、欠陥個数に応じて繰り返し定義される。かかる欠陥データは、欠陥検査装置400から管理装置300に接続される記憶装置304に格納される。
位相欠陥の検査が終了した各基板10は、膜形成装置424にて、多層膜12或いはキャップ膜14上に、吸収体膜16と反射防止膜18が形成される。吸収体膜16と反射防止膜18は基板表面全面に形成される。吸収体膜16と反射防止膜18が形成された各基板10は、EUV露光用マスクブランクとして、マスクブランクス収納装置412に搬送される。
マスクブランクス収納装置412には、まだ何も描画されていない複数のEUV露光用マスクブランクス(基板10)が収納される。マスクブランクス収納装置412には、EUVスキャナーで転写する典型的なLSIパターンの遮光領域(吸収体膜の領域)の面積率Aを平均欠陥個数B乗した値の逆数以上の個数Nのマスクブランクが収納されている。図形パターンに対応する遮光領域(吸収体膜の領域)の面積Aは、予め描画データから求めておいてもよい。或いは、個数Nよりも十分に多いマスクブランクを収納しておいてもよい。ここでは、マスクブランク上にレジストが塗布されていない方がよい。多数のマスクブランクから描画に使用する1枚(或いは2〜3枚)のマスクブランクを選択することになるので、レジストの塗布は描画に使用することが決定された後に行った方が望ましい。但し、これに限るものではなく複数のEUV露光用マスクブランクス上にレジストが塗布されていてもよい。マスクブランクス収納装置412は、収納された複数のマスクブランクを識別する識別情報(例えば、マスクブランク番号)を管理装置300に出力する。例えば、かかる複数のマスクブランクを識別する識別情報が定義された収納マスクブランクリストを作成して管理装置300に出力すると好適である。かかる識別情報は、欠陥データに定義された複数のマスクブランクを識別する識別情報と一致或いは対応関係がわかるデータで定義する。管理装置300では、かかる複数のマスクブランクを識別する識別情報が定義された収納マスクブランクリストを記憶装置304に格納する。
図4は、実施の形態1における半導体装置の製造方法の要部構成を示すフローチャート図である。図4において、実施の形態1における半導体装置の製造方法は、EUV露光用マスクブランクの取得工程(S101)と、描画工程(S120)と、現像工程(S122)と、エッチング工程(S124)と、転写工程(S126)と、現像工程(S128)と、エッチング工程(S130)と、配線形成工程(S132)と、いう一連の工程を実施する。
また、かかる各工程のうち、露光用マスクの製造方法として、EUV露光用マスクブランクの取得工程(S101)と、描画工程(S120)と、現像工程(S122)と、エッチング工程(S124)と、いう一連の工程を実施する。
EUV露光用マスクブランクの取得工程(S101)は、内部工程として、欠陥データ計測工程(S102)と、入力工程(S103)と、入力工程(S104)と、探索工程(S119)と、選択工程(S118)と、いう一連の工程を実施する。探索工程(S119)は、その内部工程として、設定工程(S106)と、比較工程(S108)と、判定工程(S110)と、判定工程(S112)と、シフト処理工程(S114)と、判定工程(S116)と、いう一連の工程を実施する。
欠陥データ計測工程(S102)として、欠陥検査装置400を用いて、上述したように、複数のEUV露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記憶装置304に記録しておく。
入力工程(S103)と、入力部323は、描画対象となる図形パターンが定義されたパターンデータを入力する。具体的には、記憶装置302に格納された描画データを入力する。
入力工程(S104)として、入力部322は、複数のEUV露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データ(欠陥データの一例)を入力する。ここでは、記憶装置304に格納された欠陥位置の他に欠陥サイズも定義された欠陥データを入力する。欠陥サイズが略一定、或いは見込みサイズを設定している場合等には欠陥データとして、欠陥の位置を示す欠陥位置データが定義されていれば足りる。よって、かかる場合にはかかる欠陥位置データを入力すればよい。
次に、探索工程(S119)として、探索部311は、パターンデータに定義される図形パターンの配置位置を元に、複数のEUV露光用マスクブランクの中から、前記EUV露光用マスクブランク毎の欠陥位置データを用いて、図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能なEUV露光用マスクブランクを探索する。具体的には、EUV露光用マスクブランク毎に、パターンデータに定義される図形パターンの配置位置と当該EUV露光用マスクブランクの欠陥位置データに定義される欠陥の位置とを比較して、複数のEUV露光用マスクブランクの中から、図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように図形パターンを配置可能なEUV露光用マスクブランクを探索する。より具体的には、以下のように実施する。
マスクブランク設定工程(S106)として、設定部314は、記憶装置304に記憶された収納マスクブランクリストを参照して、リストに定義された複数のマスクブランクの中から1つを選択し、設定する。例えば、リストに定義された複数のマスクブランクの先頭側から1つを選択し、設定する。
比較工程(S108)として、比較部310は、選択されたマスクブランクのすべての欠陥位置およびサイズを抽出し、抽出されたそれぞれの位置およびサイズの欠陥パターンをパターンデータに定義される図形パターンの配置レイアウトに重ねて、欠陥位置と図形パターンの配置位置とを比較する。
判定工程(S110)として、判定部312は、図形パターンの遮光領域に隠れきれない欠陥数(遮光領域からはみ出す欠陥数)が予め設定された欠陥数閾値以下かどうかを判定する。判定の結果、遮光領域に隠れきれない欠陥数が閾値以下である場合には選択工程(S118)に進む。遮光領域に隠れきれない欠陥数が閾値以下でない場合には判定工程(S112)に進む。
判定工程(S112)として、判定部316は、比較回数が予め設定された比較回数閾値以上かどうかを判定する。判定の結果、比較回数が比較回数閾値以上である場合には判定工程(S116)に進む。比較回数が比較回数閾値以上でない場合にはシフト、回転、拡大等調整処理工程(S114)に進む。
シフト、回転、拡大等調整処理工程(S114)として、シフト等調整部318は、図形パターンの配置位置では、遮光領域に配置されない欠陥数が閾値以下にならない場合に、前記図形パターンの配置位置をシフトする。具体的には以下のように動作する。選択されたマスクブランクのすべての欠陥パターン全体と図形パターンの配置レイアウト全体とを相対的に移動(シフト)、回転、拡大などの調整をする。例えば、x方向、y方向、及び回転方向の組み合わせでシフトする。シフトした後、比較工程(S108)に戻る。そして、判定工程(S110)において遮光領域に隠れきれない欠陥数が閾値以下になるか、或いは、判定工程(S112)において比較回数が比較回数閾値以下でなくなるまで、比較工程(S108)からシフト、回転、拡大等調整処理工程(S114)までの各工程を繰り返す。
図5は、実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の一例を示す図である。図5(a)では、図形パターンの配置レイアウトの一例が示されている。図5(a)の例では、チップ20内に複数の矩形パターン22が配置される。ここでは、チップ20のパターンが描画される際、複数の矩形パターン22が、吸収体膜16が無くなり、キャップ膜14(多層膜12)が露出する領域となる。そして、残りの領域24が、遮光領域、すなわち、吸収体膜16が残る領域となる。図5(b)では、選択されたマスクブランク1(基板10a)の欠陥パターンのレイアウトの一例が示されている。図5(b)の例では、チップ20の領域内に、例えば、3つの欠陥40a,40b,40cが存在する場合を示している。図5(c)では、位置関係を相対的にシフトしない状態で、図形パターンの配置レイアウトに欠陥パターンのレイアウトを重ねた場合の一例を示している。図5(c)の例では、3つの欠陥40a,40b,40cのうち、欠陥40aが遮光領域となる領域24に隠れない場合を示している。
さらに、シフト、回転、拡大等調整処理工程(S114)において、繰返し調整しても、例えば、図5(d)の例では、3つの欠陥40a,40b,40cのうち、欠陥40cがシフト調整(位置の調整)では、遮光領域となる領域24に隠れない場合を示している。このようにいくら調整しても欠陥を隠すことができないマスクブランクが存在する。比較工程(S108)からシフト、回転、拡大等調整処理工程(S114)までの各工程を繰り返すことで、シフトしても欠陥を隠すことができないマスクブランクがわかる。かかるマスクブランク(基板10a)は、描画に使用することが困難であることがわかる。ここでは、判定工程(S110)における欠陥数閾値を、例えば、0とした場合、すなわち、すべての欠陥を隠す場合を示している。
判定工程(S116)として、判定部319は、収納マスクブランクリストに定義された複数のマスクブランクの中から次のマスクブランク(まだ比較していないマスクブランク)が存在するかどうかを判定する。判定の結果、存在しない場合には、出力部324が収納マスクブランクリストに定義された複数のマスクブランクのすべてが当該パターンデータの図形パターンを描画することが困難であるとしてNG出力を行う。次のマスクブランクが存在する場合には、マスクブランク設定工程(S106)に戻る。そして、判定工程(S110)において遮光領域に隠れきれない欠陥数が閾値以下になるか、或いは、判定工程(S116)において収納マスクブランクリストに定義された複数のマスクブランクの中にまだ比較していないマスクブランクが存在しなくなるまで、マスクブランク設定工程(S106)から判定工程(S116)までの各工程を繰り返す。
図6A〜図6Cは、実施の形態1におけるマスクブランクの欠陥パターンと図形パターンの配置レイアウトの関係の他の一例を示す図である。図6A(a)〜図6C(a)では、図5(a)と同様の図形パターンの配置レイアウトの一例が示されている。図6A(b)〜図6C(b)では、選択されたマスクブランク2(基板10b)の欠陥パターンのレイアウトの一例が示されている。図6A(b)〜図6C(b)の例では、チップ20の領域内に、例えば、2つの欠陥40a,40bが存在する場合を示している。図6A(c)〜図6C(c)では、位置関係を相対的にシフトしない状態で、図形パターンの配置レイアウトに欠陥パターンのレイアウトを重ねた場合の一例を示している。図6A(c)〜図6C(c)の例では、2つの欠陥40a,40bのうち、1つの欠陥40aは遮光領域となる領域24に隠れ、残りの欠陥40bは遮光領域となる領域24に隠れない場合を示している。
しかし、シフト、回転、拡大等調整処理工程(S114)において、シフトすることで、例えば、図6A(d)の例では、2つの欠陥40a,40b共に、遮光領域となる領域24に隠れる場合を示している。このようにシフトすることで、欠陥を隠すことができるマスクブランクを探索する。比較工程(S108)からシフト処理工程(S114)までの各工程を繰り返すことで、そのままの位置関係で、或いはシフトさせた位置関係で、欠陥を隠すことができるマスクブランクを探索できる。かかるマスクブランク(基板10b)は、描画に使用することが可能であることがわかる。
この例では、シフト調整によって欠陥を隠す例を示したが、回転、拡大によって欠陥を隠せる場合もあり、それを図6B(d)、及び図6C(d)に示す。これらは、アライメントマークから決まる中心を基準に回転、拡大する例を示している。これら、シフト、回転、拡大は、それぞれ個別に行ってもよいし、組み合わせて行い、欠陥を隠しても良い。これらのシフト、回転、拡大などの調整量は、マスク描画装置で、マスク上にパターンを形成する際、利用されるほか、EUVスキャナーでマスク上のパターをウェハに転写する際、アライメントマークの位置を参照しマスクとウェハの位置関係をこの調整量を参考に調整することによって、マスク上のパターンをウェハ上に正しく転写するのに利用する。
以上のようにして、複数のマスクブランクの中から、遮光領域(吸収体膜12が残る領域44)に隠れきれない欠陥数を閾値以下にできるマスクブランクを探索し、抽出する。ここで、探索される複数のEUV露光用マスクブランクの個数は、図形パターンに対応する遮光領域の面積A平均欠陥個数B乗した値の逆数以上にすると好適である。これにより、すべてがNG基板になることを防止できる。例えば、図形パターンに対応する遮光領域が90%(A=0.9)で、マスクブランクの平均欠陥個数が30個(B=30)ならば、すべての欠陥が吸収体膜16に隠れる確率Kは4.2%(K=0.042)となる。よって、すべての欠陥を吸収体膜16に隠すことが可能なマスクブランクを得るためには、少なくともかかる確率Kの逆数分(24枚)以上のマスクブランクの用意をすれば足りる。よって、マスクブランクス収納装置412に、図形パターンに対応する遮光領域(吸収体膜の領域)の面積A平均欠陥個数B乗した値の逆数以上の個数Nのマスクブランクを収納しておけばよい。
選択工程(S118)として、選択部320は、判定工程(S110)において遮光領域に隠れきれない欠陥数が閾値以下になったマスクブランクを描画用のマスクブランクとして選択する。そして、シフト部318は、選択されたマスクブランクのシフト位置を示すデータ(シフトデータ)を記憶装置306に格納する。シフトデータは、出力部324によって、描画装置100に出力される。また、選択部320は、選択されたマスクブランクの識別情報(マスクブランク番号等)をマスクブランクス収納装置412に出力する。
マスクブランクス収納装置412では、受信したマスクブランクの識別情報に対応するマスクブランクを搬出する。そして、レジスト塗布装置422によって、マスクブランク表面にレジストが塗布された後、描画装置100に搬送される。マスクブランクス収納装置412に収納されている段階でレジストが塗布されている場合には、マスクブランクス収納装置412から描画装置100に搬送されればよい。
描画工程(S120)として、描画装置100は、電子ビームを用いて、探索されたEUV露光用マスクブランクに、欠陥が遮光領域(吸収体膜12が残る領域)に重なるように図形パターンを描画する。
図7は、実施の形態1における描画装置の構成を示す概念図である。図7において、描画装置100は、荷電粒子ビーム描画装置の一例である。ここでは、特に、可変成形型(VSB型)の電子ビーム描画装置の一例を示している。描画装置100は、描画部150、制御部160、搬出入口(I/F)120、ロードロック(L/L)チャンバ130、ロボット(R)チャンバ140、アライメント(ALN)チャンバ146、及び真空ポンプ170を備えている。そして、描画装置100は、電子ビーム200を用いて、選択されたEUV露光用のマスクブランクの基板101に所望するパターンを描画する。
描画部150は、電子鏡筒102と描画室103を有している。電子鏡筒102内には、電子銃201、照明レンズ202、第1のアパーチャ203、投影レンズ204、偏向器205、第2のアパーチャ206、対物レンズ207、偏向器208、及び検出器212が配置されている。また、描画室103内には、移動可能に配置されたXYステージ105が配置されている。パターンを描画する際には、XYステージ105上に複数の支持ピン106(保持部の一例)が昇降可能に配置され、支持ピン106上に基板101が載置される。また、搬出入口120内には、基板101を搬送する搬送ロボット122が配置されている。ロボットチャンバ140内には、かかる基板101を搬送する搬送ロボット142が配置されている。
制御部160は、計算機ユニット110、メモリ111、制御回路114、検出回路112、及び磁気ディスク装置等の記憶装置56,58を有している。計算機ユニット110、メモリ111、制御回路114、検出回路112、及び記憶装置56,58は、図示しないバスを介して互いに接続されている。記憶装置56には、描画対象となる図形パターンが定義された描画データが格納される。管理装置300の記憶装置302に格納された描画データと同じ描画データが格納されると好適である。また、記憶装置58には、選択されたマスクブランクのシフトデータが格納される。
制御計算機ユニット110内には、描画データ処理部50、調整処理部52、描画制御部54、及び検出部55が配置される。描画データ処理部50、調整処理部52、描画制御部54、及び検出部55といった各機能は、コンピュータを実行させるプログラム等のソフトウェアで構成しても構わない。或いは、電気機器若しくは電子機器等のハードウェアで構成しても構わない。或いは、ソフトウェアとハードウェアの組み合わせで構成しても構わない。或いは、ファームウェアとハードウェアの組み合わせで構成しても構わない。描画データ処理部50、調整処理部52、描画制御部54、及び検出部55の各機能で処理される入力情報および演算処理情報はその都度メモリ111に記憶される。
制御回路114は、描画制御部54によって制御され、制御回路114は、描画部150、搬出入口120、L/Lチャンバ130、ロボットチャンバ140、アライメントチャンバ146内の各機器を制御および駆動させる。
真空ポンプ170は、バルブ172を介してロボットチャンバ140、及びアライメントチャンバ146内の気体を排気する。これにより、ロボットチャンバ140、及びアライメントチャンバ146内は真空雰囲気に維持される。また、真空ポンプ170は、バルブ174を介して電子鏡筒102内及び描画室103内の気体を排気する。これにより、電子鏡筒102内及び描画室103内は真空雰囲気に維持される。また、真空ポンプ170は、バルブ176を介してロードロックチャンバ130内の気体を排気する。これにより、ロードロックチャンバ130内は必要に応じて真空雰囲気に制御される。また、搬出入口120とロードロックチャンバ130とロボットチャンバ140と描画室103とのそれぞれの境界には、ゲートバルブ132,134,136が配置される。
ここで、図7では、実施の形態1を説明する上で必要な構成部分について記載している。描画装置100にとって、通常、必要なその他の構成が含まれても構わない。また、搬送ロボット122,142は、例えば、多軸型のロボットが用いられる。また、搬送ロボット122,142は、エレベータ機構や回転機構など機械的な機構であれば構わない。
まず、描画データ処理部50は、記憶装置56に格納されたパターンデータを読み出し、複数段のデータ変換処理を行って描画装置固有のショットデータを生成する。かかる処理と並行して、以下のようなマスクブランクの図示しないアライメントマークの検出が行われる。
図8は、実施の形態1における描画装置内での基板の搬送経路の一例を示す概念図である。搬出入口120に配置された基板101は、ゲートバルブ132を開けた後、搬送ロボット122によりL/Lチャンバ130内の支持部材上に搬送される。そして、ゲートバルブ132を閉めた後、L/Lチャンバ130内は真空ポンプ170で真空雰囲気にされる。次に、L/Lチャンバ130内の支持部材上に配置された基板101は、ゲートバルブ134を開けた後、搬送ロボット142によりロボットチャンバ140を介してアライメントチャンバ146内のステージに搬送される。そして、基板101は、アライメントされる。次に、アライメントチャンバ146内のステージ上に配置された基板101は、ゲートバルブ136を開けた後、搬送ロボット142によりロボットチャンバ140を介して描画室103内に搬入される。このようにして、基板101は描画室103に搬入される。
検出工程として、描画部150は、電子ビーム200が基板101の図示しないアライメントマークを照射できる位置までXYステージ105を移動させて、アライメントマーク上を電子ビームで走査して、基板101のアライメントマークの位置を検出する。ここでは、照射した電子ビーム200の反射電子等を検出器212で検出し、検出回路112に出力される。検出回路112でかかるアライメントマークの位置をデジタル信号に変換の上、計算機ユニット110に出力される。検出部55は、検出回路112から出力されたアライメントマークの位置情報を入力することで、アライメントマークの位置を検出/取得する。
シフト処理工程として、シフト処理部52は、検出された、マスクブランクの図示しないアライメントマークの位置をシフトデータに定義されたシフト量でオフセットする。これにより、描画座標系の基準となるアライメントマークの位置がオフセットされる。これにより、パターニング後に吸収体膜16が残る領域44に欠陥40が位置するようにパターンレイアウトが構成されていなかったパターンデータを使用しても、パターニング後に吸収体膜16が残る領域44に欠陥40を位置させることができる。
そして、描画室103内で基板101にパターンが描画される。描画制御部54に制御された制御回路114による制御のもと、描画部150は、以下のように動作する。
描画部150は、描画室103内で支持ピン106に載置された基板101に、電子ビーム200を用いてパターンを描画する。具体的には、以下の動作を行なう。照射部の一例となる電子銃201から放出された電子ビーム200は、照明レンズ202により矩形の穴を持つ第1のアパーチャ203全体を照明する。ここで、電子ビーム200をまず矩形に成形する。そして、第1のアパーチャ203を通過した第1のアパーチャ像の電子ビーム200は、投影レンズ204により第2のアパーチャ206上に投影される。かかる第2のアパーチャ206上での第1のアパーチャ像の位置は、偏向器205によって偏向制御され、ビーム形状と寸法を変化させることができる。その結果、電子ビーム200は成形される。このように、電子ビーム200は可変成形される。そして、第2のアパーチャ206を通過した第2のアパーチャ像の電子ビーム200は、対物レンズ207により焦点を合わせ、偏向器208により偏向される。その結果、例えば連続移動するXYステージ105上の基板101の所望する位置に照射される。
描画終了後、基板101は、ゲートバルブ134,136を開けた後、搬送ロボット142によりロボットチャンバ140を介してL/Lチャンバ130内の支持部材上に搬送される。ゲートバルブ134を閉めた後、L/Lチャンバ130内は大気圧の雰囲気に戻される。そして、基板101は、ゲートバルブ132を開けた後、搬送ロボット122により搬出入口120に配置される。
現像工程(S122)として、パターンが描画された基板101は、現像される。これにより、基板101上にレジストパターンが形成される。かかるレジストパターンでは、欠陥40が存在する位置上にレジストが残っていることになる。言い換えれば、レジストが残っていない領域下には、閾値以下の欠陥40しか存在しないことになる。
エッチング工程(S124)として、現像された基板101は、レジストパターンをマスクとして反射防止膜18と吸収体膜16とをエッチングする。残ったレジスト膜は、アッシングで除去される。これにより、EUV露光用マスクが完成する。
以上のように、実施の形態1によれば、欠陥を吸収体パターンの領域内に包含させたEUV露光用マスクの製造ができる。
図9は、実施の形態1における半導体装置の製造方法の一部の工程断面図である。図9では、転写工程(S126)からエッチング工程(S130)までを示している。
図9(a)では、半導体基板700上にゲート絶縁膜730が形成され、ゲート絶縁膜730上にゲート電極732が形成される。また、半導体基板700のゲート電極732の両側における位置にはドレイン或いはソースとなるp型或いはn型のウェル701が形成される。そして、ドレイン及びソースにはドレイン電極及びソース電極760が接続される。また、ゲート電極732及び電極760の周囲は、絶縁膜710が埋め込まれている。以上のようにして半導体素子が形成される。かかる半導体素子上には、配線層の層間絶縁膜712が形成され、層間絶縁膜712上にレジスト膜740が形成される。かかる状態から転写工程(S126)が実施される。
図10は、実施の形態1におけるEUV露光装置の構成を示す概念図である。図10において、EUV露光装置600では、光源620から照射されたEUV光を、反射光学系を構成する複数のミラー630a〜e及びEUV露光用マスク631によって反射して、ステージ610上に配置された半導体基板601を照射する。EUV露光用マスク631は、かかる反射光学系の一部となる。EUV露光用マスク631は、マスクステージ641上に配置され、マスクステージ641は、例えばマスク駆動系642上に配置される。制御システムからは、EUV露光用マスク631のシフト量、回転量等のデータ643がマスク駆動系642及びウェハステージ駆動系644に送信される。
例えば、ブランクス上で、パターンを基準マークからx方向に1.1μm、y方向に0.2umシフトさせることで、ブランクス上の欠陥をすべて遮光体の下に隠すことができたとする。この場合EUV露光装置でのパターン転写では、マスク駆動系642を利用してマスクステージ641上で基準マークがx方向に−11μm、y方向に−0.2μm移動するようにEUV露光用マスク631をセットして、パターン転写すれば、目的とするパターンをウェハ上に転写できる。あるいは、マスクステージ641上では、標準位置にEUV露光用マスク631を置いて、ウェハ側でウェハステージ駆動系644を用いて、ウェハに基準マークが転写される(あるいは仮想的に転写される)位置がx方向に−11μm、y方向に−0.2μm移動するようにウェハをセットして、パターン転写すれば、目的とするパターンをウェハ上に転写できる。
第2の例として、ブランクス上で、パターンを基準マークで決まる中心から0.1度回転させることで、ブランクス上の欠陥をすべて遮光体の下に隠すことができたとする。この場合EUV露光装置でのパターン転写では、マスク駆動系642を利用して、マスクステージ641上で、基準マークで決まる中心からEUV露光用マスク631を−0.1度回転させてセットして、パターン転写すれば、目的とするパターンをウェハ上に転写できる。あるいは、マスクステージ641上では、標準位置にEUV露光用マスク631を置いて、ウェハ側でウェハステージ駆動系644を用いて、ウェハの回転を調整しセットして、パターン転写することでも、目的とするパターンをウェハ上に転写できる。
第3の例として、ブランクス上で、パターンを基準マークで決まる中心を基準に1/10000%だけ拡大することで、ブランクス上の欠陥をすべて遮光体の下に隠すことができたとする。この場合EUV露光装置でのパターン転写では、マスク駆動系642を利用して、EUV露光用マスク631を光軸方向に移動させて、EUV露光用マスク631の倍率を変え、上記1/10000%拡大されているマスクパターンを逆に1/10000%縮小させることで、目的とするパターンをウェハ上に転写できる。
転写工程(S126)として、図形パターンが描画されたEUV露光用マスクを用いて、半導体基板にかかる図形パターンを転写(露光)する。図10(a)の例では、ポジ型レジストを用いてパターン転写が行われる。
図9(b)において、現像工程(S128)として、パターンが露光転写された半導体基板700は、現像される。これにより、半導体基板700上にレジストパターンが形成される。かかるレジストパターンでは、ドレイン電極及びソース電極760が存在する位置上にレジストが開口(開口部750を形成)することになる。
図9(c)において、エッチング工程(S130)として、かかるレジストパターンをマスクとして、露出した層間絶縁膜712をエッチングする。
図11は、実施の形態1における半導体装置の製造方法の一部の他の工程断面図である。図11では、配線形成工程(S132)を示している。
図11(a)において、アッシング工程として、エッチング後に残ったレジスト膜はアッシングにより除去する。
図11(b)において、配線材料埋め込み工程として、まず、バリアメタル膜を層間絶縁膜712上及び開口部750の底面及び側壁に形成する。バリアメタル膜として、例えば、タンタル(Ta)、チタン(Ti)、或いはこれらの窒化膜(TaN、TiN)等を用いると好適である。そして、バリアメタル膜上に銅(Cu)膜762を形成する。図11(b)では、バリアメタル膜の図示を省略している。
図11(c)において、開口部750からはみ出た余分なCu膜762(バリアメタル膜を含む)を化学機械研磨(CMP)法により研磨除去する。これにより、ドレイン電極及びソース電極760に接続するCu配線を形成できる。
図9及び図11では、ダマシン法を用いて配線形成する例を示したが、これに限るものではない。
図12は、実施の形態1における半導体装置の他の製造方法の一部の工程断面図である。図12では、転写工程(S126)からエッチング工程(S130)までを示している。
図12(a)では、半導体基板700上にゲート絶縁膜730が形成され、ゲート絶縁膜730上にゲート電極732が形成される。また、半導体基板700のゲート電極732の両側における位置にはドレイン或いはソースとなるp型或いはn型のウェル701が形成される。そして、ドレイン及びソースにはドレイン電極及びソース電極760が接続される。また、ゲート電極732及び電極760の周囲は、絶縁膜710が埋め込まれている。以上のようにして半導体素子が形成される。かかる半導体素子上には、配線層の配線材料となる配線材料膜764が形成され、配線材料膜764上にレジスト膜740が形成される。配線材料膜764として、例えば、アルミニウム膜が好適である。かかる状態から転写工程(S126)が実施される。
転写工程(S126)として、図形パターンが描画されたEUV露光用マスクを用いて、半導体基板にかかる図形パターンを転写(露光)する。図12(a)の例では、ポジ型レジストを用いてパターン転写が行われる。
図12(b)において、現像工程(S128)として、パターンが露光転写された半導体基板700は、現像される。これにより、半導体基板700上にレジストパターンが形成される。かかるレジストパターンでは、ドレイン電極及びソース電極760が存在する位置以外の領域上にレジストが開口することになる。
図12(c)において、エッチング工程(S130)として、かかるレジストパターンをマスクとして、露出した配線材料膜764をエッチングする。
図13は、実施の形態1における半導体装置の他の製造方法の一部の他の工程断面図である。図13では、配線形成工程(S132)を示している。
図13において、配線形成工程(S132)として、エッチング後に残ったレジスト膜はアッシングにより除去する。これにより、ドレイン電極及びソース電極760に接続するアルミニウム配線を形成できる。
以上のように、実施の形態1によれば、欠陥40を吸収体パターンの領域内に包含させたEUV露光用マスクを用いるので、製造されたマスクでウェハを露光する場合に、マスクに存在する位相欠陥がウェハ上に転写されないようにできる。よって、EUVマスクに存在する位相欠陥による影響を排除したパターンがウェハ上に転写できる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置100を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての露光用マスクの製造方法、露光用マスクの製造システム、半導体装置の製造方法、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法は、本発明の範囲に包含される。
10 基板
12 多層膜
14 キャップ膜
16 吸収体膜
18 反射防止膜
20 チップ
22 矩形パターン
24 領域
40 欠陥
42,44 領域
50 描画データ処理部
52 シフト処理部
54 描画制御部
55 検出部
56,58,60 記憶装置
100 描画装置
101 基板
102 電子鏡筒
103 描画室
105 XYステージ
106 支持ピン
110 計算機ユニット
111 メモリ
112 検出回路
114 制御回路
120 搬出入口
121 読取装置
122,142 搬送ロボット
130 ロードロックチャンバ
132,134,136 ゲートバルブ
140 ロボットチャンバ
146 アライメントチャンバ
150 描画部
160 制御部
170 真空ポンプ
172,174,176 バルブ
200 電子ビーム
201 電子銃
202 照明レンズ
203,410 第1のアパーチャ
204 投影レンズ
205,208 偏向器
206,420 第2のアパーチャ
207 対物レンズ
212 検出器
300 管理装置
302,304,306 記憶装置
310 比較部
311探索部
312,316,319 判定部
314 設定部
318 シフト部
320 選択部
322,323 入力部
324 出力部
326 メモリ
330 電子線
340 試料
400 欠陥検査装置
410 マスクブランクス収納装置
411 開口
420 膜形成装置
421 可変成形開口
422 レジスト塗布装置
430 荷電粒子ソース
500 製造システム
600 EUV露光装置
610 ステージ
620 光源
630 ミラー
631 EUV露光用マスク
700 半導体基板
701 ウェル
710 絶縁膜
712 層間絶縁膜
730 ゲート絶縁膜
732 ゲート電極
760 電極
764 配線材料膜

Claims (5)

  1. 複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記録する工程と、
    描画対象となる図形パターンが定義されたパターンデータを入力する工程と、
    パターンデータに定義される前記図形パターンの配置位置を元に、前記複数のEUV露光用マスクブランクの中から、前記EUV露光用マスクブランク毎の欠陥位置データを用いて、前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを配置可能なEUV露光用マスクブランクを探索する工程と、
    前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを配置可能な前記EUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定された前記EUV露光用マスクブランクに、前記遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを描画する工程と、
    を備え
    探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする露光用マスクの製造方法。
  2. 探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積率(遮光領域の面積を遮光領域と非遮光領域との和の面積で割ったもの)を平均欠陥個数乗した値の逆数以上であることを特徴とする請求項1記載の露光用マスクの製造方法。
  3. 前記探索する工程は、内部工程として、前記図形パターンの配置位置では、遮光領域に配置されない欠陥数が閾値以下にならない場合に、前記図形パターンの配置位置をシフト、あるいは、回転、あるいは縮小する工程の少なくとも一つを有することを特徴とする請求項1又は2記載の露光用マスクの製造方法。
  4. 複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記憶する第1の記憶部と、
    描画対象となる図形パターンが定義されたパターンデータを入力し、記憶する第2の記憶部と、
    パターンデータに定義される前記図形パターンの配置位置を元に、前記複数のEUV露光用マスクブランクの中から、前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを配置可能なEUV露光用マスクブランクを探索する探索部と、
    前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを配置可能な前記EUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定された前記EUV露光用マスクブランクに、前記遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを描画する描画部と、
    を備え
    探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする露光用マスクの製造システム。
  5. 複数の極端紫外(EUV:Extreme Ultra Violet)露光用マスクブランクにそれぞれ生じている少なくとも1つ以上の欠陥の位置を示す、EUV露光用マスクブランク毎の欠陥位置データを計測し、記録する工程と、
    描画対象となる図形パターンが定義されたパターンデータを入力する工程と、
    パターンデータに定義される前記図形パターンの配置位置を元に、前記複数のEUV露光用マスクブランクの中から、前記EUV露光用マスクブランク毎の欠陥位置データを用いて、前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が閾値以下になるように前記図形パターンを配置可能なEUV露光用マスクブランクを探索する工程と、
    前記図形パターンを描画する場合に遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを配置可能な前記EUV露光用マスクブランクが特定される場合に、荷電粒子ビームを用いて、特定された前記EUV露光用マスクブランクに、前記遮光領域に配置されない欠陥数が前記閾値以下になるように前記図形パターンを描画する工程と、
    前記図形パターンが描画されたEUV露光用マスクを用いて、半導体基板に前記図形パターンを転写する工程と、
    を備え
    探索される前記複数のEUV露光用マスクブランクの個数は、対象とするスキャナーで転写する所定のパターン内部の遮光領域の面積と平均欠陥個数に基づき求められることを特徴とする半導体装置の製造方法。
JP2014006241A 2014-01-16 2014-01-16 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法 Expired - Fee Related JP6339807B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014006241A JP6339807B2 (ja) 2014-01-16 2014-01-16 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法
TW103146548A TW201531793A (zh) 2014-01-16 2014-12-31 曝光用遮罩的製造方法、曝光用遮罩的製造系統、及半導體裝置的製造方法
US14/591,106 US9406573B2 (en) 2014-01-16 2015-01-07 Exposure mask fabrication method, exposure mask fabrication system, and semiconductor device fabrication method
KR1020150006537A KR101720991B1 (ko) 2014-01-16 2015-01-14 노광용 마스크의 제조 방법, 노광용 마스크의 제조 시스템 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006241A JP6339807B2 (ja) 2014-01-16 2014-01-16 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015135874A JP2015135874A (ja) 2015-07-27
JP2015135874A5 JP2015135874A5 (ja) 2017-03-23
JP6339807B2 true JP6339807B2 (ja) 2018-06-06

Family

ID=53521288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006241A Expired - Fee Related JP6339807B2 (ja) 2014-01-16 2014-01-16 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9406573B2 (ja)
JP (1) JP6339807B2 (ja)
KR (1) KR101720991B1 (ja)
TW (1) TW201531793A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841710B2 (ja) * 2010-03-17 2016-01-13 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5764364B2 (ja) 2011-03-31 2015-08-19 株式会社ニューフレアテクノロジー 半導体装置の製造方法、描画装置、プログラム及びパターン転写装置
DE102014217907B4 (de) * 2014-09-08 2018-12-20 Carl Zeiss Smt Gmbh Verfahren zum Herstellen einer Maske für den extrem ultra-violetten Wellenlängenbereich und Maske
DE102014223811B4 (de) * 2014-11-21 2016-09-29 Carl Zeiss Smt Gmbh Abbildende Optik für die EUV-Projektionslithographie, Projektionsbelichtungsanlage und Verfahren zur Herstellung eines strukturierten Bauteils
CN105719981B (zh) * 2014-12-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI805795B (zh) * 2018-07-20 2023-06-21 美商應用材料股份有限公司 基板定位設備與方法
JP7492456B2 (ja) * 2018-11-07 2024-05-29 Hoya株式会社 多層反射膜付き基板、反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法
US11119404B2 (en) * 2019-10-10 2021-09-14 Kla Corporation System and method for reducing printable defects on extreme ultraviolet pattern masks
CN113296356B (zh) * 2020-02-24 2024-06-18 中芯国际集成电路制造(上海)有限公司 修正掩膜图案的方法
US11874597B2 (en) * 2020-02-25 2024-01-16 Synopsys, Inc. Stochastic optical proximity corrections

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412898B2 (ja) * 1994-03-02 2003-06-03 キヤノン株式会社 反射型マスクの作製方法と作製装置、これによる反射型マスクを用いた露光装置とデバイス製造方法
JP2001033941A (ja) 1999-07-16 2001-02-09 Toshiba Corp パターン形成方法及び露光装置
JP2004170948A (ja) * 2002-10-30 2004-06-17 Nikon Corp パターン転写用マスク、マスク作製方法及び露光方法
JP2004193269A (ja) * 2002-12-10 2004-07-08 Hitachi Ltd マスクの製造方法および半導体集積回路装置の製造方法
JP2005134747A (ja) * 2003-10-31 2005-05-26 Toshiba Corp マスク評価方法、マスク評価システム、マスク製造方法およびプログラム
TWI261726B (en) * 2004-04-09 2006-09-11 Allied Integrated Patterning C Acceptable defect positioning and manufacturing method for large-scaled photomask blanks
DE102005063624B4 (de) * 2004-09-29 2019-06-27 Hoya Corp. Substrat für Maskenrohling, Maskenrohling, Belichtungsmaske und Herstellungsverfahren für Maskenrohlingssubstrat
US7171637B2 (en) * 2005-01-14 2007-01-30 Intel Corporation Translation generation for a mask pattern
ATE526679T1 (de) * 2006-12-27 2011-10-15 Asahi Glass Co Ltd Reflexionsmaskenrohling für euv-lithographie
US7927766B2 (en) * 2008-03-03 2011-04-19 International Business Machines Corporation Pre-alignment marking and inspection to improve mask substrate defect tolerance
JP4536804B2 (ja) * 2008-06-27 2010-09-01 Hoya株式会社 フォトマスクの製造方法
CN101833235B (zh) * 2009-03-13 2012-11-14 中芯国际集成电路制造(上海)有限公司 掩模版原片的质量检测系统和方法
JP2010219445A (ja) 2009-03-18 2010-09-30 Nuflare Technology Inc 荷電粒子ビーム描画方法、荷電粒子ビーム描画用の基準マークの位置検出方法及び荷電粒子ビーム描画装置
JP5537443B2 (ja) * 2011-01-04 2014-07-02 株式会社東芝 Euvマスク用ブランクの良否判定方法及びeuvマスクの製造方法
US8718353B2 (en) * 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
JP6460619B2 (ja) 2012-03-12 2019-01-30 Hoya株式会社 反射型マスクブランク及び反射型マスクの製造方法

Also Published As

Publication number Publication date
TW201531793A (zh) 2015-08-16
KR101720991B1 (ko) 2017-03-29
KR20150085790A (ko) 2015-07-24
TWI563336B (ja) 2016-12-21
US9406573B2 (en) 2016-08-02
US20150198896A1 (en) 2015-07-16
JP2015135874A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6339807B2 (ja) 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法
JP5155017B2 (ja) 半導体集積回路装置の製造方法
US9091935B2 (en) Multistage extreme ultra-violet mask qualification
CN110603626A (zh) 使用差异图像的晶片检验
JP5841710B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US20150169997A1 (en) Apparatus and method for correlating images of a photolithographic mask
US9696619B2 (en) Technique for repairing a reflective photo-mask
US20120066652A1 (en) Technique for Analyzing a Reflective Photo-Mask
TW201827812A (zh) 用於產生用於度量測量之經程式化缺陷之方法及系統
TWI833505B (zh) 用於多層結構之基於層的影像偵測及處理
TW202349130A (zh) 基於模板輪廓之自適應加權之影像分析
TWI902374B (zh) 檢測資料篩選系統及方法
TWI814571B (zh) 用於轉換度量衡資料之方法
US9952503B2 (en) Method for repairing a mask
JP5497584B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5865980B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2013093588A (ja) 反射型マスクの製造方法および半導体集積回路装置の製造方法
US12055861B2 (en) Inspection method, inspection system, and semiconductor fabrication using the same
TW202607773A (zh) 檢測資料篩選系統及方法
TW202343149A (zh) 用以判定局部焦點之軟體、方法及系統
CN117501184A (zh) 检查数据滤除系统和方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180511

R150 Certificate of patent or registration of utility model

Ref document number: 6339807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees