Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6340796B2 - RAID controller, RAID apparatus, and information processing apparatus using the same - Google Patents
[go: Go Back, main page]

JP6340796B2 - RAID controller, RAID apparatus, and information processing apparatus using the same - Google Patents

RAID controller, RAID apparatus, and information processing apparatus using the same Download PDF

Info

Publication number
JP6340796B2
JP6340796B2 JP2014000939A JP2014000939A JP6340796B2 JP 6340796 B2 JP6340796 B2 JP 6340796B2 JP 2014000939 A JP2014000939 A JP 2014000939A JP 2014000939 A JP2014000939 A JP 2014000939A JP 6340796 B2 JP6340796 B2 JP 6340796B2
Authority
JP
Japan
Prior art keywords
memory
raid
raid controller
information processing
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014000939A
Other languages
Japanese (ja)
Other versions
JP2015130037A (en
Inventor
加藤 康弘
康弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014000939A priority Critical patent/JP6340796B2/en
Publication of JP2015130037A publication Critical patent/JP2015130037A/en
Application granted granted Critical
Publication of JP6340796B2 publication Critical patent/JP6340796B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

本発明は、ディスクアレイシステムの代表的な実装形態であるRAID(Redundant Arrays of Inexpensive Disks)技術に関する。   The present invention relates to a RAID (Redundant Arrays of Inexpensive Disks) technique which is a typical implementation form of a disk array system.

RAID装置は、複数台のハードディスク装置(Hard Disk Drive、HDD)を組み合わせて仮想的な1台のハードディスクとして運用することにより、アクセス処理のパフォーマンスや信頼性の向上を実現する装置である。RAID装置のRAIDコントローラは、並列に接続されたHDDを、他のシステムからは論理的に一つのディスクとして認識されるように制御している。このRAIDコントローラはメモリを備えている。このメモリはファームウェアが動作するメモリ領域、バッファメモリ領域、キャッシュメモリ領域を有する。そして、このメモリの各領域に経年変化などにより何らかの動作障害が発生すると、RAIDコントローラは動作を継続することができなくなる。   A RAID device is a device that realizes an improvement in performance and reliability of access processing by combining a plurality of hard disk devices (Hard Disk Drive, HDD) and operating as a single virtual hard disk. The RAID controller of the RAID device controls the HDDs connected in parallel so that they are logically recognized as one disk by other systems. This RAID controller includes a memory. This memory has a memory area in which firmware operates, a buffer memory area, and a cache memory area. If any operation failure occurs due to secular change or the like in each area of the memory, the RAID controller cannot continue the operation.

このような障害を防ぐ技術として、RAIDコントローラを二重化したRAID装置が特許文献1に開示されている。特許文献1のRAID装置は、二重化されたRAIDコントローラを備え、各々のRAIDコントローラには別々のメモリを搭載するように構成されている。この構成により、一方のRAIDコントローラのメモリに障害が発生したことでRAIDコントローラが動作できなくなった場合でも、他方のRAIDコントローラが動作することで、RAID装置の動作を継続することができる。特に、メモリに修復できない故障が発生した場合でも、他方のRAIDコントローラによってRAID装置の動作の継続が可能である。   As a technique for preventing such a failure, Patent Document 1 discloses a RAID device in which a RAID controller is duplicated. The RAID device disclosed in Patent Document 1 includes a redundant RAID controller, and each RAID controller is configured to have a separate memory. With this configuration, even if the RAID controller cannot operate due to a failure in the memory of one RAID controller, the operation of the RAID device can be continued by operating the other RAID controller. In particular, even when a failure that cannot be repaired occurs in the memory, the operation of the RAID device can be continued by the other RAID controller.

特開2004−206239号公報JP 2004-206239 A

しかしながら、特許文献1のRAID装置は以下の課題を有している。すなわち、RAIDコントローラを二組備え、各々のコントローラがそれぞれ別々のメモリを備える構成とすることから、部品点数の増大や実装面積の増大をもたらしている。その結果、装置の小型化を難しくし、装置コストを増大させるという問題を生じている。   However, the RAID device of Patent Document 1 has the following problems. That is, since two sets of RAID controllers are provided, and each controller includes a separate memory, the number of parts and the mounting area are increased. As a result, there is a problem that it is difficult to reduce the size of the device and increase the device cost.

本発明は、上記の課題を鑑みてなされたものであり、その目的は、装置の小型化や低コスト化を妨げずに障害耐性を高めた、RAIDコントローラ、RAID装置およびこれを用いた情報処理装置を提供することである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a RAID controller, a RAID apparatus, and an information processing using the same, which have improved fault tolerance without hindering downsizing and cost reduction of the apparatus. Is to provide a device.

本発明のRAIDコントローラは、システムメモリを有する情報処理装置に組み込まれたRAID装置のRAIDコントローラにおいて、前記RAIDコントローラは、第1のメモリと第2のメモリとを有し、前記第2のメモリは前記システムメモリの一部を有し、前記第1のメモリと前記第2のメモリとをミラー化したことを特徴とする。   The RAID controller of the present invention is a RAID controller of a RAID apparatus incorporated in an information processing apparatus having a system memory, wherein the RAID controller has a first memory and a second memory, and the second memory is It has a part of the system memory, and the first memory and the second memory are mirrored.

本発明のRAID装置は、システムメモリを有する情報処理装置に組み込まれたRAID装置において、前記RAID装置のRAIDコントローラは、第1のメモリと第2のメモリとを有し、前記第2のメモリは前記システムメモリの一部を有し、前記第1のメモリと前記第2のメモリとをミラー化したことを特徴とする。   The RAID device according to the present invention is a RAID device incorporated in an information processing device having a system memory, wherein the RAID controller of the RAID device has a first memory and a second memory, and the second memory is It has a part of the system memory, and the first memory and the second memory are mirrored.

本発明の情報処理装置は、システムメモリとRAID装置とを有する情報処理装置において、前記RAID装置のRAIDコントローラは、第1のメモリと第2のメモリとを有し、前記第2のメモリは前記システムメモリの一部を有し、前記第1のメモリと前記第2のメモリとをミラー化したことを特徴とする。   The information processing apparatus according to the present invention is an information processing apparatus having a system memory and a RAID device, wherein the RAID controller of the RAID device has a first memory and a second memory, and the second memory is the A part of the system memory is included, and the first memory and the second memory are mirrored.

本発明によれば、装置の小型化や低コスト化を妨げずに障害耐性を高めた、RAIDコントローラ、RAID装置およびこれを用いた情報処理装置を提供することができる。   According to the present invention, it is possible to provide a RAID controller, a RAID apparatus, and an information processing apparatus using the same, which have improved fault tolerance without hindering downsizing and cost reduction of the apparatus.

本発明の第1の実施形態のRAIDコントローラ、RAID装置およびこれを用いた情報処理装置の構成を示す図である。It is a figure which shows the structure of the RAID controller of the 1st Embodiment of this invention, a RAID apparatus, and an information processing apparatus using the same. 本発明の第2の実施形態のRAIDコントローラ、RAID装置およびこれを用いた情報処理装置の構成を示す図である。It is a figure which shows the structure of the RAID controller of the 2nd Embodiment of this invention, a RAID apparatus, and an information processing apparatus using the same. 本発明の第2の実施形態の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the 2nd Embodiment of this invention. 本発明の第2の実施形態の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the 2nd Embodiment of this invention. 本発明の第2の実施形態の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the 2nd Embodiment of this invention.

以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態のRAIDコントローラを有するRAID装置を組み込んだ情報処理装置の構成を示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the preferred embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following.
(First embodiment)
FIG. 1 shows the configuration of an information processing apparatus incorporating a RAID apparatus having a RAID controller according to the first embodiment of the present invention.

本実施形態のRAIDコントローラは、システムメモリ105を有する情報処理装置100に組み込まれたRAID装置101のRAIDコントローラ102である。RAIDコントローラ102は、第1のメモリ103と第2のメモリ104とを有し、第2のメモリはシステムメモリ105の一部を有し、第1のメモリ103と第2のメモリ104とをミラー化したことを特徴とする。   The RAID controller of this embodiment is the RAID controller 102 of the RAID device 101 incorporated in the information processing apparatus 100 having the system memory 105. The RAID controller 102 has a first memory 103 and a second memory 104, the second memory has a part of the system memory 105, and the first memory 103 and the second memory 104 are mirrored. It is characterized by that.

本実施形態によれば、装置の小型化や低コスト化を妨げずに障害耐性を高めた、RAIDコントローラ、RAID装置およびこれを用いた情報処理装置を提供することができる。
(第2の実施形態)
(構成の説明)
図2は、本発明の第2の実施形態のRAIDコントローラを有するRAID装置を組み込んだ情報処理装置の構成を示す。
According to the present embodiment, it is possible to provide a RAID controller, a RAID apparatus, and an information processing apparatus using the same, which have improved fault tolerance without hindering downsizing and cost reduction of the apparatus.
(Second Embodiment)
(Description of configuration)
FIG. 2 shows the configuration of an information processing apparatus incorporating a RAID apparatus having a RAID controller according to the second embodiment of the present invention.

情報処理装置1は、サーバ等であり、CPU2(Central Processing Unit)、共通バス3、システムメモリ4を有する。CPU2は、共通バス3、システムメモリ4を制御する。共通バス3にはRAID装置19のRAIDコントローラ6が接続している。CPU2は、RAID装置19とのデータの転送や指示を行う。RAID装置19は、RAIDコントローラ6と複数のHDD10を有する。   The information processing apparatus 1 is a server or the like, and includes a CPU 2 (Central Processing Unit), a common bus 3, and a system memory 4. The CPU 2 controls the common bus 3 and the system memory 4. The RAID controller 6 of the RAID device 19 is connected to the common bus 3. The CPU 2 performs data transfer and instruction with the RAID device 19. The RAID device 19 includes a RAID controller 6 and a plurality of HDDs 10.

RAIDコントローラ6は、マイクロプロセッサ7、RAIDコントローラメモリ8、フラッシュメモリ9、メモリミラー化手段18を有する。RAIDコントローラ6は、マイクロプロセッサ7により制御されている。   The RAID controller 6 includes a microprocessor 7, RAID controller memory 8, flash memory 9, and memory mirroring means 18. The RAID controller 6 is controlled by the microprocessor 7.

フラッシュメモリ9は、RAIDコントローラBIOSおよびファームウェアを格納している。マイクロプロセッサ7は、フラッシュメモリ9からRAIDコントローラBIOSおよびファームウェアを読み出し、RAIDコントローラ6を制御する。フラッシュメモリ9は、また、ログを保存するためにも用いられる。   The flash memory 9 stores a RAID controller BIOS and firmware. The microprocessor 7 reads the RAID controller BIOS and firmware from the flash memory 9 and controls the RAID controller 6. The flash memory 9 is also used for storing a log.

マイクロプロセッサ7は、さらに、RAIDコントローラメモリ8およびHDD10を制御する。HDD10は、オペレーティングシステム11を格納している。オペレーティングシステム11は、RAIDコントローラドライバ12とRAIDコントローラ管理ユーティリティ17を有する。   The microprocessor 7 further controls the RAID controller memory 8 and the HDD 10. The HDD 10 stores an operating system 11. The operating system 11 includes a RAID controller driver 12 and a RAID controller management utility 17.

CPU2は、RAIDコントローラドライバ12をロードし、RAIDコントローラドライバ12により、RAIDコントローラ6を制御する。また、CPU2は、RAIDコントローラ管理ユーティリティ17をロードし、RAIDコントローラ管理ユーティリティ17により、フラッシュメモリ9に保存されたログを監視し、RAIDコントローラ6の異常をオペレータに通知する。   The CPU 2 loads the RAID controller driver 12 and controls the RAID controller 6 by the RAID controller driver 12. Further, the CPU 2 loads the RAID controller management utility 17, monitors the log stored in the flash memory 9 by the RAID controller management utility 17, and notifies the operator of the abnormality of the RAID controller 6.

RAIDコントローラメモリ8は、第1のメモリであり、ファームウェア13−1、バッファ領域14−1、キャッシュ領域15−1を有する。   The RAID controller memory 8 is a first memory and includes firmware 13-1, a buffer area 14-1, and a cache area 15-1.

システムメモリ4は、第2のメモリであり、RAIDコントローラ用メモリ領域5を有する。RAIDコントローラ用メモリ領域5は、ファームウェア領域13−2、バッファ領域14−2、キャッシュ領域15−2を有する。   The system memory 4 is a second memory and has a RAID controller memory area 5. The RAID controller memory area 5 includes a firmware area 13-2, a buffer area 14-2, and a cache area 15-2.

マイクロプロセッサ7は、メモリミラー化手段18を用いて、RAIDコントローラメモリ8のファームウェア13−1、バッファ領域14−1、キャッシュ領域15−1と、RAIDコントローラ用メモリ領域5のファームウェア領域13−2、バッファ領域14−2、キャッシュ領域15−2とを、それぞれミラー化して運用する。メモリミラー化手段18は、システムメモリ4とRAIDコントローラメモリ8とを同期させる機能を有する。   The microprocessor 7 uses the memory mirroring means 18 to update the firmware 13-1 of the RAID controller memory 8, the buffer area 14-1, the cache area 15-1, and the firmware area 13-2 of the RAID controller memory area 5. The buffer area 14-2 and the cache area 15-2 are mirrored and operated. The memory mirroring means 18 has a function of synchronizing the system memory 4 and the RAID controller memory 8.

マイクロプロセッサ7は、エラーレジスタ16を有し、メモリエラーなどの異常を検出した場合に、エラービットをエラーレジスタ16にセットすることで、ファームウェアやRAIDコントローラBIOSに異常を認識させることができる。
(動作の説明)
本実施形態のRAIDコントローラ6を有するRAID装置19を組み込んだ情報処理装置1の動作を説明する。
The microprocessor 7 has an error register 16, and when an abnormality such as a memory error is detected, by setting an error bit in the error register 16, the firmware or the RAID controller BIOS can recognize the abnormality.
(Description of operation)
The operation of the information processing apparatus 1 incorporating the RAID apparatus 19 having the RAID controller 6 of this embodiment will be described.

図3は、本実施形態のRAIDコントローラ6を有するRAID装置19を組み込んだ情報処理装置1の動作を示すフローチャートである。図3のフローチャートの動作により、情報処理装置1の稼働中にRAIDコントローラ6のメモリ異常が検出された場合の、メモリの切り替えに備えることができる。   FIG. 3 is a flowchart showing the operation of the information processing apparatus 1 incorporating the RAID device 19 having the RAID controller 6 of the present embodiment. With the operation of the flowchart of FIG. 3, it is possible to prepare for memory switching when a memory abnormality of the RAID controller 6 is detected during operation of the information processing apparatus 1.

情報処理装置1の起動により、図3のフローチャートは開始する。   The flowchart of FIG. 3 starts when the information processing apparatus 1 is activated.

ステップS101で、CPU2は、共通バス3とマイクロプロセッサ7を介してフラッシュメモリ9からロードしたRAIDコントローラBIOSの処理により、システムメモリ4内にRAIDコントローラ用メモリ領域5を確保する。RAIDコントローラ用メモリ領域5は、ファームウェア領域13−2、バッファ領域14−2、キャッシュ領域15−2を有する。   In step S <b> 101, the CPU 2 secures a RAID controller memory area 5 in the system memory 4 by processing of the RAID controller BIOS loaded from the flash memory 9 via the common bus 3 and the microprocessor 7. The RAID controller memory area 5 includes a firmware area 13-2, a buffer area 14-2, and a cache area 15-2.

ステップS102で、CPU2は、RAIDコントローラBIOSの処理により、フラッシュメモリ9からファームウェアをロードし、RAIDコントローラメモリ8のファームウェア領域13−1と、RAIDコントローラ用メモリ領域5のファームウェア領域13−2とに、おのおのファームウェアを、格納する。   In step S102, the CPU 2 loads the firmware from the flash memory 9 by the processing of the RAID controller BIOS, and loads the firmware area 13-1 of the RAID controller memory 8 and the firmware area 13-2 of the RAID controller memory area 5 into the firmware area 13-2. Store each firmware.

ステップS103で、マイクロプロセッサ7は、HDD10とのデータ転送用のバッファ用およびキャッシュ用に、RAIDコントローラメモリ8とRAIDコントローラ用メモリ領域5とを、メモリミラー化手段18を用いてミラー化して運用する。具体的には、バッファ領域14−1とバッファ領域14−2、キャッシュ領域15−1とキャッシュ領域15−2とを、それぞれミラー化して運用する。   In step S103, the microprocessor 7 uses the memory controller 18 to mirror the RAID controller memory 8 and the RAID controller memory area 5 for buffer and cache for data transfer with the HDD 10. . Specifically, the buffer area 14-1 and the buffer area 14-2, and the cache area 15-1 and the cache area 15-2 are mirrored and operated.

ステップS104で、CPU2は、RAIDコントローラドライバ12の処理により、データ通信の応答時間を監視することで、ファームウェア領域13−1内のファームウェアが正常動作しているか否かを監視する。   In step S104, the CPU 2 monitors whether or not the firmware in the firmware area 13-1 is operating normally by monitoring the response time of data communication by the processing of the RAID controller driver 12.

情報処理装置1の稼働の終了により、図3のフローチャートは終了する。   The flowchart of FIG. 3 ends when the operation of the information processing apparatus 1 ends.

図4は、本実施形態のRAIDコントローラ6を有するRAID装置19を組み込んだ情報処理装置1の動作を示すフローチャートである。図4のフローチャートの動作により、情報処理装置1の稼働中にRAIDコントローラ6のメモリ異常が検出された場合に、メモリを切り替えて動作を継続することができる。   FIG. 4 is a flowchart showing the operation of the information processing apparatus 1 incorporating the RAID apparatus 19 having the RAID controller 6 of the present embodiment. By the operation of the flowchart of FIG. 4, when a memory abnormality of the RAID controller 6 is detected during the operation of the information processing apparatus 1, the operation can be continued by switching the memory.

ステップS201で、マイクロプロセッサ7は、RAIDコントローラメモリ8上で修復不可能なメモリのエラーを検出する。   In step S <b> 201, the microprocessor 7 detects a memory error that cannot be repaired on the RAID controller memory 8.

ステップS202で、マイクロプロセッサ7は、エラーレジスタ16にエラービットをセットし、ソフトウェア割り込みを発生させる。   In step S202, the microprocessor 7 sets an error bit in the error register 16 and generates a software interrupt.

ステップS203で、ソフトウェア割り込みにより、マイクロプロセッサ7で動作するファームウェア領域13−1内のファームウェアは、エラーレジスタ16を参照してメモリのエラーを認識する。   In step S203, the firmware in the firmware area 13-1 operating on the microprocessor 7 recognizes a memory error with reference to the error register 16 by software interrupt.

ステップS204で、メモリのエラーを認識したファームウェアは、処理を停止する。   In step S204, the firmware that has recognized the memory error stops processing.

ステップS205で、CPU2は、RAIDコントローラドライバ12の処理にて一定時間の応答がないことでファームウェア処理の異常を検出すると、ソフトウェア割り込みを発生させる。   In step S <b> 205, when the CPU 2 detects an abnormality in the firmware process due to no response for a certain time in the process of the RAID controller driver 12, it generates a software interrupt.

ステップS206で、マイクロプロセッサ7は、RAIDコントローラドライバ12のソフトウェア割り込みを検出すると、ファームウェアのロード先をファームウェア領域13−1からファームウェア領域13−2へ切り替える。これにより、マイクロプロセッサ7は、処理の継続が可能になる
ステップS207で、マイクロプロセッサ7は、メモリミラー化手段18に指示して、エラーが発生したRAIDコントローラメモリ8を論理的に切り離し、RAIDコントローラ用メモリ領域5のみを使用するようにして、制御を継続する。
In step S206, when detecting the software interrupt of the RAID controller driver 12, the microprocessor 7 switches the firmware loading destination from the firmware area 13-1 to the firmware area 13-2. As a result, the microprocessor 7 can continue processing. In step S207, the microprocessor 7 instructs the memory mirroring means 18 to logically disconnect the RAID controller memory 8 in which the error has occurred, and the RAID controller. Control is continued so that only the memory area 5 is used.

ステップS208で、マイクロプロセッサ7は、RAIDコントローラメモリ8の異常をログとしてフラッシュメモリ9に保管する。   In step S208, the microprocessor 7 stores the abnormality of the RAID controller memory 8 in the flash memory 9 as a log.

ステップS209で、CPU2は、RAIDコントローラ管理ユーティリティ17の処理にて、フラッシュメモリ9内のログを基にオペレータにRAIDコントローラメモリ8の異常を通知し、終了とする。   In step S209, the CPU 2 notifies the operator of the abnormality in the RAID controller memory 8 based on the log in the flash memory 9 by the processing of the RAID controller management utility 17, and ends the process.

図5は、本実施形態のRAIDコントローラ6を有するRAID装置19を組み込んだ情報処理装置1の動作を示すフローチャートである。図5のフローチャートの動作により、情報処理装置1の起動中にRAIDコントローラ6のメモリ異常が検出された場合に、メモリを切り替えて動作を継続することができる。   FIG. 5 is a flowchart showing the operation of the information processing apparatus 1 incorporating the RAID apparatus 19 having the RAID controller 6 of the present embodiment. With the operation of the flowchart of FIG. 5, when a memory abnormality of the RAID controller 6 is detected during the activation of the information processing apparatus 1, the operation can be continued by switching the memory.

ステップS301で、情報処理装置1の起動時に行われるRAIDコントローラ6の初期化工程において、マイクロプロセッサ7が、RAIDコントローラメモリ8上で修復不可能なメモリのエラーを検出する。   In step S <b> 301, the microprocessor 7 detects an unrecoverable memory error in the RAID controller memory 8 in the initialization process of the RAID controller 6 performed when the information processing apparatus 1 is started.

ステップS302で、マイクロプロセッサ7は、エラーレジスタ16にエラービットをセットしてソフトウェア割り込みを発生させる。   In step S302, the microprocessor 7 sets an error bit in the error register 16 to generate a software interrupt.

ステップS303で、マイクロプロセッサ7で動作するRAIDコントローラBIOSは、ソフトウェア割り込みを検出すると、マイクロプロセッサ7のエラーレジスタ16を参照し、メモリのエラーを認識する。   In step S303, when the RAID controller BIOS operating in the microprocessor 7 detects a software interrupt, the RAID controller BIOS refers to the error register 16 of the microprocessor 7 to recognize a memory error.

ステップS304で、メモリのエラーを認識したRAIDコントローラBIOSは、ソフトウェア割り込みを発生させる。   In step S304, the RAID controller BIOS that has recognized the memory error generates a software interrupt.

ステップS305で、RAIDコントローラBIOSの割り込みを検出したマイクロプロセッサ7は、ファームウェアのロード先をファームウェア領域13−1からファームウェア領域13−2へ切り替える。これにより、マイクロプロセッサ7は、処理の継続が可能になる。   In step S305, the microprocessor 7 that has detected the RAID controller BIOS interrupt switches the firmware load destination from the firmware area 13-1 to the firmware area 13-2. Thereby, the microprocessor 7 can continue the processing.

ステップS306で、マイクロプロセッサ7は、メモリミラー化手段18に対してエラーが発生したRAIDコントローラメモリ8の論理的な切り離しを指示し、RAIDコントローラ用メモリ領域5のみを使用して制御を継続する。   In step S306, the microprocessor 7 instructs the memory mirroring means 18 to logically disconnect the RAID controller memory 8 in which the error has occurred, and continues control using only the RAID controller memory area 5.

ステップS307で、マイクロプロセッサ7は、RAIDコントローラメモリ8の異常をログとしてフラッシュメモリ9に保管する。   In step S307, the microprocessor 7 stores the abnormality of the RAID controller memory 8 in the flash memory 9 as a log.

ステップS308で、オペレーティングシステム11の起動後、CPU2は、RAIDコントローラ管理ユーティリティ17の処理により、フラッシュメモリ9内のログを基にオペレータにRAIDコントローラメモリ8の異常を通知し、終了する。   In step S308, after the operating system 11 is started up, the CPU 2 notifies the operator of the abnormality in the RAID controller memory 8 based on the log in the flash memory 9 by the processing of the RAID controller management utility 17, and ends.

以上、本実施形態によれば、情報処理装置が有するシステムメモリの一部を、RAIDコントローラメモリとミラー化する。そのため、RAIDコントローラとしての部品点数の増加や実装面積の増加をもたらすことがなく、装置の小型化を難しくしたり装置コストを増大させたりといった問題は生じない。   As described above, according to the present embodiment, a part of the system memory included in the information processing apparatus is mirrored with the RAID controller memory. Therefore, there is no increase in the number of components or an increase in mounting area as a RAID controller, and there is no problem that it is difficult to reduce the size of the device or increase the device cost.

よって、本実施形態によれば、装置の小型化や低コスト化を妨げずに障害耐性を高めた、RAIDコントローラ、RAID装置およびこれを用いた情報処理装置を提供することができる。   Therefore, according to the present embodiment, it is possible to provide a RAID controller, a RAID apparatus, and an information processing apparatus using the same, which have improved fault tolerance without hindering downsizing and cost reduction of the apparatus.

本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。   The present invention is not limited to the above-described embodiment, and various modifications are possible within the scope of the invention described in the claims, and it is also included within the scope of the present invention. Not too long.

1 情報処理装置
2 CPU
3 共通バス
4 システムメモリ
5 RAIDコントローラ用メモリ領域
6 RAIDコントローラ
7 マイクロプロセッサ
8 RAIDコントローラメモリ
9 フラッシュメモリ
10 HDD
11 オペレーティングシステム
12 RAIDコントローラドライバ
13−1、13−2 ファームウェア領域
14−1、14−2 バッファ領域
15−1、15−2 キャッシュ領域
16 エラーレジスタ
17 RAIDコントローラ管理ユーティリティ
18 メモリミラー化手段
19 RAID装置
100 情報処理装置
101 RAID装置
102 RAIDコントローラ
103 第1のメモリ
104 第2のメモリ
105 システムメモリ
1 Information processing device 2 CPU
3 Common bus 4 System memory 5 RAID controller memory area 6 RAID controller 7 Microprocessor 8 RAID controller memory 9 Flash memory 10 HDD
11 Operating system 12 RAID controller driver 13-1, 13-2 Firmware area 14-1, 14-2 Buffer area 15-1, 15-2 Cache area 16 Error register 17 RAID controller management utility 18 Memory mirroring means 19 RAID device DESCRIPTION OF SYMBOLS 100 Information processing apparatus 101 RAID apparatus 102 RAID controller 103 1st memory 104 2nd memory 105 System memory

Claims (6)

システムメモリを有する情報処理装置に組み込まれたRAID装置のRAIDコントローラにおいて、
前記RAIDコントローラは、
前記システムメモリの外部に設けられた第1のメモリと、
前記システムメモリの内部に設けられた第2のメモリと、
前記第1のメモリを前記第2のメモリにミラー化するメモリミラー化手段とを有し、
前記第1のメモリと前記第2のメモリとは、
それぞれがファームウェア領域とバッファ領域とキャッシュ領域とを有する、
ことを特徴とするRAIDコントローラ。
In a RAID controller of a RAID device incorporated in an information processing device having a system memory,
The RAID controller is
A first memory provided outside the system memory;
A second memory provided in the system memory;
Memory mirroring means for mirroring the first memory to the second memory;
The first memory and the second memory are:
Each has a firmware area, a buffer area, and a cache area,
A RAID controller characterized by that.
前記第1のメモリに障害が発生した場合、前記第1のメモリを前記第2のメモリに切り替える、請求項1記載のRAIDコントローラ。     The RAID controller according to claim 1, wherein when a failure occurs in the first memory, the first memory is switched to the second memory. システムメモリを有する情報処理装置に組み込まれたRAID装置において、
前記RAID装置のRAIDコントローラは、
前記システムメモリの外部に設けられた第1のメモリと、
前記システムメモリの内部に設けられた第2のメモリと、
前記第1のメモリを前記第2のメモリにミラー化するメモリミラー化手段とを有し、
前記第1のメモリと前記第2のメモリとは、
それぞれがファームウェア領域とバッファ領域とキャッシュ領域とを有する、
ことを特徴とするRAID装置。
In a RAID device incorporated in an information processing device having a system memory,
The RAID controller of the RAID device is:
A first memory provided outside the system memory;
A second memory provided in the system memory;
Memory mirroring means for mirroring the first memory to the second memory;
The first memory and the second memory are:
Each has a firmware area, a buffer area, and a cache area,
A RAID device characterized by that.
前記RAIDコントローラは、前記第1のメモリに障害が発生した場合、前記第1のメモリを前記第2のメモリに切り替える、請求項3記載のRAID装置。     The RAID device according to claim 3, wherein the RAID controller switches the first memory to the second memory when a failure occurs in the first memory. システムメモリを有し、RAID装置が組み込まれた情報処理装置において、
前記RAID装置のRAIDコントローラは、
前記システムメモリの外部に設けられた第1のメモリと、
前記システムメモリの内部に設けられた第2のメモリと、
前記第1のメモリを前記第2のメモリにミラー化するメモリミラー化手段とを有し、
前記第1のメモリと前記第2のメモリとは、
それぞれがファームウェア領域とバッファ領域とキャッシュ領域とを有する、
ことを特徴とする情報処理装置。
A system memory, the information processing apparatus R AID device is incorporated,
The RAID controller of the RAID device is:
A first memory provided outside the system memory;
A second memory provided in the system memory;
Memory mirroring means for mirroring the first memory to the second memory;
The first memory and the second memory are:
Each has a firmware area, a buffer area, and a cache area,
An information processing apparatus characterized by that.
前記RAIDコントローラは、前記第1のメモリに障害が発生した場合、前記第1のメモリを前記第2のメモリに切り替える、請求項記載の情報処理装置。 The information processing apparatus according to claim 5 , wherein the RAID controller switches the first memory to the second memory when a failure occurs in the first memory.
JP2014000939A 2014-01-07 2014-01-07 RAID controller, RAID apparatus, and information processing apparatus using the same Active JP6340796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014000939A JP6340796B2 (en) 2014-01-07 2014-01-07 RAID controller, RAID apparatus, and information processing apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000939A JP6340796B2 (en) 2014-01-07 2014-01-07 RAID controller, RAID apparatus, and information processing apparatus using the same

Publications (2)

Publication Number Publication Date
JP2015130037A JP2015130037A (en) 2015-07-16
JP6340796B2 true JP6340796B2 (en) 2018-06-13

Family

ID=53760721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000939A Active JP6340796B2 (en) 2014-01-07 2014-01-07 RAID controller, RAID apparatus, and information processing apparatus using the same

Country Status (1)

Country Link
JP (1) JP6340796B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7205931B2 (en) * 2021-03-08 2023-01-17 Necプラットフォームズ株式会社 Information processing device, information processing method and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075741A (en) * 1999-09-02 2001-03-23 Toshiba Corp Disk control system and data security method

Also Published As

Publication number Publication date
JP2015130037A (en) 2015-07-16

Similar Documents

Publication Publication Date Title
US8775867B2 (en) Method and system for using a standby server to improve redundancy in a dual-node data storage system
US20150370494A1 (en) Redundant storage system
JP2010287212A (en) Architecture connected directly from optional controller to optional controller by n-ways
US20130007410A1 (en) Multipath storage system and method of operating thereof
JP2017010390A (en) Storage control device, storage control program, and storage control method
JP2014096072A (en) Disk array having mirror configuration and rebuild method of the same
JP2010287208A (en) Storage array support architecture
CN103870367A (en) SAS (Serial Attached SCSI (small computer system interface)) expander automatic switching system and method
TW201423582A (en) SAS expanders switching system and method
JP6340796B2 (en) RAID controller, RAID apparatus, and information processing apparatus using the same
JP3776438B2 (en) Storage device
TWI547798B (en) Data storage system and control method thereof
JP5691227B2 (en) Storage apparatus and control method thereof
US10095867B2 (en) Antivirus scan during a data scrub operation
JP5505329B2 (en) Disk array device and control method thereof
JP5332518B2 (en) Build-up computer, switching control method, and program
JP2016143248A (en) Storage control device and storage control program
JP2011076528A (en) Method and device for providing redundancy to raid card
JP6217192B2 (en) Storage control device, control program, and control method
JP2014041523A (en) Data management device, and data management method
JP2012252638A (en) Disk array device and method of controlling the same
JP6519266B2 (en) Information processing apparatus, device, recovery method, and computer program
JP2007188421A (en) Power supply control device and power supply control method
JP5382466B2 (en) Storage device and storage device data write control method
JP6225603B2 (en) Storage system and storage system control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180430

R150 Certificate of patent or registration of utility model

Ref document number: 6340796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150