JP6340874B2 - 非吐出ノズル検出装置 - Google Patents

Description

本発明は、複数のノズルについての液滴吐出の有無に関する情報を検出可能な非吐出ノズル検出装置に関する。

インクジェットプリンタにおいては、長時間インク滴を吐出していないノズルが存在すると、当該ノズル内のインクが増粘し、吐出特性が変化して印刷画質が低下することがある。そのため、インク滴が吐出されたか否かの情報をノズル毎に備えられたＤ型フリップフロップで記憶し、所定時間以上インク滴を吐出していないノズルについてフラッシングを行う技術が記載されている（例えば、特許文献１参照）。

特開平１−１２７３６２号公報

上述した技術によると、ＣＰＵ（Central Processing Unit）が、液滴を吐出していない状態が継続されているノズルの有無を判定する毎に、全てのノズルに対応するＤ型フリップフロップそれぞれの出力を確認する必要があり、処理が煩雑となる。

本発明の目的は、複数のノズルについての液滴吐出の有無に関する情報を簡単な回路構成で迅速に検出することができる非吐出ノズル検出装置を提供することである。

本発明の非吐出ノズル検出装置は、液滴を吐出する複数のノズルのそれぞれについて、基準時から第ｎ吐出周期（ｎは自然数）までの液滴吐出の有無を示す情報を記憶する記憶回路と、前記複数のノズルのそれぞれからの第ｎ＋１吐出周期における液滴の吐出量を示すドットデータに基づいて、第ｎ＋１吐出周期における液滴吐出の有無を判定する判定回路と、前記複数のノズルのそれぞれについて、前記記憶回路に記憶された情報を、前記記憶回路からの情報及び前記判定回路からの情報に基づいて吐出周期ごとに更新する更新回路とを備えている。

本発明によると、複数のノズルについての基準時からの液滴吐出の有無に関する情報を簡単な回路構成で迅速に検出することができる。なお、本発明において「インク吐出の有無に関する情報」は、インク滴吐出の有無そのものを示す情報だけではなく、インク吐出の無いものが所定数以上かどうか、及び、カウント数情報なども含む。

本発明の第１実施形態に係るインクジェット式プリンタ内部を示す概略側面図である。 図１に示すインクジェットヘッドの上面図である。 図１に示すプリンタの機能ブロック図である。 図３に示す画像処理回路の機能ブロック図である。 図３に示す非吐出ノズル検出回路の機能ブロック図である。 本発明の第２実施形態に係る非吐出ノズル検出回路の機能ブロック図である図３に示す非吐出ノズル検出回路のタイミングチャートである。 図３に示す非吐出ノズル検出回路のタイミングチャートである。 本発明の第２実施形態の変形例に係る非吐出ノズル検出回路の機能ブロック図である。 本発明の第３実施形態に係る非吐出ノズル検出回路の機能ブロック図である。

＜第１実施形態＞
本発明の好適な実施形態に係るインクジェット式プリンタ１の概略構成について説明する。

図１に示すように、プリンタ１は、共に直方体形状の上筐体１１及び下筐体１２を有している。なお、図１における左側面が正面３となっている。なお、図１における右側面が背面４となっている。上筐体１１は下面が開口し、下筐体１２は上面が開口している。上筐体１１は、下筐体１２に対して回動軸１３を中心に回動可能に連結されている。上筐体１１の上面には、排紙部１５が設けられている。排紙部１５には、印刷が完了した用紙Ｐが順に排出される。上筐体１１の内部には、プリンタ１の動作を制御する制御部１ｐが配置されている。

さらに、プリンタ１の内部空間には、インクジェットヘッド２と、用紙トレイ２０と、用紙搬送機構３０と、プラテン９とが配置されている。

図１及び図２に示すように、インクジェットヘッド２は、概ね直方体形状を有しており、その下面に、インク滴が吐出される複数のノズル８が形成された吐出面２ａを有している。図示しないインクタンクからインクが供給される。インクジェットヘッド２に供給されたインクは、共通インク室、共通インク室と連通する複数の圧力室を経由してノズル８に至る。アクチュエータユニット８０ａ（図３参照）に含まれるアクチュエータ（後述）が駆動されることによって、圧力室に貯留されたインクに圧力を付与され、ノズル８からインク滴が吐出される。なお、図２はインクジェットヘッド２の上面図であるが、説明の都合上ノズル８は実線で示している。

図２に示すように、複数のノズル８が同一の４つのノズルユニット８０（図１中左方から右方に向かって順にｕ１〜ｕ４）を形成している。ノズルユニット８０は、台形の区画を有しており、その区画内において、複数のノズル８がマトリックス状に且つ主走査方向に関して互いに異なる位置に（Ｌだけずれて）配置されている。各ノズルユニット８０においては、主走査方向に配列された複数のノズル８が１つのノズル列８ａを形成しており、１６列のノズル列８ａが互いに平行に且つ副走査方向に配列されている（図２においては模式的に８列のみ示している）。４つのノズルユニット８０は、長辺側と短辺側とが副走査方向に関して順に反転するように、主走査方向に沿って千鳥状に配置されている。具体的には、ノズルユニットｕ１とノズルユニットｕ３が副走査方向に同じで主走査方向に異なる位置に配置され、ノズルユニットｕ２とノズルユニットｕ４が副走査方向に同じで主走査方向に異なる位置に配置されている。ノズルユニット８０毎に１つのアクチュエータユニット８０ａが用いられている。アクチュエータユニット８０ａは、ノズルユニット８０に配置されているノズル８の数だけ、アクチュエータを備える。また、アクチュエータユニット８０ａごとに当該アクチュエータユニット８０ａを制御するドライバＩＣ８０ｂ（図３参照）が設けられている。ノズルユニット８０と、これに対応するアクチュエータユニット８０ａ及びドライバＩＣ８０ｂとが一つのヘッドユニットを形成している。

用紙トレイ２０は、積層された複数の用紙Ｐを保持可能であり、下筐体１２の底面に着脱自在に配置されている。

プラテン９は、用紙を支持するための板部材であり、上筐体１１が閉位置にある状態においてインクジェットヘッド２の吐出面２ａと対向するように、下筐体１２に固定されている。

用紙搬送機構３０は、用紙トレイ２０からインクジェットヘッド２とプラテン９との間を通過して排紙部１５まで至る用紙Ｐの搬送経路を構成するものである。用紙搬送機構３０は、ピックアップローラ３１と、ニップローラ３２ａ〜３２ｅと、ガイド３３ａ〜３３ｄとを含んでいる。ピックアップローラ３１は、用紙トレイ２０に積層されている用紙Ｐを上方から１枚ずつ送出する。ニップローラ３２ａ〜３２ｅは、搬送経路に沿って配置されており、用紙Ｐに搬送力を付与する。ガイド３３ａ〜３３ｄは、搬送経路においてピックアップローラ３１及びニップローラ３２ａ〜３２ｅの間にそれぞれ配置されており、ニップローラ３２ａ〜３２ｅによって搬送力が付与された用紙Ｐが次のニップローラ３２ａ〜３２ｅに到達するまで当該用紙Ｐをガイドする。用紙搬送機構３０によって搬送された用紙Ｐは、インクジェットヘッド２とプラテン９との間を通過する際に、インクジェットヘッド２の吐出面２ａに開口するノズル８から吐出されたインク滴によって画像が印刷される。画像が印刷された用紙Ｐは、用紙搬送機構３０によってさらに搬送され、排紙部１５に排出される。

図３に示すように、制御部１ｐは、ＣＰＵ（Central Processing Unit）４１と、ＲＯＭ（Read Only Memory）４２と、ＲＡＭ（Random Access Memory）４３と、Ｉ／Ｏ制御回路４４と、画像処理回路４５と、印刷制御回路４６と、非吐出ノズル検出回路４７と予備吐出変更回路４８とを有する。Ｉ／Ｏ制御回路４４は、用紙搬送機構３０と電気的に接続されている。印刷制御回路４６は、１つのインクジェットヘッド２と画像処理回路４５と非吐出ノズル検出回路４７とにそれぞれ電気的に接続されている。

ＲＯＭ４２には、プリンタ１を制御するための制御プログラム４２ａ（ファームウェア）や各種設定、初期値等が記憶されている。ＲＡＭ４３は、制御プログラム４２ａが読み出される作業領域として、あるいはデータを一時的に記憶する記憶領域（メインメモリ）として利用される。

ＣＰＵ４１は、ＲＯＭ４２から読み出した制御プログラム４２ａや図示しない各種センサから送られる信号に従って、その処理結果をＲＡＭ４３に記憶させながら、プリンタ１に印刷処理を実行させる。印刷処理が実行されると、ＣＰＵ４１が、制御プログラム４２ａによってＲＩＰ（Raster image processor）として機能する。ＲＩＰは、印刷すべき画像を示すページ記述言語などで示された画像データ（図示しない内部メモリ或いはメインメモリに記憶されていてもよいし、ホストコンピュータから受信してもよい）を、ページ記述言語が示す解像度のラスターデータに変換してＲＩＰデータとしてメインメモリ上に展開し、画像処理回路４５に出力する。ＲＩＰデータは、主走査方向及び副走査方向に関してマトリックス状に配置された画素それぞれについて０〜２５５の２５６階調で示された階調値（多値データ）を含んでいる。

画像処理回路４５は、ＣＰＵ４１から出力されたＲＩＰデータを、２５６階調値から誤差拡散を行いつつ４値（００、０１、１０、１１）に量子化する。さらに、画像処理回路４５は、４値の量子化により生成した量子化階調値を順にシリアル信号に変換し、シリアル信号をさらにＬＶＤＳ（Low voltage differential signaling）により差動信号に変換して印刷制御回路４６に送信する。

印刷制御回路４６について、図４を参照しつつ詳細に説明する。図４に示すように、印刷制御回路４６は、ＬＶＤＳ受信部７１と、ＬＶＤＳ送信部７２と、ノズル列マップ７３と、選択信号生成回路７４と、吐出波形設定レジスタ７７と、吐出波形生成回路７８と、ＣＰＵインターフェース７９とを有している。ＬＶＤＳ受信部７１は、画像処理回路４５から送信された差動信号を受信するＬＶＤＳのレシーバである。ＬＶＤＳ受信部７１は、受信した差動信号を量子化階調値に変換して出力する。

ノズル列マップ７３は、ノズル８の位置関係を記憶している。選択信号生成回路７４は、ノズル列マップ７３を参照し、ＬＶＤＳ受信部７１から入力された量子化階調値を、対応するノズル８の位置関係に合わせて並び替え、ノズル列の配列に即した波形選択信号ｓｉｎ（４値データ）を生成する。

波形選択信号ｓｉｎは、アクチュエータユニット２ｂを駆動するための４種類の駆動信号（吐出無し「００」、小滴「０１」、中滴「１０」、大滴「１１」に対応）から１つを選択するための２ビット信号である。生成された波形選択信号ｓｉｎは、シリアル形式でＬＶＤＳ送信部７２を介して差動信号として、図示しないクロックと同期してドライバＩＣ８０ｂにそれぞれ出力される。また、選択信号生成回路７４は、波形選択信号ｓｉｎを非吐出ノズル検出回路４７に出力する。

吐出波形設定レジスタ７７は、４種類の駆動信号の波形を生成するための波形パターンを記憶可能である。波形設定レジスタ７７は、ＣＰＵ ＩＦ７９を介してＣＰＵ４１から駆動波形パターンを受信すると、受信した波形パターンを記憶する。

吐出波形生成回路７８は、吐出波形設定レジスタ７７を参照し、４種類の駆動信号の波形データ信号を生成する。生成された駆動信号の波形データ信号は、シリアル形式でＬＶＤＳ送信部７２を介して差動信号として、図示しないクロックと同期してドライバＩＣ８０ｂに出力される。

ドライバＩＣ８０ｂは、受信した差動信号を、波形選択信号ｓｉｎ及び駆動波形データに変換する。さらに、ドライバＩＣ８０ｂは、波形選択信号ｓｉｎをアクチュエータユニット８０ａに出力するとともに、駆動波形データから４種類の駆動信号を生成してアクチュエータユニット８０ａに出力する。アクチュエータユニット８０ａは入力された４種類の駆動信号を波形選択信号ｓｉｎに従って選択することで各アクチュエータを駆動させ、ノズル８からインク滴を吐出させる。

非吐出ノズル検出回路４７は、基準時（例えば前回のメンテナンス処理実行時）から直近の吐出周期（第ｎ吐出周期：ｎは自然数）までに１回もインク滴を吐出していないノズル８（以下の説明において、「非吐出ノズル」と称する）が少なくとも１つ存在するか否かを検出する。予備吐出変更回路４８は、非吐出ノズル検出回路４７の検出結果に応じてフラッシング（予備吐出）処理を行う。予備吐出変更回路４８は、非吐出ノズルが存在することを検出した場合は、非吐出ノズル内のインクが増粘してインク吐出特性が低下するのを抑制するため、メンテナンス処理として、非吐出ノズル又は全てのノズル８から所定量のインクを吐出させるフラッシング処理を実行する。これにより、インク吐出特性が低下するのを抑制することができる。一方、予備吐出変更回路４８は、非吐出ノズルが検出されない場合には、フラッシング処理を実行するタイミングを延期させる。これにより、インクが無駄に消耗するのを抑制することができる。なお、基準時から直近の吐出周期（第ｎ吐出周期）までに少なくとも１回インク滴を吐出したノズルを、以下の説明において「吐出ノズル」と称することがある。

図５に示すように、非吐出ノズル検出回路４７は、４値データ受信部６０と、非吐出判定部６１と、ＲＤ／ＷＲアドレス発生ステートマシン６２と、ＳＲＡＭ（記憶回路：Static Random Access Memory）６３と、６４ｂｉｔのＤＦＦ（D Flip Flop）６４（第１ラッチ回路：ＤＦＦ１）と、ＡＮＤ回路６５（吐出履歴演算回路：ＡＮＤ１）と、ＤＦＦ６６（第２ラッチ回路：ＤＦＦ２）と、ＤＦＦ６７（第３ラッチ回路：ＤＦＦ３）と、ＯＲ回路６８（集計回路）、ＯＲ回路６９と、ＤＦＦ７０とを有している。ＲＤ／ＷＲアドレス発生ステートマシン６２、ＳＲＡＭ６３、ＤＦＦ６４、ＤＦＦ６６、及び、ＤＦＦ６７、７０にはクロック（ＣＬＫ）信号が入力されており、クロックを基準に互いが同期する。このクロックは、印刷制御回路４６の動作クロックと同一であるため、印刷制御回路４６からの信号を受け取る４値データ受信部６０及び非吐出判定部６１は、ＲＤ／ＷＲアドレス発生ステートマシン６２、ＳＲＡＭ６３、ＤＦＦ６４、ＤＦＦ６６、及び、ＤＦＦ６７、６８と同期する。

４値データ受信部６０は、選択信号生成回路７４から出力された４値データ（吐出無し「００」、小滴「０１」、中滴「１０」、大滴「１１」）である波形選択信号ｓｉｎを順次受信する。非吐出判定部６１は、４値データ受信部６０が受信した４値データから、第ｎ＋１吐出周期において各ノズル８がインク滴を吐出しないか否かを判定する。すなわち、非吐出判定部６１は、４値データが吐出無し「００」であれば当該ノズル８が第ｎ＋１吐出周期においてインク滴を吐出しないことを示す非吐出信号１を、４値データが小滴「０１」、中滴「１０」、大滴「１１」のいずれかであればインク滴を吐出することを示す吐出信号０を出力する。なお、画像処理回路４５で量子化された４値データを、ＬＶＤＳを用いることなくそのまま４値データ受信部６０又は非吐出判定部６１に供給してもよい。

ＳＲＡＭ６３は、６４ｂｉｔ×８３ｗｏｒｄの記憶回路であり、各ノズル８について第ｎ吐出周期までのインク吐出の有無を示す情報を記憶する。ＳＲＡＭ６３の各ビットが互いに異なるノズル８に対応しており、各ビットは、対応するノズル８が非吐出ノズルであれば非吐出信号１を、吐出ノズルであれば吐出信号０を記憶する。ＲＤ／ＷＲアドレス発生ステートマシン６２は、ＣＰＵ４１の指示により、ＳＲＡＭ６３の各ビットを指定するアドレス信号及び読み出し又は書き込みの命令信号を出力する。これにより、吐出周期毎にＳＲＡＭ６３の各ビットを読み出したり、各ビットを書き変えたりすることができる。

ＤＦＦ６４は、ＳＲＡＭ６３の記憶内容、すなわち、各ノズル８が非吐出ノズルか否か（非吐出信号又は吐出信号）を６４ｂｉｔ単位で順にラッチする。ＡＮＤ回路６５は、２つの入力部と１つの出力部とを有している。２つの入力部の一方には、複数のノズル８について、第ｎ＋１吐出周期に係る非吐出判定部６１の出力（第ｎ＋１吐出周期における液滴吐出の有無に係る情報）が順次入力され、２つの入力部の他方には、複数のノズル８について、ＤＦＦ６４がラッチした１ビットの記憶内容（第ｎ吐出周期までの液滴吐出の有無を示す情報）が順次入力される。ＡＮＤ回路６５は、２つの入力部に共に非吐出信号１が入力された場合は非吐出信号１（第ｎ＋１吐出周期までに液滴吐出が無いことを示す情報）を出力部から出力し、それ以外の場合は不吐出信号０（第ｎ＋１吐出周期までに液滴吐出が有ることを示す情報）を出力部から出力する。ＤＦＦ６６は、ＡＮＤ回路６５の出力部からの出力結果を６４ｂｉｔずつラッチする。ＤＦＦ６６のラッチ結果は、ＳＲＡＭ６３に入力され、ＳＲＡＭ６３の記憶内容が吐出周期毎に更新される。以上のように、本実施形態では、２つのＤＦＦ６４，６６とＡＮＤ回路６５とによって、更新回路が構成されている。

ＡＮＤ回路６５は、非吐出判定部６１が出力する信号が切り替わるのと同期するように、入力元をＤＦＦ６４の下位ビットから上位ビットに向かって順に切り替えると共に出力部の出力先もＤＦＦ６６の下位ビットから上位ビットに向かって順に切り替える。ＤＦＦ６４の６４ｂｉｔ全てについて出力が完了すると、ＤＦＦ６４は、ＳＲＡＭ６３の全ての記憶内容がラッチされるまで６４ｂｉｔ単位でラッチを繰り返す。

ＤＦＦ６７は、ＤＦＦ６４と同期するようにＳＲＡＭ６３の記憶内容を６４ｂｉｔ単位でラッチする。ＯＲ回路６８は、ＤＦＦ６７から６４ｂｉｔ単位で信号が入力される６４個の入力部と１つの出力部とを有している。ＯＲ回路６８は、入力部に入力された６４ｂｉｔ単位の入力の少なくとも１つが非吐出信号１（液滴吐出の無いことを示している）の場合には当該６４ｂｉｔに対応する６４個のノズル８について非吐出信号１（６４個のノズル８について第ｎ吐出周期までにインク滴吐出の無いものが少なくとも１つあることを示している）を出力部から出力し、それ以外の場合（つまり、６４個の信号すべてが吐出信号０の場合）には吐出信号０（６４個のノズル８について第ｎ吐出周期までに液滴吐出が有ることを示している）を出力部から出力する。ＤＦＦ７０は、ＯＲ回路６９の出力結果をラッチする。ＯＲ回路６９は、ＯＲ回路６８の出力結果及びＤＦＦ７０の出力結果が入力される２つの入力部と、１つの出力部とを有している。ＯＲ回路６９は、２つの入力部に入力された入力の少なくとも１つが非吐出信号１の場合は、非吐出信号１を出力部から出力し、それ以外の場合は、吐出信号０を出力部から出力する。したがって、ＯＲ回路６９は、第ｎ吐出周期までにインク滴が吐出されていない非吐出のノズル８が少なくとも１つあれば非吐出信号１を、すべてのノズル８が吐出ノズルであれば吐出信号０を出力部から出力する。

以上、詳細に説明したように本実施形態のプリンタ１によると、複数のノズル８について非吐出ノズルが少なくとも１つあるか否かを簡単な回路構成で迅速に検出することができる。

また、ＡＮＤ回路６５が、第ｎ＋１吐出周期に係る非吐出判定部６１の出力、及び、ＤＦＦ６４からの第ｎ吐出周期までに係る１ビットの記憶内容が共に非吐出信号１の場合は非吐出信号１を出力部から出力し、それ以外の場合は吐出信号０を出力部から出力するため、更新回路での処理を効率よく行うことができる。

また、ＤＦＦ６４、６６により、ＳＲＡＭ６３の記憶内容を複数に分割して処理することができるため、回路を小型化することができる。

さらに、ＳＲＡＭ６３の記憶内容をＤＦＦ６７が６４ｂｉｔ単位でラッチすると共に、ＯＲ回路６８で入力部に入力された６４ｂｉｔ単位の入力の少なくとも１つでも非吐出信号１である場合には、非吐出ノズルが検出されたことを出力する構成になっているため、基準時からの非吐出ノズルを簡単な回路構成で検出することができる。

＜第２実施形態＞
本発明の第２実施形態について図６を参照しつつ説明する。なお、第１実施形態と実質的に同じ部材及び処理手順については同一の符号を付して説明を省略する。

非吐出ノズル検出回路２４７は、４値データ受信部６０と、非吐出判定部６１と、ＲＤ／ＷＲアドレス発生ステートマシン６２と、ＳＲＡＭ６３と、６４ｂｉｔのＤＦＦ６４と、ＡＮＤ回路６５と、ＤＦＦ６６と、最終ページ最終ライン検出部（集計トリガ信号出力回路）２６７と、ＡＮＤ回路（抽出回路：ＡＮＤ２）２６８、ＯＲ回路６９と、ＤＦＦ７０とを有している。最終ページ最終ライン検出部２６７は、基準時から所定の吐出周期以上の期間における最終ページ且つ最終ライン（例えば前回のメンテナンス処理から５００ページ目の最終ライン）の印刷を行うときに集計トリガ信号である１を出力し、それ以外のときは０を出力する。ＡＮＤ回路２６８は、ＡＮＤ回路６５の出力結果、及び、最終ページ最終ライン検出部２６７からの出力が入力される２つの入力部と、１つの出力部とを有している。ＡＮＤ回路２６８は、２つの入力部に共に１が入力された場合は非吐出信号１（第ｎ＋１吐出周期までに液滴吐出が無いことを示す情報）を出力部から出力し、それ以外の場合は吐出信号０（第ｎ＋１吐出周期までに液滴吐出が有ることを示す情報）を出力部から出力する。非吐出ノズルが検出されたときの出力結果は、ＤＦＦ７０にラッチされる。なお、本実施形態において、ＯＲ回路６９及びＤＦＦ７０が非吐出ノズル有無検出回路を構成している。また、最終ページ最終ライン検出部２６７、ＡＮＤ回路２６８及び非吐出ノズル有無検出回路が集計回路を構成している。

非吐出ノズル検出回路２４７の動作について図７を参照しつつ説明する。なお、説明を簡略化するために、図７においてはヘッドの全ノズル数を４と仮定している。したがって、クロックの４周期と１吐出周期（１ライン分の処理）とが一致している。図７に示すように、４値データ受信部６０は、１クロック毎に、選択信号生成回路７４から出力された波形選択信号ｓｉｎを受信する。また、非吐出判定部６１は、４値データ受信部６０が受信した４値データに基づいて対応するノズル８からインク滴が吐出されるか否かを判定する。つまり、非吐出判定部６１は、当該吐出周期においてノズル８がインク滴を吐出しない場合は非吐出信号１を、吐出する場合は吐出信号０を出力する。ＳＲＡＭ６３には過去の吐出周期においてインク滴を吐出したことがない場合は非吐出信号１を、吐出したことがある場合は吐出信号０が記憶されている（したがって、初期値は全て非吐出信号１）。ＡＮＤ回路６５は、各ノズル８について、ＳＲＡＭ６３の記憶内容と非吐出判定部６１の出力結果との論理積（ＡＮＤ）を取り、インク滴の吐出があれば吐出信号０を出力する。出力結果は、ＳＲＡＭ６３に記憶される。以下、具体例に沿って説明する。

（ａ）１ライン目の処理について、
第１吐出周期において、１ライン目の２番目のノズルの４値データが「１０」（中滴）のため２番目のノズルの非吐出判定が「吐出（０）」になり、ＤＦＦ６４は初期値が「非吐出（１）」となる。このためＡＮＤ回路６５（ＡＮＤ１）の２番目のノズルの出力波形が「吐出（０）」となる。それがそのまま２ライン目のＤＦＦ６４の出力波形となる。

（ｂ）２ライン目の処理について、
第２吐出周期において、２ライン目の４番目のノズルの４値データが「０１」（小滴）のため４番目のノズルの非吐出判定が「吐出（０）」になり、ＤＦＦ６４は２番目のノズルの値のみが「吐出（０）」となっている。このためＡＮＤ回路６５の２、４番目のノズルの出力波形が「吐出（０）」となる。それがそのまま３ライン目のＤＦＦ６４の出力波形となる。

（ｃ）３ライン目の処理について、
第３吐出周期において、３ライン目の１、２番目のノズルの４値データが「１０」（中滴）のため１、２番目のノズルの非吐出判定が「吐出（０）」になり、ＤＦＦ６４は２、４番目のノズルの値のみが「吐出（０）」となっている。このためＡＮＤ回路６５の１、２、４番目のノズルの出力波形が「吐出（０）」となる。それがそのまま４ライン目のＤＦＦ６４の出力波形となる。

（ｄ）４ライン目の処理について、
第４吐出周期において、４ライン目の２、３、４番目のノズルの４値データが、「１０」（中滴）、「０１」（小滴）、「１１」（大滴）の場合、２、３、４番目のノズルの非吐出判定が「吐出（０）」になり、ＤＦＦ６４は１、２、４番目のノズルの値のみが「吐出（０）」となっている。このためＡＮＤ回路６５の全て（１、２、３、４番目）のノズルの出力波形が「吐出（０）」となる。そして、４ライン目が最終ページの最終ラインとなるため、最終ページ最終ライン検出部２６７から１が出力される。このとき、ＡＮＤ回路６５の出力が「吐出（０）」であるため、ＡＮＤ回路２６８（ＡＮＤ２）の出力は「吐出（０）」である。したがって、ＯＲ回路６９及びＤＦＦ７０の各出力も「吐出（０）」となり、非吐出ノズルは検出されない。

（ｅ）４'ライン目の処理について、
一方、第４吐出周期において、４'ライン目の２、４番目のノズルの４値データが「１０」（中滴）、「１１」（大滴）の場合、２、４番目のノズルの非吐出判定が「吐出（０）」になり、ＤＦＦ６４は１、２、４番目のノズルの値のみが「吐出（０）」となっている。このためＡＮＤ回路６５の１、２、４番目のノズルの出力波形が「吐出（０）」となり、３番目のノズルの出力波形が「非吐出（１）」となる。そして、４'ライン目が最終ページの最終ラインとなるため、最終ページ最終ライン検出部２６７から１が出力される。このとき、ＡＮＤ回路６５の３番目の出力波形が「非吐出（１）」であるため、ＡＮＤ回路２６８（ＡＮＤ２）の出力は「非吐出（１）」となる。したがって、ＯＲ回路６９及びＤＦＦ７０の各出力も「非吐出（１）」となり、非吐出ノズルが検出される。このように、ＯＲ回路６９及びＤＦＦ７０が非吐出ノズル有無検出回路として機能する。

以上、詳細に説明したように本実施形態のプリンタによると、複数のノズル８について非吐出ノズルが少なくとも１つあるか否かを簡単な回路構成で迅速に検出することができる。

また、ＳＲＡＭ６３を参照することなく、複数のノズル８について非吐出ノズルが少なくとも１つあるか否かを、集計回路によりより迅速に検出することができる。

さらに、非吐出ノズル有無検出回路により、集計トリガ信号が出力された吐出周期までに非吐出ノズルが少なくとも１つあるか否かを知ることができる。

なお、最終ページ最終ライン検出部２６７が集計トリガ信号として最終ページの最終ラインで１を出力する構成であるが、集計トリガ信号は、任意のタイミングで出力してもよい。

＜変形例＞
本発明の第２実施形態の変形例について図８を参照しつつ説明する。本実施形態においては、非吐出ノズル有無検出回路であるＯＲ回路６９及びＤＦＦ７０により、ＡＮＤ回路６５の非吐出ノズルが検出されたときの出力結果がＤＦＦ７０にラッチされる構成であるが非吐出ノズルが検出されれば他の構成であってもよい。例えば、図８に示すように、ＯＲ回路６９及びＤＦＦ７０の替りに、ＡＮＤ回路６５の非吐出ノズルが検出されたときの出力結果をカウントするアップカウンタ（非吐出ノズル数検出回路）３７０を配置してもよい。

これによると、集計トリガ信号が出力された吐出周期までに非吐出ノズルの数を知ることができる。

＜第３実施形態＞
本発明の第３実施形態について図９を参照しつつ説明する。なお、第１及び第２実施形態と実質的に同じ部材及び処理手順については同一の符号を付して説明を省略する。上述の第２実施形態においては、全てのノズル８に対して１つの集計回路を設ける構成であるが、本実施形態においては、全てのノズル８をノズルユニット８０毎に４つのブロックにグループ分けし、それぞれのブロックについて１つの集計回路を設ける構成となっている。

非吐出ノズル検出回路４４７は、４値データ受信部６０と、非吐出判定部６１と、ＲＤ／ＷＲアドレス発生ステートマシン６２と、ＳＲＡＭ６３と、６４ｂｉｔのＤＦＦ６４と、ＡＮＤ回路６５と、ＤＦＦ６６と、互いに異なるノズルユニット８０に対応する４つの集計回路Ｂ１〜Ｂ４とを有している。

集計回路Ｂ１〜Ｂ４は、最終ページ最終ライン検出部（集計トリガ信号出力回路）２６７と、ブロック１〜４検出部４６７ａ〜〜４６７ｄと、ＡＮＤ回路４６８、ＯＲ回路６９と、ＤＦＦ７０とを有している。最終ページ最終ライン検出部２６７は、基準時から所定の吐出周期以上の期間における最終ページ且つ最終ラインの印刷を行うときに集計トリガ信号である１を出力し、それ以外のときは０を出力する。ブロック１〜４検出部４６７ａは、互いに異なるノズルユニット８０に対応しており、対応するノズルユニット８０に属するノズル８に関する処理を行うときに１を出力し、それ以外のときは０を出力する。したがって、ブロック１〜４検出部４６７ａ〜４６７ｄの出力結果により、機能する集計回路Ｂ１〜Ｂ４が切り替わる。

ＡＮＤ回路４６８は、ＡＮＤ回路６５の出力結果、及び、最終ページ最終ライン検出部２６７からの出力、ブロック１〜４検出部４６７ａ〜４６７ｄからの出力が入力される３つの入力部と、１つの出力部とを有している。ＡＮＤ回路４６８は、３つの入力部に共に１が入力された場合は非吐出信号１を出力部から出力し、それ以外の場合は吐出信号０を出力部から出力する。つまり、ＡＮＤ回路４６８は、対応するノズルユニット８０について非吐出ノズルの有無を検出するときにのみ、ＡＮＤ回路６５の出力結果を出力する。非吐出ノズルが検出されたときの出力結果は、ＤＦＦ７０にラッチされる。

以上、詳細に説明したように本実施形態のプリンタによると、それぞれが複数のノズル８から構成された各ブロックについて非吐出ノズルが少なくとも１つあるか否かを、簡単な回路構成で迅速に検出することができる。

また、集計トリガ信号が出力された吐出周期までに非吐出ノズルが少なくとも１つあるか否かをブロックごとに知ることができる。

なお、本実施形態は単なる例示にすぎず、本発明を何ら限定するものではない。したがって本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。例えば、上述の実施形態では、説明の都合上、各回路を独立した構成で記載したが、これらの回路は互いに独立している必要はなく、実質的に等価の機能を有していればこれらの少なくとも２つ以上の回路が１つの回路として構成されていてもよい。

さらに、上述の実施形態においては、非吐出ノズルが検出されたときは同一のフラッシング処理を行う構成であるが、集計回路による集計結果、例えば、非吐出ノズルの数や発生頻度などによって、フラッシング処理の内容を変更してもよい。例えば予備吐出変更回路４８は、非吐出ノズルがないこと（実施形態１、２）、非吐出ノズル数が所定数以下であること（変形例）、非吐出ノズルがないブロックが特定ブロックのみであること（実施形態３）が検出された場合に、フラッシング処理によるインクの総吐出量を下げるようにしてもよい。これによると、フラッシングの効率向上を図ることができる。

また、上述の実施形態においては、非吐出ノズル検出回路が、非吐出ノズルを検出する回路と、非吐出ノズルの有無を集計する回路とを有する構成であるが、集計回路を有さない構成であってもよい。この場合、ＳＲＡＭ６３の記憶内容を直接検索することで非吐出ノズルの有無や数を検出することができる。

さらに、第３実施形態においては、ノズルユニット８０に対応するように複数のノズル８をグループ分けする構成について説明したが、ノズルユニット８０とは無関係に任意の関係でグループ分けしてもよい。

また、第１実施形態においては、集計回路が１つの構成についてのみ説明したが、第３実施形態と同様に、複数のノズル８をグループ分けしたブロック毎に集計回路を設けてもよい。

さらに、インクジェットプリンタに本発明を適用した例について説明したが、本発明は、液滴を記録媒体に吐出して画像を記録するあらゆる装置、例えば、複写機やファクシミリに適用可能である。

１…インクジェット式プリンタ
１ｐ…制御部
２…インクジェットヘッド
２ａ…吐出面
２ｂ…アクチュエータユニット
８…ノズル
６０…４値データ受信部
６１…非吐出判定部
６２…ＲＤ／ＷＲアドレス発生ステートマシン
６３…ＳＲＡＭ
６４、６６、６７、７０…ＤＦＦ
６５…ＡＮＤ回路
６７…ＤＦＦ
６８、６９…ＯＲ回路

Claims (8)

1. 液滴を吐出する複数のノズルのそれぞれについて、基準時から第ｎ吐出周期（ｎは自然数）までの液滴吐出の有無を示す情報を記憶する記憶回路と、
   前記複数のノズルのそれぞれからの第ｎ＋１吐出周期における液滴の吐出量を示すドットデータに基づいて、第ｎ＋１吐出周期における液滴吐出の有無を判定する判定回路と、
   前記複数のノズルのそれぞれについて、前記記憶回路に記憶された情報を、前記記憶回路からの情報及び前記判定回路からの情報に基づいて吐出周期ごとに更新する更新回路とを備え、
   前記更新回路は、
   前記複数のノズルのそれぞれについて、前記判定回路からの第ｎ＋１吐出周期に係る液滴吐出の有無に係る情報と、前記記憶回路からの第ｎ吐出周期までの液滴吐出の有無を示す情報とが入力され、それら入力された２つの情報の両方が液滴吐出の無いことを示している場合には第ｎ＋１吐出周期までに液滴吐出が無いことを示す情報を出力し、それ以外の場合には第ｎ＋１吐出周期までに液滴吐出が有ることを示す情報を出力する吐出履歴演算回路を含んでいることを特徴とする非吐出ノズル検出装置。
2. 前記更新回路は、第１ラッチ回路と第２ラッチ回路とをさらに含んでおり、
   前記記憶回路に記憶された第ｎ吐出周期までの前記複数のノズルに係る液滴吐出の有無を示す情報が、ノズル数よりも少ない複数である所定数分ずつ前記記憶回路から読み出されて前記第１ラッチ回路にラッチされ、前記第１ラッチ回路にラッチされた前記所定数分の情報が前記吐出履歴演算回路に入力され、
   前記吐出履歴演算回路から出力された情報が前記所定数分ずつ前記第２ラッチ回路にラッチされ、前記第２ラッチ回路にラッチされた情報にしたがって前記記憶回路に記憶された情報が更新されることを特徴とする請求項１に記載の非吐出ノズル検出装置。
3. 前記記憶回路に記憶された第ｎ吐出周期までの前記複数のノズルに係る液滴吐出の有無を示す情報を、前記所定数分ずつラッチする第３ラッチ回路と、
   前記第３ラッチ回路から前記所定数分の情報が入力され、その入力された前記所定数分の情報の少なくとも１つが液滴吐出の無いことを示している場合には当該所定数のノズルについて第ｎ吐出周期までに液滴吐出が無いことを示す情報を出力し、それ以外の場合には当該所定数のノズルについて第ｎ吐出周期までに液滴吐出が有ることを示す情報を出力する集計回路とをさらに備えていることを特徴とする請求項２に記載の非吐出ノズル検出装置。
4. 前記複数のノズルに係る前記基準時からの液滴吐出の有無に関する情報を集計する集計回路をさらに備えており、
   前記集計回路は、
   所定のタイミングで集計トリガ信号を出力する集計トリガ信号出力回路と、
   前記複数のノズルそれぞれについて、前記集計トリガ信号出力回路から前記集計トリガ信号が出力された吐出周期における、前記吐出履歴演算回路から出力された情報に対応する信号を抽出する抽出回路とを含んでいることを特徴とする請求項１又は２に記載の非吐出ノズル検出装置。
5. 前記集計回路が、前記抽出回路からの信号に基づいて、前記複数のノズルの中に前記基準時から液滴吐出をしていないノズルが少なくとも１つあるかに関する情報を出力する非吐出ノズル有無検出回路をさらに含んでいることを特徴とする請求項４に記載の非吐出ノズル検出装置。
6. 前記集計回路が、前記複数のノズルをグループ分けしてなる複数のブロックのそれぞれについて、前記抽出回路と、前記抽出回路からの信号に基づいて、各ブロックに属するノズルの中に前記基準時から液滴吐出をしていないノズルが少なくとも１つあるかに関する情報を出力する非吐出ノズル有無検出回路とを含んでいることを特徴とする請求項４に記載の非吐出ノズル検出装置。
7. 前記集計回路が、前記抽出回路からの信号に基づいて、前記複数のノズルのうち前記基準時から液滴吐出をしていないノズルの数に関する情報を出力する非吐出ノズル数検出回路をさらに含んでいることを特徴とする請求項４又は５に記載の非吐出ノズル検出装置。
8. 前記集計回路による集計結果に応じて、前記複数のノズルに係る予備吐出の内容を変更する予備吐出変更回路をさらに備えていることを特徴とする請求項４〜７のいずれか１項に記載の非吐出ノズル検出装置。

Images