Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6377449B2 - ウエーハの分割方法 - Google Patents
[go: Go Back, main page]

JP6377449B2 - ウエーハの分割方法 - Google Patents

ウエーハの分割方法 Download PDF

Info

Publication number
JP6377449B2
JP6377449B2 JP2014164221A JP2014164221A JP6377449B2 JP 6377449 B2 JP6377449 B2 JP 6377449B2 JP 2014164221 A JP2014164221 A JP 2014164221A JP 2014164221 A JP2014164221 A JP 2014164221A JP 6377449 B2 JP6377449 B2 JP 6377449B2
Authority
JP
Japan
Prior art keywords
wafer
dividing
mask
insulating film
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014164221A
Other languages
English (en)
Other versions
JP2016040795A (ja
Inventor
健志 岡▲崎▼
健志 岡▲崎▼
宏行 高橋
宏行 高橋
智隆 田渕
智隆 田渕
吉輝 西田
吉輝 西田
晋 横尾
晋 横尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014164221A priority Critical patent/JP6377449B2/ja
Publication of JP2016040795A publication Critical patent/JP2016040795A/ja
Application granted granted Critical
Publication of JP6377449B2 publication Critical patent/JP6377449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、Low−k膜(低誘電率絶縁膜)等の絶縁膜が積層されたウエーハの分割方法に関する。
近年、半導体デバイスの微細化に伴い、Low−k膜等の絶縁膜付きのウエーハが実用化されている。このLow−k膜は非常に脆く、切削ブレードを用いたメカニカルダイシングでは膜剥がれが生じ易いという問題がある。また、このウエーハには、チップの回路をテストするTEG(Test Element Group)と呼ばれる金属線が形成されている。ウエーハを分割するためにはTEGを破断する必要があるが、TEGを破断するためには切削ブレードが適している。このため、アブレーション加工とメカニカルダイシングを組み合わせてウエーハを分割する方法が提案されている(例えば、特許文献1参照)。
特許文献1に記載されたウエーハの分割方法では、ウエーハの分割予定ラインに沿ってレーザー光線が照射されて、ウエーハの表面からLow−k膜だけがアブレーション加工される。続いて、Low−k膜が除去された箇所が切削ブレードによって切り込まれて、ウエーハが分割予定ラインに沿って個々のチップに分割される。切削ブレードによってLow−k膜が切り込まれることがないため、Low−k膜の膜剥がれが防止されている。また、TEGが切削ブレードによって破断されるため、短い時間でウエーハを分割することが可能になっている。
特開2013−105821号公報
しかしながら、特許文献1に記載のウエーハの分割方法では、切削ブレードでウエーハが分割されるため、分割後のチップの側面に細かく刻まれたような凹凸が残存する。このため、チップの側面の凹凸からクラックが入り易くなり、チップの抗折強度が低下する可能性がある。更に、ウエーハの表面からLow−k膜がレーザー光線の照射によって除去されるため、アブレーション加工による熱ダメージがチップ内に残り、チップの抗折強度を低下させる原因となる。このように、Low−k膜付きのウエーハを分割できるものの、分割後のチップの抗折強度が低下するという問題があった。
本発明はかかる点に鑑みてなされたものであり、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができるウエーハの分割方法を提供することを目的とする。
本発明のウエーハの分割方法は、表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、該分割予定ラインを除いてウエーハの該デバイスをマスクするマスク形成工程と、該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、該分割予定ラインの所定幅よりも薄い幅寸法の切削ブレードをウエーハの表面から所定の深さで切込ませ、該切削ブレードをマスクに接触させないで該絶縁膜が除去された該分割予定ラインの該測定パターンを除去した切削溝を形成する切削溝形成工程と、該切削溝形成工程で形成された該切削溝をウエーハの厚み方向にドライエッチングして該分割予定ラインに沿って分割する分割工程と、該マスク形成工程で形成したマスクを除去するマスク除去工程と、からなっている。
本発明の他のウエーハの分割方法は、表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、該分割予定ラインを除いてウエーハの該デバイスをマスクするマスク形成工程と、該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、該分割予定ラインの所定幅よりも薄い幅寸法の切削ブレードをウエーハの表面から所定の深さで切込ませ、該切削ブレードをマスクに接触させないで該絶縁膜が除去された該分割予定ラインの該測定パターンを除去した切削溝を形成する切削溝形成工程と、該切削溝形成工程で形成された該切削溝をウエーハの厚み方向にウエーハの表面から仕上げ厚みに達する深さまでドライエッチングして該分割予定ラインに沿って深溝を形成する深溝形成工程と、ウエーハを裏面から仕上げ厚みまで研削してウエーハを分割する裏面研削工程と、該マスク形成工程で形成したマスクを除去するマスク除去工程と、からなっている。
これらの構成によれば、マスクから露出した分割予定ラインがドライエッチングされて、ウエーハの表面から分割予定ラインに沿って絶縁膜が除去される。このため、絶縁膜の膜剥がれが起こることがなく、さらにウエーハが熱ダメージを受けることもない。絶縁膜の除去によって測定パターンが露出されるが、切削ブレードによって分割予定ラインに沿って測定パターンが分断されて切削溝が形成される。さらに、切削溝がドライエッチングされることで分割後のチップの側面が形成される。このため、個々のチップの側面が滑らかになり、クラックの起点になるような凹凸が形成されることがない。このようにして、分割後のチップの抗折強度を低下させることなく、ウエーハを個々のチップに分割することができる。さらに、ドライエッチングでウエーハが分割されるため、小チップ化に伴って分割予定ラインの数が増加した場合であっても、処理時間が大きく変わることがない。
本発明によれば、絶縁膜をドライエッチングで除去し、絶縁膜中の測定パターンを切削ブレードで分断し、再びウエーハをドライエッチングで分割するようにしたので、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができる。
本実施の形態に係るウエーハの断面模式図である。 第1の実施の形態に係るマスク形成工程の一例を示す図である。 第1の実施の形態に係るテープ貼着工程の一例を示す図である。 第1の実施の形態に係る絶縁膜除去工程の一例を示す図である。 第1の実施の形態に係る切削溝形成工程の一例を示す図である。 第1の実施の形態に係る分割工程の一例を示す図である。 第1の実施の形態に係るマスク除去工程の一例を示す図である。 第2の実施の形態に係るマスク形成工程の一例を示す図である。 第2の実施の形態に係る絶縁膜除去工程の一例を示す図である。 第2の実施の形態に係る切削溝形成工程の一例を示す図である。 第2の実施の形態に係る深溝形成工程の一例を示す図である。 第2の実施の形態に係るマスク除去工程の一例を示す図である。 第2の実施の形態に係るテープ貼着工程の一例を示す図である。 第2の実施の形態に係る裏面研削工程の一例を示す図である。
添付図面を参照して、本実施の形態に係るウエーハの分割方法について説明する。図1を参照して、加工対象となるウエーハについて説明する。図1は、本実施の形態に係るウエーハの断面模式図である。
図1に示すように、ウエーハWは、無機物系膜又は有機物系膜等のLow−k膜11(低誘電率絶縁膜)と配線層13からなるデバイスDを、シリコン製の半導体基板12の表面に形成して構成されている。デバイスDは、ウエーハWの表面16に格子状に配列された複数の分割予定ライン15によって区画されている。各分割予定ライン15は所定幅を有しており、各分割予定ライン15が配列されたLow−k膜11内には、デバイスDの電気的特性等を測定するための測定パターンとしてTEG14(Test Element Group)が埋め込まれている。なお、半導体基板12は、ガリウム砒素で構成されていてもよい。
このようなウエーハWにおいては、Low−k膜11が非常に脆く、切削ブレードを用いた切削加工ではLow−k膜11の膜剥がれが生じやすい。一方で、レーザー光線によるアブレーション加工では分割後のチップに熱ダメージが残ってしまう。このため、本実施の形態に係るウエーハWの分割方法では、ドライエッチングによって分割予定ライン15からLow−k膜11を除去して、ウエーハWに対する膜剥がれや熱ダメージを抑えている。しかしながら、ドライエッチングでは、Low−k膜11を適切に除去できるものの、TEG14が金属線で形成されているため、分割予定ライン15からドライエッチングで除去するためには時間が長くかかってしまう。
そこで、第1の実施の形態に係るウエーハWの分割方法では、ドライエッチングとブレードダイシングを組み合わせてウエーハWを分割するようにしている。すなわち、分割予定ライン15に沿ってドライエッチングしてLow−k膜11を良好に除去した後、短い時間でTEG14を分断するようにLow−k膜11から露出したTEG14をブレードダイシングする。そして、分割後のチップの側面にクラックの起点になりうる細かな凹凸が残らないように、再び分割予定ライン15に沿ってドライエッチングしてウエーハWを個々のチップに分割する。
以下、添付図面を参照して、第1の実施の形態に係るウエーハの分割方法について説明する。第1の実施の形態に係るウエーハの分割方法は、既に薄化されたウエーハを分割する方法である。図2は、第1の実施の形態に係るマスク形成工程の一例を示す図である。図3は、第1の実施の形態に係るテープ貼着工程の一例を示す図である。図4は、第1の実施の形態に係る絶縁膜除去工程の一例を示す図である。図5は、第1の実施の形態に係る切削溝形成工程の一例を示す図である。図6は、第1の実施の形態に係る分割工程の一例を示す図である。図7は、第1の実施の形態に係るマスク除去工程の一例を示す図である。
図2に示すように、先ずマスク形成工程が実施される。図2Aに示すように、マスク形成工程では、スピンコート法等によってウエーハWの表面全域にプラズマ耐性の強いレジスト樹脂が塗布され、ウエーハWの表面16を覆うようにレジスト層21が形成される。そして、分割予定ライン15に対応したパターンが描かれたフォトマスクを介してレジスト層21が露光されて、レジスト層21に分割予定ライン15に沿ってパターンが転写される。露光されたウエーハWが現像液に浸漬されることで、レジスト層21の露光部分だけが溶解されてウエーハWの表面が露出される。
図2Bに示すように、ウエーハWの表面16のデバイスD上にレジスト層21が残り、分割予定ライン15上のレジスト層21が除去されてLow−k膜11が上方に露出される。このようにして、プラズマエッチング時に分割予定ライン15だけがエッチングされるように、分割予定ライン15に沿ってLow−k膜11を露出させたマスクが形成される。このとき、レジスト層21から露出したLow−k膜11内には、後段の切削溝形成工程で分断されるTEG14が配設されている。マスクが形成されたウエーハWは、テープマウンタ(不図示)に搬入される。
図3に示すように、マスク形成工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープマウンタの貼着ローラ31によって、ウエーハWの裏面17にテープTが貼着される。なお、テープ貼着工程では、分割後の搬送が容易になるように、リングフレーム(不図示)に張られたテープTにウエーハWが貼着される構成にしてもよい。また、テープTとしては、プラズマ耐性が強い材質のものが使用される。また、テープ貼着工程は、オペレータによる手作業で実施されてもよい。テープTが貼着されたウエーハWは、エッチング装置(不図示)に搬入される。
図4に示すように、テープ貼着工程の後には絶縁膜除去工程が実施される。絶縁膜除去工程では、エッチング装置のチャックテーブル上にテープTを介してウエーハWが保持される。ウエーハWの表面16に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでウエーハWの表面16がドライエッチングされる。ウエーハWの表面16にはレジスト層21によってマスクが形成されているため、レジスト層21でマスクされていない分割予定ライン15だけがウエーハWの厚み方向にドライエッチングされて、分割予定ライン15のLow−k膜11が除去される。
この場合、異方性プラズマエッチングでLow−k膜11がエッチングされるため、分割予定ライン15においてウエーハWに対して垂直にエッチングが進められる。Low−k膜11の側面が略垂直に形成されるため、レジスト層21で覆われたデバイスD側が削られることがない。また、切削ブレードやレーザー光線でLow−k膜11が除去される場合と異なり、切削ブレードによってLow−k膜11の膜剥がれが起こることがなく、アブレーション加工によってウエーハWに熱ダメージが残ることがない。よって、ウエーハWの表面16から分割予定ライン15に沿ってLow−k膜11だけが適切に除去される。
なお、絶縁膜除去工程では、例えば、以下の加工条件でLow−k膜11の異方性プラズマエッチングが実施される。なお、コイル印加電力はプラズマを作り維持する電力、ステージ(チャックテーブル)印加電力はイオンを引き込むための電力、ガス種はイオン、ラジカルに分解されるガス、プロセス圧力はエッチング中設定圧力をそれぞれ示している。
<Low−kエッチングレシピ1>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:2500W
・ステージ印加電力:400W
・ガス種:CF4、C4F8、O2、Ar混合ガス
・ガス流量:CF4=200sccm、C4F8=50sccm、O2=50sccm、Ar=200sccm
・プロセス圧力:5Pa
また、絶縁膜除去工程では、Low−k膜11だけがエッチングされるため、Low−k膜11内のTEG14が外部に露出される。Low−k膜11除去後のウエーハWは切削装置(不図示)に搬入される。
また、TEG14のデザインによっては、Low−k膜11の開口サイズが小さくアスペクト比が高い加工になる場合がある。この場合には、プロセス圧力を下げることで、平均自由工程を大きくし、且つステージ印加電力を増加させることでイオンの引き込みを大きくすることでエッチングの異方性を増した条件が望ましい。
<Low−kエッチングレシピ2>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:2500W
・ステージ印加電力:600W
・ガス種:CF4、C4F8、O2、Ar混合ガス
・ガス流量:CF4=200sccm、C4F8=50sccm、O2=50sccm、Ar=200sccm
・プロセス圧力:1Pa
・処理時間:任意(Low−k膜厚、アスペクト比に応じて調整)
さらに、ウエーハWによっては、TEG14及びLow−k膜11の上面にポリイミド膜が製膜される場合がある。この場合には、O2をガス種とするポリイミドエッチングステップを行った後、上記Low−kエッチングを行うことで対応が可能である。
<ポリイミドエッチングレシピの例>
・高周波電力周波数:13.56MHz
・ステージ温度(静電チャック温度):10℃
・ウエーハ冷却用He圧力:2000Pa
・コイル印加電力:3000W
・ステージ印加電力:400W
・ガス種:CF4、O2、Ar、N2混合ガス
・ガス流量:CF4=40sccm、O2=200sccm、N2=100sccm、Ar=100sccm
・プロセス圧力:5Pa
・処理時間:任意(ポリイミド膜厚に応じて調整)
図5に示すように、絶縁膜除去工程の後には切削溝形成工程が実施される。切削溝形成工程では、切削装置のチャックテーブル上にテープTを介してウエーハWが保持され、切削ブレード32の下方にウエーハWが移動される。そして、切削ブレード32がウエーハWの分割予定ライン15に位置合わせされ、切削ブレード32によってウエーハWの表面16から半導体基板12の上面に達する所定の深さまでウエーハWが切り込まれる。これにより、Low−k膜11が除去された分割予定ライン15において、切削ブレード32によってTEG14が分断されてウエーハWの表面16に分割予定ライン15に沿う切削溝22が形成される。
この場合、切削ブレード32の幅寸法が、分割予定ライン15の所定幅よりも薄く形成されている。このため、レジスト層21側のLow−k膜11の側面に切削ブレード32の側面が当たることがなく、Low−k膜11が膜剥がれを起こすことがない。また、切削ブレード32によって金属製のTEG14が分断されるため、分割予定ライン15(切削溝22)から短時間でTEG14を除去することができる。なお、切削溝形成工程では、少なくともTEG14が除去される深さまで切り込まれればよく、例えば、半導体基板12の上面を僅かに切り込んでもよい。切削溝22形成後のウエーハWは再びエッチング装置(不図示)に搬入される。
図6に示すように、切削溝形成工程の後には分割工程が実施される。分割工程では、エッチング装置のチャックテーブル上にテープTを介してウエーハWが保持される。ウエーハWの表面16に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでウエーハWの表面16がドライエッチングされる。デバイスDの表面はレジスト層21によってマスクされているため、レジスト層21でマスクされていない切削溝22(図5参照)だけがウエーハWの厚み方向にドライエッチングされて、分割予定ライン15に沿ってウエーハWが個々のチップCに分割される。
この場合、半導体基板12が異方性プラズマエッチングされるため、切削溝22においてウエーハWの表面16に対して垂直にエッチングが進められる。分割後のチップCの側面23が略垂直に形成されるため、レジスト層21で覆われた半導体基板12側が削られることがない。また、ウエーハWが切削ブレード32(図5参照)で分割される場合と異なり、チップCの側面23にクラックの起点になるような凹凸が形成されることがなく、チップCの側面23が滑らかに仕上げられて抗折強度の低下が抑えられている。このように、ウエーハWの切削溝22に沿って半導体基板12が除去されて、ウエーハWが側面形状の良好な個々のチップCに分割される。
なお、分割工程では、例えば、以下の加工条件で半導体基板12の異方性プラズマエッチングが実施される。分割工程では、エッチングステップと保護膜堆積ステップのサイクルが繰り返されてプラズマエッチングが実施される。なお、サイクル数は、加工深さに応じて設定され、例えば、エッチングステップ5秒、保護膜堆積ステップ3秒を1サイクルとして50サイクル繰り返される。また、コイル印加電力はプラズマを作り維持する電力、ステージ(チャックテーブル)印加電力はイオンを引き込むための電力、ガス種はイオン、ラジカルに分解されるガス、プロセス圧力はエッチング中設定圧力をそれぞれ示している。また、保護膜堆積ステップのガス種のC4F8は、分解されてイオン・ラジカルになり、加工溝表面にフルオロカーボン膜(CxFy)を堆積する。
(エッチングステップ)
・コイル印加電力:2500W
・ステージ印加電力:150W
・ガス種:SF6
・ガス流量:400sccm
・プロセス圧力:25Pa
・ステップ時間:5秒
(保護膜堆積ステップ)
・コイル印加電力:2500W
・ステージ印加電力:50W
・ガス種:C4F8
・ガス流量:400sccm
・プロセス圧力:25Pa
・ステップ時間:3秒
図7に示すように、分割工程の後にはマスク除去工程が実施される。マスク除去工程では、薬液等によって分割後のチップCからレジスト層21(図6参照)が剥離されて、マスク形成工程で形成したマスクが除去される。なお、マスク除去工程は、チップCからレジスト層21を除去可能であればよく、チップCのレジスト層21に剥離テープ(不図示)を貼着して、剥離テープによってレジスト層21を引き剥がすようにしてもよいし、薬液によってレジスト層21を溶解させて除去してもよい。
以上のように、第1の実施の形態に係るウエーハWの分割方法によれば、マスクから露出した分割予定ライン15がドライエッチングされて、ウエーハWの表面16から分割予定ライン15に沿ってLow−k膜11が除去される。このため、Low−k膜11の膜剥がれが起こることがなく、さらにウエーハWが熱ダメージを受けることもない。Low−k膜11の除去によってTEG14が露出されるが、切削ブレード32によって分割予定ライン15に沿ってTEG14が分断されて切削溝22が形成される。さらに、ドライエッチングによって個々のチップCの側面23が形成されるため、個々のチップCの側面23にクラックの起点になるような凹凸が作られることがない。このようにして、分割後のチップCの抗折強度を低下させることなく、ウエーハWを個々のチップCに分割することができる。さらに、ドライエッチングでウエーハWが分割されるため、小チップ化に伴って分割予定ライン15の数が増加した場合であっても、処理時間が大きく変わることがない。
なお、第1の実施の形態においては、研削加工が切削加工前に実施されるDAG(Dicing After Grinding)にウエーハWの分割方法を適用した例について説明したが、第2の実施の形態に示すように、研削加工が切削加工後に実施されるDBG(Dicing Before Grinding)にウエーハWの分割方法を適用してもよい。
以下、第2の実施の形態に係るウエーハの分割方法について説明する。第2の実施の形態に係るウエーハの分割方法は、薄化される前のウエーハを分割する点で第1の実施の形態と相違している。なお、第1の実施の形態と同じ工程については、できるだけ簡略化して説明する。
図8は、第2の実施の形態に係るマスク形成工程の一例を示す図である。図9は、第2の実施の形態に係る絶縁膜除去工程の一例を示す図である。図10は、第2の実施の形態に係る切削溝形成工程の一例を示す図である。図11は、第2の実施の形態に係る深溝形成工程の一例を示す図である。図12は、第2の実施の形態に係るマスク除去工程の一例を示す図である。図13は、第2の実施の形態に係るテープ貼着工程の一例を示す図である。図14は、第2の実施の形態に係る裏面研削工程の一例を示す図である。
図8に示すように、先ずマスク形成工程が実施される。マスク形成工程では、第1の実施の形態と同様にして、ウエーハWの表面16にレジスト樹脂が塗布され、フォトマスクを介した露光によって分割予定ライン15に沿ってレジスト樹脂が変質され、現像液で露光部分が溶解される。これにより、ウエーハWの表面16のデバイスD上だけにレジスト層21を残して、分割予定ライン15上からレジスト層21が除去される。
図9に示すように、マスク形成工程の後には絶縁膜除去工程が実施される。絶縁膜除去工程では、第1の実施の形態と同様にして、異方性プラズマエッチングでウエーハWの表面16からLow−k膜11だけが分割予定ライン15に沿って除去される。このため、第2の実施の形態においても、Low−k膜11の膜剥がれが起こることがなく、ウエーハWに熱ダメージが残ることがない。また、分割予定ライン15では、Low−k膜11だけがエッチングされるため、Low−k膜11内のTEG14が外部に露出される。
図10に示すように、絶縁膜除去工程の後には切削溝形成工程が実施される。切削溝形成工程では、第1の実施の形態と同様にして、切削ブレード32によって半導体基板12の上面に達する所定の深さまでウエーハWが切り込まれてTEG14が分断される。これにより、分割予定ライン15においてウエーハWの表面16に分割予定ライン15に沿う切削溝22が形成される。
図11に示すように、切削溝形成工程の後には深溝形成工程が実施される。深溝形成工程では、エッチング装置のチャックテーブル上にウエーハWが保持される。ウエーハWの表面16に向けてエッチングガスが噴射され、エッチングガスをプラズマ化することでウエーハWの表面16がドライエッチングされる。ウエーハWの表面16にはレジスト層21によってマスクが形成されているため、レジスト層21でマスクされていない切削溝22(図10参照)だけがウエーハWの厚み方向にドライエッチングされる。このとき、後段の裏面研削工程におけるウエーハWの仕上げ厚みLよりも深い位置までエッチングされて、分割予定ライン15に沿って深溝25が形成される。
また、半導体基板12が異方性プラズマエッチングされるため、切削溝22(図10参照)においてウエーハWに対して垂直にエッチングが進められる。深溝25の側面23が略垂直に形成されるため、レジスト層21で覆われた半導体基板12側が削られることがない。また、ウエーハWが切削ブレード32で分割される場合と異なり、深溝25の側面23に微細な凹凸が形成されることがない。このように、ウエーハWの切削溝22に沿って半導体基板12が除去されて、ウエーハWに深溝25が形成される。なお、第2の実施の形態に係る深溝形成工程では、例えば、Bosch法を使用して、第1の実施の形態に係る分割工程と略同様な加工条件で実施される。
図12に示すように、深溝形成工程後にはマスク除去工程が実施される。マスク除去工程では、第1の実施の形態と同様にして、薬液等によってウエーハWの表面16からレジスト層21(図11参照)が剥離されて、マスク形成工程で形成したマスクが除去される。なお、マスク除去工程は、ウエーハWの表面16からレジスト層21を除去可能であればよく、レジスト層21に剥離テープ(不図示)を貼着して、剥離テープによってレジスト層21を引き剥がすようにしてもよいし、薬液によってレジスト層21を溶解させて除去してもよい。
図13に示すように、マスク除去工程の後にはテープ貼着工程が実施される。テープ貼着工程では、テープマウンタの貼着ローラ31によって、ウエーハWの表面16にテープTが貼着される。なお、オペレータの手作業でウエーハWの表面16にテープTが貼着されてもよい。
図14に示すように、テープ貼着工程の後には裏面研削工程が実施される。裏面研削工程では、研削装置(不図示)のチャックテーブル上にウエーハWの裏面17を上方に向けた状態で保持される。ウエーハWの上方に研削ホイール33が位置付けられ、研削ホイール33とウエーハWの裏面17とが回転接触することでウエーハWが研削される。そして、ウエーハWが仕上げ厚みLまで研削されることで、ウエーハWの裏面17から深溝25が露出してウエーハWが個々のチップに分割される。なお、エッチングやポリッシングによって研削後のチップの裏面17から研削ダメージが除去される構成にしてもよい。
以上のように、第2の実施の形態に係るウエーハWの分割方法においても、第1の実施の形態と同様に、分割後のチップの抗折強度を低下させることなく、ウエーハWを個々のチップに分割することができる。また、ドライエッチングでウエーハWを分割するため、小チップ化に対応したウエーハWに有効である。さらに、ウエーハWにリングフレーム(不図示)を付けて搬送する必要がないため、搬送が容易となっている。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記した第1の実施の形態では、マスク形成工程の次にテープ貼着工程が実施される構成としたが、この構成に限定されない。テープ貼着工程は分割工程よりも前に実施されていればよく、例えば、マスク形成工程の前にテープ貼着工程が実施されてもよい。
以上説明したように、本発明は、分割後のチップの抗折強度を低下させることなく、絶縁膜が形成されたウエーハを適切に分割することができるという効果を有し、特に、Low−k膜等の絶縁膜が積層されたウエーハの分割方法に有用である。
11 Low−k膜(絶縁膜)
14 TEG(測定パターン)
15 分割予定ライン
16 ウエーハの表面
17 ウエーハの裏面
21 レジスト層
22 切削溝
25 深溝
32 切削ブレード
33 研削ホイール
D デバイス
W ウエーハ

Claims (2)

  1. 表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、
    該分割予定ラインを除いてウエーハの該デバイスをマスクするマスク形成工程と、
    該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、
    該分割予定ラインの所定幅よりも薄い幅寸法の切削ブレードをウエーハの表面から所定の深さで切込ませ、該切削ブレードをマスクに接触させないで該絶縁膜が除去された該分割予定ラインの該測定パターンを除去した切削溝を形成する切削溝形成工程と、
    該切削溝形成工程で形成された該切削溝をウエーハの厚み方向にドライエッチングして該分割予定ラインに沿って分割する分割工程と、
    該マスク形成工程で形成したマスクを除去するマスク除去工程と、
    からなるウエーハの分割方法。
  2. 表面に形成される絶縁膜と、デバイスを区画する分割予定ラインと、該分割予定ラインの該絶縁膜内に配設され該デバイスを測定する測定パターンと、を有するウエーハを該分割予定ラインに沿って分割するウエーハの分割方法であって、
    該分割予定ラインを除いてウエーハの該デバイスをマスクするマスク形成工程と、
    該マスク形成工程でマスクしない該分割予定ラインをドライエッチングして該絶縁膜を除去する絶縁膜除去工程と、
    該分割予定ラインの所定幅よりも薄い幅寸法の切削ブレードをウエーハの表面から所定の深さで切込ませ、該切削ブレードをマスクに接触させないで該絶縁膜が除去された該分割予定ラインの該測定パターンを除去した切削溝を形成する切削溝形成工程と、
    該切削溝形成工程で形成された該切削溝をウエーハの厚み方向にウエーハの表面から仕上げ厚みに達する深さまでドライエッチングして該分割予定ラインに沿って深溝を形成する深溝形成工程と、
    ウエーハを裏面から仕上げ厚みまで研削してウエーハを分割する裏面研削工程と、
    該マスク形成工程で形成したマスクを除去するマスク除去工程と、
    からなるウエーハの分割方法。
JP2014164221A 2014-08-12 2014-08-12 ウエーハの分割方法 Active JP6377449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014164221A JP6377449B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014164221A JP6377449B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Publications (2)

Publication Number Publication Date
JP2016040795A JP2016040795A (ja) 2016-03-24
JP6377449B2 true JP6377449B2 (ja) 2018-08-22

Family

ID=55541060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164221A Active JP6377449B2 (ja) 2014-08-12 2014-08-12 ウエーハの分割方法

Country Status (1)

Country Link
JP (1) JP6377449B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP2018181903A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6823528B2 (ja) * 2017-04-17 2021-02-03 株式会社ディスコ ウエーハの加工方法
JP6998545B2 (ja) * 2017-12-25 2022-01-18 パナソニックIpマネジメント株式会社 素子チップの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2007027324A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2008103433A (ja) * 2006-10-18 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP5473879B2 (ja) * 2010-12-06 2014-04-16 パナソニック株式会社 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
JP5509057B2 (ja) * 2010-12-20 2014-06-04 パナソニック株式会社 半導体チップの製造方法
JP5678705B2 (ja) * 2011-02-08 2015-03-04 株式会社デンソー 半導体装置の製造方法
JP2014007351A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016040795A (ja) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6377449B2 (ja) ウエーハの分割方法
JP4285455B2 (ja) 半導体チップの製造方法
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US10410923B2 (en) Method of processing wafer
US10083867B2 (en) Method of processing a wafer
US20180096892A1 (en) Device wafer processing method
US9236264B2 (en) Wafer processing method
US10811458B2 (en) Method of processing wafer
JP6314047B2 (ja) ウエーハの加工方法
JP2019212765A (ja) 素子チップの製造方法
JP6188587B2 (ja) ウェーハの分割方法
JP2016058578A (ja) 分割方法
JP6573803B2 (ja) 半導体ウエーハの分割方法
US10115636B2 (en) Processing method for workpiece
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
JP6315470B2 (ja) 分割方法
JP6318046B2 (ja) ウエーハの分割方法
JP2016025267A (ja) ウェーハの加工方法
JP2015220366A (ja) ウェーハの加工方法
JPH0467650A (ja) 半導体装置の製造方法
JP6305269B2 (ja) 加工方法
CN106560916A (zh) 元件芯片的制造方法以及元件芯片
JP2018006588A (ja) ウエーハの加工方法
JP7300953B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180725

R150 Certificate of patent or registration of utility model

Ref document number: 6377449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250