JP6414669B2 - Lead frame and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereof Download PDFInfo
- Publication number
- JP6414669B2 JP6414669B2 JP2014149026A JP2014149026A JP6414669B2 JP 6414669 B2 JP6414669 B2 JP 6414669B2 JP 2014149026 A JP2014149026 A JP 2014149026A JP 2014149026 A JP2014149026 A JP 2014149026A JP 6414669 B2 JP6414669 B2 JP 6414669B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating layer
- plating
- film
- frame pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレーム及びその製造方法に関する。 The present invention relates to a lead frame and a manufacturing method thereof.
半導体パッケージの小型化・薄型化への要求から、半導体パッケージの裏面に外部接続端子が露出する表面実装型パッケージとして、例えばSONやQFNタイプのパッケージが知られている。 Due to demands for miniaturization and thinning of semiconductor packages, for example, SON and QFN type packages are known as surface mount packages in which external connection terminals are exposed on the back surface of the semiconductor package.
このような半導体パッケージに使用される従来のリードフレームは、部分的にめっきを形成するためのマスクを使用せず、全面にNiとPdとAuの順番で形成されためっき層を有している。このめっきは、ワイヤボンディングが可能であり、はんだとの接続信頼性も有することから、搭載する半導体素子とのワイヤボンディング用の内部端子と、外部接続用の外部接続端子の双方に使用可能である(例えば、特許文献1参照)。 A conventional lead frame used for such a semiconductor package does not use a mask for partially plating, but has a plating layer formed in the order of Ni, Pd, and Au on the entire surface. . Since this plating can be wire-bonded and has connection reliability with solder, it can be used both as an internal terminal for wire bonding with a semiconductor element to be mounted and an external connection terminal for external connection. (For example, refer to Patent Document 1).
しかしながら、ワイヤボンディングにおける接合性と、外部接続端子の接続におけるはんだとの接続信頼性とは必ずしも一致しない場合も多く、用途によっては、半導体素子とのワイヤボンディング用の内部端子に形成するめっき層を、外部接続用の外部接続端子に形成するめっき層と異なる金属のめっき層としたい場合もある。そのような場合には、全面に同じめっき層を均一に形成するのではなく、内部端子に形成するめっき層を外部端子に形成するめっき層と異ならせる必要があり、製造工程においても内部端子のめっき層形成と外部接続端子のめっき層形成とを異なる製造プロセスとする必要が出てくる場合が多い。 However, the bondability in wire bonding and the connection reliability with the solder in the connection of the external connection terminal are not always consistent, and depending on the application, a plating layer formed on the internal terminal for wire bonding with the semiconductor element may be used. In some cases, a metal plating layer different from the plating layer formed on the external connection terminals for external connection may be desired. In such a case, instead of uniformly forming the same plating layer on the entire surface, it is necessary to make the plating layer formed on the internal terminal different from the plating layer formed on the external terminal. In many cases, the formation of the plating layer and the formation of the plating layer of the external connection terminal need to be different manufacturing processes.
そこで、本発明は、ワイヤボンディング用端子の表面を、外部接続用端子と異なる表面とすることができるリードフレーム及びその製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a lead frame that can make the surface of the wire bonding terminal different from the surface of the external connection terminal, and a manufacturing method thereof.
上記目的を達成するため、本発明の一態様に係るリードフレームは、裏面の少なくとも一部が外部接続端子として露出し、表面に半導体素子が実装されて表面実装型半導体パッケージの部品として用いられ得る金属板から形成されたリードフレームであって、
前記表面と側面には前記半導体素子とのボンディングが可能なボンディング用めっき層が形成され、前記裏面にはフィルムが貼り付けられている。
In order to achieve the above object, a lead frame according to one embodiment of the present invention can be used as a component of a surface mount semiconductor package in which at least a part of the back surface is exposed as an external connection terminal and a semiconductor element is mounted on the surface. A lead frame formed from a metal plate,
A bonding plating layer capable of bonding to the semiconductor element is formed on the front surface and the side surface, and a film is attached to the back surface.
本発明の他の態様に係るリードフレームの製造方法は、裏面に外部接続端子が露出し、表面に半導体素子が実装される表面実装型半導体パッケージに用いられるリードフレームの製造方法であって、
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面にめっき層を形成する工程と、を有する。
A method for manufacturing a lead frame according to another aspect of the present invention is a method for manufacturing a lead frame used in a surface-mount semiconductor package in which external connection terminals are exposed on the back surface and a semiconductor element is mounted on the surface.
Forming a lead frame pattern by processing a metal plate;
Attaching a film to the back surface of the lead frame pattern;
Forming a plating layer on the surface and side surfaces of the lead frame using the film as a mask.
本発明の更に他の態様に係るリードフレームの製造方法は、裏面に外部接続端子が露出し、表面に半導体素子が実装される表面実装型半導体パッケージに用いられるリードフレームの製造方法であって、
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの全面に第1のめっき層を形成する工程と、
前記リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面に第2のめっき層を形成する工程と、を有する。
A method for manufacturing a lead frame according to still another aspect of the present invention is a method for manufacturing a lead frame used in a surface mount type semiconductor package in which external connection terminals are exposed on the back surface and a semiconductor element is mounted on the surface.
Forming a lead frame pattern by processing a metal plate;
Forming a first plating layer on the entire surface of the lead frame pattern;
Attaching a film to the back surface of the lead frame pattern;
Forming a second plating layer on the surface and side surfaces of the lead frame using the film as a mask.
本発明によれば、用途に応じた適切なボンディング用のめっき層を形成することができる。 ADVANTAGE OF THE INVENTION According to this invention, the plating layer for bonding suitable for a use can be formed.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
図1は、本発明の第1の実施形態に係るリードフレームの一例の断面構成を示した図である。図1において、本発明の第1の実施形態に係るリードフレーム50は、リードフレームパターン10と、ボンディング用めっき層30と、フィルム40とを有する。ボンディング用めっき層30は、リードフレームパターン10の上面及び側面上に形成されている。また、フィルム40は、リードフレームパターン10の下面に貼り付けられている。
FIG. 1 is a diagram showing a cross-sectional configuration of an example of a lead frame according to the first embodiment of the present invention. In FIG. 1, a
第1の実施形態に係るリードフレームを詳細に説明する前に、本発明の実施形態に係るリードフレームが用いられる表面実装型半導体モジュールについて説明する。 Before describing the lead frame according to the first embodiment in detail, a surface mount semiconductor module using the lead frame according to the embodiment of the present invention will be described.
図5は、本発明の実施形態に係るリードフレームが用いられた表面実装型半導体モジュールの一例を示した図である。図5において、リードフレーム51の表面上に半導体素子60が実装されており、全体が樹脂80で封止されている。リードフレームパターン10は、中央の半導体素子搭載領域11と、その両側に設けられた端子領域12とを有しており、半導体素子60は、半導体素子搭載領域11の上に設置されている。半導体素子60の端子61は、ワイヤ70を介してワイヤボンディングにより端子領域12と接続されている。ここで、端子領域12の上面がボンディング用の内部端子となり、下面が外部接続端子となる。図5においては、全体の下面にフィルム40が貼り付けられているが、フィルム40を剥がすと、端子領域12の下面が露出し、外部に存在する装置との電気的接続が可能な外部接続端子となる。本実施形態に係るリードフレームは、このような表面実装型半導体モジュールの部品として用いられ得る。
FIG. 5 is a view showing an example of a surface mount semiconductor module using the lead frame according to the embodiment of the present invention. In FIG. 5, the
図1に戻り、本発明の第1の実施形態に係るリードフレーム50について、詳細に説明する。
Returning to FIG. 1, the
リードフレームパターン10は、金属板がリードフレームの形状に加工された金属パターンである。金属板は、リードフレームに適した種々の金属材料から構成されてよいが、例えば、銅材又は銅合金材から構成されてもよい。なお、図5で説明したように、リードフレームパターン10は、少なくとも半導体素子を搭載する領域と、半導体素子の端子をワイヤボンディングにより電気的に接続するボンディング用の内部端子と、外部の端子との電気的接続を行うための外部接続端子とを有する。本実施形態に係るリードフレームにおいては、半導体素子はリードフレームパターン10の表面側に搭載され、半導体素子の端子とワイヤボンディングにより接続されるボンディング用の端子も表面側に形成される。図1においては、上面側が表面側に相当し、下面側が裏面側に相当することになる。
The
図1において、リードフレームパターン10の上面(表面)及び側面を覆うように、めっき層30が形成されている。リードフレームパターン10の表面は、ボンディング用の端子を構成するので、めっき層30は、ボンディングが可能なめっき材料から構成される。めっき層30は、搭載される半導体素子60の種類、用途等により定められてよいが、例えば、銀(Ag)で構成されてもよい。
In FIG. 1, a
リードフレームパターン10の裏面には、フィルム40が貼り付けられている。よって、フィルム40を剥がすと、リードフレームパターン10が露出する。図5で説明したように、リードフレームパターン10の裏面は、外部の装置と電気的に接続可能とするための外部接続端子として機能する。よって、リードフレームパターン10を構成する金属材料の表面が外部接続端子として機能し、これが銅材又は銅合金材の場合には、その表面が外部接続端子となる。
A
フィルム40は、めっき工程の際にマスクとして機能することができるとともに、樹脂封止の際にもマスクとして機能でき、樹脂が流れ出ないような材料から選択される。フィルム40は、めっき処理及び樹脂封止の際にマスクとして機能できる材料であれば、種々の材料を用いることができるが、例えば、ポリイミドから構成されたフィルムを用いてもよい。ポリイミドは、耐熱性が高く、めっき及び樹脂封止の際にマスクとして機能し得るので、好適に用いることができる。
The
なお、フィルム40のリードフレームパターン10の裏面への接着は、種々の接着剤又は粘着剤を用いることができる。例えば、フィルム40に上述のポリイミドを用いる場合には、ポリイミド系の薄膜テープが市販されているので、そのような薄膜テープを用いるようにしてもよい。フィルム40のリードフレームパターン10の裏面への接着を容易に行うことができる。
In addition, various adhesives or adhesives can be used for adhesion of the
次に、図2を用いて、本発明の実施形態1に係るリードフレームの製造方法について説明する。図2は、本発明の実施形態1に係るリードフレームの製造方法の一例の一連の工程を示した図である。 Next, the manufacturing method of the lead frame according to the first embodiment of the present invention will be described with reference to FIG. FIG. 2 is a diagram showing a series of steps of an example of the lead frame manufacturing method according to the first embodiment of the present invention.
図2(a)は、リードフレームを形成する金属板用意工程を示した図である。金属板15は、最初は、パターン等が形成されていない状態で用意される。なお、金属板15は、用途に応じて種々の金属材料から構成されてよいが、上述のように、例えば、銅材又は銅合金材から構成されてもよい。
FIG. 2A is a diagram illustrating a metal plate preparation process for forming a lead frame. The
図2(b)は、リードフレームパターン形成する工程を示した図である。リードフレームパターン10は、金属板15をリードフレームの形状に加工することにより得られる。金属板15の加工は、エッチング加工、プレス加工を含む種々の加工方法により行われてよい。コスト、加工精度等を考慮し、用途に応じて金属板15の加工方法を定めることができる。
FIG. 2B is a diagram illustrating a process of forming a lead frame pattern. The
リードフレームパターン形成工程により、リードフレームパターン10が形成され、少なくとも半導体素子搭載領域11と端子領域12とが形成される。なお、図2(b)には記載されていないが、リードフレームパターン10は、曲げ加工等により、高さの段差等が形成されていてもよい。
The
図2(c)は、フィルム貼り付け工程の一例を示した図である。フィルム貼り付け工程においては、リードフレームパターン10の裏面(下面)にフィルム40が貼り付けられる。フィルム40は、上述のように、めっき処理及び樹脂封止の際にマスキング可能な材料から選択される。フィルム40の貼り付けは、接着剤を用いて行ってもよいし、フィルム40の片面に最初から粘着剤層が形成されている薄膜テープのようなフィルム40を用いて貼り付けを行ってもよい。なお、以後の説明で、接合してから固化する接着剤と、接合してからも固化の過程を必要とせずそのままの状態を保つ粘着剤は、必ずしも厳密に区別せず、接着剤と呼んだ場合であっても、粘着剤も含んでいるものとする。
FIG. 2C is a diagram illustrating an example of a film attaching process. In the film attaching process, the
図2(d)は、めっき工程の一例を示した図である。めっき工程においては、リードフレームパターン10の裏面にフィルム40を接着した状態でめっき処理を行う。これにより、フィルム40で覆われていないリードフレームパターン10の上面(表面)と側面上にのみめっき層30が形成される。めっき層30の材料としては、用途に応じて種々のめっき材料が用いられてよいが、例えば、Agを用いてAgめっき層が形成されてもよい。
FIG. 2D is a diagram showing an example of the plating process. In the plating step, the plating process is performed with the
なお、めっき工程では、例えば、電気めっき処理が行われてよい。電気めっきは、めっき溶液中にリードフレームパターン10を浸漬させ、リードフレームパターン10をカソードとし、めっき溶液中に浸漬されたアノードとともに通電することにより電気めっき処理を行う。フィルム40は、めっき工程のマスクとして機能し、フィルム40で覆われていない上面と側面にのみめっき層30が形成され、リードフレーム50が完成する。
In the plating step, for example, an electroplating process may be performed. The electroplating is performed by immersing the
めっき層30の上面は、後にボンディング用の内部端子となり、フィルム40が貼り付けられたリードフレームパターン10の下面は、後に外部接続端子として機能する。
The upper surface of the
このように、実施形態1に係るリードフレーム及びその製造方法によれば、リードフレームパターン10を形成後、裏面にフィルム40を貼り付けることにより、1回のめっき工程を経て容易に端子領域12の上面と下面を異なる表面に構成することができ、リードフレーム50の端子に求められる種々の要請に柔軟に応えることができる。
As described above, according to the lead frame and the manufacturing method thereof according to the first embodiment, after the
図3は、本発明の第2の実施形態に係るリードフレームの一例を示した断面構成図である。第2の実施形態に係るリードフレーム51は、リードフレームパターン10の全面がめっき層20で覆われ、めっき層20の上面及び側面上にめっき層30が形成され、下面にフィルム40が貼り付けられている点で、第1の実施形態に係るリードフレーム50と異なっている。つまり、リードフレームパターン10の表面に、めっき層20がコーティング層のように形成されている点で第1の実施形態に係るリードフレーム50と異なっているが、その他の構成については、第1の実施形態に係るリードフレーム50と同様である。
FIG. 3 is a cross-sectional configuration diagram showing an example of a lead frame according to the second embodiment of the present invention. In the
このように、リードフレームパターン10の全面をめっき層30と異なる材料からなるめっき層20で覆ってからフィルム40を下面に貼り付け、めっき層30を形成してもよい。かかる構成により、端子領域12の下面に形成される外部接続端子の表面がめっき層20で構成されることになる。つまり、リードフレームパターン10に用いられる金属板15の材質ではなく、任意のめっき層20を形成して任意の金属材料により外部接続端子を構成したい場合には、第2の実施形態に係るリードフレーム51のような構成とすることにより、外部接続端子の表面を所望の金属材料とすることができる。
Thus, the
めっき層20のめっき材料は、用途に応じて種々の材料とすることができるが、例えば、Niを下地層としてリードフレームパターン10の表面上に形成し、Niの表面上にPd、更にPdの表面上にAuを形成して積層しためっき層(以下、「パラジウムめっき層」と呼んでもよいこととする。)としてもよい。かかるNi、Pd及びAuを下層から順に積層形成したパラジウムめっき層は、はんだ接合に適しためっき層として一般的に利用されている。具体的には、銅又は銅合金材がリードフレームパターン10として用いられた場合には、下地層のNiが銅の拡散を抑制し、接合表面に貴金属のAuを用い、特性が良好でかつAuより安価なPdをNiとAuとの間に挟むことにより、品質及びコスト的に優れた外部接続端子となる。よって、外部接続端子を構成するめっき層20として、このようなはんだ接合に適しためっき層を用いるようにしてもよい。
The plating material of the
なお、めっき層20は、はんだ接合に適していることが好ましいが、はんだ接合が可能な材料から構成されていればその役割を十分に果たすことができるので、はんだ接合が可能な範囲で種々の材料を選択することができる。
The plated
その他の構成要素については、第1の実施形態に係るリードフレーム50と同様であるので、同様の構成要素に同一の参照符号を付してその説明を省略する。
Since other components are the same as those of the
図4は、本発明の第2の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。 FIG. 4 is a diagram showing a series of steps of an example of a lead frame manufacturing method according to the second embodiment of the present invention.
図4(a)は、金属板用意工程の一例を示した図である。本工程は、図2(a)で説明した工程と同様であるので、その説明を省略する。 FIG. 4A is a diagram illustrating an example of a metal plate preparation process. Since this step is the same as the step described with reference to FIG.
図4(b)は、リードフレームパターン形成工程の一例を示した図である。本工程も、図2(b)で説明した工程と同様であるので、その説明を省略する。 FIG. 4B is a diagram showing an example of a lead frame pattern forming process. This step is also the same as the step described with reference to FIG.
図4(c)は、第1のめっき層形成工程の一例を示した図である。第1のめっき層形成工程においては、リードフレームパターン10の全面に第1のめっき層20が形成される。第1のめっき層20の形成は、めっき溶液に浸漬して通電を行った一般的な電気めっき処理により行ってよい。この点は、図2(d)で説明したのと同様である。リードフレームパターン10の全面には、何らマスクは存在しないので、全面に第1のめっき層20が形成される。
FIG. 4C is a diagram showing an example of the first plating layer forming step. In the first plating layer forming step, the
なお、第1のめっき層20は、外部接続端子として用いられるため、はんだ接続が可能なめっき材料で形成され、好ましくははんだ接続に適しためっき材料で構成される。上述のNi、Pd及びAuを下層から順に積層形成したパラジウムめっき層は、外部接続端子としても適しているので、パラジウムめっき層を第1のめっき層20としてもよい。なお、パラジウムめっき層を形成する場合には、最初にNiのめっき溶液にリードフレームパターン10を浸漬させて電気めっきを行い、次いで、Pdのめっき溶液にNiめっきが施されたリードフレームパターン10を浸漬させて電気めっきを行い、最後にNi及びPdめっきが施されたリードフレームパターン10をAuのめっき溶液に浸漬させて電気めっきを行うようにしてもよい。3つの電気めっき槽を順に通過させればよいので、容易にパラジウムめっき層を形成することができる。
Since the
図4(d)は、フィルム貼り付け工程の一例を示した図である。本工程も、フィルム40を貼り付ける対象が、第1のめっき層20が全面に形成されたリードフレームパターン10である以外は、図2(c)で説明した工程と同様であるので、その説明を省略する。
FIG. 4D is a diagram illustrating an example of a film attaching process. This process is also the same as the process described with reference to FIG. 2C except that the
図4(e)は、第2のめっき工程の一例を示した図である。第2のめっき工程も、第2のめっき処理を施す対象が、第1のめっき層20で全面が覆われたリードフレームパターン10となる以外は、図2(d)で説明した工程と同様であり、同様な電気めっき処理を行えばよい。よって、その説明を省略する。
FIG. 4E is a diagram showing an example of the second plating step. The second plating step is also the same as the step described in FIG. 2D except that the object to be subjected to the second plating process is the
第2の実施形態に係るリードフレーム及びその製造方法によれば、リードフレームパターン10の全面をめっき処理する第1のめっき工程を加えることにより、外部接続端子の表面に任意のめっき層を形成することができ、用途に応じて適切な外部接続端子を形成することができる。
According to the lead frame and the manufacturing method thereof according to the second embodiment, an arbitrary plating layer is formed on the surface of the external connection terminal by adding the first plating process for plating the entire surface of the
図5は、第2の実施形態に係るリードフレーム51を用いた表面実装型半導体パッケージの一例を示した図である。
FIG. 5 is a view showing an example of a surface mount semiconductor package using the
図5において、フィルム40がリードフレームパターン10に貼り付いたまま、半導体素子搭載領域11上に半導体素子60が搭載され、半導体素子60の端子61から端子領域12の上面にワイヤ70を用いてワイヤボンディングがなされ、樹脂80で封止された表面実装型半導体パッケージが示されている。このように、フィルム40を剥がすことなくリードフレーム51を出荷し、フィルム40が貼り付いたままで樹脂封止を行うことができる。フィルム40に、樹脂80が流れ出ない材質を有する材料を用いることにより、パッケージングを容易に行うことができる。
In FIG. 5, the
なお、端子領域12の上面(表面)及び側面はワイヤボンディングに適したAg等の材料からなる第2のめっき層30で覆われているため、ワイヤ70が端子領域12の上面に接続されるワイヤボンディングを適切に行うことができる。
Since the upper surface (front surface) and side surfaces of the
樹脂封止後は、フィルム40を剥がすことにより、端子領域12の裏面が露出し、第1のめっき層20が形成された外部接続端子として機能する。第1のめっき層20は、外部接続に適した材料から構成されているので、外部接続も適切に行うことができる。
After the resin sealing, by peeling off the
このように、第2の実施形態に係るリードフレーム51は、フィルム40をリードフレーム51に貼り付けたまま、樹脂80が流れ出ないフィルム40上で樹脂封止を容易に行うことができるので、パッケージングを行う側にとっても、利点が大きい。
As described above, the
なお、図5においては、実施形態2に係るリードフレーム51を例に挙げて説明したが、実施形態1に係るリードフレーム50も、同様にして容易に樹脂封止を行うことができる。
In FIG. 5, the
図6は、本発明の第1及び第2の実施形態に係るリードフレーム50、51の出荷方法の一例を示した図である。図6に示すように、金属板15内に、リードフレーム50、51が複数形成された状態で、本実施形態に係るリードフレーム50、51は出荷され得る。半導体素子搭載領域11、端子領域12等を含むリードフレームパターン10の形成は、金属板15内で、1個の枠内に1個のリードフレームパターン10を形成し、リードフレームパターン10が枠から完全に切断されず、枠に接続支持された状態で行うことが可能である。そして、一括してフィルム40貼り付け、めっき工程を行うことにより、複数個のリードフレーム50、51を一括して製造することが可能である。
FIG. 6 is a diagram showing an example of a method for shipping the lead frames 50 and 51 according to the first and second embodiments of the present invention. As shown in FIG. 6, the lead frames 50 and 51 according to the present embodiment can be shipped with a plurality of lead frames 50 and 51 formed in the
そして、このリードフレーム50、51の納品先では、図5に示したようなパッケージングを一括して行った後、フィルム40を剥がし、最後に枠を切断して各パッケージを個片化すれば、一括してリードフレーム50、51の製造及び表面実装型半導体パッケージの製造を行うことができる。
In the delivery destination of the lead frames 50 and 51, after packaging as shown in FIG. 5 is performed at once, the
このように、本発明の実施形態に係るリードフレーム及びその製造方法は、量産化にも適切に対応でき、効率的な量産が可能である。 As described above, the lead frame and the manufacturing method thereof according to the embodiment of the present invention can appropriately cope with mass production, and efficient mass production is possible.
以下、本発明の実施形態に係るリードフレーム及びその製造方法を実施した実施例について説明する。 Hereinafter, examples in which the lead frame and the manufacturing method thereof according to the embodiment of the present invention are implemented will be described.
リードフレーム用金属板1として、厚さ0.2mm、幅180mmの帯状銅材(株式会社神戸製鋼所製:KLF−194)を用い、この金属板1の両面に、厚さ20μmの感光性レジスト層(旭化成イーマテリアルズ株式会社製:ネガ型感光性レジストAQ−2058)を形成した。 As the lead plate metal plate 1, a strip-shaped copper material having a thickness of 0.2 mm and a width of 180 mm (manufactured by Kobe Steel, Ltd .: KLF-194) is used, and a photosensitive resist having a thickness of 20 μm is formed on both surfaces of the metal plate 1. A layer (manufactured by Asahi Kasei E-Materials Co., Ltd .: negative photosensitive resist AQ-2058) was formed.
その後、リードフレームパターンを施したガラスマスク(コニカミノルタアドバンストレイヤー株式会社製:HY2−50P)を用いて露光しその後、現像・エッチング・感光性レジストの剥離にて、リードフレームベア材を形成した。その後、表裏全面にNi、Pd、Auの順にごく薄いめっき層を形成した。この時のNi膜厚は0.6μm、Pd膜厚は0.015μm、Au膜厚は0.0065μmであった。 Then, it exposed using the glass mask (Konica Minolta Advanced Layer Co., Ltd. product: HY2-50P) which gave the lead frame pattern, Then, the lead frame bear material was formed by peeling of development, an etching, and the photosensitive resist. Thereafter, a very thin plating layer of Ni, Pd, and Au was formed on the entire front and back surfaces. At this time, the Ni film thickness was 0.6 μm, the Pd film thickness was 0.015 μm, and the Au film thickness was 0.0065 μm.
その後、裏面にポリイミド系薄膜テープ(Innox製)を貼り付け、更に表面へ光沢度1.7GAMの極めて平滑なAgめっき(高シアンAgめっき)層を2.5μmの厚さで形成した。その結果、表面と裏面で異なる金属めっき層を有したリードフレームを得た。その後、裏面ポリイミド系薄膜テープは剥離せず、そのまま貼り付けた状態で短冊状にカットがなされ、LED装置の組み立て工程へ投入され、表面がAgめっき層で、裏面がNi/Pd/Auめっき層のLED装置が完成した。
Thereafter, a polyimide-based thin film tape (Innox) was attached to the back surface, and an extremely smooth Ag plating (high cyan Ag plating) layer having a glossiness of 1.7 GAM was formed on the surface with a thickness of 2.5 μm. As a result, a lead frame having different metal plating layers on the front surface and the back surface was obtained. After that, the backside polyimide thin film tape does not peel off, it is cut into a strip shape as it is pasted, put into the LED device assembly process, the front surface is an Ag plating layer, and the back surface is Ni / Pd / Au plating Layer LED device was completed.
実施例1と同様に形成されたリードフレームベア材の裏面に、ポリイミド系の薄膜テープ(巴川製紙製)を貼り付け、Ni、Pd、Auの順にめっきを施した。その後、半導体組み立て工程にて組み立てられ、モールド封入後、裏面ポリイミド系薄膜テープは剥離された。この状態では裏面側はCuが露出しているが、このCu面へ外装めっきとして電解Snめっきを施し、実施例2に係るリードフレームを得た。 A polyimide-based thin film tape (manufactured by Yodogawa Paper) was attached to the back surface of the lead frame bear material formed in the same manner as in Example 1, and plated in the order of Ni, Pd, and Au. Then, it assembled in the semiconductor assembly process, and the back surface polyimide system thin film tape was peeled after mold enclosure. In this state, Cu was exposed on the back surface side, but electrolytic Sn plating was applied to the Cu surface as exterior plating, and a lead frame according to Example 2 was obtained.
実施例1と同様に形成されたリードフレームベア材の裏面に、ポリイミド系の薄膜テープ(日東製)を貼り付け、厚さ0.8μmのNiめっき(スルファミン酸Niめっき)を施した。その上に、Agストライク(ダウケミカル製Silveron GT-820 Strike)を0.05μmの厚さで施し、更にAg/Sn合金めっき(ダウケミカル製 Silveron GT-820 Cyanide-free AgSn Plating )を1.2μmの厚さで施した。その後、半導体組み立て工程にて組み立てられ、モールド封入後、裏面ポリイミド系薄膜テープは剥離された。この状態では裏面側はCuが露出しているが、このCu面へ外装めっきとして電解Snめっきを施し、実施例3に係るリードフレームを得た。 A polyimide-based thin film tape (manufactured by Nitto) was attached to the back surface of the lead frame bear formed in the same manner as in Example 1, and Ni plating (Ni plating of sulfamate) with a thickness of 0.8 μm was performed. On top of that, Ag Strike (Dow Chemical's Silveron GT-820 Strike) is applied to a thickness of 0.05μm, and Ag / Sn alloy plating (Dow Chemical's Silveron GT-820 Cyanide-free AgSn Plating) is 1.2μm thick. I gave it. Then, it assembled in the semiconductor assembly process, and the back surface polyimide system thin film tape was peeled after mold enclosure. In this state, Cu was exposed on the back surface side, but electrolytic Sn plating was applied to the Cu surface as an exterior plating to obtain a lead frame according to Example 3.
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
10 リードフレームパターン
11 半導体素子搭載領域
12 端子領域
15 金属板
20、30 めっき層
40 フィルム
50、51 リードフレーム
60 半導体素子
70 ワイヤ
80 樹脂
DESCRIPTION OF
Claims (4)
金属板を加工してリードフレームパターンを形成する工程と、
該リードフレームパターンの全面に第1のめっき層を形成する工程と、
前記リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面に第2のめっき層を形成する工程と、を有するリードフレームの製造方法。 A method of manufacturing a lead frame used in a surface-mount semiconductor package in which external connection terminals are exposed on the back surface and a semiconductor element is mounted on the surface,
Forming a leadframe pattern by forming a metal plate,
Forming a first plating layer on the entire surface of the lead frame pattern;
Attaching a film to the back surface of the lead frame pattern;
And a step of forming a second plating layer on the surface and side surfaces of the lead frame using the film as a mask.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014149026A JP6414669B2 (en) | 2014-07-22 | 2014-07-22 | Lead frame and manufacturing method thereof |
| TW104123156A TWI606556B (en) | 2014-07-22 | 2015-07-17 | Lead frame and its manufacturing method |
| KR1020150102528A KR20160011583A (en) | 2014-07-22 | 2015-07-20 | Lead frame and manufacturing method thereof |
| CN201510431451.5A CN105304601B (en) | 2014-07-22 | 2015-07-21 | Lead frame and its manufacture method |
| KR1020170019464A KR20170020712A (en) | 2014-07-22 | 2017-02-13 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014149026A JP6414669B2 (en) | 2014-07-22 | 2014-07-22 | Lead frame and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016025244A JP2016025244A (en) | 2016-02-08 |
| JP6414669B2 true JP6414669B2 (en) | 2018-10-31 |
Family
ID=55201658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014149026A Active JP6414669B2 (en) | 2014-07-22 | 2014-07-22 | Lead frame and manufacturing method thereof |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6414669B2 (en) |
| KR (2) | KR20160011583A (en) |
| CN (1) | CN105304601B (en) |
| TW (1) | TWI606556B (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3427297B1 (en) * | 2016-03-11 | 2020-07-15 | ATOTECH Deutschland GmbH | Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same |
| KR101870244B1 (en) | 2017-04-19 | 2018-06-22 | 서울시립대학교 산학협력단 | Method for manufacturing ultra-thin silicon strain gauge |
| KR102102034B1 (en) * | 2018-02-06 | 2020-04-22 | 주식회사 바른전자 | Manufacturing method of qfn semiconductor package |
| KR102005178B1 (en) | 2018-02-07 | 2019-07-29 | 서울시립대학교 산학협력단 | Fabrication of silicon strain gauge using photoresist passivation layer |
| JP6657331B2 (en) * | 2018-07-26 | 2020-03-04 | 大口マテリアル株式会社 | Lead frame, lead frame with resin and optical semiconductor device, and method of manufacturing lead frame |
| JP7292776B2 (en) * | 2020-01-30 | 2023-06-19 | 大口マテリアル株式会社 | Lead frame |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142940A (en) * | 1984-08-07 | 1986-03-01 | Hitachi Cable Ltd | Lead frame for semiconductor |
| JPS6149450A (en) * | 1984-08-17 | 1986-03-11 | Hitachi Cable Ltd | Lead frame for semiconductor |
| JPS6214452A (en) * | 1985-07-12 | 1987-01-23 | Hitachi Cable Ltd | Lead frame for semiconductor |
| JPS62204558A (en) * | 1986-03-05 | 1987-09-09 | Shinko Electric Ind Co Ltd | Lead frame |
| JP2524645B2 (en) * | 1990-03-30 | 1996-08-14 | 株式会社三井ハイテック | Lead frame and manufacturing method thereof |
| JP2001230360A (en) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2003124421A (en) * | 2001-10-15 | 2003-04-25 | Shinko Electric Ind Co Ltd | Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the same |
| JP2005079524A (en) | 2003-09-03 | 2005-03-24 | Matsushita Electric Ind Co Ltd | Lead frame for semiconductor devices |
| JP4857594B2 (en) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | Circuit member and method of manufacturing circuit member |
-
2014
- 2014-07-22 JP JP2014149026A patent/JP6414669B2/en active Active
-
2015
- 2015-07-17 TW TW104123156A patent/TWI606556B/en active
- 2015-07-20 KR KR1020150102528A patent/KR20160011583A/en not_active Ceased
- 2015-07-21 CN CN201510431451.5A patent/CN105304601B/en active Active
-
2017
- 2017-02-13 KR KR1020170019464A patent/KR20170020712A/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016025244A (en) | 2016-02-08 |
| TWI606556B (en) | 2017-11-21 |
| CN105304601A (en) | 2016-02-03 |
| CN105304601B (en) | 2018-02-13 |
| KR20160011583A (en) | 2016-02-01 |
| KR20170020712A (en) | 2017-02-23 |
| TW201604998A (en) | 2016-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6414669B2 (en) | Lead frame and manufacturing method thereof | |
| JP5893826B2 (en) | Lead frame and manufacturing method thereof | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| WO2010052973A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2006222406A (en) | Semiconductor device | |
| JP7426440B2 (en) | Substrates for semiconductor devices and semiconductor devices | |
| CN101416311B (en) | Clipless and wireless semiconductor die package and method for making the same | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2009517869A (en) | Lead frame with improved solderability and improved moisture resistance reliability of semiconductor devices | |
| JP2005244033A (en) | Electrode package and semiconductor device | |
| JP2024026696A (en) | Semiconductor device and its manufacturing method | |
| JP2011108818A (en) | Lead frame manufacturing method and semiconductor device manufacturing method | |
| JP6459618B2 (en) | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP5954871B2 (en) | Manufacturing method of semiconductor device, semiconductor element mounting substrate used therefor, and manufacturing method thereof | |
| JP6057285B2 (en) | Semiconductor device mounting substrate | |
| KR101297662B1 (en) | Manufacture method of lead frame | |
| JP5636184B2 (en) | Semiconductor device, substrate for semiconductor device, and manufacturing method thereof | |
| KR20180118910A (en) | A method for manufacturing a surface mount type lead frame. | |
| JP2018117043A (en) | Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| KR101677061B1 (en) | Leadframe and semiconductor package thereof | |
| JP4743764B2 (en) | Manufacturing method of semiconductor package | |
| JP2006303028A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR101234141B1 (en) | Structure for multi-row lead frame and semiconductor package thereof and manufacture method thereof | |
| JP2020080396A (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6414669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |