Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6414779B2 - マイクロバンプの製造方法 - Google Patents
[go: Go Back, main page]

JP6414779B2 - マイクロバンプの製造方法 - Google Patents

マイクロバンプの製造方法 Download PDF

Info

Publication number
JP6414779B2
JP6414779B2 JP2015002293A JP2015002293A JP6414779B2 JP 6414779 B2 JP6414779 B2 JP 6414779B2 JP 2015002293 A JP2015002293 A JP 2015002293A JP 2015002293 A JP2015002293 A JP 2015002293A JP 6414779 B2 JP6414779 B2 JP 6414779B2
Authority
JP
Japan
Prior art keywords
adherend
resist
thick film
space
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015002293A
Other languages
English (en)
Other versions
JP2016127235A (ja
Inventor
雄 中牟田
雄 中牟田
松本 昌弘
昌弘 松本
不破 耕
耕 不破
大地 鈴木
大地 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2015002293A priority Critical patent/JP6414779B2/ja
Publication of JP2016127235A publication Critical patent/JP2016127235A/ja
Application granted granted Critical
Publication of JP6414779B2 publication Critical patent/JP6414779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、ミクロンオーダーの高さを有するはんだバンプ(以下、「マイクロバンプ」と呼ぶ)を安定して量産可能な、マイクロバンプの製造方法に関する。
従来、はんだバンプ形成方法としては、たとえば、めっき法、はんだボール搭載法、印刷法、スパッタ法などが挙げられ、微細化の観点からスパッタ法が有望視されている(特許文献1)。これら4つの手法には各々、以下の示すような長所と短所があることが公知である。
めっき法は、微細パターンが可能であるという長所がある反面、精密な組成制御が必要であり、材料の選択性が狭く、スループットが低く、バンプ高さのバラツキが大きい等の短所がある。ゆえに、バンプのサイズ/ピッチは、40μm/50μm程度が限界である。
はんだボール搭載法は、バンプ高さのバラツキが小さいという長所がある反面、微細パターンが難しい。それゆえ、バンプのサイズ/ピッチは、80μm/150μm程度が現状である。
印刷法は、安価に製造が可能であり、スループットが高く、バンプ高さを大きくできるという長所がある反面、バンプ高さのバラツキが大きく、バンプ内部にボイド(欠陥)が発生し易いという短所がある。このため、バンプのサイズ/ピッチは、80μm/100μm程度が限界である。
スパッタ法は、微細パターンが可能であると共に、バンプの組成制御が容易あり、材料の選択性が広く、バンプ高さのバラツキが小さいという長所がある反面、スループットが低いという短所がある。このような多くの長所を備えているので、スパッタ法によれば、バンプのサイズ/ピッチを、40μm以下/50μm以下とすることができる。
したがって、微細なバンプのサイズ/ピッチを実現する上で、スパッタ法が、他の手法に比べて有望であることから、高速成膜技術の開発が期待されていた。
ただし、バンプの高さを稼ぐためには、スパッタ法により形成するバンプの高さより、大きな内部空間を有するレジスト構造体を、まずは用意する必要がある。
しかしながら、現実には、図9(a)〜(c)に示すような工程により、図10(a)や図10(b)の写真に示すようなレジスト形状が限界であった。つまり、レジスト形状の屋根(ヒサシ)と被処理体との距離は、図10(a)の場合は0.5μm程度、図10(b)の場合でも1.4μm程度であり、2μm以上の距離とすることは困難であった。
図11は、バンプサイズと各種基板(パッケージ基板、インターポーザー、デバイスチップ)との関係を示す模式的な断面図である。本発明は対象とするマイクロバンプは、パッケージ基板とインターポーザーとの間、あるいは、インターポーザーとデバイスチップとの間、に配置されるものである。従来のはんだボールやはんだバンプに比べて高さは低い(3〜8μm)ものの、マイクロバンプには、高さのバラツキにおいて、優れた均一性が求められる。
ところが、従来は、図10(a)や図10(b)の写真に示すようなレジスト形状が限界であった為に、図12や図13に示すような、はんだバンプしか形成することができなかった。図12は、1μm以下の高さが低いはんだバンプであり、図13は、3μm程度の高さはあるが、レジスト構造体と接触しており、リフトオフすることができない(パターニングすることができない)。何れのはんだバンプも、はんだバンプとしては不適である。
そこで、本発明者らは、高さのバラツキが小さいマイクロバンプを形成するためには、バンプの高さより、大きな内部空間を有するレジスト構造体を、再現性よく安定に製造できる方法を開発した。
このレジスト構造体を用い、スパッタ法によりマイクロバンプの形成を検討したところ、堆積された被着体の外形において、周縁部が下方から上方に向けて捲り上がる形状になり易いことが判明した。この形状は、マイクロバンプとして不適切であるため、これを改善する手法の開発が期待されていた。
特開平08−017833号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、スパッタ法により形成された被着体を、バンプとして好適な形状に成形することが可能な、マイクロバンプの製造方法を提供することを目的とする。
本発明の請求項1に記載のマイクロバンプの製造方法は、被処理体の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する方法であって、前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体(Adherend)を形成する工程Xと、前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yと、前記被着体に対して熱処理を施す工程Zと、を含み、
前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、前記本加熱は、温度が230〜300℃、時間が100〜140秒である、ことを特徴とする
本発明では、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体(Adherend)を形成する工程Xにより、たとえば被処理体10の一面において導電部が配置された特定領域を覆うようにスパッタ粒子を堆積させることができる。その際、スパッタ粒子が堆積する状況(面積、厚さ(高さ)、三次元的な形状など)は、おおよそレジスト構造体の開口部と、その内部空間の高さによって決まる。本発明では、内部空間の高さがミクロンオーダーとされているので、被着体の高さもミクロンオーダーとすることが可能となる。
前記被着体を形成した後、前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yにより、該被着体を該被処理体上において、剥き出しの状態とすることができる。
次いで、前記被処理の一面上で剥き出しの状態にある前記被着体に対して熱処理を施す工程Zにより、被着体はその周囲から満遍なく熱が加わる状況となる。これにより、被着体の外形(特に周縁部)における異常形状をなす部位が、中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形することできる。
したがって、本発明は、スパッタ法により形成された被着体を、バンプとして好適な形状に成形することが可能な、マイクロバンプの製造方法をもたらす。
本発明に係るマイクロバンプの製造方法にて用いる、レジスト構造体の製造方法の一例を示す断面図。 本発明に係るマイクロバンプの製造方法の一例を示す断面図。 本発明により作製されたレジスト構造体の一例を示す断面SEM写真。 本発明により作製されたレジスト構造体の他の一例を示す断面SEM写真。 本発明により作製されたマイクロバンプの一例を示す断面SEM写真。 本発明により作製されたマイクロバンプの他の一例を示す断面SEM写真。 本発明に係る熱処理の温度プロファイルを示すグラフ。 本発明により作製されたマイクロバンプの熱処理前後を示す断面SEM写真。 従来例に係るレジスト構造体の製造方法の一例を示す断面図。 従来例において作製されたレジスト構造体の一例を示す断面SEM写真。 バンプサイズの適用例を説明する断面図。 従来例のレジスト構造体を用いバンプを形成した一例を示す断面SEM写真。 従来例のレジスト構造体を用いバンプを形成した他の一例を示す断面SEM写真。
以下では、本発明に係るマイクロバンプの製造方法の一実施形態について、図面に基づいて説明する。
図1は、本発明に係るマイクロバンプの製造方法において用いる、レジスト構造体の製造方法の一例を工程順に示す断面図である。
ここでは、以下に述べる製造方法(工程RA〜RD)によりレジスト構造体を形成する例を紹介するが、本発明はこれに限定されるものではない。
<被処理体10>
図1(a)は、レジスト構造体を形成するために用いる被処理体10を表わしている。この被処理体10は、絶縁性の基体11、第一導電部12、絶縁部13、及び、絶縁部13の内部に配され、前記第一導電部12と電気的に接する第二導電部14、を含んで構成されている。第二導電部14の上面は、第一導電部12の上面と面一を成しており、第二導電部14の上面と第一導電部12の上面は何れも、露呈された状態にある。
<第一レジストからなる厚膜Aを形成するステップRA>
図1(b)〜図1(d)は、第一レジストからなる厚膜Aを形成するステップRAを示している。本発明における第一レジストからなる厚膜Aは、全膜厚を一回に形成するのではなく、多数回に分けて積層形成する手法により積層する。
前記厚膜Aを形成するステップRAは、前記被処理体上に第一レジスト層をスピン塗布法により成膜する工程A1[図1(b)]と、前記工程A1により形成された前記第一レジスト層を焼成する工程A2[図1(c)]とを備え、前記工程A1と前記工程A2を繰り返すことにより、前記厚膜Aを所定の厚さ[図1(d)]とする。
第一レジストとしては、アルカリ性現像液によって融解され、かつ感光性を持たないレジストが好適に用いられ、例えば、SF−7シリーズ(日本化薬株式会社製)、LORシリーズ(日本化薬株式会社製)などが挙げられる。
図1(b)は、被処理体10の一面、すなわち、絶縁部13、及び、第二導電部14、を被覆するように、第一レジスト層15a(15α)をスピン塗布法(R1は被処理体10の回転を表わす)により成膜する[工程A1]。塗布条件(単位時間あたりの塗布量、回転数R1など)は、適宜調整すればよい。
次いで、図1(c)に示すように、前記工程A1により形成された第一レジスト層15a(15α)を、加熱手段H1を用いて焼成する。これにより、焼成された第一レジスト層15aB(15β)が得られる[工程A2]。焼成条件(処理温度、処理時間など)は、適宜調整すればよい。
図1(d)は、工程A1と工程A2を複数回、繰り返すことにより、所定の厚さを有する厚膜Aを形成した状態を表わしている。図1(d)には、工程A1と工程A2を3回繰り返した構成例[15aB、15bB、15cB(15β)]を表わしているが、本発明は3回に限定されるものではなく、4回以上でも構わない。また、工程A1で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。
ただし、厚膜Aの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも2μm以上、15μm以下とすることが好ましい。
<第二レジストからなる厚膜Bを形成するステップRB>
図1(e)〜図1(g)は、第二レジストからなる厚膜Bを形成するステップRBを示している。本発明における第二レジストからなる厚膜Bは、膜厚に応じて、単膜を一度に積層する手法、及び多数回に分けて積層する手法が用いられる。
前記厚膜Bを形成するステップRBは、前記厚膜A(15β)上に第二レジスト層をスピン塗布法により成膜する工程B1[図1(e)]と、前記工程B1により形成された前記第二レジスト層を焼成する工程B2[図1(f)]とを備え、前記工程B1と前記工程B2を繰り返すことにより、前記厚膜Bを所定の厚さ[図1(g)]とする。
第二レジストとしては、フォトリソグラフィ処理によりエッチングされるレジストが好適に用いられ、例えば、OFPRシリーズ(東京応化工業株式会社製)、KMPR1000シリーズ(日本化薬株式会社製)、TZNRシリーズ(東京応化工業株式会社製)、SU−8シリーズ(日本化薬株式会社製)、PMERシリーズ(東京応化工業株式会社製)、ZPNシリーズ(日本ゼオン株式会社製)などが挙げられる。
図1(e)は、厚膜A(15β)の上面を被覆するように、第二レジスト層16a(16α)をスピン塗布法(R2は被処理体10の回転を表わす)により成膜する[工程B1]。塗布条件(単位時間あたりの塗布量、回転数R2など)は、適宜調整すればよい。
次いで、図1(f)に示すように、前記工程B1により形成された第二レジスト層16a(16α)を、加熱手段H2を用いて焼成する。これにより、焼成された第二レジスト層16aB(16β)が得られる[工程B2]。焼成条件(処理温度、処理時間など)は、適宜調整すればよい。
図1(g)は、工程B1と工程B2を複数回、繰り返すことにより、所定の厚さを有する厚膜Bを形成した状態を表わしている。図1(g)には、工程B1と工程B2を2回繰り返した構成例[16aB、16bB(16β)]を表わしているが、本発明は2回に限定されるものではなく、3回以上でも構わない。また、工程B1で成膜する膜の厚さには特に制限はなく、同じ厚さを繰り返しても良いし、異なる厚さとしても構わない。つまり、繰り返し回数や各膜の厚さは、適宜選択される。
ただし、厚膜Bの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも2μm以上、10μm以下とすることが好ましい。
後述する、「フォトリソ法を用いて前記厚膜Bに第二空間を形成するステップRC」において、第二空間を作製し易い程度の膜厚が、厚膜Bの全膜厚には求められる。
<厚膜Bに第二空間を形成するステップRC>
図1(h)は、フォトリソ法を用いて前記厚膜B(16β)に対して、該厚膜Bを貫通し、かつ、前記厚膜A(15β)の上面が露呈するように第二空間16Hを形成する。
フォトリソ法を行う際には、開口部が口径16WのマスクM1を用い、この開口部を通して、厚膜B(16β)に対して波長hν(λ)の光を照射することにより、第二空間16Hが形成される。図1(h)において、符号16HSは第二空間16Hを規定する、厚膜B(16β)の内側面であり、符号16HBは、第二空間16Hを規定する、厚膜A(15β)の露呈した上面である。
その場合、次工程で形成される第一空間15Hと前記第二空間16Hの重なり方向から見て、第一空間15Hの占有領域SAが、第二空間16Hの占有領域SBより広く、かつ、前記占有領域SAの中に前記占有領域SBが含まれるように、前記厚膜B(16β)に対する前記フォトリソが行われる。これにより、次工程において、前記厚膜A(15β)に対して第一空間15Hを形成する際のマスクの開口部として機能する、第二空間16Hを形成することができる。
<厚膜Aに第一空間を形成するステップRD>
図1(i)は、ウェットエッチング法を用いて前記厚膜A(15β)に対して、該厚膜Aを貫通し、かつ、前記被処理体10の上面(13、14)が露呈するように第一空間15Hを形成する。
ウェットエッチング法を行う際には、薬液の温度などを制御する因子(ガスの種類や圧力、被処理体の温度など)を適宜選択することにより、前記第一空間15Hと前記第二空間16Hの重なり方向から見て、前記第一空間15Hの占有領域SAが、前記第二空間16Hの占有領域SBより広くなるように、前記第一空間15Hを形成する。図1(i)において、符号15HSは、第一空間15Hを規定する、厚膜A(15β)の内側面である。符号15HBは、第一空間15Hを規定する、被処理体10(絶縁部13、第二導電部14)の露呈した上面である。符号15HTは、前記第一空間15Hと前記第二空間16Hの重なり方向から見て、屋根状に延びる部位である。
ステップRDにおいては、第一空間15Hの底面15HBに、被処理体10の上面(絶縁部13、第二導電部14)が露呈するように、前記第一空間15Hを形成することが重要である。これにより、後の工程において、スパッタ法を用いて形成される、はんだバンプが確実に、第二導電部14と電気的に接続された構成とすることができる。
また、図1(i)に示した、各層を断面視する方向において、「(第二導電部14の幅)<(第二空間16Hの開口径16W)<(第一空間15Hの開口径15W)」という関係式を満たすように、屋根状に延びる部位15HTの寸法を調整することも重要である。これにより、後の工程において、スパッタ法を用い、はんだバンプを形成した場合、前記はんだバンプが第二導電部14を覆うとともに、はんだバンプの大きさ(直径、高さ)を制御して設けることが可能となる。
<レジスト構造体>
図3および図4は何れも、上述した工程RA〜RDにより作製されたレジスト構造体を示す断面SEM写真である。図3は、厚膜Aに形成した第一空間15Hの幅(内径)が30μm、厚膜Bに形成した第二空間16Hの幅(内径)が20μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。図4は、厚膜Aに形成した第一空間15Hの幅(内径)が60μm、厚膜Bに形成した第二空間16Hの幅(内径)が50μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。
本発明に係るマイクロバンプの製造方法は、このように準備したレジスト構造体[図1(i)]を用いて、以下に説明する工程X〜工程Zを順に行う。
図2(j)に示すように、被処理体10の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用いる。これにより、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する。
<工程X>
工程Xは、前記開口部を通過したスパッタ粒子SPを、第二導電部14を含み絶縁部13の特定領域を覆うように堆積させることによって、所望の被着体(Adherend)20A(20)を形成する[図2(j)]。
レジスト構造体Rが、厚膜A(15β)と厚膜B(16β)から構成され、かつ、所定の開口部15W、16Wとミクロンオーダーの高さ(15βの厚さに相当)を有する内部空間15Hを備えているので、所望の被着体(Adherend)20A(20)の中央部における厚さは、ミクロンオーダーとすることができる。ただし、上記の被着体(Adherend)20A(20)は、その周縁部が、絶縁部13から離れて捲り上がった形状となる傾向が生じることが判明した。
そこで、次の工程Yでは、前記レジスト構造体Rを除去し、被処理体10の一面上に前記被着体20A(20)を残すために、レジスト構造体R[厚膜A(15β)と厚膜B(16β)]を全て取り除くことが可能な、所望のエッチング液に試料1J(1)を浸漬する。
これにより、被処理体10の一面上に被着体20A(20)が残された試料1K(1)を得る[図2(k)]。
次いで、被処理体10の一面上において、被着体20A(20)の全体が露呈した状態にある試料1L(1)に対して、たとえば180℃〜340℃の温度において、熱処理を施す[図2(l)]。この熱処理により、被着体20A(20)はその周囲から満遍なく熱が加わる状況となる。
上述した熱処理を行うことにより、被着体20B(20)の外形(特に周縁部)における異常形状をなす部位が、中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)に成形することできる[図2(m)]。
このような熱処理を行う際には、被着体20B(20)が置かれる雰囲気Gを、大気フラックス(通常の大気雰囲気)、窒素、あるいは、ギ酸(HCOOH)から構成することが好ましい。特に、ギ酸からなる雰囲気Gとした場合には、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)が、レジスト開口部、及び、熱処理の温度や時間などの諸条件に関して、広範囲な条件設定において安定して形成できるので、より好ましい。
図5は、本発明により作製されたマイクロバンプの一例を示す断面SEM写真であり、スパッタ成膜する際のレジスト開口径、及び、熱処理を行う際の雰囲気、を変更して作製したバンプ形状を示す。その際、レジスト開口径は10、20、30[μm]の3水準について、雰囲気は大気フラックス、窒素、ギ酸の3種類について実験した。
各写真の左上に示したマークは、以下の内容を示している。
○印:断面写真において両端とも、バンプに好適な「お饅頭状」の外形を有する。
△印:断面写真において片端は、バンプに好適な「お饅頭状」の外形を有するが、もう
一方の片端は、周縁部に異常形状をなす部位が残存する。
×印:断面写真において両端とも、周縁部に異常形状をなす部位が残存する。
大気フラックスからなる雰囲気では、レジスト開口径が20[μm]の場合のみ、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)が得られた(○印)。レジスト開口径を10、30[μm]とした場合は、周縁部に異常形状をなす部位が残存した(△印、×印)。この結果から、雰囲気として大気フラックスを用いた場合には、はんだバンプに好適な「お饅頭状」の外形を形成することは可能であるが、これ実現するレジスト開口径の解は、20[μm]前後の狭い範囲にあると思われる。
窒素(N)からなる雰囲気では、調査したレジスト開口径の範囲(10〜30[μm])においては、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得ることはできなかった(×印〜△印)。どの条件においても、周縁部に異常形状をなす部位が残存した。
ギ酸(HCOOH)からなる雰囲気では、調査したレジスト開口径の範囲(10〜30[μm])においても、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた(○印)。雰囲気をギ酸(HCOOH)とすることにより、広範囲なレジスト開口径において、はんだバンプに好適な外形の被着体20C(20)が安定に製造することが可能である。
以上の結果より、最も好ましい雰囲気は、ギ酸であることが確認された。諸条件を詰めることにより、大気フラックスも利用可能である。
図6は、本発明により作製されたマイクロバンプの他の一例を示す断面SEM写真であり、熱処理条件(予備加熱の温度と時間、本加熱の温度と時間)依存性を調べた結果である。ここで、熱処理条件における予備加熱と本加熱は、たとえば、図7に示す温度プロファイルで定義される。図7に示すとおり、予備加熱温度に比べて、本加熱温度を高く設定する。また、予備加熱と本加熱の時間は、所望の温度を一定に保持した時間を意味する。
図6において、Aグループは、周縁部に異常形状をなす部位が残存した。Bグループは、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた。Cグループは、周縁部においては、はんだバンプに好適な「お饅頭状」の外形を有するものの、中央部がバンプとしては好ましくない凹形状となった。
以上の結果より、Bグループ、すなわち、「予備加熱の温度が180℃で時間が180〜360secであり、かつ、本加熱の温度が280℃で時間が100〜140sec」という条件設定が、好ましいことが分かった。さらに、同様の処理時間で予備加熱の温度を160〜200℃、本加熱の温度を230〜300℃として追試したところ、Bグループと同様のはんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)を得られた。本発明は、はんだバンプに好適な「お饅頭状」の外形を有する被着体20C(20)の安定した製造に寄与する。
図8は、本発明により作製されたマイクロバンプの熱処理前後を示す断面SEM写真である。このように、断面SEM写真から、本発明における熱処理の作用・効果を確認することができる。すなわち、
本発明によれば、ミクロンオーダーの厚さを有する所望の被着体(Adherend)20A(20)を形成した際に、たとえ被着体の外形(特に周縁部)における異常形状をなす部位が存在しても、本発明に係る熱処理を施すことにより、その周縁部の異常形状は被着体の中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形すること可能であることが、断面SEM写真の観察によって確認することができる。
したがって、本発明に係るマイクロバンプの製造方法は、ミクロンオーダーの高さを有するマイクロバンプの量産に寄与する。
以上、本発明のマイクロバンプの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、マイクロバンプの製造方法に広く適用可能である。
R レジスト構造体、1 試料、10 被処理体、11 基体、12 第一導電部、13 絶縁部、14 第二導電部、15β 厚膜A、15H 第一空間、16β 厚膜B、16H 第二空間、20 被着体。

Claims (1)

  1. 被処理体の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する方法であって、
    前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体を形成する工程Xと、
    前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yと、
    前記被着体に対して熱処理を施す工程Zと、を含み、
    前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、
    前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、
    前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、
    前記本加熱は、温度が230〜300℃、時間が100〜140秒である、
    ことを特徴とするマイクロバンプの製造方法。
JP2015002293A 2015-01-08 2015-01-08 マイクロバンプの製造方法 Active JP6414779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015002293A JP6414779B2 (ja) 2015-01-08 2015-01-08 マイクロバンプの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015002293A JP6414779B2 (ja) 2015-01-08 2015-01-08 マイクロバンプの製造方法

Publications (2)

Publication Number Publication Date
JP2016127235A JP2016127235A (ja) 2016-07-11
JP6414779B2 true JP6414779B2 (ja) 2018-10-31

Family

ID=56359767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002293A Active JP6414779B2 (ja) 2015-01-08 2015-01-08 マイクロバンプの製造方法

Country Status (1)

Country Link
JP (1) JP6414779B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831836A (ja) * 1994-07-18 1996-02-02 Sony Corp 金属層形成方法
JP3409569B2 (ja) * 1996-03-21 2003-05-26 ソニー株式会社 はんだボールバンプの形成方法
JP5262045B2 (ja) * 2007-09-27 2013-08-14 富士通セミコンダクター株式会社 電極の形成方法及び半導体装置の製造方法
JP2009164524A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 電極の形成方法

Also Published As

Publication number Publication date
JP2016127235A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
CN108878296B (zh) 一种三维微凸点的制备方法
US8334202B2 (en) Device fabricated using an electroplating process
JP5102726B2 (ja) 半導体装置の製造方法
US20120248602A1 (en) Semiconductor device
TWI450346B (zh) 形成通孔的方法
TWI823994B (zh) 半導體裝置的結構及其形成方法
JP2011512643A (ja) 電気的相互接続の製作方法、及び該方法で製作されたデバイス
US9431359B2 (en) Coaxial solder bump support structure
US20150130052A1 (en) Method for producing microbumps on a semiconductor component
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
JP6414779B2 (ja) マイクロバンプの製造方法
JP2000260803A (ja) 半導体装置とその製造方法
US9401339B2 (en) Wafer level packages having non-wettable solder collars and methods for the fabrication thereof
TWI677057B (zh) 形成用於接合晶圓之積體電路結構之方法及所產生的結構
JP6448027B2 (ja) レジスト構造体の製造方法
CN100527373C (zh) 半导体器件及其制造方法
JP6005853B2 (ja) 半導体構造物(semiconductorconstruction)および半導体構造物を形成する方法
US20120098144A1 (en) Vertical electrode structure using trench and method for fabricating the vertical electrode structure
CN115939033A (zh) 金属凸点的制作方法与倒装芯片互连方法
JP2005294640A (ja) 半導体装置の製造方法
KR20230031769A (ko) 반도체 디바이스 및 제조 방법
CN114999942A (zh) 一种半导体封装结构的制作方法及半导体封装结构
TW201001578A (en) Method of applying a bump to a substrate
US20140311911A1 (en) Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby
CN113284812A (zh) 重新布线层的制备方法及其结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180921

R150 Certificate of patent or registration of utility model

Ref document number: 6414779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250