JP6414779B2 - マイクロバンプの製造方法 - Google Patents
マイクロバンプの製造方法 Download PDFInfo
- Publication number
- JP6414779B2 JP6414779B2 JP2015002293A JP2015002293A JP6414779B2 JP 6414779 B2 JP6414779 B2 JP 6414779B2 JP 2015002293 A JP2015002293 A JP 2015002293A JP 2015002293 A JP2015002293 A JP 2015002293A JP 6414779 B2 JP6414779 B2 JP 6414779B2
- Authority
- JP
- Japan
- Prior art keywords
- adherend
- resist
- thick film
- space
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
したがって、微細なバンプのサイズ/ピッチを実現する上で、スパッタ法が、他の手法に比べて有望であることから、高速成膜技術の開発が期待されていた。
しかしながら、現実には、図9(a)〜(c)に示すような工程により、図10(a)や図10(b)の写真に示すようなレジスト形状が限界であった。つまり、レジスト形状の屋根(ヒサシ)と被処理体との距離は、図10(a)の場合は0.5μm程度、図10(b)の場合でも1.4μm程度であり、2μm以上の距離とすることは困難であった。
このレジスト構造体を用い、スパッタ法によりマイクロバンプの形成を検討したところ、堆積された被着体の外形において、周縁部が下方から上方に向けて捲り上がる形状になり易いことが判明した。この形状は、マイクロバンプとして不適切であるため、これを改善する手法の開発が期待されていた。
前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、前記本加熱は、温度が230〜300℃、時間が100〜140秒である、ことを特徴とする。
前記被着体を形成した後、前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yにより、該被着体を該被処理体上において、剥き出しの状態とすることができる。
次いで、前記被処理の一面上で剥き出しの状態にある前記被着体に対して熱処理を施す工程Zにより、被着体はその周囲から満遍なく熱が加わる状況となる。これにより、被着体の外形(特に周縁部)における異常形状をなす部位が、中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形することできる。
したがって、本発明は、スパッタ法により形成された被着体を、バンプとして好適な形状に成形することが可能な、マイクロバンプの製造方法をもたらす。
ここでは、以下に述べる製造方法(工程RA〜RD)によりレジスト構造体を形成する例を紹介するが、本発明はこれに限定されるものではない。
図1(a)は、レジスト構造体を形成するために用いる被処理体10を表わしている。この被処理体10は、絶縁性の基体11、第一導電部12、絶縁部13、及び、絶縁部13の内部に配され、前記第一導電部12と電気的に接する第二導電部14、を含んで構成されている。第二導電部14の上面は、第一導電部12の上面と面一を成しており、第二導電部14の上面と第一導電部12の上面は何れも、露呈された状態にある。
図1(b)〜図1(d)は、第一レジストからなる厚膜Aを形成するステップRAを示している。本発明における第一レジストからなる厚膜Aは、全膜厚を一回に形成するのではなく、多数回に分けて積層形成する手法により積層する。
第一レジストとしては、アルカリ性現像液によって融解され、かつ感光性を持たないレジストが好適に用いられ、例えば、SF−7シリーズ(日本化薬株式会社製)、LORシリーズ(日本化薬株式会社製)などが挙げられる。
ただし、厚膜Aの全膜厚は、後工程においてミクロンオーダーの空間を形成するために、少なくとも2μm以上、15μm以下とすることが好ましい。
図1(e)〜図1(g)は、第二レジストからなる厚膜Bを形成するステップRBを示している。本発明における第二レジストからなる厚膜Bは、膜厚に応じて、単膜を一度に積層する手法、及び多数回に分けて積層する手法が用いられる。
第二レジストとしては、フォトリソグラフィ処理によりエッチングされるレジストが好適に用いられ、例えば、OFPRシリーズ(東京応化工業株式会社製)、KMPR1000シリーズ(日本化薬株式会社製)、TZNRシリーズ(東京応化工業株式会社製)、SU−8シリーズ(日本化薬株式会社製)、PMERシリーズ(東京応化工業株式会社製)、ZPNシリーズ(日本ゼオン株式会社製)などが挙げられる。
後述する、「フォトリソ法を用いて前記厚膜Bに第二空間を形成するステップRC」において、第二空間を作製し易い程度の膜厚が、厚膜Bの全膜厚には求められる。
図1(h)は、フォトリソ法を用いて前記厚膜B(16β)に対して、該厚膜Bを貫通し、かつ、前記厚膜A(15β)の上面が露呈するように第二空間16Hを形成する。
フォトリソ法を行う際には、開口部が口径16WのマスクM1を用い、この開口部を通して、厚膜B(16β)に対して波長hν(λ)の光を照射することにより、第二空間16Hが形成される。図1(h)において、符号16HSは第二空間16Hを規定する、厚膜B(16β)の内側面であり、符号16HBは、第二空間16Hを規定する、厚膜A(15β)の露呈した上面である。
図1(i)は、ウェットエッチング法を用いて前記厚膜A(15β)に対して、該厚膜Aを貫通し、かつ、前記被処理体10の上面(13、14)が露呈するように第一空間15Hを形成する。
図3および図4は何れも、上述した工程RA〜RDにより作製されたレジスト構造体を示す断面SEM写真である。図3は、厚膜Aに形成した第一空間15Hの幅(内径)が30μm、厚膜Bに形成した第二空間16Hの幅(内径)が20μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。図4は、厚膜Aに形成した第一空間15Hの幅(内径)が60μm、厚膜Bに形成した第二空間16Hの幅(内径)が50μmとした、レジスト構造体であり、厚膜Aと厚膜Bの合計膜厚は12μmである。
図2(j)に示すように、被処理体10の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用いる。これにより、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する。
工程Xは、前記開口部を通過したスパッタ粒子SPを、第二導電部14を含み絶縁部13の特定領域を覆うように堆積させることによって、所望の被着体(Adherend)20A(20)を形成する[図2(j)]。
これにより、被処理体10の一面上に被着体20A(20)が残された試料1K(1)を得る[図2(k)]。
○印:断面写真において両端とも、バンプに好適な「お饅頭状」の外形を有する。
△印:断面写真において片端は、バンプに好適な「お饅頭状」の外形を有するが、もう
一方の片端は、周縁部に異常形状をなす部位が残存する。
×印:断面写真において両端とも、周縁部に異常形状をなす部位が残存する。
本発明によれば、ミクロンオーダーの厚さを有する所望の被着体(Adherend)20A(20)を形成した際に、たとえ被着体の外形(特に周縁部)における異常形状をなす部位が存在しても、本発明に係る熱処理を施すことにより、その周縁部の異常形状は被着体の中央部に取り込まれるように移動し、はんだバンプに好適な「お饅頭状」に成形すること可能であることが、断面SEM写真の観察によって確認することができる。
以上、本発明のマイクロバンプの製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
Claims (1)
- 被処理体の一面上に配され、所定の開口部とミクロンオーダーの高さを有する内部空間とを備えたレジスト構造体を、マスクとして用い、該内部空間に面した前記被処理体の一面の特定領域に、マイクロバンプをスパッタ法により製造する方法であって、
前記開口部を通過したスパッタ粒子を前記特定領域に堆積させて、所望の被着体を形成する工程Xと、
前記レジスト構造体を除去し、前記被処理体の一面上に前記被着体を残す工程Yと、
前記被着体に対して熱処理を施す工程Zと、を含み、
前記工程Zの熱処理はギ酸(HCOOH)雰囲気の中で行われ、かつ、
前記工程Zの熱処理は、予備加熱の時間帯と、該予備加熱より高温条件とされた本加熱の時間帯と、が順に設定されており、
前記予備加熱は、温度が160℃〜200℃、時間が280〜360秒であり、
前記本加熱は、温度が230〜300℃、時間が100〜140秒である、
ことを特徴とするマイクロバンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015002293A JP6414779B2 (ja) | 2015-01-08 | 2015-01-08 | マイクロバンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015002293A JP6414779B2 (ja) | 2015-01-08 | 2015-01-08 | マイクロバンプの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016127235A JP2016127235A (ja) | 2016-07-11 |
| JP6414779B2 true JP6414779B2 (ja) | 2018-10-31 |
Family
ID=56359767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015002293A Active JP6414779B2 (ja) | 2015-01-08 | 2015-01-08 | マイクロバンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6414779B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831836A (ja) * | 1994-07-18 | 1996-02-02 | Sony Corp | 金属層形成方法 |
| JP3409569B2 (ja) * | 1996-03-21 | 2003-05-26 | ソニー株式会社 | はんだボールバンプの形成方法 |
| JP5262045B2 (ja) * | 2007-09-27 | 2013-08-14 | 富士通セミコンダクター株式会社 | 電極の形成方法及び半導体装置の製造方法 |
| JP2009164524A (ja) * | 2008-01-10 | 2009-07-23 | Fujitsu Microelectronics Ltd | 電極の形成方法 |
-
2015
- 2015-01-08 JP JP2015002293A patent/JP6414779B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016127235A (ja) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108878296B (zh) | 一种三维微凸点的制备方法 | |
| US8334202B2 (en) | Device fabricated using an electroplating process | |
| JP5102726B2 (ja) | 半導体装置の製造方法 | |
| US20120248602A1 (en) | Semiconductor device | |
| TWI450346B (zh) | 形成通孔的方法 | |
| TWI823994B (zh) | 半導體裝置的結構及其形成方法 | |
| JP2011512643A (ja) | 電気的相互接続の製作方法、及び該方法で製作されたデバイス | |
| US9431359B2 (en) | Coaxial solder bump support structure | |
| US20150130052A1 (en) | Method for producing microbumps on a semiconductor component | |
| US10332850B2 (en) | Method for producing contact areas on a semiconductor substrate | |
| JP6414779B2 (ja) | マイクロバンプの製造方法 | |
| JP2000260803A (ja) | 半導体装置とその製造方法 | |
| US9401339B2 (en) | Wafer level packages having non-wettable solder collars and methods for the fabrication thereof | |
| TWI677057B (zh) | 形成用於接合晶圓之積體電路結構之方法及所產生的結構 | |
| JP6448027B2 (ja) | レジスト構造体の製造方法 | |
| CN100527373C (zh) | 半导体器件及其制造方法 | |
| JP6005853B2 (ja) | 半導体構造物(semiconductorconstruction)および半導体構造物を形成する方法 | |
| US20120098144A1 (en) | Vertical electrode structure using trench and method for fabricating the vertical electrode structure | |
| CN115939033A (zh) | 金属凸点的制作方法与倒装芯片互连方法 | |
| JP2005294640A (ja) | 半導体装置の製造方法 | |
| KR20230031769A (ko) | 반도체 디바이스 및 제조 방법 | |
| CN114999942A (zh) | 一种半导体封装结构的制作方法及半导体封装结构 | |
| TW201001578A (en) | Method of applying a bump to a substrate | |
| US20140311911A1 (en) | Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby | |
| CN113284812A (zh) | 重新布线层的制备方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6414779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |