Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6416562B2 - Circuit board - Google Patents
[go: Go Back, main page]

JP6416562B2 - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP6416562B2
JP6416562B2 JP2014188521A JP2014188521A JP6416562B2 JP 6416562 B2 JP6416562 B2 JP 6416562B2 JP 2014188521 A JP2014188521 A JP 2014188521A JP 2014188521 A JP2014188521 A JP 2014188521A JP 6416562 B2 JP6416562 B2 JP 6416562B2
Authority
JP
Japan
Prior art keywords
base material
circuit board
wiring
island
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014188521A
Other languages
Japanese (ja)
Other versions
JP2016063011A (en
Inventor
雅晃 石井
雅晃 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2014188521A priority Critical patent/JP6416562B2/en
Publication of JP2016063011A publication Critical patent/JP2016063011A/en
Application granted granted Critical
Publication of JP6416562B2 publication Critical patent/JP6416562B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、伸縮性基板及び回路基板に関するものである。   The present invention relates to a stretchable substrate and a circuit board.

易伸長性ポリマー母材中に中実難伸長性ポリマー部が部分的に且つ一体的に形成されているシート状伸長性有機基材が知られている(例えば、特許文献1参照)。   A sheet-like extensible organic base material in which a solid difficult-to-extend polymer portion is partially and integrally formed in an easily extensible polymer base material is known (see, for example, Patent Document 1).

特開2012−214699号公報JP 2012-214699 A

上記易伸長性ポリマー母材に埋設された中実難伸長性ポリマー部は、当該基材に対して相対的に硬い。このため、シート状伸長性有機基材を伸縮させると、伸縮方向と平行の界面において、難伸縮部が基材から剥離するおそれがある、という問題がある。   The solid difficult-to-extend polymer part embedded in the easy-extensible polymer base material is relatively hard with respect to the base material. For this reason, when a sheet-like extensible organic base material is expanded and contracted, there is a problem in that there is a possibility that a difficult expansion / contraction part may be peeled off from the base material at an interface parallel to the expansion / contraction direction.

本発明が解決しようとする課題は、基材からの剥離の抑制が可能となる難伸縮部を備える伸縮性基板及びそれを備えた回路基板を提供することである。   The problem to be solved by the present invention is to provide a stretchable substrate including a hardly stretchable portion that can be prevented from peeling from a base material, and a circuit board including the stretchable substrate.

[1]本発明に係る回路基板は、伸縮性を有する基材と、前記基材に埋設され、前記基材よりも相対的に硬い難伸縮部と、を備えた伸縮性基板と、前記難伸縮部上に設けられ、又は、前記難伸縮部と重複するように前記基材上に設けられている少なくとも1つの電子部品と、前記難伸縮部上に設けられ、又は、前記難伸縮部と重複するように前記基材上に設けられている少なくとも1つの配線と、を備え、前記難伸縮部は、前記難伸縮部の第1及び第2の主面を貫通する貫通孔を有しており、前記基材は、前記第1の主面及び前記第2の主面の少なくとも一方を被覆する被覆部を有しており、前記貫通孔は、前記被覆部の一部が突出することで、前記貫通孔の少なくとも一部に前記基材が前記貫通孔の内面と接触するように充填されていることを特徴とする。 [1] A circuit board according to the present invention includes a stretchable substrate including a stretchable base material, a hard stretchable portion embedded in the base material and relatively harder than the base material, and the difficult At least one electronic component provided on the base material so as to overlap the stretchable part or overlap the difficult stretchable part, and provided on the difficult stretchable part, or the difficult stretchable part And at least one wiring provided on the base material so as to overlap, and the hard stretchable part has through holes that penetrate the first and second main surfaces of the hard stretchable part. And the base has a covering portion that covers at least one of the first main surface and the second main surface, and the through-hole protrudes from a part of the covering portion. The base material is filled in at least a part of the through hole so as to be in contact with the inner surface of the through hole. The features.

[2]上記発明において、前記難伸縮部は、前記難伸縮部の全面が前記基材で覆われるように前記基材に埋設されていてもよい。   [2] In the above invention, the hard stretchable part may be embedded in the base material so that the whole surface of the hard stretchable part is covered with the base material.

[3]上記発明において、前記貫通孔は、前記貫通孔の貫通方向に対して実質的に直交する断面が、前記断面の中心に対して点対称となるような形状を有していてもよい。   [3] In the above invention, the through hole may have a shape such that a cross section substantially perpendicular to the through direction of the through hole is point-symmetric with respect to the center of the cross section. .

[4]上記発明において、前記難伸縮部は、複数の前記貫通孔を有していてもよい。   [4] In the above invention, the difficult stretchable part may have a plurality of the through holes.

[5]上記発明において、複数の前記貫通孔は、前記難伸縮部の中心に対して点対称となるように配置されていてもよい。   [5] In the above invention, the plurality of through holes may be arranged so as to be point-symmetric with respect to the center of the difficult stretchable part.

]上記発明において、複数の前記電子部品は、第1及び第2の方向に沿ってm行n列でマトリクス状に配列されたm×n個の薄膜トランジスタであり、前記配線は、前記第1の方向に沿って配列されたm個の前記薄膜トランジスタのソース電極又はドレイン電極を相互に電気的に接続するn本の第1の走査配線と、前記第1の走査配線と電気的に絶縁されると共に、前記第2の方向に沿って配列されたn個の前記薄膜トランジスタのゲート電極を相互に電気的に接続するm本の第2の走査配線と、を含んでいてもよい。 [ 6 ] In the above invention, the plurality of electronic components are m × n thin film transistors arranged in a matrix of m rows and n columns along the first and second directions, and the wiring includes the first and second thin film transistors. N first scanning wirings that electrically connect source electrodes or drain electrodes of the m thin film transistors arranged along one direction, and are electrically insulated from the first scanning wirings. And m second scanning wirings that electrically connect the gate electrodes of the n thin film transistors arranged along the second direction to each other.

本発明における難伸縮部は、当該難伸縮部の第1及び第2の主面を貫通する貫通孔を有している。また、基材は、第1及び第2の主面の少なくとも一方を被覆する被覆部を有している。この被覆部の一部が突出することで、貫通孔の少なくとも一部に基材が貫通孔の内面と接触するように充填されている。これにより、第1及び第2の主面にかかるせん断応力が貫通孔の内面で発生する垂直方向のせん断応力により低減されるので、伸縮性基板の伸縮方向に沿って難伸縮部が基材から剥離するのを抑制することができる。   The hardly stretchable part in the present invention has a through-hole penetrating the first and second main surfaces of the hardly stretchable part. Moreover, the base material has the coating | coated part which coat | covers at least one of the 1st and 2nd main surface. By projecting a part of the covering portion, at least a part of the through hole is filled so that the base material comes into contact with the inner surface of the through hole. As a result, the shear stress applied to the first and second main surfaces is reduced by the vertical shear stress generated on the inner surface of the through-hole, so that the hardly stretchable portion is separated from the base material along the stretch direction of the stretchable substrate. It can suppress peeling.

図1は、本発明の第1実施形態のおける回路基板の平面透視図である。FIG. 1 is a plan perspective view of a circuit board according to the first embodiment of the present invention. 図2は、本発明の第1実施形態における伸縮性基板を示す図であり、図2(a)は平面透視図であり、図2(b)は、図2(a)のIIb-IIb線に沿った断面図である。FIG. 2 is a view showing the stretchable substrate in the first embodiment of the present invention, FIG. 2 (a) is a plan perspective view, and FIG. 2 (b) is a IIb-IIb line in FIG. 2 (a). FIG. 図3は、本発明の第1実施形態における伸縮性基板の第1変形例を示す図であり、図3(a)は平面透視図であり、図3(b)は、図3(a)のIIIb-IIIb線に沿った断面図である。FIG. 3 is a view showing a first modification of the stretchable substrate in the first embodiment of the present invention, FIG. 3 (a) is a plan perspective view, and FIG. 3 (b) is FIG. 3 (a). FIG. 3 is a cross-sectional view taken along line IIIb-IIIb. 図4は、本発明の第1実施形態における回路基板の図1のIV-IV線に沿った断面図である。4 is a cross-sectional view taken along line IV-IV in FIG. 1 of the circuit board according to the first embodiment of the present invention. 図5は、本発明の第1実施形態における回路基板の貫通孔、電子部品、及び、配線の位置関係を説明するための図であり、難伸縮部の平面図である。FIG. 5 is a diagram for explaining the positional relationship between the through holes of the circuit board, the electronic components, and the wirings according to the first embodiment of the present invention, and is a plan view of the hardly stretchable part. 図6(a)〜図6(c)は、本発明の第1実施形態における難伸縮部の製造工程を示す断面図である。FIG. 6A to FIG. 6C are cross-sectional views showing the manufacturing process of the difficult stretchable part in the first embodiment of the present invention. 図7(a)〜図7(e)は、本発明の第1実施形態における回路基板の製造工程を示す断面図である。FIG. 7A to FIG. 7E are cross-sectional views showing the circuit board manufacturing process in the first embodiment of the present invention. 図8は、本発明の第2実施形態における回路基板の平面透視図である。FIG. 8 is a plan perspective view of a circuit board according to the second embodiment of the present invention. 図9は、本発明の第2実施形態における回路基板の図8のIX-IX線に沿った断面図である。FIG. 9 is a cross-sectional view taken along the line IX-IX of FIG. 8 of the circuit board according to the second embodiment of the present invention. 図10は、本発明の第2実施形態の回路基板の貫通孔、電子部品、及び、配線の位置関係を説明するための図であり、難伸縮部の平面図である。FIG. 10 is a diagram for explaining the positional relationship between the through holes, the electronic components, and the wirings of the circuit board according to the second embodiment of the present invention, and is a plan view of the difficult expansion / contraction part. 図11は、本発明の第3実施形態における回路基板を示す図であり、図11(a)は、本発明の第3実施形態における回路基板の平面透視図であり、図11(b)は、図11(a)のXIb-XIb線に沿った断面図である。FIG. 11 is a diagram illustrating a circuit board according to the third embodiment of the present invention, FIG. 11A is a plan perspective view of the circuit board according to the third embodiment of the present invention, and FIG. FIG. 12 is a sectional view taken along line XIb-XIb in FIG. 図12は、本発明の第4実施形態における回路基板を示す図であり、図12(a)は、本発明の第4実施形態における回路基板の平面透視図であり、図12(b)は、図12(a)のXIIb-XIIb線に沿った断面図である。FIG. 12 is a diagram showing a circuit board according to the fourth embodiment of the present invention, FIG. 12A is a plan perspective view of the circuit board according to the fourth embodiment of the present invention, and FIG. It is sectional drawing along the XIIb-XIIb line | wire of Fig.12 (a).

以下に、本発明の実施形態を図面に基づいて説明する。   Embodiments of the present invention will be described below with reference to the drawings.

<<第1実施形態>>
図1は、本発明の第1実施形態のおける回路基板の平面透視図であり、図2は、本発明の第1実施形態における伸縮性基板を示す図であり、図2(a)は平面透視図であり、図2(b)は、図2(a)のIIb-IIb線に沿った断面図である。
<< first embodiment >>
FIG. 1 is a plan perspective view of a circuit board according to the first embodiment of the present invention, FIG. 2 is a diagram showing a stretchable board according to the first embodiment of the present invention, and FIG. FIG. 2B is a perspective view taken along line IIb-IIb in FIG.

本実施形態における回路基板1は、図1に示すように、伸縮性基板20と、薄膜トランジスタ40と、配線50と、を備えている。この回路基板1は、例えば、人体に密着配置させて人体の動作に追随させる用途や、複雑な形状の物体の表面を覆うように配置される用途に使用される。なお、本実施形態における「回路基板1」が本発明の「回路基板」の一例に相当する。   As shown in FIG. 1, the circuit board 1 in this embodiment includes a stretchable substrate 20, a thin film transistor 40, and wiring 50. The circuit board 1 is used for, for example, an application in which the circuit board 1 is placed in close contact with the human body to follow the movement of the human body, or an application in which the circuit board 1 is arranged so as to cover the surface of an object having a complicated shape. The “circuit board 1” in the present embodiment corresponds to an example of the “circuit board” of the present invention.

伸縮性基板20は、図2(a)及び図2(b)に示すように、基材21と、アイランド30と、を備えている。なお、図2(a)及び図2(b)に示す例では、1つのアイランド30が基材21に埋設されているが、特にこれに限定されず、基材に設けられたアイランドの数や配置は任意に設定することができる。   As shown in FIGS. 2A and 2B, the stretchable substrate 20 includes a base material 21 and an island 30. In the example shown in FIGS. 2A and 2B, one island 30 is embedded in the base 21. However, the present invention is not limited to this, and the number of islands provided in the base Arrangement can be arbitrarily set.

基材21は、平面上(図中X方向及びY方向)に延在したシート状に形成されている。この基材21は、当該基材21の図中上側の主面(以下単に、「第1の主面22」とも称する。)と図中下側の主面(以下単に、「第2の主面23」とも称する。)を有しており、これら両主面22,23が相互に実質的に平行となるように形成されている。このような伸縮性基板20は、図中XY平面に沿った方向において伸縮可能となっている(以下、単に「伸縮方向」とも称する)。   The base material 21 is formed in a sheet shape extending in a plane (X direction and Y direction in the figure). The base material 21 includes an upper main surface (hereinafter also simply referred to as “first main surface 22”) and a lower main surface (hereinafter simply referred to as “second main surface”) in the drawing. The main surfaces 22 and 23 are formed so as to be substantially parallel to each other. Such a stretchable substrate 20 can be stretched in the direction along the XY plane in the drawing (hereinafter also simply referred to as “stretching direction”).

この基材21は、0.1[MPa]〜10[MPa]程度のヤング率を有する材料から構成されている。このような基材21を構成する材料の具体例としては、例えば、シリコーンゴム、ウレタンゴム、フッ素ゴム、天然ゴム、アクリルゴム、熱可塑性エラストマー等のエラストマーを例示することができる。   The base material 21 is made of a material having a Young's modulus of about 0.1 [MPa] to 10 [MPa]. Specific examples of the material constituting the base material 21 include, for example, elastomers such as silicone rubber, urethane rubber, fluoro rubber, natural rubber, acrylic rubber, and thermoplastic elastomer.

アイランド30は、平板形状を有しており、当該アイランド30の全面が基材21で覆われることで、外部に露出することなく、基材21の内部に埋設されている。このアイランド30は、当該アイランド30の図中上側の主面(以下単に、「第3の主面31」とも称する。)と、当該アイランド30の図中下側の主面(以下単に、「第4の主面32」とも称する。)と、を有しており、これら両主面31,32が相互に実質的に平行となるように形成されている。なお、アイランド30の形状は、特に上述に限定されず、例えば、円板形状等でもよい。   The island 30 has a flat plate shape, and the entire surface of the island 30 is covered with the base material 21 so that the island 30 is embedded in the base material 21 without being exposed to the outside. The island 30 includes a main surface on the upper side of the island 30 (hereinafter also simply referred to as “third main surface 31”) and a main surface on the lower side of the island 30 in the drawing (hereinafter simply referred to as “first” 4 ”, and these main surfaces 31 and 32 are formed so as to be substantially parallel to each other. The shape of the island 30 is not particularly limited to the above, and may be, for example, a disk shape.

このアイランド30は、基材21に対して相対的に硬い材料で構成されている。このため、基材21を任意に伸縮させても、アイランド30の形状がほとんど変化しない。これにより、伸縮性基板20は、伸縮性を有すると共に、形状不変なアイランド30上に他の部材を適当な固定手段を用いて保持、固定することができる。   The island 30 is made of a material that is relatively hard with respect to the base material 21. For this reason, even if the base material 21 is arbitrarily expanded and contracted, the shape of the island 30 hardly changes. Thereby, the stretchable substrate 20 has stretchability and can hold and fix other members on the island 30 that does not change shape by using an appropriate fixing means.

このようなアイランド30は、具体的には、基材21を構成する材料のヤング率(E)に対して相対的に大きいヤング率(E)を有する材料から構成されており(E>E)、好ましくは、基材21を構成する材料のヤング率に対して2倍以上のヤング率を有する材料で構成されている(E≧2×E)。 Specifically, such an island 30 is made of a material having a relatively large Young's modulus (E 2 ) relative to the Young's modulus (E 1 ) of the material constituting the base material 21 (E 2 > E 1 ), preferably, a material having a Young's modulus that is twice or more the Young's modulus of the material constituting the substrate 21 (E 2 ≧ 2 × E 1 ).

また、アイランド30を構成する材料の具体例としては、例えば、基材21を構成するエラストマーと同一のエラストマーにフィラーを添加したものを例示することができる。フィラーとしては、例えば、シリカ粉末、カーボンブラック、アルミナ粉末等を例示することができる。なお、フィラーの添加量は、所望のヤング率に応じて適宜設定されるが、当該アイランドの材料の全重量に対して1〜60重量%であることが好ましい。   Moreover, as a specific example of the material which comprises the island 30, what added the filler to the same elastomer as the elastomer which comprises the base material 21 can be illustrated, for example. Examples of the filler include silica powder, carbon black, and alumina powder. In addition, although the addition amount of a filler is suitably set according to the desired Young's modulus, it is preferable that it is 1 to 60 weight% with respect to the total weight of the material of the said island.

このように、基材21を構成するエラストマーと同一のエラストマーにフィラーを添加することで、アイランド30のヤング率が基材21のヤング率に対して相対的に大きくなり、基材21に対してアイランド30を相対的に硬くすることができる。   In this way, by adding a filler to the same elastomer as that constituting the base material 21, the Young's modulus of the island 30 becomes relatively larger than the Young's modulus of the base material 21. The island 30 can be made relatively hard.

なお、基材21を構成するエラストマーと同一のエラストマーを主成分としつつ、基材21よりも架橋剤の配合比を多くしたり、基材21よりも硬化剤の配合比を多くすることで、アイランド30のヤング率を基材21のヤング率より大きくしてもよい。   In addition, while having the same elastomer as the main component constituting the base material 21 as a main component, increasing the blending ratio of the crosslinking agent than the base material 21, or increasing the blending ratio of the curing agent than the base material 21, The Young's modulus of the island 30 may be larger than the Young's modulus of the base material 21.

また、基材21を構成するエラストマーと同一のエラストマーを主成分とする材料でアイランド30を構成することで、基材21とアイランド30の密着性を向上させることができる。これにより、伸縮性基板20の伸縮の繰り返しに伴う基材21からのアイランド30の剥離を抑制することができる。   Moreover, the adhesiveness of the base material 21 and the island 30 can be improved by configuring the island 30 with a material mainly composed of the same elastomer as that of the base material 21. Thereby, peeling of the island 30 from the base material 21 accompanying repetition of expansion and contraction of the elastic substrate 20 can be suppressed.

なお、アイランド30を構成する材料のヤング率が、基材21を構成する材料のヤング率よりも相対的に大きければ、アイランド30を構成する材料は特に限定されない。例えば、基材21を構成するエラストマーとは異なるエラストマー、エラストマー以外の樹脂材料、セラミックス、或いは、ガラス等でアイランド30を構成してもよい。また、アイランド30が導電性を有してもよい場合には、金属材料でアイランド30を構成してもよい。   In addition, as long as the Young's modulus of the material which comprises the island 30 is relatively larger than the Young's modulus of the material which comprises the base material 21, the material which comprises the island 30 will not be specifically limited. For example, the island 30 may be made of an elastomer different from the elastomer constituting the base material 21, a resin material other than the elastomer, ceramics, or glass. Further, when the island 30 may have conductivity, the island 30 may be made of a metal material.

このような基材21は、厚みが10[μm]〜100[μm]であることが好ましく、アイランド30は、厚みが10[μm]〜100[μm]であることが好ましい。   Such a substrate 21 preferably has a thickness of 10 [μm] to 100 [μm], and the island 30 preferably has a thickness of 10 [μm] to 100 [μm].

本実施形態におけるアイランド30の第3及び第4の主面31,32上には、被覆部24が積層している。この被覆部24は、基材21が当該第3及び第4の主面31,32の全面を覆うことで形成されている。このように、平面視においてアイランド30と重複する領域についても、伸縮可能な基材21により構成される被覆部24が当該第3及び第4の主面31,32を覆っていることで、伸縮性基板20の伸縮方向における伸縮性が低下するのが抑制されている。   The covering portion 24 is stacked on the third and fourth main surfaces 31 and 32 of the island 30 in the present embodiment. The covering portion 24 is formed by the base material 21 covering the entire surfaces of the third and fourth main surfaces 31 and 32. Thus, also in the region overlapping with the island 30 in a plan view, the covering portion 24 constituted by the extendable base material 21 covers the third and fourth main surfaces 31 and 32, so that the expansion and contraction is achieved. It is suppressed that the elasticity in the expansion / contraction direction of the conductive substrate 20 is lowered.

また、アイランド30には、図2(a)及び図2(b)に示すように、1つの第1の貫通孔33が形成されている。この第1の貫通孔33は、略円形状の開口を有しており、アイランド30の第3及び第4の主面31、32の間を一様の径を有するように貫通し、鉛直方向(図中Z方向)に沿って形成されている。また、この第1の貫通孔33の内部には、当該第1の貫通孔33の内面に接触するように被覆部24の一部が突出している。そして、被覆部24の突出した部分が第1の貫通孔33に沿って延在することで、この第1の貫通孔33を介して、アイランド30の両方の主面31,32に積層する被覆部24同士が連通されている。結果的には、この第1の貫通孔33の内部に基材21が充填している。    Further, as shown in FIGS. 2A and 2B, one first through hole 33 is formed in the island 30. The first through hole 33 has a substantially circular opening, penetrates between the third and fourth main surfaces 31 and 32 of the island 30 so as to have a uniform diameter, and extends in the vertical direction. It is formed along (Z direction in the figure). In addition, a part of the covering portion 24 protrudes inside the first through hole 33 so as to be in contact with the inner surface of the first through hole 33. Then, the protruding portion of the covering portion 24 extends along the first through hole 33, so that the covering is laminated on both main surfaces 31 and 32 of the island 30 through the first through hole 33. The parts 24 communicate with each other. As a result, the base material 21 is filled in the first through hole 33.

なお、本実施形態では、基材21によって第1の貫通孔33の内部が完全に充填されているが、被覆部24の一部が突出することで、第1の貫通孔33の少なくとも一部に基材21が当該第1の貫通孔33の内面と接触するように充填されていれば、基材21の充填量は特に限定されない。   In the present embodiment, the inside of the first through-hole 33 is completely filled with the base material 21, but at least a part of the first through-hole 33 is formed by projecting a part of the covering portion 24. If the base material 21 is filled so that it may contact with the inner surface of the said 1st through-hole 33, the filling amount of the base material 21 will not be specifically limited.

なお、特に限定しないが、このような第1の貫通孔33の径は、10[μm]以上であることが好ましい。これにより、第1の貫通孔33の内部に基材21を取り込み易くすることができる。   Although not particularly limited, the diameter of the first through hole 33 is preferably 10 [μm] or more. Thereby, the base material 21 can be easily taken into the first through hole 33.

なお、本実施形態では、第1の貫通孔33の貫通方向に対して実質的に直交する当該第1の貫通孔33の断面が、当該断面の中心(C1)に対して点対称となるように形成されていれば、特に円形状に限定されず、例えば、特に図示しないが、第1の貫通孔33は、四角形、菱型、又は、六角形などのn角形(但し、nは偶数である。)や楕円等の断面形状を有していてもよい。   In the present embodiment, the cross section of the first through hole 33 that is substantially orthogonal to the penetration direction of the first through hole 33 is point-symmetric with respect to the center (C1) of the cross section. The first through hole 33 is not limited to a circular shape. For example, the first through-hole 33 has an n-gonal shape such as a quadrangle, a rhombus, or a hexagon (where n is an even number). Or a cross-sectional shape such as an ellipse.

また、本実施形態では、1つのアイランド30に対して1つの第1の貫通孔33が形成されているが、特にこれに限定されない。図3は、本発明の第1実施形態における伸縮性基板の第1変形例を示す図であり、図3(a)は平面透視図であり、図3(b)は、図3(a)のIIIb-IIIb線に沿った断面図である。   In the present embodiment, one first through hole 33 is formed for one island 30, but the present invention is not particularly limited to this. FIG. 3 is a view showing a first modification of the stretchable substrate in the first embodiment of the present invention, FIG. 3 (a) is a plan perspective view, and FIG. 3 (b) is FIG. 3 (a). FIG. 3 is a cross-sectional view taken along line IIIb-IIIb.

例えば、図3(a)及び図3(b)に示すように、第1の貫通孔33は、複数形成されていてもよい。伸縮性基板20Aに設けられたアイランド30Aには、5つの第1の貫通孔33a〜33eが形成されている。このうち、第1の貫通孔33aは、アイランド30Aの中心(C2)と実質的に同一の中心(C1)を有するように形成されている。また、第1の貫通孔33aの中心と同一の中心を有する仮想円上に中心を有する第1の貫通孔33b〜33eが形成されている。そして、これらの貫通孔33b〜33eが当該仮想円の周方向に沿って実質的に等間隔となるよう配置されている。   For example, as shown in FIGS. 3A and 3B, a plurality of first through holes 33 may be formed. Five first through holes 33a to 33e are formed in the island 30A provided in the stretchable substrate 20A. Among these, the first through hole 33a is formed to have a center (C1) substantially the same as the center (C2) of the island 30A. In addition, first through holes 33b to 33e having a center are formed on a virtual circle having the same center as the center of the first through hole 33a. And these through-holes 33b-33e are arrange | positioned so that it may become substantially equal intervals along the circumferential direction of the said virtual circle.

このように、複数の第1の貫通孔33は、当該複数の第1の貫通孔33が形成されたアイランド30Aの中心(C2)に対して点対称となるように形成されていることが好ましい。なお、アイランド30Aの中心(C2)に対して実質的に点対称となるよう形成される複数の第1の貫通孔33は、特に上述に限定されない。   Thus, it is preferable that the plurality of first through holes 33 are formed so as to be point-symmetric with respect to the center (C2) of the island 30A where the plurality of first through holes 33 are formed. . The plurality of first through holes 33 formed so as to be substantially point-symmetric with respect to the center (C2) of the island 30A is not particularly limited to the above.

また、本実施形態では、第1の貫通孔33は、一様の径を有するように形成されているが、特にこれに限定されない。特に限定しないが、例えば、アイランド30の第3及び第4の主面31,32の間に亘って、第1の貫通孔33の径が漸次的に変化するように形成されていてもよい。   In the present embodiment, the first through hole 33 is formed to have a uniform diameter, but is not particularly limited thereto. Although not particularly limited, for example, the diameter of the first through hole 33 may be formed so as to gradually change between the third and fourth main surfaces 31 and 32 of the island 30.

また、本実施形態では、第1の貫通孔33は、アイランド30の第3及び第4の主面31,32の間を鉛直方向に貫通するように形成されているが、特にこれに限定されない。   Further, in the present embodiment, the first through hole 33 is formed so as to penetrate between the third and fourth main surfaces 31 and 32 of the island 30 in the vertical direction, but is not particularly limited thereto. .

なお、本実施形態における「伸縮性基板20」が本発明の「伸縮性基板」の一例に相当し、本実施形態における「基材21」が本発明の「基材」の一例に相当し、本実施形態における「アイランド30」が本発明の「難伸縮部」の一例に相当し、本実施形態における「第3の主面31」が本発明の「第1の主面」の一例に相当し、本実施形態における「第4の主面32」が本発明の「第2の主面」の一例に相当し、本実施形態における「第1の貫通孔33」が本発明の「貫通孔」の一例に相当する。   The “stretchable substrate 20” in the present embodiment corresponds to an example of the “stretchable substrate” of the present invention, the “base material 21” in the present embodiment corresponds to an example of the “base material” of the present invention, The “island 30” in the present embodiment corresponds to an example of the “hard stretchable part” of the present invention, and the “third main surface 31” in the present embodiment corresponds to an example of the “first main surface” of the present invention. The “fourth main surface 32” in the present embodiment corresponds to an example of the “second main surface” in the present invention, and the “first through hole 33” in the present embodiment is the “through hole” in the present invention. Is equivalent to an example.

また、上述において、「第1の貫通孔33の中心(C1)」及び「アイランド30の中心(C2)」とは、平面視における重心の位置をそれぞれ示す。ここで「重心」とは、平面視における輪郭の内部を一様の質量にて分布させたときの質量中心を意味する。   In the above description, “center of first through-hole 33 (C1)” and “center of island 30 (C2)” indicate the position of the center of gravity in plan view. Here, the “centroid” means the center of mass when the inside of the contour in plan view is distributed with a uniform mass.

図4は、本発明の第1実施形態における回路基板の図1のIV-IV線に沿った断面図である。   4 is a cross-sectional view taken along line IV-IV in FIG. 1 of the circuit board according to the first embodiment of the present invention.

薄膜トランジスタ40は、図1及び図4に示すように、伸縮性基板20のアイランド30上に形成されている。このように、基材21よりも相対的に硬いアイランド30上に薄膜トランジスタ40を設けることで、基材21の伸縮に伴って薄膜トランジスタ40の破壊の防止を図ることができる。この薄膜トランジスタ40は、アイランド30と同様、当該薄膜トランジスタ40の全面が基材21で覆われており、外部に露出することなく、基材21の内部に埋設されている。なお、本実施形態における「薄膜トランジスタ40」が本発明の「電子部品」及び「薄膜トランジスタ」の一例に相当する。     The thin film transistor 40 is formed on the island 30 of the stretchable substrate 20, as shown in FIGS. In this manner, by providing the thin film transistor 40 on the island 30 that is relatively harder than the base material 21, it is possible to prevent the thin film transistor 40 from being destroyed as the base material 21 expands and contracts. Like the island 30, the thin film transistor 40 is covered with the base material 21 and is embedded in the base material 21 without being exposed to the outside. The “thin film transistor 40” in this embodiment corresponds to an example of “electronic component” and “thin film transistor” of the present invention.

本実施形態における薄膜トランジスタ40は、ボトムゲートトップコンタクト型の構造を有する薄膜トランジスタであり、アイランド30の上にゲート電極41、ゲート絶縁層42、及び半導体層43が順に積層するように設けられている。そして、当該ゲート絶縁層42及び半導体層43の上部に並列となるようにソース電極44とドレイン電極45が設けられている。これらの電極44,45の間には、半導体層43が介在しており、これにより、所定の間隔が形成されている。   The thin film transistor 40 in the present embodiment is a thin film transistor having a bottom gate top contact type structure, and is provided on the island 30 so that a gate electrode 41, a gate insulating layer 42, and a semiconductor layer 43 are sequentially stacked. A source electrode 44 and a drain electrode 45 are provided in parallel on the gate insulating layer 42 and the semiconductor layer 43. A semiconductor layer 43 is interposed between the electrodes 44 and 45, thereby forming a predetermined interval.

なお、このドレイン電極45の2次側に画素電極を接続することで、当該薄膜トランジスタ40をスイッチング素子として用いた画像表示装置を得ることができる。また、ソース電極44の1次側に圧力検出素子を接続することで、圧力検出装置を得ることができる。   Note that an image display device using the thin film transistor 40 as a switching element can be obtained by connecting a pixel electrode to the secondary side of the drain electrode 45. Further, a pressure detection device can be obtained by connecting a pressure detection element to the primary side of the source electrode 44.

なお、本実施形態における「ゲート電極41」が本発明の「ゲート電極」の一例に相当し、本実施形態における「ソース電極44」が本発明の「ソース電極」の一例に相当し、本実施形態における「ドレイン電極45」が本発明の「ドレイン電極」の一例に相当する。   The “gate electrode 41” in the present embodiment corresponds to an example of the “gate electrode” of the present invention, and the “source electrode 44” in the present embodiment corresponds to an example of the “source electrode” of the present invention. The “drain electrode 45” in the embodiment corresponds to an example of the “drain electrode” of the present invention.

配線50は、図1及び図4に示すように、第1の配線60と、第2の配線70と、絶縁樹脂部80と、を有している。   As shown in FIGS. 1 and 4, the wiring 50 includes a first wiring 60, a second wiring 70, and an insulating resin portion 80.

第1の配線60は、第1及び第2の走査配線61、65と、第1及び第2の引出配線63、67と、第1及び第2の立上り配線64、68と、を有している。また、第2の配線70は、第3の走査配線71と、第3の引出配線73と、第3の立上り配線74と、を有している。   The first wiring 60 includes first and second scanning wirings 61 and 65, first and second lead wirings 63 and 67, and first and second rising wirings 64 and 68. Yes. The second wiring 70 includes a third scanning wiring 71, a third extraction wiring 73, and a third rising wiring 74.

第1の走査配線61は、基材21の第1の主面22上をY方向に沿って延在している。この第1の走査配線61からは、第1の引出配線63が基材21の第1の主面22上をX方向に沿って引き出されている。この第1の引出配線63は、一方の端部で第1の主面22に露出した第1の立上り配線64と電気的に接続されている。   The first scanning wiring 61 extends on the first main surface 22 of the base material 21 along the Y direction. From the first scanning wiring 61, a first lead wiring 63 is drawn along the X direction on the first main surface 22 of the substrate 21. The first lead wiring 63 is electrically connected to the first rising wiring 64 exposed at the first main surface 22 at one end.

第1の立上り配線64は、基材21中を鉛直方向に沿って延在する第2の貫通孔241の内部に形成されている。この第1の立上り配線64は、図4に示すように、一方の端部では、ソース電極44と電気的に接続されている。また、他方の端部では、基材21の第1の主面22で露出しており、第1の走査配線61を介して、回路基板1に実装される別の薄膜トランジスタのソース電極(不図示)と電気的に接続されている。   The first rising wiring 64 is formed inside a second through hole 241 that extends in the base member 21 along the vertical direction. As shown in FIG. 4, the first rising wiring 64 is electrically connected to the source electrode 44 at one end. Further, the other end portion is exposed at the first main surface 22 of the base material 21, and the source electrode (not shown) of another thin film transistor mounted on the circuit board 1 through the first scanning wiring 61. ) And are electrically connected.

なお、第1の引出配線63及び第1の立上り配線64は、ソース電極44を第1の主面22上で電気的に接続することが可能となっていれば、その配置や経路については、特に上述に制限されない。   If the first lead-out wiring 63 and the first rising wiring 64 can electrically connect the source electrode 44 on the first main surface 22, the arrangement and path thereof are as follows. In particular, it is not limited to the above.

第2の走査配線65は、基材21の第1の主面22上をY方向に沿って延在している。この第2の走査配線65からは、第2の引出配線67が基材21の第1の主面22上をX方向に沿って引き出されている。この第2の引出配線67は、一方の端部で第1の主面22に露出した第2の立上り配線68と電気的に接続されている。   The second scanning wiring 65 extends on the first main surface 22 of the base material 21 along the Y direction. From the second scanning wiring 65, a second lead wiring 67 is drawn on the first main surface 22 of the base member 21 along the X direction. The second lead wiring 67 is electrically connected to the second rising wiring 68 exposed at the first main surface 22 at one end.

第2の立上り配線68は、基材21中を鉛直方向に沿って延在する第3の貫通孔242の内部に形成されている。この第2の立上り配線68は、図4に示すように、一方の端部では、ドレイン電極45と電気的に接続されている。また、他方の端部では、基材21の第1の主面22で露出しており、第2の走査配線65を介して、回路基板1に実装される別の薄膜トランジスタのドレイン電極(不図示)と電気的に接続されている。   The second rising wiring 68 is formed inside a third through hole 242 that extends in the base material 21 along the vertical direction. As shown in FIG. 4, the second rising wiring 68 is electrically connected to the drain electrode 45 at one end. Further, the other end portion is exposed at the first main surface 22 of the base material 21, and the drain electrode (not shown) of another thin film transistor mounted on the circuit board 1 through the second scanning wiring 65. ) And are electrically connected.

なお、第2の引出配線67及び第2の立上り配線68は、ドレイン電極45が第1の主面22上で電気的に接続することが可能となっていれば、その配置や経路については、特に上述に制限されない。   If the drain electrode 45 can be electrically connected on the first main surface 22, the arrangement and path of the second extraction wiring 67 and the second rising wiring 68 are as follows. In particular, it is not limited to the above.

図1に示すように、第3の走査配線71は、基材21の第1の主面22上をX方向に沿って延在している。第3の引出配線73は、アイランド30の第3の主面31上に形成されており、アイランド30と薄膜トランジスタ40との間に介装されている。この第3の引出配線73は、ゲート電極41に連結されており、当該第3の引出配線73の一部がゲート電極41から薄膜トランジスタ40の外側に向かって延在している。   As shown in FIG. 1, the third scanning wiring 71 extends along the X direction on the first main surface 22 of the substrate 21. The third lead wiring 73 is formed on the third main surface 31 of the island 30 and is interposed between the island 30 and the thin film transistor 40. The third lead wiring 73 is connected to the gate electrode 41, and a part of the third lead wiring 73 extends from the gate electrode 41 toward the outside of the thin film transistor 40.

第3の走査配線71からは、第3の立上り配線74が、第1及び第2の立上り配線64、68と同様に、鉛直方向に沿って引き出されている。この第3の立上り配線74は、鉛直方向に沿って延在する第4の貫通孔243の内部に形成されており、端部で第3の引出配線73と電気的に接続している。また、他方の端部では、基材21の第1の主面22で露出しており、第3の走査配線71を介して、回路基板1に実装される別の薄膜トランジスタのゲート電極(不図示)と電気的に接続されている。   Similar to the first and second rising lines 64 and 68, the third rising line 74 is drawn from the third scanning line 71 along the vertical direction. The third rising wiring 74 is formed inside a fourth through hole 243 extending along the vertical direction, and is electrically connected to the third lead wiring 73 at the end. Further, the other end is exposed at the first main surface 22 of the base material 21, and the gate electrode (not shown) of another thin film transistor mounted on the circuit board 1 through the third scanning wiring 71. ) And are electrically connected.

なお、第3の引出配線73及び第3の立上り配線74は、ゲート電極41が第1の主面22上で電気的に接続することが可能となっていれば、その配置や経路については、特に上述に制限されない。   If the gate electrode 41 can be electrically connected on the first main surface 22, the third lead wiring 73 and the third rising wiring 74 can be arranged and routed as follows. In particular, it is not limited to the above.

この配線50は、基材21の伸縮に追従するために伸縮性を有している。伸縮性を有する配線50としては、例えば、特開2012−54192号公報に開示されているものを用いることができる。   The wiring 50 has elasticity to follow the expansion and contraction of the base material 21. As the wiring 50 which has a stretching property, what is disclosed by Unexamined-Japanese-Patent No. 2012-54192 can be used, for example.

具体的には、この配線50は、例えば、水性ポリウレタン分散液と導電性粒子から構成される導電性ペーストを塗布し、当該導電性ペーストを乾燥させることで形成されている。この乾燥によってポリウレタン分散液が水分を含まないポリウレタンエラストマーとなり、このポリウレタンエラストマーが導電性粒子を結合するバインダとして機能することで、配線50に伸縮性が付与される。   Specifically, the wiring 50 is formed, for example, by applying a conductive paste composed of an aqueous polyurethane dispersion and conductive particles and drying the conductive paste. By this drying, the polyurethane dispersion becomes a polyurethane elastomer containing no moisture, and the polyurethane elastomer functions as a binder for bonding the conductive particles, thereby imparting stretchability to the wiring 50.

なお、本実施形態における「配線50」が本発明の「配線」の一例に相当する。   The “wiring 50” in the present embodiment corresponds to an example of the “wiring” of the present invention.

絶縁樹脂部80は、第1の配線60と、第2の配線70と、を電気的に絶縁するため、基材21の第1の主面22上に設けられている。この樹脂絶縁部80は、図1に示すように、平面視において、第1の走査配線61及び第3の走査配線71の重複部分(交差部分)と、第2の走査配線65及び第3の走査配線71の重複部分と、に設けられている。これにより、重複部分において絶縁性が確保されるので、配線50の短絡不良の抑制を図ることができる。   The insulating resin portion 80 is provided on the first main surface 22 of the base material 21 in order to electrically insulate the first wiring 60 and the second wiring 70. As shown in FIG. 1, the resin insulating portion 80 includes an overlapping portion (intersection portion) of the first scanning wiring 61 and the third scanning wiring 71, the second scanning wiring 65, and the third scanning wiring in plan view. It is provided in the overlapping part of the scanning wiring 71. Thereby, since insulation is ensured in the overlapping portion, it is possible to suppress a short circuit failure of the wiring 50.

図5は、本発明の第1実施形態における回路基板の貫通孔、電子部品、及び、配線の位置関係を説明するための図であり、難伸縮部の平面図である。   FIG. 5 is a diagram for explaining the positional relationship between the through holes of the circuit board, the electronic components, and the wirings according to the first embodiment of the present invention, and is a plan view of the hardly stretchable part.

本実施形態では、回路基板1におけるアイランド30は、図5に示すように、平面視において、第3の主面31上に実装領域36と、非実装領域37と、を有している。実装領域36とは、平面視において、薄膜トランジスタ40又は配線50の少なくとも一方が実装された領域であり(図中一点鎖線により囲まれた領域)、非実装領域37とは、平面視において、薄膜トランジスタ40又は配線50のいずれもが実装されていない領域である。本実施形態では、第1の貫通孔33は、アイランド30の非実装領域37に形成されている。   In the present embodiment, the island 30 in the circuit board 1 has a mounting area 36 and a non-mounting area 37 on the third main surface 31 in plan view, as shown in FIG. The mounting region 36 is a region where at least one of the thin film transistor 40 or the wiring 50 is mounted in a plan view (a region surrounded by an alternate long and short dash line in the drawing), and the non-mounting region 37 is a thin film transistor 40 in the plan view. Alternatively, it is an area where none of the wiring 50 is mounted. In the present embodiment, the first through hole 33 is formed in the non-mounting region 37 of the island 30.

次に、本実施形態におけるアイランド30の製造方法について、図6(a)〜図6(c)を参照しながら説明する。   Next, the manufacturing method of the island 30 in this embodiment is demonstrated, referring FIG. 6 (a)-FIG.6 (c).

本実施形態では、アイランド30の第3の主面31上に薄膜トランジスタ40及び配線50を形成すると共に、アイランド30の第3及び第4の主面31,32の間を貫通する第1の貫通孔33を形成する。   In the present embodiment, the thin film transistor 40 and the wiring 50 are formed on the third main surface 31 of the island 30 and the first through hole penetrating between the third and fourth main surfaces 31 and 32 of the island 30 is formed. 33 is formed.

本実施形態におけるアイランド30の製造方法は、アイランドの形成工程と、薄膜トランジスタ及び第3の引出配線の形成工程と、貫通孔形成工程と、を備えている。   The manufacturing method of the island 30 in the present embodiment includes an island forming step, a thin film transistor and a third lead wiring forming step, and a through hole forming step.

まず、アイランドの形成工程では、図6(a)に示すように、アイランド30を所定の形状に形成する。具体的には、例えば、薄膜トランジスタ40や第1の貫通孔33が配置可能な寸法にアイランド30を切削加工する。   First, in the island formation step, as shown in FIG. 6A, the island 30 is formed in a predetermined shape. Specifically, for example, the island 30 is cut to a dimension that allows the thin film transistor 40 and the first through hole 33 to be disposed.

次に、薄膜トランジスタ及び第3の引出配線の形成工程では、図6(b)に示すように、薄膜トランジスタ40及び第3の引出配線73を、上述の準備したアイランド30上に形成する。   Next, in the formation process of the thin film transistor and the third lead wiring, as shown in FIG. 6B, the thin film transistor 40 and the third lead wiring 73 are formed on the island 30 prepared as described above.

具体的には、まず、スパッタリング法によりアルミニウム(Al)をアイランド30上に積層することでゲート電極41及び第3の引出配線73を同時に一体的に形成する。なお、本実施形態では、ゲート電極41及び第3の引出配線73を構成する導電性材料として、アルミニウム(Al)を用いているが、特にこれに限定されず、例えば、クロム(Cr)、チタン(Ti)、銅(Cu)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、タンタル(Ta)、又は、これらを少なくとも一つ含む合金等を用いてもよい。   Specifically, first, the gate electrode 41 and the third lead wiring 73 are integrally formed at the same time by laminating aluminum (Al) on the island 30 by a sputtering method. In the present embodiment, aluminum (Al) is used as the conductive material that constitutes the gate electrode 41 and the third lead-out wiring 73. However, the present invention is not limited to this. For example, chromium (Cr), titanium (Ti), copper (Cu), molybdenum (Mo), tungsten (W), nickel (Ni), gold (Au), palladium (Pd), platinum (Pt), silver (Ag), tin (Sn), tantalum (Ta) or an alloy containing at least one of these may be used.

また、ゲート電極41及び第3の引出配線73の製法は、特に上述に限定されず、例えば、グラビア印刷法、スクリーン印刷法、グラビアオフセット印刷法等の印刷法、化学蒸着法、無電解めっき法、電解めっき法、或いはそれらを組み合わせた方法等によって、ゲート電極41及び第3の引出配線73を形成してもよい。なお、上述のような印刷法を用いる場合、導電性材料に代えて導電性インクをアイランド30上に印刷して硬化させることでゲート電極41を形成する。このようなゲート電極41を構成する導電性インクとしては、例えば、金(Au)、銀(Ag)、カーボン(C)等のナノ金属粒子が含有したものを例示することができる。   Moreover, the manufacturing method of the gate electrode 41 and the 3rd extraction wiring 73 is not specifically limited above, For example, printing methods, such as a gravure printing method, a screen printing method, a gravure offset printing method, a chemical vapor deposition method, an electroless-plating method Alternatively, the gate electrode 41 and the third lead wiring 73 may be formed by an electrolytic plating method or a method combining them. Note that when the printing method as described above is used, the gate electrode 41 is formed by printing and curing a conductive ink on the island 30 instead of the conductive material. Examples of the conductive ink constituting the gate electrode 41 include those containing nano metal particles such as gold (Au), silver (Ag), and carbon (C).

次に、プラズマ酸化法やUV酸化法を用いてゲート電極41の表面を酸化させ、酸化アルミニウム(AlOx)被膜を積層させることでゲート絶縁層42を形成する。次に、真空蒸着法を用いてゲート絶縁層42上にDNTT(dinaphthothienothiophene)を積層させることで半導体層43を形成する。なお、半導体層43を構成する材料は、特に上述に限定されない。   Next, the surface of the gate electrode 41 is oxidized using a plasma oxidation method or a UV oxidation method, and an aluminum oxide (AlOx) film is laminated to form the gate insulating layer 42. Next, a semiconductor layer 43 is formed by stacking DNTT (dinaphthothienothiophene) on the gate insulating layer 42 using a vacuum deposition method. In addition, the material which comprises the semiconductor layer 43 is not specifically limited above.

次に、スクリーン印刷法により銀(Ag)インクを印刷し硬化させることでソース電極44及びドレイン電極45を形成する。なお、ソース電極44及びドレイン電極45の製法は、特に上記に限定されず、上述のゲート電極41で例示したような製法によって構成してもよい。   Next, the source electrode 44 and the drain electrode 45 are formed by printing and curing silver (Ag) ink by a screen printing method. In addition, the manufacturing method of the source electrode 44 and the drain electrode 45 is not specifically limited to the above, You may comprise by the manufacturing method which was illustrated with the above-mentioned gate electrode 41. FIG.

次に、貫通孔形成工程では、図6(c)に示すように、アイランド30の非実装領域において、当該アイランド30を鉛直方向に沿って切削加工し貫通することで第1の貫通孔33を形成する。なお、第1の貫通孔33を形成する方法は、特に上述に限定されない。例えば、第1の貫通孔33を形成する方法として、レーザーによるアブレーションで基材21を貫通することで形成してもよい。   Next, in the through hole forming step, as shown in FIG. 6C, in the non-mounting region of the island 30, the island 30 is cut and penetrated along the vertical direction to form the first through hole 33. Form. The method for forming the first through hole 33 is not particularly limited to the above. For example, as a method of forming the first through hole 33, the first through hole 33 may be formed by penetrating the base material 21 by laser ablation.

次に、本実施形態における回路基板1の製造方法について、図7(a)〜図7(e)を参照しながら説明する。   Next, a method for manufacturing the circuit board 1 in the present embodiment will be described with reference to FIGS. 7 (a) to 7 (e).

本実施形態における回路基板1の製造方法は、下部基材形成工程と、アイランドの載置工程と、上部基材形成工程と、配線形成工程と、を備えている。   The manufacturing method of the circuit board 1 in the present embodiment includes a lower base material forming step, an island placing step, an upper base material forming step, and a wiring forming step.

まず、下部基材形成工程では、図7(a)に示すように、容器90内に基材用材料25を流し込む。この基材用材料25としては、例えば、上述した基材21を構成することとなる液状エラストマーを例示することができる。そして、容器90内に流し込んだ基材用材料25を乾燥炉(不図示)内に載置し、90[℃]、4分間の条件で加熱し、基材用材料25を硬化させることで、下部基材26bを形成する。   First, in the lower base material forming step, the base material 25 is poured into the container 90 as shown in FIG. As this base material 25, the liquid elastomer which comprises the base material 21 mentioned above can be illustrated, for example. Then, the base material 25 poured into the container 90 is placed in a drying furnace (not shown), heated at 90 [° C.] for 4 minutes, and the base material 25 is cured, The lower base material 26b is formed.

次に、アイランドの載置工程では、図7(b)に示すように、上述の製法により形成された薄膜トランジスタ40が設けられたアイランド30を下部基材26b上の中央付近に載置する。   Next, in the island placing step, as shown in FIG. 7B, the island 30 provided with the thin film transistor 40 formed by the above-described manufacturing method is placed near the center on the lower substrate 26b.

次に、上部基材形成工程では、下部基材形成工程と同様の要領で、図7(c)に示すように、アイランド30が載置された下部基材26bが容器90内に収容したまま、この容器90内に基材用材料25を流し込む。このとき、基材用材料25は高い流動性を有するため、当該基材用材料25の表面において、アイランド30を載置することで生じた凹凸や、薄膜トランジスタ40を形成することで生じたアイランド30の凹凸が平坦化される。   Next, in the upper base material forming step, the lower base material 26b on which the island 30 is placed is housed in the container 90 as shown in FIG. 7C in the same manner as the lower base material forming step. The base material 25 is poured into the container 90. At this time, since the base material 25 has high fluidity, the unevenness generated by placing the island 30 on the surface of the base material 25 or the island 30 generated by forming the thin film transistor 40. The unevenness is flattened.

そして、図7(d)に示すように、容器90内に流し込んだ基材用材料25を乾燥炉(不図示)内に載置し、90[℃]、4分間の条件で加熱し、基材用材料25を硬化させることで、上部基材26aを形成する。これにより、アイランド30は基材21の内部に埋設される。   Then, as shown in FIG. 7 (d), the base material 25 poured into the container 90 is placed in a drying furnace (not shown), heated at 90 [° C.] for 4 minutes, The upper base material 26a is formed by curing the material 25. Thereby, the island 30 is embedded in the base material 21.

次に、配線形成工程では、図7(e)に示すように、まず、第2〜第4の貫通孔241〜243(第4の貫通孔243については、図1参照)を基材21の鉛直方向に沿って切削加工することで形成する。なお、これらの貫通孔241〜243の形成方法は、特に上述に限定されず、例えば、レーザーによるアブレーションで基材21を貫通することで形成されていてもよい。   Next, in the wiring formation step, as shown in FIG. 7E, first, the second to fourth through holes 241 to 243 (see FIG. 1 for the fourth through hole 243) are formed on the base material 21. It is formed by cutting along the vertical direction. In addition, the formation method of these through-holes 241-243 is not specifically limited to the above-mentioned, For example, you may form by penetrating the base material 21 by the ablation by a laser.

そして、例えば、スパッタリング法により第2〜第4貫通孔241〜243の内部にアルミニウム(Al)を充填させることで、第1〜第3の立上り配線64,68,74(第3の立上り配線74については、図1参照)を形成する。そして、スクリーン印刷法を用いて基材21の第1の主面22上に上述の導電性ペーストを印刷して硬化させることで、第1〜第3の走査配線61,65,71と,第1及び第2の引出配線63,67を形成する。なお、第1〜第3の立上り配線64,68,74及び第1〜第3の走査配線61,65,71を構成する材料は、特に上述に限定されない。また、第1〜第3の立上り配線64,68,74及び第1〜第3の走査配線61,65,71の製法は、特に上述に限定されない。   Then, for example, the first to third rising wirings 64, 68, 74 (third rising wiring 74 are filled by filling aluminum (Al) in the second to fourth through holes 241 to 243 by sputtering. (See FIG. 1). Then, by printing and curing the above-described conductive paste on the first main surface 22 of the substrate 21 using a screen printing method, the first to third scanning wirings 61, 65, 71, First and second lead wires 63 and 67 are formed. In addition, the material which comprises the 1st-3rd rise wiring 64,68,74 and the 1st-3rd scanning wiring 61,65,71 is not specifically limited above. The manufacturing method of the first to third rising wirings 64, 68, 74 and the first to third scanning wirings 61, 65, 71 is not particularly limited to the above.

また、このとき、グラビアオフセット印刷法によってフェノール樹脂インクを印刷して硬化させることで絶縁樹脂部80を形成する。なお、絶縁樹脂部80を構成する樹脂材料としては、特に上述に限定されない。また、絶縁樹脂部80の印刷法は、特に限定されず、例えば、スクリーン印刷法やグラビア印刷法であってもよい。以上により、回路基板1が完成する。   At this time, the insulating resin portion 80 is formed by printing and curing a phenol resin ink by a gravure offset printing method. The resin material constituting the insulating resin portion 80 is not particularly limited to the above. Moreover, the printing method of the insulating resin part 80 is not specifically limited, For example, the screen printing method and the gravure printing method may be sufficient. Thus, the circuit board 1 is completed.

なお、上述の製法では、液状エラストマーを硬化させることでアイランド30を基材21に埋め込んだが、特にこれに限定されない。例えば、金型内に架橋剤を配合した原料エラストマーとアイランドを配置して加硫成型処理を行うことでアイランド30を基材21に埋め込んでもよい。   In the above-described manufacturing method, the island 30 is embedded in the base material 21 by curing the liquid elastomer, but the invention is not particularly limited thereto. For example, the island 30 may be embedded in the base material 21 by disposing a raw material elastomer and island mixed with a crosslinking agent in a mold and performing vulcanization molding treatment.

次に、本実施形態における回路基板1及び伸縮性基板20の作用について説明する。   Next, the operation of the circuit board 1 and the stretchable board 20 in this embodiment will be described.

従来の伸縮性基板では、当該伸縮性基板を伸縮させる場合、伸縮方向と平行な界面において、基材とアイランドのヤング率の差に起因した高いせん断応力が生じる。これにより、基材とアイランドの伸縮方向と平行な界面において、アイランドが基材から剥離するおそれがある、といった問題があった。   In the conventional stretchable substrate, when the stretchable substrate is stretched, high shear stress is generated at the interface parallel to the stretch direction due to the difference in Young's modulus between the base material and the island. As a result, there is a problem that the island may peel from the base material at the interface parallel to the expansion and contraction direction of the base material and the island.

これに対し、本実施形態では、アイランド30は、当該アイランド30の伸縮方向と平行な界面(第3及び第4の主面31,32)を貫通する第1の貫通孔33を有している。このように、第3及び第4の主面31,32においては、当該第3及び第4の主面31,32の全体の面積から第1の貫通孔33がそれぞれの主面31,32で開口する開口の面積が減算される。これにより、アイランド30の両主面31,32において、基材21とアイランド30との接触面積が小さくなる。   On the other hand, in the present embodiment, the island 30 has a first through hole 33 that penetrates an interface (third and fourth main surfaces 31 and 32) parallel to the expansion and contraction direction of the island 30. . As described above, in the third and fourth main surfaces 31 and 32, the first through holes 33 are formed on the main surfaces 31 and 32 from the entire area of the third and fourth main surfaces 31 and 32. The area of the opening to be opened is subtracted. As a result, the contact area between the base material 21 and the island 30 is reduced on both main surfaces 31 and 32 of the island 30.

また、第1の貫通孔33の内部に基材21が充填されており、第1の貫通孔33の内面と基材21とが接着されているため、当該第1の貫通孔33の内面と基材21との接触面積が増加する。このため、第1の貫通孔33が設けられている分だけ、アイランド30が伸張しやすくなり、伸縮性基板20を伸縮する際に、第1の貫通孔33の内面と接触している基材21が伸縮性基板20の伸縮方向と同方向に伸縮しやすくなる。これに伴い、伸縮性基板20の伸縮方向に対する垂直方向に沿って、第1の貫通孔33の内面でせん断応力が発生するようなる。したがって、第3及び第4の主面31,32にかかるせん断応力が第1の貫通孔33の内面で発生するせん断応力により低減される。これにより、伸縮性基板20の伸縮方向に沿ってアイランド30が基材21から剥離するのを抑制することができる。   Moreover, since the inside of the first through-hole 33 is filled with the base material 21 and the inner surface of the first through-hole 33 and the base material 21 are bonded, the inner surface of the first through-hole 33 and The contact area with the base material 21 increases. For this reason, the island 30 is easily extended by the amount of the first through hole 33 provided, and the base material that is in contact with the inner surface of the first through hole 33 when the elastic substrate 20 is expanded or contracted. 21 easily expands and contracts in the same direction as the stretch direction of the stretchable substrate 20. Accordingly, shear stress is generated on the inner surface of the first through-hole 33 along the direction perpendicular to the direction of expansion and contraction of the stretchable substrate 20. Therefore, the shear stress applied to the third and fourth main surfaces 31 and 32 is reduced by the shear stress generated on the inner surface of the first through hole 33. Thereby, it can suppress that the island 30 peels from the base material 21 along the expansion / contraction direction of the elastic substrate 20.

さらに、本実施形態では、被覆部24がアイランド30の第3及び第4の主面31,32を被覆しており、基材21中にアイランド30が埋設されている。このように、アイランド30が基材21の第1及び第2の主面22,23間を貫通していないことで、伸縮性基板20の伸縮性が低下するのを抑制することができる。   Furthermore, in this embodiment, the covering portion 24 covers the third and fourth main surfaces 31 and 32 of the island 30, and the island 30 is embedded in the base material 21. As described above, since the island 30 does not penetrate between the first and second main surfaces 22 and 23 of the base material 21, it is possible to prevent the stretchability of the stretchable substrate 20 from being lowered.

また、本実施形態では、第1の貫通孔33は、当該第1の貫通孔33の貫通方向に対して、実質的に直交する断面が、当該断面の中心(C1)に対して常に点対称となるように形成されている。この場合、平面視において、第1の貫通孔33の径方向での等方性が確保されるので、伸縮性基板20の伸縮方向に対して、基材21とアイランド30との間に生じるせん断応力が均等に印加されるようにすることができる。これにより、アイランド30が基材21から剥離するのをさらに抑制することができる。   In the present embodiment, the first through-hole 33 is always point-symmetric with respect to the center (C1) of the cross-section, the cross-section being substantially orthogonal to the through-direction of the first through-hole 33. It is formed to become. In this case, since the isotropic property in the radial direction of the first through-hole 33 is ensured in plan view, the shear generated between the base material 21 and the island 30 with respect to the expansion / contraction direction of the elastic substrate 20. The stress can be applied uniformly. Thereby, it can suppress further that the island 30 peels from the base material 21. FIG.

また、本実施形態では、第1の貫通孔33は、1つのアイランド30に対して、複数形成することで、アイランド30の第3及び第4の主面31,32において、基材21と、アイランド30と、の接触面積がさらに小さくすることができる。これにより、アイランド30が基材21から剥離するのをさらに抑制することができる。   Further, in the present embodiment, a plurality of first through holes 33 are formed for one island 30, so that the base material 21 and the third main surface 31, 32 of the island 30, The contact area with the island 30 can be further reduced. Thereby, it can suppress further that the island 30 peels from the base material 21. FIG.

また、本実施形態では、複数の第1の貫通孔33は、当該複数の第1の貫通孔33が形成されたアイランド30Aの中心(C2)に対して点対称となるように形成することで、アイランド30の第3及び第4の主面31,32において、基材21と、アイランド30Aと、の接触面積がさらに小さくなると共に、平面視において、アイランド30Aの等方性を確保することができる。これにより、アイランド30Aが基材21から剥離するのをさらに抑制することができる。   Further, in the present embodiment, the plurality of first through holes 33 are formed so as to be point-symmetric with respect to the center (C2) of the island 30A where the plurality of first through holes 33 are formed. In the third and fourth main surfaces 31 and 32 of the island 30, the contact area between the base material 21 and the island 30A can be further reduced, and the isotropic property of the island 30A can be ensured in plan view. it can. Thereby, it can suppress further that the island 30A peels from the base material 21. FIG.

また、本実施形態では、第1の貫通孔33は、平面視において、薄膜トランジスタ40及び配線50が第1の貫通孔33と重複しないようにアイランド30上に形成されている。これにより、アイランド30が基材21から剥離するのを抑制することができると共に、薄膜トランジスタ40及び配線50をアイランド30上により強固に保持、固定することができる。   In the present embodiment, the first through hole 33 is formed on the island 30 so that the thin film transistor 40 and the wiring 50 do not overlap with the first through hole 33 in plan view. Accordingly, it is possible to suppress the island 30 from being peeled off from the base material 21, and it is possible to hold and fix the thin film transistor 40 and the wiring 50 more firmly on the island 30.

<<第2実施形態>>
図8及び図9は、本発明の第2実施形態における回路基板を示す図であり、図8は、本発明の第2実施形態における回路基板の平面透視図であり、図9は、図8のIX-IX線に沿った断面図である。
<< Second Embodiment >>
8 and 9 are diagrams showing a circuit board according to the second embodiment of the present invention, FIG. 8 is a plan perspective view of the circuit board according to the second embodiment of the present invention, and FIG. It is sectional drawing along the IX-IX line.

本実施形態における回路基板10は、図8及び図9に示すように、伸縮性基板200と、m×n個の薄膜トランジスタ40と、配線500と、を備えている。本実施形態では、アイランド300上に複数の薄膜トランジスタ40(本実施形態では、4つ)が形成されている点、及び、複数の薄膜トランジスタ40に対応するように配線500が形成されている点で第1実施形態と相違する。   As shown in FIGS. 8 and 9, the circuit board 10 in the present embodiment includes a stretchable substrate 200, m × n thin film transistors 40, and wirings 500. In this embodiment, a plurality of thin film transistors 40 (four in this embodiment) are formed on the island 300, and a wiring 500 is formed so as to correspond to the plurality of thin film transistors 40. This is different from the first embodiment.

回路基板10には、図8に示すように、m×n個(m、nはいずれも自然数である。)の薄膜トランジスタ40が組み込まれている。このm×n個の薄膜トランジスタ40が、複数の第1の貫通孔33(本実施形態では、5つ)が形成された1つのアイランド300上にX方向及びY方向に沿ってm行n列のマトリクス状に配列されている。   As shown in FIG. 8, m × n (m and n are natural numbers) thin film transistors 40 are incorporated in the circuit board 10. The m × n thin film transistors 40 are arranged in m rows and n columns along the X direction and the Y direction on one island 300 in which a plurality of first through holes 33 (five in this embodiment) are formed. They are arranged in a matrix.

なお、本実施形態では、アイランド300には、複数の第1の貫通孔33が形成されているが、特にこれに限定されず、アイランド300には、少なくとも1つの第1の貫通孔33が形成されていればよい。   In the present embodiment, the plurality of first through holes 33 are formed in the island 300. However, the present invention is not particularly limited thereto, and at least one first through hole 33 is formed in the island 300. It only has to be done.

配線500は、図8及び図9に示すように、第1の配線600と、第2の配線700と、絶縁樹脂部800と、を有している。   As shown in FIGS. 8 and 9, the wiring 500 includes a first wiring 600, a second wiring 700, and an insulating resin portion 800.

この第1の配線600は、第1及び第4の走査配線610、62と、第1の引出配線630と、第1の立上り配線640と、第2及び第5の走査配線650、66と、第2の引出配線670と、第2の立上り配線680と、を有している。また、第2の配線700は、第3及び第6の走査配線710,72と、第3の引出配線730と、第3の立上り配線740と、を有している。   The first wiring 600 includes first and fourth scanning wirings 610 and 62, a first extraction wiring 630, a first rising wiring 640, second and fifth scanning wirings 650 and 66, A second lead wiring 670 and a second rising wiring 680 are provided. The second wiring 700 includes third and sixth scanning wirings 710 and 72, a third extraction wiring 730, and a third rising wiring 740.

第1及び第2の走査配線610,650は、基材21の第1の主面22上をX方向に沿って延在している。また。第4及び第5の走査配線62、66は、アイランド300の第3の主面31上をY方向に沿って延在している。この第4及び第5の走査配線62、66は、n本形成されており、これらがX方向に沿って並んでいる。また、n本の第4及び第5の走査配線62,66は、実質的に等間隔で相互に平行となるように配列されている。   The first and second scanning wirings 610 and 650 extend on the first main surface 22 of the base member 21 along the X direction. Also. The fourth and fifth scanning lines 62 and 66 extend on the third main surface 31 of the island 300 along the Y direction. The fourth and fifth scanning wirings 62 and 66 are formed in n numbers, and these are arranged along the X direction. The n fourth and fifth scanning wirings 62 and 66 are arranged so as to be substantially parallel to each other at equal intervals.

第1及び第2の引出配線630,670は、アイランド300の第3の主面31上をX方向に沿って延在している。この第1及び第2の引出配線630,670は、Y方向に沿って並んでいるm個の薄膜トランジスタ40に対応するように、m本形成されている。このm本の第1の引出配線630は、1本の第4の走査配線62から引き出されており、一方の端部でソース電極44と電気的に接続している。また、m本の第2の引出配線670は、1本の第5の走査配線66から引き出されており、一方の端部でドレイン電極45と電気的に接続している。   The first and second lead wirings 630 and 670 extend on the third main surface 31 of the island 300 along the X direction. The m first and second lead wires 630 and 670 are formed so as to correspond to the m thin film transistors 40 arranged in the Y direction. The m first extraction wirings 630 are extracted from one fourth scanning wiring 62 and are electrically connected to the source electrode 44 at one end. Further, the m second extraction wirings 670 are extracted from one fifth scanning wiring 66 and are electrically connected to the drain electrode 45 at one end.

第1の立上り配線640は、基材21中を鉛直方向に沿って延在しており、アイランド30の第3の主面31上で第4の走査配線62と電気的に接続している。この第1の立上り配線640は、n本の第4の走査配線62に対応するようにn本形成されており、このn本の第1の立上り配線640が1本の第1の走査配線610から引き出されている。   The first rising wiring 640 extends in the base material 21 along the vertical direction, and is electrically connected to the fourth scanning wiring 62 on the third main surface 31 of the island 30. The n first rising wirings 640 are formed so as to correspond to the n fourth scanning wirings 62, and the n first rising wirings 640 are formed as one first scanning wiring 610. Has been pulled from.

第2の立上り配線680は、基材21中を鉛直方向に沿って延在しており、アイランド30の第3の主面31上で第5の走査配線66と電気的に接続している。この第2の立上り配線680は、n本の第5の走査配線66に対応するようにn本形成されており、このn本の第2の立上り配線680が1本の第2の走査配線650から引き出されている。   The second rising wiring 680 extends in the vertical direction in the base material 21 and is electrically connected to the fifth scanning wiring 66 on the third main surface 31 of the island 30. The n second rising lines 680 are formed so as to correspond to the n fifth scanning lines 66, and the n second rising lines 680 are formed as one second scanning line 650. Has been pulled from.

第3の走査配線710は、基材21の第1の主面22上をY方向に沿って延在している。第6の走査配線72は、アイランド300の第3の主面31上をX方向に沿って延在している。この第6の走査配線72は、m本形成されており、これらがY方向に沿って並んでいる。また、m本の第6の走査配線72は、実質的に等間隔で相互に平行となるように配列されている。   The third scanning wiring 710 extends on the first main surface 22 of the base material 21 along the Y direction. The sixth scanning wiring 72 extends on the third main surface 31 of the island 300 along the X direction. The sixth scan lines 72 are formed in m pieces, and these are arranged along the Y direction. The m sixth scanning wirings 72 are arranged so as to be substantially parallel to each other at equal intervals.

第3の引出配線730は、アイランド300の第3の主面31上をY方向に沿って延在している。この第3の引出配線730は、X方向に沿って並んでいるn個の薄膜トランジスタ40に対応するように、n本形成されており、このn本の第3の引出配線730が1本の第6の走査配線72から引き出されている。そして、一方の端部でゲート電極41と電気的に接続している。   The third lead wiring 730 extends on the third main surface 31 of the island 300 along the Y direction. The third lead lines 730 are formed so as to correspond to the n thin film transistors 40 arranged in the X direction, and the n third lead lines 730 are one first line. 6 from the scanning wiring 72. One end portion is electrically connected to the gate electrode 41.

第3の立上り配線740は、基材21中を鉛直方向に沿って延在しており、アイランド30の第3の主面31上で第6の走査配線72と電気的に接続している。この第3の立上り配線740は、m本の第6の走査配線72に対応するようにm本形成されており、このm本の第3の立上り配線740が1本の第3の走査配線710から引き出されている。   The third rising wiring 740 extends in the base material 21 along the vertical direction, and is electrically connected to the sixth scanning wiring 72 on the third main surface 31 of the island 30. The m third rising wirings 740 are formed so as to correspond to the m sixth scanning wirings 72, and the m third rising wirings 740 are formed as one third scanning wiring 710. Has been pulled from.

このような配線500を構成する材料としては、第1実施形態と同様の材料を例示することができる。   As a material constituting such a wiring 500, the same material as that of the first embodiment can be exemplified.

なお、本実施形態における「第4の走査配線62」及び「第5の走査配線66」が本発明の「第1の走査配線」の一例に相当し、本実施形態における「第6の走査配線72」が本発明の「第2の走査配線」の一例に相当し、本実施形態における「X方向」が本発明の「第1の方向」の一例に相当し、本実施形態における「Y方向」が本発明の「第2の方向」の一例に相当する。   The “fourth scanning wiring 62” and the “fifth scanning wiring 66” in the present embodiment correspond to an example of the “first scanning wiring” in the present invention, and the “sixth scanning wiring in the present embodiment”. 72 ”corresponds to an example of“ second scanning wiring ”of the present invention,“ X direction ”in the present embodiment corresponds to an example of“ first direction ”of the present invention, and“ Y direction ”in the present embodiment. "Corresponds to an example of" second direction "of the present invention.

樹脂絶縁部800は、第1及び第2の配線600,700の重複部分に形成されている。具体的には、絶縁樹脂部800は、図8で示すように、平面視において、第1の走査配線610及び第3の走査配線710の重複部分と、第2の走査配線650及び第3の走査配線710の重複部分と、第1の引出配線630及び第3の引出配線730の重複部分と、第2の引出配線670及び第3の引出配線730の重複部分と、第4の走査配線62及び第6の走査配線72の重複部分と、第5の走査配線66及び第6の走査配線72の重複部分と、に形成されている。   The resin insulation part 800 is formed in the overlapping part of the first and second wirings 600 and 700. Specifically, as illustrated in FIG. 8, the insulating resin portion 800 includes the overlapping portion of the first scanning wiring 610 and the third scanning wiring 710, the second scanning wiring 650, and the third scanning wiring in the plan view. The overlapping portion of the scanning wiring 710, the overlapping portion of the first extraction wiring 630 and the third extraction wiring 730, the overlapping portion of the second extraction wiring 670 and the third extraction wiring 730, and the fourth scanning wiring 62. And the overlapping portion of the sixth scanning wiring 72 and the overlapping portion of the fifth scanning wiring 66 and the sixth scanning wiring 72.

図10は、本発明の第2実施形態における回路基板の貫通孔、電子部品、及び、配線の位置関係を説明するための図であり、難伸縮部の平面図である。   FIG. 10 is a diagram for explaining the positional relationship among the through holes, the electronic components, and the wirings of the circuit board according to the second embodiment of the present invention, and is a plan view of the hard stretchable part.

本実施形態では、回路基板10におけるアイランド300は、第1実施形態と同様に、図10に示すように、平面視において、第3の主面31上に実装領域360と、非実装領域370と、を有している。そして、第1の貫通孔33がアイランド300の非実装領域370に形成されている。   In the present embodiment, as in the first embodiment, the island 300 in the circuit board 10 has a mounting region 360 and a non-mounting region 370 on the third main surface 31 in a plan view as shown in FIG. ,have. A first through hole 33 is formed in the non-mounting region 370 of the island 300.

次に、本実施形態における回路基板10及び伸縮性基板200の作用について説明する。   Next, the operation of the circuit board 10 and the stretchable board 200 in this embodiment will be described.

本実施形態における回路基板10及び伸縮性基板200についても、第1実施形態における回路基板1及び伸縮性基板20と同様の作用効果を得ることができる。   With respect to the circuit board 10 and the stretchable substrate 200 in the present embodiment, the same effects as the circuit board 1 and the stretchable substrate 20 in the first embodiment can be obtained.

さらに、本実施形態では、1つのアイランド300上に複数の薄膜トランジスタ40が配置されている。このように、複数の薄膜トランジスタに対応するようにアイランドを複数形成する必要がない。これにより、伸縮性基板200の製造工程の簡素化を図ることができ、延いては、伸縮性基板200及び回路基板10の製造コストの増大の抑制を図ることができる。   Further, in the present embodiment, a plurality of thin film transistors 40 are arranged on one island 300. Thus, it is not necessary to form a plurality of islands so as to correspond to a plurality of thin film transistors. Thereby, the manufacturing process of the elastic substrate 200 can be simplified, and as a result, the increase in the manufacturing cost of the elastic substrate 200 and the circuit board 10 can be suppressed.

<<第3実施形態>>
図11は、本発明の第3実施形態における回路基板を示す図であり、図11(a)は、本発明の第3実施形態における回路基板の平面透視図であり、図11(b)は、図11(a)のXIIIb-XIIIb線に沿った断面図である。
<< Third Embodiment >>
FIG. 11 is a diagram illustrating a circuit board according to the third embodiment of the present invention, FIG. 11A is a plan perspective view of the circuit board according to the third embodiment of the present invention, and FIG. FIG. 12 is a cross-sectional view taken along line XIIIb-XIIIb in FIG.

本実施形態における回路基板11は、図11(a)及び図11(b)に示すように、伸縮性基板201と、薄膜トランジスタ400と、配線501と、を備えている。本実施形態では、アイランド301が基材21の第1の主面22から外部へ露出している点、薄膜トランジスタ400が外部へ露出している点、及び、第1〜第3の立上り配線64,68,74が形成されていない点で第1実施形態と相違する。   As shown in FIGS. 11A and 11B, the circuit board 11 in this embodiment includes a stretchable substrate 201, a thin film transistor 400, and a wiring 501. In the present embodiment, the island 301 is exposed to the outside from the first main surface 22 of the substrate 21, the thin film transistor 400 is exposed to the outside, and the first to third rising wirings 64, It differs from the first embodiment in that 68 and 74 are not formed.

本実施形態における伸縮性基板201は、図11(a)及び図11(b)に示すように、基材21と、アイランド301と、を有している。このアイランド301は、基材21から第3の主面31が露出するように基材21に埋設されている。この第3の主面31は、基材21の第1の主面22と実質的に同一平面上に位置している。   The stretchable substrate 201 in the present embodiment includes a base material 21 and an island 301 as shown in FIGS. 11 (a) and 11 (b). The island 301 is embedded in the base material 21 so that the third main surface 31 is exposed from the base material 21. The third main surface 31 is located substantially on the same plane as the first main surface 22 of the base material 21.

このように、本実施形態におけるアイランド301では、第3の主面31側は被覆部24によって覆われておらず、第4の主面32側は被覆部24によって覆われている。このように、被覆部24が当該第3及び第4の主面31,32の少なくとも一方を覆っていることで、第1実施形態と同様、伸縮性基板20の伸縮性が低下するのが抑制されている。   Thus, in the island 301 in the present embodiment, the third main surface 31 side is not covered with the covering portion 24, and the fourth main surface 32 side is covered with the covering portion 24. As described above, since the covering portion 24 covers at least one of the third and fourth main surfaces 31 and 32, it is suppressed that the stretchability of the stretchable substrate 20 is lowered as in the first embodiment. Has been.

このアイランド301には、第1の貫通孔330が形成されている。この第1の貫通孔330は、一方の端部では、アイランドの第3の主面31で開口している。そして、第3の主面31が基材21から露出していることに伴って、当該第1の貫通孔330も外部に向かって露出している。また、第4の主面32側では、この第1の貫通孔330の内部に向かって、当該第1の貫通孔330の内面に接触するように被覆部24の一部が突出している。そして、被覆部24の突出した部分が第1の貫通孔330に沿って延在することで、第3の主面31側から基材21が露出している。結果的には、この第1の貫通孔330の内部には、基材21が充填されている。   A first through hole 330 is formed in the island 301. The first through-hole 330 opens at the third main surface 31 of the island at one end. And with the 3rd main surface 31 exposed from the base material 21, the said 1st through-hole 330 is also exposed toward the exterior. On the fourth main surface 32 side, a part of the covering portion 24 protrudes toward the inside of the first through hole 330 so as to contact the inner surface of the first through hole 330. And the base material 21 is exposed from the 3rd main surface 31 side because the part which the coating | coated part 24 protruded extended along the 1st through-hole 330. As shown in FIG. As a result, the substrate 21 is filled in the first through hole 330.

なお、本実施形態では、アイランド301は、第3の主面31が基材21の第1の主面22と実質的に同一平面上に位置するように設けられているが、特にこれに限定されない。特に図示しないが、例えば、基材21の第1の主面22に対して、アイランド301が上方に突出するように設けられていてもよい。   In the present embodiment, the island 301 is provided so that the third main surface 31 is located substantially on the same plane as the first main surface 22 of the base material 21, but is not particularly limited thereto. Not. Although not particularly illustrated, for example, the island 301 may be provided so as to protrude upward with respect to the first main surface 22 of the base material 21.

薄膜トランジスタ400は、図11(a)及び図11(b)に示すように、アイランド301の第3の主面31上に形成されている。このアイランド301は、第3の主面31が基材21から露出していることに伴って、薄膜トランジスタ400が外部に向かって露出している。   The thin film transistor 400 is formed on the third main surface 31 of the island 301, as shown in FIGS. 11 (a) and 11 (b). In this island 301, the thin film transistor 400 is exposed to the outside as the third main surface 31 is exposed from the base material 21.

配線501は、第1の配線601と、第2の配線701と、絶縁樹脂部801と、を有している。   The wiring 501 includes a first wiring 601, a second wiring 701, and an insulating resin portion 801.

第1の配線601は、第1及び第2の走査配線611,651と、第1及び第2の引出配線631,671と、を有している。また、第2の配線701は、第3の走査配線711と、第3の引出配線731と、を有している。   The first wiring 601 has first and second scanning wirings 611 and 651 and first and second lead wirings 631 and 671. The second wiring 701 includes a third scanning wiring 711 and a third lead wiring 731.

第1及び第2の走査配線611,651は、基材21の第1の主面22上及びアイランド301の第3の主面31上に亘って、Y方向に沿って形成されている。第1の走査配線611からは、第1の引出配線631がアイランド301の第3の主面31上をX方向に沿って引き出されており、一方の端部でソース電極44と電気的に接続している。また、第2の走査配線651からは、第2の引出配線671がアイランド301の第3の主面31上をX方向に沿って引き出されており、一方の端部でドレイン電極45と電気的に接続している。   The first and second scanning wirings 611 and 651 are formed along the Y direction over the first main surface 22 of the base material 21 and the third main surface 31 of the island 301. From the first scanning wiring 611, a first extraction wiring 631 is drawn out on the third main surface 31 of the island 301 along the X direction, and is electrically connected to the source electrode 44 at one end. doing. Further, a second lead wiring 671 is drawn from the second scanning wiring 651 along the X direction on the third main surface 31 of the island 301, and is electrically connected to the drain electrode 45 at one end. Connected to.

第3の走査配線711は、基材21の第1の主面22及びアイランド301の第3の主面31に亘って、X方向に沿って形成されている。この第3の走査配線711からは、第3の引出配線731がアイランド301の第3の主面31上をY方向に沿って引き出されており、一方の端部でゲート電極41と電気的に接続している。   The third scanning wiring 711 is formed along the X direction across the first main surface 22 of the base material 21 and the third main surface 31 of the island 301. From the third scanning wiring 711, a third lead wiring 731 is led out along the Y direction on the third main surface 31 of the island 301, and is electrically connected to the gate electrode 41 at one end. Connected.

絶縁樹脂部801は、アイランド301の第3の主面31上に4箇所形成されている。この絶縁樹脂部801は、第1実施形態と同様の要領で形成されている。   Four insulating resin portions 801 are formed on the third main surface 31 of the island 301. This insulating resin portion 801 is formed in the same manner as in the first embodiment.

次に、本実施形態における回路基板11及び伸縮性基板201の作用について説明する。   Next, the operation of the circuit board 11 and the stretchable board 201 in this embodiment will be described.

本実施形態における回路基板11及び伸縮性基板201についても、第1実施形態における回路基板及び伸縮性基板と同様の作用効果を得ることができる。   With respect to the circuit board 11 and the stretchable substrate 201 in the present embodiment, the same effects as the circuit board and the stretchable substrate in the first embodiment can be obtained.

なお、本実施形態におけるアイランド301では、第3の主面31側は被覆部24によって覆われておらず、第4の主面32側は被覆部24によって覆われている。このように、被覆部24が当該第3及び第4の主面31,32の少なくとも一方を覆っていることで、第1実施形態と同様、伸縮性基板20の伸縮性が低下するのを抑制することができる。   In the island 301 in the present embodiment, the third main surface 31 side is not covered by the covering portion 24, and the fourth main surface 32 side is covered by the covering portion 24. As described above, since the covering portion 24 covers at least one of the third and fourth main surfaces 31 and 32, it is possible to prevent the stretchability of the stretchable substrate 20 from being lowered as in the first embodiment. can do.

また、本実施形態では、回路基板11は、立上り配線64,68,74を形成する必要がなく、配線501の形成の簡素化を図ることができる。これにより、伸縮性基板201及び回路基板11の製造コストの増大の抑制をさらに図ることができる。   Further, in the present embodiment, the circuit board 11 does not need to form the rising wirings 64, 68, 74, and the formation of the wiring 501 can be simplified. Thereby, it is possible to further suppress an increase in manufacturing costs of the stretchable substrate 201 and the circuit board 11.

<<第4実施形態>>
図12は、本発明の第4実施形態における回路基板を示す図であり、図12(a)は、本発明の第4実施形態における回路基板の平面透視図であり、図12(b)は、図12(a)のXVb-XVb線に沿った断面図である。
<< Fourth embodiment >>
FIG. 12 is a diagram showing a circuit board according to the fourth embodiment of the present invention, FIG. 12A is a plan perspective view of the circuit board according to the fourth embodiment of the present invention, and FIG. FIG. 13 is a cross-sectional view taken along line XVb-XVb in FIG.

本実施形態における回路基板12は、図12(a)及び図12(b)に示すように、伸縮性基板20と、薄膜トランジスタ401と、配線502と、を備えている。本実施形態では、薄膜トランジスタ401が外部に露出している点、及び、立上り配線64、68、74が形成されていない点で第1実施形態と相違する。なお、第3実施形態における回路基板12を構成する伸縮性基板20は、第1実施形態が備える各構成と同一であるため、説明は省略する。   As shown in FIGS. 12A and 12B, the circuit board 12 in the present embodiment includes the stretchable substrate 20, the thin film transistor 401, and the wiring 502. This embodiment is different from the first embodiment in that the thin film transistor 401 is exposed to the outside and the rising wirings 64, 68, and 74 are not formed. In addition, since the elastic substrate 20 which comprises the circuit board 12 in 3rd Embodiment is the same as each structure with which 1st Embodiment is provided, description is abbreviate | omitted.

本実施形態では、薄膜トランジスタ401は、図12(a)及び図12(b)に示すように、基材21の第1の主面22上に形成されており、基材21に埋設されることなく外部に露出している。   In the present embodiment, the thin film transistor 401 is formed on the first main surface 22 of the base material 21 and embedded in the base material 21 as shown in FIGS. 12 (a) and 12 (b). It is exposed outside.

配線502は、図12(a)及び図12(b)に示すように、第1の配線602と、第2の配線702と、絶縁樹脂部802と、を有している。   As shown in FIGS. 12A and 12B, the wiring 502 includes a first wiring 602, a second wiring 702, and an insulating resin portion 802.

第1の配線602は、第1及び第2の走査配線612,652と、第1及び第2の引出配線632,672と、を有している。また、第2の配線702は、第3の走査配線712と、第3の引出配線732と、を有している。   The first wiring 602 includes first and second scanning wirings 612 and 652 and first and second lead wirings 632 and 672. The second wiring 702 includes a third scanning wiring 712 and a third extraction wiring 732.

この第1及び第2の配線602,702は、基材21の第1の主面22上に形成されていること以外は、第3実施形態で説明した第1及び第2の配線601,701の各構成と同一の構成を有しているため、説明は省略する。   The first and second wirings 601 and 701 described in the third embodiment except that the first and second wirings 602 and 702 are formed on the first main surface 22 of the substrate 21. Since it has the same configuration as each of the above, description thereof is omitted.

絶縁樹脂部802は、基材21の第1の主面22上に4箇所形成されている。絶縁樹脂部802は、第1実施形態と同様の要領で形成されている。   Four insulating resin portions 802 are formed on the first main surface 22 of the substrate 21. The insulating resin portion 802 is formed in the same manner as in the first embodiment.

次に、本実施形態における回路基板12及び伸縮性基板20の作用について説明する。   Next, the operation of the circuit board 12 and the stretchable board 20 in this embodiment will be described.

本実施形態における回路基板12及び伸縮性基板20についても、第1実施形態における回路基板と同様の作用効果を得ることができる。   With respect to the circuit board 12 and the stretchable board 20 in the present embodiment, the same effects as the circuit board in the first embodiment can be obtained.

さらに、本実施形態では、回路基板12は、立上り配線64,68,74を形成する必要がなく、配線502の形成の簡素化を図ることができる。これにより、回路基板12の製造コストの増大の抑制をさらに図ることができる。   Furthermore, in this embodiment, the circuit board 12 does not need to form the rising wirings 64, 68, and 74, and the formation of the wiring 502 can be simplified. Thereby, it is possible to further suppress an increase in manufacturing cost of the circuit board 12.

なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。   The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

1、10〜12・・・回路基板
20、200、201・・・伸縮性基板
21・・・基材
22・・・第1の主面
23・・・第2の主面
24・・・被覆部
30,300,301・・・アイランド
31・・・第3の主面
32・・・第4の主面
33,330・・・第1の貫通孔
36,360・・・実装領域
37,370・・・非実装領域
40,400,401・・・薄膜トランジスタ
50、500〜502・・・配線
60、600〜602・・・第1の配線
70、700〜702・・・第2の配線
80、800〜802・・・樹脂絶縁部
90・・・容器
DESCRIPTION OF SYMBOLS 1,10-12 ... Circuit board 20, 200, 201 ... Elastic substrate 21 ... Base material 22 ... 1st main surface 23 ... 2nd main surface 24 ... Covering Part 30, 300, 301 ... Island 31 ... Third main surface 32 ... Fourth main surface 33, 330 ... First through hole 36, 360 ... Mounting region 37, 370 ... Non-mounting area 40, 400, 401 ... Thin film transistor 50, 500 to 502 ... Wiring 60, 600 to 602 ... First wiring 70, 700 to 702 ... Second wiring 80, 800-802 ... Resin insulation part 90 ... Container

Claims (6)

伸縮性を有する基材と、前記基材に埋設され、前記基材よりも相対的に硬い難伸縮部と、を備えた伸縮性基板と
前記難伸縮部上に設けられ、又は、前記難伸縮部と重複するように前記基材上に設けられている少なくとも1つの電子部品と、
前記難伸縮部上に設けられ、又は、前記難伸縮部と重複するように前記基材上に設けられている少なくとも1つの配線と、を備え、
前記難伸縮部は、前記難伸縮部の第1及び第2の主面を貫通する貫通孔を有しており、
前記基材は、前記第1の主面及び前記第2の主面の少なくとも一方を被覆する被覆部を有しており、
前記貫通孔は、前記被覆部の一部が突出することで、前記貫通孔の少なくとも一部に前記基材が前記貫通孔の内面と接触するように充填されていることを特徴とする回路基板
A substrate having a stretchability, are embedded prior Kimoto material, a stretchable base plate and a relatively rigid flame stretch unit than the substrate,
At least one electronic component provided on the base material so as to be provided on the hard stretchable part or overlapping the hard stretchable part;
Provided on the difficult stretchable part, or at least one wiring provided on the base material so as to overlap the difficult stretchable part ,
The difficult stretchable part has a through-hole penetrating the first and second main surfaces of the difficult stretchable part,
The base material has a covering portion that covers at least one of the first main surface and the second main surface;
The circuit board, wherein the through hole is filled so that at least a part of the through hole protrudes and the base material contacts the inner surface of the through hole. .
請求項1に記載の回路基板であって、
前記難伸縮部は、前記難伸縮部の全面が前記基材で覆われるように前記基材に埋設されていることを特徴とする回路基板
The circuit board according to claim 1,
The circuit board , wherein the hard stretchable part is embedded in the base material so that the whole surface of the hard stretchable part is covered with the base material.
請求項1又は2に記載の回路基板であって、
前記貫通孔は、前記貫通孔の貫通方向に対して実質的に直交する断面が、前記断面の中心に対して点対称となるような形状を有していることを特徴とする回路基板
The circuit board according to claim 1 or 2,
The circuit board , wherein the through hole has a shape such that a cross section substantially perpendicular to a through direction of the through hole is point-symmetric with respect to a center of the cross section.
請求項1〜3の何れか1項に記載の回路基板であって、
前記難伸縮部は、複数の前記貫通孔を有していることを特徴とする回路基板
The circuit board according to any one of claims 1 to 3,
The circuit board , wherein the difficult expansion / contraction part has a plurality of the through holes.
請求項4に記載の回路基板であって、
複数の前記貫通孔は、前記難伸縮部の中心に対して点対称となるように配置されていることを特徴とする回路基板
The circuit board according to claim 4,
The circuit board , wherein the plurality of through holes are arranged so as to be point-symmetric with respect to the center of the difficult expansion / contraction part.
請求項1〜5の何れか1項に記載の回路基板であって、
複数の前記電子部品は、第1及び第2の方向に沿ってm行n列でマトリクス状に配列されたm×n個の薄膜トランジスタであり、
前記配線は、
前記第1の方向に沿って配列されたm個の前記薄膜トランジスタのソース電極又はドレイン電極を相互に電気的に接続するn本の第1の走査配線と、
前記第1の走査配線と電気的に絶縁されると共に、前記第2の方向に沿って配列されたn個の前記薄膜トランジスタのゲート電極を相互に電気的に接続するm本の第2の走査配線と、を含むことを特徴とする回路基板。
The circuit board according to any one of claims 1 to 5 ,
The plurality of electronic components are m × n thin film transistors arranged in a matrix of m rows and n columns along the first and second directions,
The wiring is
N first scan lines electrically connecting source electrodes or drain electrodes of the m thin film transistors arranged along the first direction;
M second scanning wirings that are electrically insulated from the first scanning wirings and electrically connect the gate electrodes of the n thin film transistors arranged along the second direction. And a circuit board comprising:
JP2014188521A 2014-09-17 2014-09-17 Circuit board Expired - Fee Related JP6416562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014188521A JP6416562B2 (en) 2014-09-17 2014-09-17 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188521A JP6416562B2 (en) 2014-09-17 2014-09-17 Circuit board

Publications (2)

Publication Number Publication Date
JP2016063011A JP2016063011A (en) 2016-04-25
JP6416562B2 true JP6416562B2 (en) 2018-10-31

Family

ID=55798216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188521A Expired - Fee Related JP6416562B2 (en) 2014-09-17 2014-09-17 Circuit board

Country Status (1)

Country Link
JP (1) JP6416562B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097918B2 (en) * 2020-01-21 2022-07-08 Nissha株式会社 Sheet-shaped device and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413892B2 (en) * 2006-07-03 2010-02-10 ポリマテック株式会社 Key sheet
JP2014162125A (en) * 2013-02-26 2014-09-08 Fujikura Ltd Stretchable circuit board, production method therefor, and electronic component including stretchable circuit board
JP6323982B2 (en) * 2013-02-26 2018-05-16 株式会社フジクラ Electronic component having stretchable substrate and method for manufacturing the same

Also Published As

Publication number Publication date
JP2016063011A (en) 2016-04-25

Similar Documents

Publication Publication Date Title
CN111244129B (en) Array substrate and manufacturing method thereof, display panel and display device
JP2015187720A5 (en) Method for manufacturing display device
CN102130093B (en) Wired circuit structure and use the manufacture method of semiconductor device of this structure
JP2021093445A (en) Wiring board and mounting board
TWI509760B (en) Manufacturing method for semiconductor device
CN106211545A (en) Inelastic flexible substrate and its manufacture method
CN109377879B (en) Flexible display panel, manufacturing method thereof and display device
KR20100126204A (en) Interconnection of Flex Circuits and Hermetically Packed Arrays
JP6416562B2 (en) Circuit board
KR102627991B1 (en) Semiconductor chip, electronic device having the same and connecting method of the semiconductor chip
JP2019161003A (en) Semiconductor device and manufacturing method thereof
FI3193361T3 (en) Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures
KR102392740B1 (en) Electrical interconnection system between an essentially extensible conductor and an essentially non-extensible conductor
JP5864954B2 (en) Base material
US20120168790A1 (en) Display device structure and manufacturing method thereof
JP2022088990A (en) Semiconductor device and manufacturing method thereof
JP2012129318A (en) Semiconductor device and semiconductor device manufacturing method
CN110416262A (en) OLED display screen, display panel and its manufacturing method
JPWO2018088265A1 (en) Electronic parts
JP6672721B2 (en) Semiconductor laser and method of manufacturing the same
TWI537664B (en) Bottom electrode substrate for segment-type electro-phoretic display and method for manufacturing thereof
JP6416520B2 (en) Elastic board and circuit board
JP6100617B2 (en) Multi-layer wiring board and probe card board
JP6400285B2 (en) Light emitting device
US20120193656A1 (en) Display device structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R151 Written notification of patent or utility model registration

Ref document number: 6416562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees