JP6419418B2 - 半導体装置 - Google Patents

Description

本発明は、例えば信号の増幅などに用いられる半導体装置に関する。

ＨＥＭＴ（High Electron Mobility Transistor）などの半導体装置は、２次元電子ガスが形成されるチャネル層を有する。特許文献１には、ＳｉＣ基板の上にバッファ層を介してチャネル層が形成された半導体装置が開示されている。このバッファ層には１×１０^１８〜１×１０^２０／ｃｍ^３の濃度のＦｅが添加されている。

特開２０１０−１９９５９７号公報 特開２００９−０５９９４５号公報 特開２０１２−１７４６９７号公報

高木一考「Ｘ帯及びＫｕ帯高出力ＧａＮ ＨＥＭＴの現状」電子情報通信学会論文誌 ｖｏｌ.Ｊ９２−Ｃ、Ｎｏ.１２、 ｐｐ．７６２−７６９（２００９年）

バッファ層中にＦｅを添加するとバッファ層中のドナー不純物を不活性化してバッファ層のキャリア濃度を低減することができる。これにより、リカバリ時間（逆回復時間）を短くできる。

高周波出力を遮断してから１０秒程度経過するまでにドレイン電流が大きく変化すると、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題があった。

本発明は、上述のような課題を解決するためになされたもので、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる半導体装置を提供することを目的とする。

本願の発明に係る半導体装置は、基板と、該基板の上に、ＧａＮにＦｅとＣを添加して形成されたバッファ層と、該バッファ層の上にＧａＮで形成された、電子が走行するチャネル層と、該チャネル層の上に形成された、該チャネル層に２次元電子ガスを形成するための電子供給層と、該電子供給層の上に形成されたゲート電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上に形成されたソース電極と、を備える。そして、該チャネル層の層厚は０．５μｍ以上であり、該バッファ層の層厚は１〜１．５μｍであり、該Ｆｅと該Ｃの添加量の総和は１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下であることを特徴とする。

本発明によれば、高周波出力を遮断してから１０秒程度経過するまでにドレイン電流が大きく変化しないので、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる。

本発明の実施の形態に係る半導体装置の断面図である。 バッファ層の形成工程を示す断面図である。 チャネル層等の形成工程を示す断面図である。 ソース電極等の形成工程を示す断面図である。 絶縁膜の形成工程を示す断面図である。 ドレイン電流の推移の典型例を示すグラフである。 本発明の実施の形態に係る半導体装置について、高周波出力をオン状態からオフした後のドレイン電流の変化を示すグラフである。 図７の一部を拡大したグラフである。 Ｉｄｓ（１０）を基準としたΔＩｄｓｒａｔｉｏの時間変化を示したグラフである。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態．
図１は、本発明の実施の形態に係る半導体装置の断面図である。この半導体装置は、例えばサファイア、ＳｉＣ、Ｓｉ、又はＧａＮで形成された基板１０を備えている。基板１０の上にバッファ層１２が形成されている。バッファ層１２はＧａＮに遷移金属元素であるＦｅ又はＣを添加して形成されている。Ｆｅ又はＣの添加量は、１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下である。バッファ層１２の層厚は例えば１〜１．５μｍである。

バッファ層１２では、例えばＦｅによるｐ型の深い準位で形成されたキャリアが、ｎ型のキャリアを実効的に補償している。これによりバッファ層１２はｐ型の導電型になっている。なお、ｎ型のキャリアの発生原因となるｎ型の準位は、Ｓｉ不純物又は意図しない欠陥等で形成される。

バッファ層１２の上には、ＧａＮで形成されたチャネル層１４が形成されている。チャネル層１４は例えば０．５〜２μｍの層厚を有している。チャネル層１４は電子が走行する電子走行層として機能する。なお、チャネル層１４にはＦｅ又はＣは添加しない。

チャネル層１４の上には、チャネル層１４に２次元電子ガスを形成するための電子供給層１６が形成されている。電子供給層１６は例えばＡｌＧａＮで形成されている。電子供給層１６の層厚は例えば２０〜３０ｎｍである。電子供給層１６の上にはゲート電極２０、ドレイン電極２２、及びソース電極２４が形成されている。ゲート電極２０、ドレイン電極２２、及びソース電極２４は絶縁膜２６により相互に絶縁されている。

図１に示す半導体装置はＧａＮで形成された高電子移動度トランジスタ（ＧａＮ−ＨＥＭＴ）である。この半導体装置の基本的な動作は周知のＧａＮ−ＨＥＭＴと同様である。つまり、半導体装置をオン状態にすると、チャネル層１４の電子供給層１６側に２次元電子ガス３０（破線で示されている）が形成される。なお、図１では、素子分離領域、及び配線等は省略した。

本発明の実施の形態に係る半導体装置の製造方法を説明する。まず、図２に示すように基板１０の上にバッファ層１２を形成する。バッファ層１２の形成前に、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、基板１０の上に５０ｎｍのＡｌＮ核生成層を成長させる。その後、例えば１〜１．５μｍの層厚のＧａＮでバッファ層１２を形成する。バッファ層１２には１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下のＦｅ又はＣを添加する。

次いで、図３に示すように、バッファ層１２の上にチャネル層１４、及び電子供給層１６を形成する。前述のバッファ層１２、チャネル層１４、及び電子供給層１６はＭＯＣＶＤ法で形成する。ＭＯＣＶＤ法の原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスを用いる。成長する層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１〜１０ＬＭ（Liter/Minute）とする。バッファ層１２を成長する際には、成長圧力を１００Ｔｏｒｒ以下、かつ成長温度を９００〜１０５０℃としつつ、他の原料ガスとともにフェロセン等の鉄を含む有機金属原料を供給する。これによりバッファ層１２に例えば５×１０^１９ｃｍ^−３の濃度で鉄を添加することができる。

次いで、図４に示すように、ドレイン電極２２とソース電極２４を形成する。ドレイン電極２２とソース電極２４は、リフトオフ法により電子供給層１６上の所定領域に形成する。ドレイン電極２２とソース電極２４は例えばＴｉ／Ａｌ膜で形成する。

次いで、図５に示すように、絶縁膜２６を形成する。具体的には、まずプラズマＣＶＤ法により全面にＳｉＮ膜を堆積する。その後、フォトリソグラフィ及びドライエッチングにより電子供給層１６に達する開口２６ａを形成する。

次いで、図１に示すように、図５の開口２６ａに露出した電子供給層１６にゲート電極２０を形成する。ゲート電極２０は、リフトオフ法により例えばＮｉ／Ａｕ膜で形成する。こうして、図１に示すＧａＮ−ＨＥＭＴ（半導体装置）が完成する。

図６は、周知のＧａＮ−ＨＥＭＴにおいて、ＲＦパワー（高周波出力）をオン状態からオフ状態へ遷移させたときのドレイン電流の推移の典型例を示すグラフである。高周波出力をオフしてから、ドレイン電流が高周波出力をオンする前の待機時のドレイン電流（Ｉｄｓｑ）になるまでに一定の時間を要する。この現象をリカバリ現象という。リカバリ現象は、バッファ層中のトラップによるキャリアの捕獲及び放出に時間がかかることが原因で起こる。トラップは、電子又はホールを捕獲又は放出することで、プラス、マイナス又は中性と様々な電荷状態を持つものである。なお、半導体装置の出力ゲインにおいてもドレイン電流と同様のリカバリ現象が見られる。

ここで、高周波出力を遮断してからｔ秒経過するまでのドレイン電流の、１０秒後のドレイン電流Ｉｄｓ（１０）を基準にした変化量をΔＩｄｓ（ｔ）、高周波出力を遮断した直後０秒のドレイン電流の変化量をΔＩｄｓ（０）と定義する。また、ΔＩｄｓ（ｔ）がＩｄｓ（１０）の５％に達するときのｔをリカバリ時間と定義する。リカバリ時間が長いと、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする弊害があった。

本発明の実施の形態に係る半導体装置によれば、バッファ層１２にＦｅ又はＣが添加されているので、リカバリ時間を短くすることができる。すなわち、バッファ層１２に添加されたＦｅ又はＣが、バッファ層１２の成長中にバッファ層１２に取り込まれた不純物又は欠陥による電荷を中性化し、かつバッファ層１２に注入されたキャリア及びバッファ層１２から放出されたキャリアを深い準位で再捕獲及び再放出する事によりフェルミレベルを安定化させる。これによりリカバリ時間を短くできる。リカバリ時間は５秒以下であることが好ましい。より好ましいリカバリ時間は０．５秒以下である。最も好ましいリカバリ時間はゼロである。このようにリカバリ時間を短くすることで、半導体装置を増幅器として使用する場合に線形性が悪化したり、利得の時間変動が大きいことで出力電力が不安定となったりする問題を解消できる。

図７は、本発明の実施の形態に係る半導体装置について、高周波出力をオン状態からオフした後のドレイン電流の変化を示すグラフである。Ａはバッファ層にＦｅ又はＣが添加されていない半導体装置の特性を示す。Ｂはバッファ層に５×１０^１７ｃｍ^−３のＦｅを添加した半導体装置の特性を示す。Ｃはバッファ層に１×１０^１８ｃｍ^−３のＦｅを添加した半導体装置の特性を示す。図７から、Ｆｅの添加量が多いほど、ドレイン電流が早期に待機電流（Ｉｄｓｑ）に収束することが分かる。

図８は、図７の０〜２０秒までの区間の拡大図である。ＧａＮ−ＨＥＭＴの実動作上重要となるのは、高周波出力を遮断してから１０秒程度までの時間である。Ａの場合のΔＩｄｓ（０）は９８ｍＡであり、Ｂの場合のΔＩｄｓ（０）は３４．３ｍＡであり、Ｃの場合のΔＩｄｓ（０）は１７．６ｍＡであった。

ΔＩｄｓ（０）／Ｉｄｓ（１０）をΔＩｄｓｒａｔｉｏ（０）とすると、ＡのΔＩｄｓｒａｔｉｏ（０）は２０．３％、ＢのΔＩｄｓｒａｔｉｏ（０）は５．３％、ＣのΔＩｄｓｒａｔｉｏ（０）は２．５％であった。ΔＩｄｓｒａｔｉｏの値が低いほどリカバリ時間が短いので、Ｆｅ添加量が多いほどリカバリ時間が短いことが分かる。

図９はＩｄｓ（１０）を基準としたΔＩｄｓｒａｔｉｏの時間変化を示したグラフである。図９から、Ａの場合のリカバリ時間は５．８秒、Ｂの場合のリカバリ時間は０．３８秒、Ｃの場合のリカバリ時間は０秒であることが分かる。

ところで、バッファ層１２におけるＦｅ等のｐ型キャリアの濃度は、ｎ型のキャリア濃度より大きい必要があるものの、大きくなりすぎるとチャネル層１４におけるキャリアの移動度を下げてしまう。そのため、バッファ層１２におけるＦｅ又はＣの添加量は１×１０^１８ｃｍ^−３以下であることが好ましく、１×１０^１８ｃｍ^−３より小さくすることもできる。他方、リカバリ時間を短くするためには、バッファ層１２におけるＦｅ又はＣの添加量を１×１０^１６ｃｍ^−３以上とすることが好ましい。従って、リカバリ時間を短くしつつチャネル層１４のキャリア移動度の低下を抑制するためには、バッファ層１２に１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下（又は未満）のＦｅ又はＣを添加するとよい。なお、ＦｅとＣの両方を添加してもよく、この場合は、ＦｅとＣの合計の添加量が１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下（又は未満）となるようにするとよい。

チャネル層１４の層厚を０．５〜２μｍとしたので、チャネル層１４に生じる２次元電子ガス３０が、バッファ層１２に添加されたＦｅ又はＣの影響を受けないようにすることができる。なおチャネル層１４の層厚が０．５μｍ以上であればＦｅ又はＣの影響を抑制できるので、チャネル層１４の層厚は０．５〜２μｍの範囲に限定されない。

本発明の実施の形態に係る半導体装置は、例えば単体の増幅器又はＭＭＩＣを構成するトランジスタとして利用することができる。チャネル層１４の結晶性を向上させ、かつ電子をチャネル層１４に閉じ込めるために、基板１０とバッファ層１２の間に歪緩衝層を挿入しても良い。歪緩衝層は例えばＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、又はＡｌＮ／ＡｌＧａＮで形成する。電子供給層１６は多層構造としてもよい。ソース及びドレインにおけるコンタクト抵抗を低減する目的で、ソース電極２４及びドレイン電極２２の少なくとも一方の下にｎ+領域を形成しても良い。

１０ 基板、 １２ バッファ層、 １４ チャネル層、 １６ 電子供給層、 ２０ ゲート電極、 ２２ ドレイン電極、 ２４ ソース電極、 ２６ 絶縁膜、 ３０ ２次元電子ガス

Claims (2)

1. 基板と、
   前記基板の上に、ＧａＮにＦｅとＣを添加して形成されたバッファ層と、
   前記バッファ層の上にＧａＮで形成された、電子が走行するチャネル層と、
   前記チャネル層の上に形成された、前記チャネル層に２次元電子ガスを形成するための電子供給層と、
   前記電子供給層の上に形成されたゲート電極と、
   前記電子供給層の上に形成されたドレイン電極と、
   前記電子供給層の上に形成されたソース電極と、を備え、
   前記チャネル層の層厚は０．５μｍ以上であり、
   前記バッファ層の層厚は１〜１．５μｍであり、
   前記Ｆｅと前記Ｃの添加量の総和は１×１０^１６ｃｍ^−３以上１×１０^１８ｃｍ^−３以下であることを特徴とする半導体装置。
2. 前記バッファ層はｐ型の導電型となっていることを特徴とする請求項１に記載の半導体装置。

Images