Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6427448B2 - POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD - Google Patents
[go: Go Back, main page]

JP6427448B2 - POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD - Google Patents

POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD Download PDF

Info

Publication number
JP6427448B2
JP6427448B2 JP2015063873A JP2015063873A JP6427448B2 JP 6427448 B2 JP6427448 B2 JP 6427448B2 JP 2015063873 A JP2015063873 A JP 2015063873A JP 2015063873 A JP2015063873 A JP 2015063873A JP 6427448 B2 JP6427448 B2 JP 6427448B2
Authority
JP
Japan
Prior art keywords
switching element
current
signal
control
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015063873A
Other languages
Japanese (ja)
Other versions
JP2016185017A (en
Inventor
益東 呉
益東 呉
貴正 笠井
貴正 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2015063873A priority Critical patent/JP6427448B2/en
Publication of JP2016185017A publication Critical patent/JP2016185017A/en
Application granted granted Critical
Publication of JP6427448B2 publication Critical patent/JP6427448B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電源装置、及び電源制御方法に関する。   The present invention relates to a power supply device and a power control method.

近年、三相交流から電力供給され、各相の入力電流のピーク値が等しくなるように、カレントモード制御方式でスイッチング素子のオン・オフを制御(以下、カレントモード制御という)するDC/DCコンバータを備える電源装置が知られている(特許文献1参照)。   In recent years, a DC / DC converter that is switched on / off controlled by a current mode control method (hereinafter referred to as current mode control) that is supplied with power from a three-phase alternating current so that peak values of input current of each phase become equal. There is known a power supply device including the following.

特開平11−113256号公報Unexamined-Japanese-Patent No. 11-113256

しかしながら、上述した電源装置では、例えば、フルブリッジ方式のDC/DCコンバータ(以下、フルブリッジコンバータという)を用いた場合には、カレントモード制御を行うことが困難であり、フルブリッジコンバータを備える電源装置では、位相シフト制御を行うことが一般的であった。そのため、フルブリッジコンバータを備える電源装置では、多相交流から供給される各相における各コンバータの入力電流のピーク値を揃えることができず、電源の変換効率が低下することがあった。また、二次側を同期整流する場合には、上述した電源装置では、軽負荷時に、一次側に回生電流が発生して、カレント制御用の電流波形が得られない場合があった。   However, in the power supply apparatus described above, it is difficult to perform current mode control when, for example, a full bridge type DC / DC converter (hereinafter referred to as a full bridge converter) is used, and a power supply including a full bridge converter In the apparatus, it has been common to perform phase shift control. Therefore, in the power supply apparatus provided with the full bridge converter, the peak value of the input current of each converter in each phase supplied from the multiphase alternating current can not be made uniform, and the conversion efficiency of the power supply may be lowered. Further, when the secondary side is synchronously rectified, in the above-described power supply device, there is a case where a regenerative current is generated on the primary side at the time of light load, and a current waveform for current control can not be obtained.

本発明は、上記問題を解決すべくなされたもので、その目的は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる電源装置、及び電源制御方法を提供することにある。   The present invention has been made to solve the above problems, and an object thereof is to improve the conversion efficiency of a power supply, and also to provide a power supply device capable of performing current mode control at light load when synchronous rectification is performed on the secondary side. And providing a power control method.

上記問題を解決するために、本発明の一態様は、DC/DCコンバータを備える電源装置であって、前記DC/DCコンバータは、スイッチング素子を有するブリッジ回路と、前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、前記二次側コイルに接続された同期整流回路と、前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と、前記一次側コイルに流れる電流を検出する電流検出部とを備え、前記スイッチング素子には、前記トランスの前記一次側コイルの第1端に接続される第1端側のスイッチング素子と、前記トランスの前記一次側コイルの第2端に接続される第2端側のスイッチング素子とが含まれ、前記制御部は、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が負から正になるタイミングで、前記電流検出部によって検出された当該一次側コイルに流れる電流である一次側電流に切り替え、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替えて制御波形を生成し、生成した当該制御波形に基づいて、前記一次側電流と前記反転電流との切り替わりタイミングで前記第2端側のスイッチング素子をオンし、前記制御波形が、所定の値に達したタイミングで前記スイッチング素子をオフするように、前記カレントモード制御方式で前記第2端側のスイッチング素子のオン・オフを制御することを特徴とする電源装置である。 In order to solve the above problems, one aspect of the present invention is a power supply device including a DC / DC converter, wherein the DC / DC converter is a bridge circuit having a switching element, and the bridge circuit is direct or indirect. , A synchronous rectifier circuit connected to the secondary coil, and a switching element included in the bridge circuit. A transformer having a primary coil connected to each other, a secondary coil insulated from the primary coil, a synchronous rectification circuit connected to the secondary coil, and Control unit that controls on / off of the current coil by a current mode control method, and a current detection unit that detects a current flowing through the primary coil, and the switching element includes a first end of the primary coil of the transformer A first end side switching element connected to the second end side switching element connected to the second end of the primary coil of the transformer; Included, the control unit is a positive going timing voltage of the primary coil is determined by the state of the switching device of the first end side is negative, on the primary side coil which is detected by the current detection unit It switches to the primary side current which is a flowing current, and switches to the reversal current which reversed the said primary side current at the timing from which the voltage of the said primary side coil judged from the state of the switching element of the said 1st end becomes negative. Control waveform is generated, and based on the generated control waveform, the switching element at the second end is turned on at the switching timing between the primary current and the reverse current, and the control waveform has a predetermined value. so as to turn off the switching element at the reach timing, controls the on-off switching element of the second end side in the current mode control system A power supply device according to claim Rukoto.

また、本発明の一態様は、上記の電源装置において、前記制御部は、少なくとも軽負荷時に、前記一次側電流前記反転電流とを切り替えて前記制御波形を生成することを特徴とする。 Further, according to one aspect of the present invention, in the power supply device described above, the control unit generates the control waveform by switching between the primary current and the reverse current at least when the load is light.

また、本発明の一態様は、上記の電源装置において、前記制御部は、前記一次側電流と前記反転電流とを、前記第1端側のスイッチング素子をスイッチングするごとに、交互に切り替えて、前記制御波形を生成することを特徴とする。 Further, according to one aspect of the present invention, in the power supply device described above, the control unit alternately switches the primary current and the reverse current each time the switching element on the first end side is switched. Generating the control waveform.

また、本発明の一態様は、上記の電源装置において、前記制御部は、前記一次側電流の立ち上がりの開始、又は、立ち下がりの開始のタイミングで、前記一次側電流と前記反転電流とを切り替えて、前記制御波形を生成することを特徴とする。 Another embodiment of the present invention, in the power supply, the control unit may start the rise of the primary current, or, at the timing of the start of falling, switching the primary current and said inverted current And generating the control waveform.

また、本発明の一態様は、上記の電源装置において、前記ブリッジ回路は、第1端側のスイッチング素子である第1のスイッチング素子及び第2のスイッチング素子第2端側のスイッチング素子である第3のスイッチング素子び第4のスイッチング素子を有し、当該4つのスイッチング素子をブリッジ接続して構成し、前記制御部は、前記トランスの前記一次側コイルの第1端に接続される前記第1のスイッチング素子及び前記第2のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び第4のスイッチング素子をパルス幅変調によりカレントモード制御方式で制御することを特徴とする。 Another embodiment of the present invention, in the power supply, the bridge circuit includes a first switching element and second switching element is a switching element of the first end side, in the switching elements of the second end side and a certain third switching element beauty fourth switching elements, the four switching elements constituted by bridge connection, wherein the control unit is connected to a first end of the primary coil of the transformer Controlling the first switching element and the second switching element with a predetermined fixed duty, and controlling the third switching element and the fourth switching element connected to the second end of the primary coil It is characterized in that it is controlled by a current mode control method by pulse width modulation.

また、本発明の一態様は、上記の電源装置において、前記DC/DCコンバータを複数備え、複数の前記DC/DCコンバータは、複数の前記DC/DCコンバータにおける全ての前記制御波形の電流ピーク値が一致するように制御することを特徴とする。   Further, according to one aspect of the present invention, in the power supply device described above, a plurality of the DC / DC converters are provided, and the plurality of DC / DC converters are current peak values of all the control waveforms in the plurality of DC / DC converters. Are controlled to coincide with each other.

また、本発明の一態様は、DC/DCコンバータを備える電源装置の電源制御方法であって、前記DC/DCコンバータは、スイッチング素子を有するブリッジ回路と、前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、前記二次側コイルに接続された同期整流回路と、前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と、前記一次側コイルに流れる電流を検出する電流検出部とを備え、前記スイッチング素子には、前記トランスの前記一次側コイルの第1端に接続される第1端側のスイッチング素子と、前記トランスの前記一次側コイルの第2端に接続される第2端側のスイッチング素子とが含まれ、前記制御部が、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が負から正になるタイミングで、前記電流検出部によって検出された当該一次側コイルに流れる電流である一次側電流に切り替え、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替えて制御波形を生成し、生成した当該制御波形に基づいて、前記一次側電流と前記反転電流との切り替わりタイミングで前記第2端側のスイッチング素子をオンし、前記制御波形が、所定の値に達したタイミングで前記スイッチング素子をオフするように、前記カレントモード制御方式で前記第2端側のスイッチング素子のオン・オフを制御することを特徴とする電源制御方法である。 Further, one aspect of the present invention is a power supply control method of a power supply apparatus including a DC / DC converter, wherein the DC / DC converter is a bridge circuit having a switching element, and the bridge circuit directly or indirectly. A transformer having a primary side coil to be connected and a secondary side coil insulated from the primary side coil, a synchronous rectification circuit connected to the secondary side coil, and an on state of a switching element of the bridge circuit · A control unit that controls off by a current mode control method, and a current detection unit that detects a current flowing through the primary coil, the switching element being connected to the first end of the primary coil of the transformer Switching element on the first end side, and switching element on the second end side connected to the second end of the primary coil of the transformer , The control section, the voltage of the primary coil is determined by the state of the first end side of the switching element at the positive going timing negative, the current flowing through the primary coil which is detected by the current detection unit Control to the primary side current, and control is made to switch to the reverse current obtained by inverting the primary side current at the timing when the voltage of the primary side coil determined from the state of the switching element on the first end becomes positive to negative A waveform is generated, and based on the generated control waveform, the switching element on the second end is turned on at the switching timing of the primary current and the reverse current, and the control waveform reaches a predetermined value. so as to turn off the switching element at a timing, the current mode control system controls the on-off of the switching elements of the second end side with child Which is a power control method characterized.

本発明によれば、一次側に回生電流が発生した場合でも、容易にカレントモード制御方式の制御を行うことができる。また、各相電流のバランスが取れるため、電源の変換効率を向上させることができる。   According to the present invention, even when a regenerative current is generated on the primary side, control of the current mode control system can be easily performed. In addition, since the phase currents are balanced, the conversion efficiency of the power supply can be improved.

本実施形態による電源装置の一例を示すブロック図である。It is a block diagram showing an example of the power supply device by this embodiment. 本実施形態によるDC/DCコンバータの一例を示すブロック図である。It is a block diagram which shows an example of the DC / DC converter by this embodiment. 本実施形態による制御部の一例を示すブロック図である。It is a block diagram showing an example of a control part by this embodiment. 本実施形態によるDC/DCコンバータの制御の一例を示すタイムチャートである。It is a time chart which shows an example of control of a DC / DC converter by this embodiment. 本実施形態による軽負荷時のカレントモード制御の一例を示すタイムチャートである。It is a time chart which shows an example of current mode control at the time of light load by this embodiment. 本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。It is a time chart which shows an example of current mode control of three phases by this embodiment. 本実施形態による三相一括制御の一例を示すブロック図である。It is a block diagram which shows an example of three-phase package control by this embodiment.

以下、本発明の一実施形態による電源装置について図面を参照して説明する。
図1は、本実施形態による電源装置1の一例を示すブロック図である。
この図に示すように、電源装置1は、三相交流電源(R、S、T)から所定の直流電圧を出力する。電源装置1は、PFC(Power Factor Correction:力率改善)部2−1〜2−3と、DC/DCコンバータ10−1〜10−3とを備えている。
Hereinafter, a power supply device according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an example of a power supply device 1 according to the present embodiment.
As shown to this figure, the power supply device 1 outputs a predetermined | prescribed DC voltage from three-phase alternating current power supply (R, S, T). The power supply device 1 includes PFC (Power Factor Correction: power factor correction) units 2-1 to 2-3 and DC / DC converters 10-1 to 10-3.

PFC部2−1は、U相用のPFC回路であり、PFC部2−2は、V相用のPFC回路であり、PFC部2−3は、W相用のPFC回路である。なお、この図において、PFC部2−1、PFC部2−2、及びPFC部2−3は、同一の構成であり、電源装置1が備える任意のPFC部を示す場合、又は特に区別しない場合にはPFC部2として説明する。
PFC部2は、力率改善回路であり、高周波電流成分を除去して、入力された交流電力を直流電力に変換して出力する。
The PFC unit 2-1 is a U-phase PFC circuit, the PFC unit 2-2 is a V-phase PFC circuit, and the PFC unit 2-3 is a W-phase PFC circuit. In addition, in this figure, when the PFC part 2-1, the PFC part 2-2, and the PFC part 2-3 are the same structures and show the arbitrary PFC part with which the power supply device 1 is equipped, or when it does not distinguish in particular Will be described as the PFC unit 2.
The PFC unit 2 is a power factor correction circuit, removes high frequency current components, converts input AC power into DC power, and outputs the DC power.

DC/DCコンバータ10−1は、PFC部2−1から供給されるU相から変換した直流電力を、所定の直流電圧に変換して出力する。また、DC/DCコンバータ10−2は、PFC部2−2から供給されるV相から変換した直流電力を、所定の直流電圧に変換して出力する。また、DC/DCコンバータ10−3は、PFC部2−3から供給されるW相から変換した直流電力を、所定の直流電圧に変換して出力する。
なお、この図において、DC/DCコンバータ10−1、DC/DCコンバータ10−2、及びDC/DCコンバータ10−3は、同一の構成であり、電源装置1が備える任意のDC/DCコンバータを示す場合、又は特に区別しない場合にはDC/DCコンバータ10として説明する。
The DC / DC converter 10-1 converts the DC power converted from the U-phase supplied from the PFC unit 2-1 into a predetermined DC voltage and outputs the DC voltage. Further, the DC / DC converter 10-2 converts the DC power converted from the V phase supplied from the PFC unit 2-2 into a predetermined DC voltage and outputs it. Further, the DC / DC converter 10-3 converts the DC power converted from the W phase supplied from the PFC unit 2-3 into a predetermined DC voltage and outputs it.
In this figure, DC / DC converter 10-1, DC / DC converter 10-2, and DC / DC converter 10-3 have the same configuration, and any DC / DC converter included in power supply apparatus 1 is The DC / DC converter 10 will be described as it is or in the case where it is not particularly distinguished.

DC/DCコンバータ10は、例えば、PFC部2から供給された直流電力を所定の直流電圧に変換する直流−直流変換回路である。DC/DCコンバータ10は、例えば、フルブリッジ方式のDC/DCコンバータである。ここで、図2を参照して、DC/DCコンバータ10の構成例について説明する。   The DC / DC converter 10 is, for example, a DC-DC conversion circuit that converts DC power supplied from the PFC unit 2 into a predetermined DC voltage. The DC / DC converter 10 is, for example, a full bridge DC / DC converter. Here, with reference to FIG. 2, a configuration example of the DC / DC converter 10 will be described.

図2は、本実施形態によるDC/DCコンバータ10の一例を示すブロック図である。
図2に示すように、DC/DCコンバータ10は、電流検出部11と、電圧検出部12と、制御部13と、フルブリッジ回路20と、ドライバ部40と、平滑コンデンサ(Ci、Co)と、トランスTL1と、共振コンデンサC5と、直列リアクトルL1と、ダイオード(D5、D6)と、同期整流回路30と、チョークコイルL2とを備えている。
FIG. 2 is a block diagram showing an example of the DC / DC converter 10 according to the present embodiment.
As shown in FIG. 2, the DC / DC converter 10 includes a current detection unit 11, a voltage detection unit 12, a control unit 13, a full bridge circuit 20, a driver unit 40, and smoothing capacitors (Ci and Co). , A resonant capacitor C5, a series reactor L1, diodes (D5, D6), a synchronous rectification circuit 30, and a choke coil L2.

平滑コンデンサCiは、入力の電源線VI(第1の電源線)と、電源線GND1(第2の電源線)との間に接続され、入力電圧を平滑化する。
フルブリッジ回路20は、スイッチング素子Q1〜Q4と、寄生容量C1〜C4と、ボディダイオードD1〜D4とを備えている。すなわち、フルブリッジ回路20は、スイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4を有し、当該4つのスイッチング素子Q1〜Q4をブリッジ接続して構成されている。
The smoothing capacitor Ci is connected between the input power supply line VI (first power supply line) and the power supply line GND1 (second power supply line) to smooth the input voltage.
The full bridge circuit 20 includes switching elements Q1 to Q4, parasitic capacitances C1 to C4, and body diodes D1 to D4. That is, the full bridge circuit 20 includes the switching element Q1, the switching element Q2, the switching element Q3, and the switching element Q4, and is configured by bridge-connecting the four switching elements Q1 to Q4.

スイッチング素子Q1(第1のスイッチング素子の一例)は、ドレイン端子が電源線VIに、ソース端子がノードN1に、ゲート端子が駆動信号G1の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q1は、電源線VIと、共振コンデンサC5を介して後述する一次側コイルTL11の第1端との間に接続されている。また、スイッチング素子Q1は、ドレイン端子−ソース端子間に、寄生容量C1及びボディダイオードD1を有している。   In the switching element Q1 (an example of a first switching element), the drain terminal is connected to the power supply line VI, the source terminal is connected to the node N1, and the gate terminal is connected to the signal line of the drive signal G1. That is, the switching element Q1 is connected between the power supply line VI and the first end of the primary coil TL11 described later via the resonant capacitor C5. The switching element Q1 also has a parasitic capacitance C1 and a body diode D1 between the drain terminal and the source terminal.

スイッチング素子Q2(第2のスイッチング素子の一例)は、ドレイン端子がノードN1に、ソース端子が電源線GND1に、ゲート端子が駆動信号G2の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q2は、電源線GND1と、後述する一次側コイルTL11の第1端との間に接続されている。また、スイッチング素子Q2は、共振コンデンサC5を介してドレイン端子−ソース端子間に、寄生容量C2及びボディダイオードD2を有している。   In the switching element Q2 (an example of a second switching element), the drain terminal is connected to the node N1, the source terminal is connected to the power supply line GND1, and the gate terminal is connected to the signal line of the drive signal G2. That is, the switching element Q2 is connected between the power supply line GND1 and the first end of the primary coil TL11 described later. The switching element Q2 also has a parasitic capacitance C2 and a body diode D2 between the drain terminal and the source terminal via the resonant capacitor C5.

スイッチング素子Q3(第3のスイッチング素子の一例)は、ドレイン端子が電源線VIに、ソース端子がノードN2に、ゲート端子が駆動信号G3の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q3は、電源線VIと、直列リアクトルL1を介して後述する一次側コイルTL11の第2端(ノードN3)との間に接続されている。また、スイッチング素子Q3は、ドレイン端子−ソース端子間に、寄生容量C3及びボディダイオードD3を有している。   In the switching element Q3 (an example of a third switching element), the drain terminal is connected to the power supply line VI, the source terminal is connected to the node N2, and the gate terminal is connected to the signal line of the drive signal G3. That is, switching element Q3 is connected between power supply line VI and the second end (node N3) of primary coil TL11 described later via series reactor L1. The switching element Q3 has a parasitic capacitance C3 and a body diode D3 between the drain terminal and the source terminal.

スイッチング素子Q4(第4のスイッチング素子の一例)は、ドレイン端子がノードN2に、ソース端子が電源線GND1に、ゲート端子が駆動信号G4の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q4は、電源線GND1と、直列リアクトルL1を介して後述する一次側コイルTL11の第2端(ノードN3)との間に接続されている。また、スイッチング素子Q4は、ドレイン端子−ソース端子間に、寄生容量C4及びボディダイオードD4を有している。   In the switching element Q4 (an example of a fourth switching element), the drain terminal is connected to the node N2, the source terminal is connected to the power supply line GND1, and the gate terminal is connected to the signal line of the drive signal G4. That is, switching element Q4 is connected between power supply line GND1 and the second end (node N3) of primary coil TL11 described later via series reactor L1. The switching element Q4 also has a parasitic capacitance C4 and a body diode D4 between the drain terminal and the source terminal.

トランスTL1は、一次側コイルTL11と、センタタップ付きの二次側コイル(TL12、TL13)とを有し、一次側コイルTL11に供給された電力を変換して二次側コイル(TL12、TL13)に出力する。
一次側コイルTL11は、フルブリッジ回路20に接続される。一次側コイルTL11は、例えば、第1端が、共振コンデンサC5を介してスイッチング素子Q1及びスイッチング素子Q2に接続されている。すなわち、一次側コイルTL11の第1端は、共振コンデンサC5を介してノードN1に接続されている。また、一次側コイルTL11の第2端が、ノードN3に接続され、直列リアクトルL1を介してスイッチング素子Q3及びスイッチング素子Q4に接続されている。すなわち、一次側コイルTL11の第2端は、直列リアクトルL1を介してノードN2に接続されている。
The transformer TL1 has a primary side coil TL11 and a secondary side coil (TL12, TL13) with a center tap, and converts the power supplied to the primary side coil TL11 to convert the secondary side coil (TL12, TL13) Output to
The primary coil TL11 is connected to the full bridge circuit 20. For example, the first end of the primary coil TL11 is connected to the switching element Q1 and the switching element Q2 via a resonant capacitor C5. That is, the first end of the primary coil TL11 is connected to the node N1 via the resonant capacitor C5. The second end of the primary coil TL11 is connected to the node N3 and is connected to the switching element Q3 and the switching element Q4 via the series reactor L1. That is, the second end of the primary coil TL11 is connected to the node N2 via the series reactor L1.

なお、本実施形態では、一例として、一次側コイルTL11は、共振コンデンサC5を介して間接的にフルブリッジ回路20に接続される例を説明するが、共振コンデンサC5を介さずに、直接的にフルブリッジ回路20に接続されるようにしてもよい。
直列リアクトルL1は、一次側コイルTL11と直列に接続され、寄生容量C1〜C4、及び配線容量との共振により、スイッチング素子Q1〜Q4のZVS(Zero Voltage Switching)動作を実現する。
In the present embodiment, an example in which the primary coil TL11 is indirectly connected to the full bridge circuit 20 via the resonant capacitor C5 will be described as an example, but the primary coil TL11 is directly connected without the resonant capacitor C5. It may be connected to the full bridge circuit 20.
The series reactor L1 is connected in series to the primary side coil TL11, and realizes the ZVS (Zero Voltage Switching) operation of the switching elements Q1 to Q4 by resonance with the parasitic capacitances C1 to C4 and the wiring capacitance.

二次側コイル(TL12、TL13)は、一次側コイルTL11と絶縁されたており、二次側コイルTL13の第1端がノードN4に、第2端が二次側コイルTL12の第1端にそれぞれ接続され、二次側コイルTL12の第2端がノードN5に接続されている。また、二次側コイル(TL12、TL13)は、センタタップ(二次側コイルTL13の第2端及び二次側コイルTL12の第1端)を有し、センタタップがノードN6に接続されている。なお、センタタップは、チョークコイルL2に接続されている。また、二次側コイル(TL12、TL13)は、後述する同期整流回路30に接続されている。   The secondary coil (TL12, TL13) is insulated from the primary coil TL11, and the first end of the secondary coil TL13 is at the node N4 and the second end is at the first end of the secondary coil TL12. The second ends of the secondary side coil TL12 are connected to the node N5. Also, the secondary side coil (TL12, TL13) has a center tap (the second end of the secondary side coil TL13 and the first end of the secondary side coil TL12), and the center tap is connected to the node N6 . The center tap is connected to the choke coil L2. The secondary coils (TL12 and TL13) are connected to a synchronous rectification circuit 30 described later.

ダイオードD5は、アノード端子が一次側コイルTL11の第1端であるノードN3に接続され、カソード端子が電源線VIに接続されている。ダイオードD5は、クランプダイオードとして機能する。
ダイオードD6は、アノード端子が電源線GND1に接続され、カソード端子が一次側コイルTL11の第1端であるノードN3に接続されている。ダイオードD5は、クランプダイオードとして機能する。
The diode D5 has an anode terminal connected to the node N3 which is the first end of the primary coil TL11, and a cathode terminal connected to the power supply line VI. The diode D5 functions as a clamp diode.
The anode terminal of the diode D6 is connected to the power supply line GND1, and the cathode terminal is connected to a node N3 which is a first end of the primary coil TL11. The diode D5 functions as a clamp diode.

同期整流回路30は、スイッチング素子(Q5、Q6)と、寄生容量(C6、C7)と、ボディダイオード(D7、D8)とを備えている。
スイッチング素子Q5(第5のスイッチング素子の一例)は、ドレイン端子が二次側コイルTL13の第1端であるノードN4に、ソース端子が出力の電源線GND2に、ゲート端子が駆動信号G5の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q5は、電源線GND2と、二次側コイルTL13の第1端(ノードN4)との間に接続されている。また、スイッチング素子Q5は、ドレイン端子−ソース端子間に、寄生容量C6及びボディダイオードD7を有している。
The synchronous rectification circuit 30 includes switching elements (Q5, Q6), parasitic capacitances (C6, C7), and body diodes (D7, D8).
The switching element Q5 (an example of a fifth switching element) has a drain terminal connected to the node N4 which is the first end of the secondary coil TL13, a source terminal connected to the output power supply line GND2, and a gate terminal connected to the drive signal G5. Each is connected to a line. That is, switching element Q5 is connected between power supply line GND2 and the first end (node N4) of secondary coil TL13. The switching element Q5 has a parasitic capacitance C6 and a body diode D7 between the drain terminal and the source terminal.

スイッチング素子Q6(第6のスイッチング素子の一例)は、ドレイン端子が二次側コイルTL12の第2端であるノードN5に、ソース端子が出力の電源線GND2に、ゲート端子が駆動信号G6の信号線に、それぞれ接続されている。すなわち、スイッチング素子Q6は、電源線GND2と、二次側コイルTL12の第2端(ノードN5)との間に接続されている。また、スイッチング素子Q6は、ドレイン端子−ソース端子間に、寄生容量C7及びボディダイオードD8を有している。   The switching element Q6 (an example of a sixth switching element) has a drain terminal connected to the node N5 which is the second end of the secondary coil TL12, a source terminal connected to the output power supply line GND2, and a gate terminal connected to the driving signal G6. Each is connected to a line. That is, switching element Q6 is connected between power supply line GND2 and the second end (node N5) of secondary coil TL12. The switching element Q6 has a parasitic capacitance C7 and a body diode D8 between the drain terminal and the source terminal.

チョークコイルL2は、二次側コイル(TL12、TL13)のセンタタップに接続されたノードN6に第1端が接続され、第2端が出力の電源線VOに接続されている。チョークコイルL2は、後述する平滑コンデンサCoとともに、DC/DCコンバータ10が出力する直流電力の平滑化に利用される。
平滑コンデンサCoは、出力の電源線VOと、電源線GND2との間に接続され、出力電圧を平滑化する。
ここで、負荷RLは、DC/DCコンバータ10が出力する直流電力を消費する負荷を示している。
The choke coil L2 has a first end connected to the node N6 connected to the center tap of the secondary coil (TL12, TL13), and a second end connected to the output power supply line VO. The choke coil L2 is used for smoothing of the DC power output from the DC / DC converter 10 together with a smoothing capacitor Co described later.
The smoothing capacitor Co is connected between the output power supply line VO and the power supply line GND2 to smooth the output voltage.
Here, the load RL indicates a load that consumes DC power output from the DC / DC converter 10.

電流検出部11は、一次側コイルTL11に流れる電流(カレントトランスCTを流れる一次側電流Ict)を検出する。電流検出部11は、検出した電流を電圧に変換した信号Victとして制御部13に出力する。
電圧検出部12は、DC/DCコンバータ10の出力電圧を、基準電圧Vrefと比較するためにレベル変換して、信号Voを制御部13に出力する。
The current detection unit 11 detects a current flowing through the primary coil TL11 (primary side current Ict flowing through the current transformer CT). The current detection unit 11 outputs the detected current to the control unit 13 as a signal Vict converted into a voltage.
The voltage detection unit 12 performs level conversion of the output voltage of the DC / DC converter 10 to compare with the reference voltage Vref, and outputs a signal Vo to the control unit 13.

制御部13は、例えば、CPU(Central Processing Unit)やDSP(Digital Signal Processor)などを含むプロセッサであり、フルブリッジ回路20が有するスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4と、同期整流回路30が有するスイッチング素子Q5及びスイッチング素子Q6とをON(オン)状態(導通状態)及びOFF(オフ)状態(非導通状態)を制御する。制御部13は、例えば、フルブリッジ回路20が有するスイッチング素子(Q1〜Q4)及び同期整流回路30が有するスイッチング素子(Q5、Q6)のオン・オフをカレントモード制御(カレントモード制御方式で制御)する。   The control unit 13 is a processor including, for example, a central processing unit (CPU) and a digital signal processor (DSP), and the switching element Q1, the switching element Q2, the switching element Q3 and the switching element Q4 included in the full bridge circuit 20. The switching element Q5 and the switching element Q6 included in the synchronous rectification circuit 30 are controlled to be in the on (on) state (conductive state) and the off (off) state (nonconductive state). The control unit 13 controls, for example, on / off of switching elements (Q1 to Q4) of the full bridge circuit 20 and switching elements (Q5, Q6) of the synchronous rectification circuit 30 (current mode control). Do.

また、制御部13は、スイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、スイッチング素子Q4、スイッチング素子Q5、及びスイッチング素子Q6のゲート端子の電圧を制御する駆動信号G1、駆動信号G2、駆動信号G3、駆動信号G4、駆動信号G5、及び駆動信号G6を、ドライバ部40を介して出力する。制御部13は、スイッチング素子Q1及びスイッチング素子Q2を所定の固定のデューティ(例えば、50%のデューティ)により制御するとともに、スイッチング素子Q3及びスイッチング素子Q4をPWM(パルス幅変調)によりカレントモード制御方式で制御する。   The control unit 13 controls the voltages of the switching element Q1, the switching element Q2, the switching element Q3, the switching element Q4, the switching element Q5, and the gate terminal of the switching element Q6, the driving signal G2, the driving signal G2, and the driving signal G3. The drive signal G4, the drive signal G5, and the drive signal G6 are output through the driver unit 40. The control unit 13 controls the switching element Q1 and the switching element Q2 with a predetermined fixed duty (for example, a duty of 50%), and controls the switching element Q3 and the switching element Q4 by PWM (pulse width modulation). Control.

制御部13は、例えば、一次側コイルTL11の電圧が負から正になるタイミングで当該一次側電流(Ict)に切り替え、一次側コイルTL11の電圧が正から負になるタイミングで当該一次側電流(Ict)を反転させた反転電流(Inct)に切り替え、一次側電流(Ict)及び反転電流(Inct)に基づいて制御波形を生成する。制御部13は、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子Q1〜Q4のオン・オフを制御する。すなわち、制御部13は、一次側電流(Ict)と反転電流(Inct)とを、スイッチング素子(Q1〜Q4)をスイッチングするごとに、交互に切り替えて、制御波形を生成する。具体的に、制御部13は、スイッチング素子Q1の駆動信号G1の立ち上がりで、反転電流(Inct)に切り替え、当該反転電流(Inct)に基づいて制御波形を生成する。また、制御部13は、スイッチング素子Q2の駆動信号G2の立ち上がりで、一次側電流(Ict)に切り替え、当該一次側電流(Ict)に基づいて制御波形を生成する。
なお、制御部13によるスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4の制御の詳細については後述する。
The control unit 13 switches, for example, the primary side current (Ict) when the voltage of the primary side coil TL11 changes from negative to positive, and the primary side current (when the voltage of the primary side coil TL11 changes from positive to negative) It switches to the inversion current (Inct) which inverted Ict), and generates a control waveform based on the primary side current (Ict) and the inversion current (Inct). The control unit 13 controls on / off of the switching elements Q1 to Q4 by the current mode control method based on the generated control waveform. That is, the control unit 13 switches the primary side current (Ict) and the inversion current (Inct) alternately each time the switching elements (Q1 to Q4) are switched to generate a control waveform. Specifically, the control unit 13 switches to the reverse current (Inct) at the rising edge of the drive signal G1 of the switching element Q1, and generates a control waveform based on the reverse current (Inct). The control unit 13 switches to the primary current (Ict) at the rising edge of the drive signal G2 of the switching element Q2, and generates a control waveform based on the primary current (Ict).
The details of control of the switching element Q1, the switching element Q2, the switching element Q3, and the switching element Q4 by the control unit 13 will be described later.

ドライバ部40は、制御部13から出力されたスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、スイッチング素子Q4、スイッチング素子Q5、及びスイッチング素子Q6の制御用の信号を、各スイッチング素子の駆動用の電圧に変換して、各スイッチング素子のゲート端子に供給する。ドライバ部40は、例えば、ドライバ41〜46を備えている。なお、本実施形態のDC/DCコンバータ10は、トランスTL1で絶縁しているため、制御部13又はドライバ部40で絶縁する必要がある。   The driver unit 40 controls the switching element Q1, the switching element Q2, the switching element Q3, the switching element Q4, the switching element Q5, and the switching element Q6 output from the control unit 13 to drive each switching element. It converts to a voltage and supplies it to the gate terminal of each switching element. The driver unit 40 includes, for example, drivers 41 to 46. Since the DC / DC converter 10 of the present embodiment is isolated by the transformer TL1, it is necessary to be isolated by the control unit 13 or the driver unit 40.

ドライバ41は、制御部13から出力されたスイッチング素子Q1の制御信号に基づいて、スイッチング素子Q1を駆動する駆動信号G1をスイッチング素子Q1のゲート信号に供給する。
ドライバ42は、制御部13から出力されたスイッチング素子Q2の制御信号に基づいて、スイッチング素子Q2を駆動する駆動信号G2をスイッチング素子Q2のゲート信号に供給する。
ドライバ43は、制御部13から出力されたスイッチング素子Q3の制御信号に基づいて、スイッチング素子Q3を駆動する駆動信号G3をスイッチング素子Q3のゲート信号に供給する。
The driver 41 supplies the drive signal G1 for driving the switching element Q1 to the gate signal of the switching element Q1 based on the control signal of the switching element Q1 output from the control unit 13.
The driver 42 supplies the drive signal G2 for driving the switching element Q2 to the gate signal of the switching element Q2 based on the control signal of the switching element Q2 output from the control unit 13.
The driver 43 supplies the drive signal G3 for driving the switching element Q3 to the gate signal of the switching element Q3 based on the control signal of the switching element Q3 output from the control unit 13.

ドライバ44は、制御部13から出力されたスイッチング素子Q4の制御信号に基づいて、スイッチング素子Q4を駆動する駆動信号G4をスイッチング素子Q4のゲート信号に供給する。
ドライバ45は、制御部13から出力されたスイッチング素子Q5の制御信号に基づいて、スイッチング素子Q5を駆動する駆動信号G5をスイッチング素子Q5のゲート信号に供給する。
ドライバ46は、制御部13から出力されたスイッチング素子Q6の制御信号に基づいて、スイッチング素子Q6を駆動する駆動信号G6をスイッチング素子Q6のゲート信号に供給する。
The driver 44 supplies the drive signal G4 for driving the switching element Q4 to the gate signal of the switching element Q4 based on the control signal of the switching element Q4 output from the control unit 13.
The driver 45 supplies the drive signal G5 for driving the switching element Q5 to the gate signal of the switching element Q5 based on the control signal of the switching element Q5 output from the control unit 13.
The driver 46 supplies the drive signal G6 for driving the switching element Q6 to the gate signal of the switching element Q6 based on the control signal of the switching element Q6 output from the control unit 13.

次に、図3を参照して、制御部13の構成例について説明する。
図3は、本実施形態による制御部13の一例を示すブロック図である。
図3に示すように、制御部13は、制御波形生成部130と、制御信号生成部140と、コンパレータ136と、RSフリップフロップ(137、138)とを備えている。
Next, a configuration example of the control unit 13 will be described with reference to FIG.
FIG. 3 is a block diagram showing an example of the control unit 13 according to the present embodiment.
As shown in FIG. 3, the control unit 13 includes a control waveform generation unit 130, a control signal generation unit 140, a comparator 136, and RS flip flops (137, 138).

制御信号生成部140は、駆動信号G1〜G6を制御するための各種制御信号を生成する。制御信号生成部140は、例えば、内部で基準となる所定の周波数のキャリア信号を生成し、当該キャリア信号に基づいて、各種制御信号を生成する。
制御信号生成部140は、例えば、駆動信号G1を生成するための信号S1、及び駆動信号G2を生成するための信号S2を生成する。ここで、信号S1、及び信号S2は、所定のデューティ(例えば、50%のデューティ)の信号である。制御信号生成部140は、信号S1をドライバ41に出力し、ドライバ41が、駆動信号G1を出力する。また、制御信号生成部140は、信号S2をドライバ42に出力し、ドライバ42が、駆動信号G2を出力する。
The control signal generation unit 140 generates various control signals for controlling the drive signals G1 to G6. The control signal generation unit 140 generates, for example, a carrier signal of a predetermined frequency serving as a reference internally, and generates various control signals based on the carrier signal.
The control signal generation unit 140 generates, for example, a signal S1 for generating the drive signal G1 and a signal S2 for generating the drive signal G2. Here, the signal S1 and the signal S2 are signals of a predetermined duty (for example, a duty of 50%). The control signal generator 140 outputs the signal S1 to the driver 41, and the driver 41 outputs the drive signal G1. Further, the control signal generation unit 140 outputs the signal S2 to the driver 42, and the driver 42 outputs the drive signal G2.

制御信号生成部140は、例えば、駆動信号G3を生成するための信号S3、及び駆動信号G4を生成するための信号S4を生成する。ここで、信号S3は、駆動信号G3の立ち上がりタイミングを制御する信号であり、制御信号生成部140は、生成した信号S3をRSフリップフロップ137のS端子(セット端子)に出力する。また、信号S4は、駆動信号G4の立ち上がりタイミングを制御する信号であり、制御信号生成部140は、生成した信号S4をRSフリップフロップ138のS端子(セット端子)に出力する。   The control signal generation unit 140 generates, for example, a signal S3 for generating the drive signal G3 and a signal S4 for generating the drive signal G4. Here, the signal S3 is a signal for controlling the rising timing of the drive signal G3, and the control signal generation unit 140 outputs the generated signal S3 to the S terminal (set terminal) of the RS flip flop 137. Further, the signal S4 is a signal for controlling the rising timing of the drive signal G4, and the control signal generation unit 140 outputs the generated signal S4 to the S terminal (set terminal) of the RS flip flop 138.

また、制御信号生成部140は、例えば、駆動信号G5を生成するための信号S5、及び駆動信号G6を生成するための信号S6を生成する。ここで、信号S5は、例えば、信号S1の反転信号であり、信号S6は、例えば、信号S2の反転信号である。制御信号生成部140は、信号S5をドライバ45に出力し、ドライバ45が、駆動信号G5を出力する。また、制御信号生成部140は、信号S6をドライバ46に出力し、ドライバ46が、駆動信号G6を出力する。   The control signal generation unit 140 also generates, for example, a signal S5 for generating the drive signal G5 and a signal S6 for generating the drive signal G6. Here, the signal S5 is, for example, an inverted signal of the signal S1, and the signal S6 is, for example, an inverted signal of the signal S2. The control signal generator 140 outputs the signal S5 to the driver 45, and the driver 45 outputs the drive signal G5. Further, the control signal generation unit 140 outputs the signal S6 to the driver 46, and the driver 46 outputs the drive signal G6.

また、制御信号生成部140は、例えば、基準電圧Vrefと、フィードバック電圧信号である信号Voとに基づいて、カレントモード制御のコントロール電圧Verを生成する。制御信号生成部140は、例えば、PID(Proportional-Integral-Derivative)制御に基づいて、コントロール電圧Verを生成する。制御信号生成部140は、信号Voが基準電圧Vrefに一致するように、コントロール電圧Verの電圧値を変更する。制御信号生成部140は、生成したコントロール電圧Verをコンパレータ136の入力信号(−入力端子の入力信号)として出力する。
また、制御信号生成部140は、例えば、カレントモード制御のためのスロープ補償を行うスロープ信号として、信号SLOPを生成し、制御波形生成部130に出力する。
The control signal generation unit 140 also generates a control voltage Ver for current mode control based on, for example, the reference voltage Vref and the signal Vo which is a feedback voltage signal. The control signal generation unit 140 generates the control voltage Ver based on, for example, PID (Proportional-Integral-Derivative) control. The control signal generation unit 140 changes the voltage value of the control voltage Ver so that the signal Vo matches the reference voltage Vref. The control signal generation unit 140 outputs the generated control voltage Ver as an input signal of the comparator 136 (− input signal of the input terminal).
Further, the control signal generation unit 140 generates, for example, the signal SLOP as a slope signal for performing slope compensation for current mode control, and outputs the signal SLOP to the control waveform generation unit 130.

制御波形生成部130は、一次側コイルTL11の電圧が負から正になるタイミングで当該一次側電流(Ict)に切り替え、一次側コイルTL11の電圧が正から負になるタイミングで当該一次側電流(Ict)を反転させた反転電流(Inct)に切り替え、一次側電流(Ict)及び反転電流(Inct)に基づいて制御波形を生成する。制御波形生成部130は、例えば、電流検出部11が、一次側コイルTL11に流れる電流(カレントトランスCTを流れる一次側電流Ict)を電圧に変換した信号Victに“+1”を乗算した正相信号VIPと、信号Victに“−1”を乗算して反転させた反転信号VINとを生成する。制御波形生成部130は、生成した正相信号VIPと反転信号VINとを、駆動信号G1(信号S1)の立ち上がり及び駆動信号G2(信号S2)の立ち上がりで切り替えて、制御波形(VICON)を生成する。
制御波形生成部130は、バッファ部131と、反転部132と、切替判定部133と、選択出力部134と、加算部135とを備えている。
The control waveform generation unit 130 switches to the primary side current (Ict) when the voltage of the primary side coil TL11 changes from negative to positive, and the primary side current (when the voltage of the primary side coil TL11 changes from positive to negative) It switches to the inversion current (Inct) which inverted Ict), and generates a control waveform based on the primary side current (Ict) and the inversion current (Inct). The control waveform generation unit 130 is, for example, a positive phase signal obtained by multiplying the signal Vict obtained by converting the current (primary side current Ict flowing through the current transformer CT) flowing through the primary coil TL11 into voltage by +1 by the current detection unit 11 A signal VIPt is multiplied by “−1” to generate an inverted signal VIN. The control waveform generation unit 130 generates the control waveform (VICON) by switching the generated positive phase signal VIP and the inverted signal VIN between the rising of the drive signal G1 (signal S1) and the rising of the drive signal G2 (signal S2). Do.
The control waveform generation unit 130 includes a buffer unit 131, an inversion unit 132, a switching determination unit 133, a selection output unit 134, and an addition unit 135.

バッファ部131は、例えば、オペアンプなどを利用した正相増幅回路であり、入力された信号Victに“+1”を乗算した正相信号VIPを出力する。
反転部132は、例えば、オペアンプなどを利用した反転増幅回路であり、入力された信号Victに“−1”を乗算した反転信号VINを出力する。
The buffer unit 131 is, for example, a positive phase amplification circuit using an operational amplifier or the like, and outputs a positive phase signal VIP obtained by multiplying the input signal Vict by “+1”.
The inverting unit 132 is, for example, an inverting amplification circuit using an operational amplifier or the like, and outputs an inverted signal VIN obtained by multiplying the input signal Vict by “−1”.

切替判定部133は、信号S1の立ち上がり(駆動信号G1の立ち上がりに相当)と、信号S2の立ち上がり(駆動信号G2の立ち上がりに相当)とに基づいて、正相信号VIPと、反転信号VINとを切り替えるための選択信号として信号SELを生成する。切替判定部133は、信号S1の立ち上がりにより信号SELをH(High:ハイ)状態にし、信号S2の立ち上がりにより信号SELをL(Low:ロウ)状態にする。切替判定部133は、生成した信号SELを選択出力部134に出力する。   The switching determination unit 133 determines the positive phase signal VIP and the inverted signal VIN based on the rising of the signal S1 (corresponding to the rising of the driving signal G1) and the rising of the signal S2 (corresponding to the rising of the driving signal G2). The signal SEL is generated as a selection signal for switching. The switching determination unit 133 sets the signal SEL to H (High: high) state when the signal S 1 rises, and changes the signal SEL to L (Low: low) state when the signal S 2 rises. The switching determination unit 133 outputs the generated signal SEL to the selection output unit 134.

選択出力部134は、切替判定部133が出力する信号SELに基づいて、バッファ部131が出力する正相信号VIPと、反転部132が出力する反転信号VINとを切り替えて、信号SELOとして出力する。選択出力部134は、例えば、信号SELがH状態である場合に、正相信号VIPを信号SELOに出力する。また、選択出力部134は、例えば、信号SELがL状態である場合に、反転信号VINを信号SELOに出力する。   The selection output unit 134 switches the positive phase signal VIP output from the buffer unit 131 and the inversion signal VIN output from the inversion unit 132 based on the signal SEL output from the switching determination unit 133 and outputs the signal as a signal SELO. . For example, when the signal SEL is in the H state, the selection output unit 134 outputs the positive phase signal VIP to the signal SELO. Also, for example, when the signal SEL is in the L state, the selection output unit 134 outputs the inverted signal VIN to the signal SELO.

加算部135は、選択出力部134が出力した信号SELOと、制御信号生成部140が生成した信号SLOPとを加算して、PWMによるカレントモード制御の制御波形となる信号VICONを生成する。加算部135は、生成した信号VICONをコンパレータ136の入力信号(+入力端子の入力信号)として出力する。   The addition unit 135 adds the signal SELO output from the selection output unit 134 and the signal SLOP generated by the control signal generation unit 140 to generate a signal VICON serving as a control waveform for current mode control by PWM. The addition unit 135 outputs the generated signal VICON as an input signal (input signal of the + input terminal) of the comparator 136.

コンパレータ136は、−入力端子が上述したコントロール電圧Verの信号線に接続され、+入力端子が上述した制御波形の信号VICONの信号線に接続される。コンパレータ136は、信号VICONの電圧値と、コントロール電圧Verの電圧値とを比較して、信号VICONの電圧値がコントロール電圧Verの電圧値未満である場合にL状態を出力する。コンパレータ136は、信号VICONの電圧値がコントロール電圧Verの電圧値以上である場合にH状態を出力する。   In the comparator 136, the-input terminal is connected to the signal line of the control voltage Ver described above, and the + input terminal is connected to the signal line of the signal VICON of the control waveform described above. The comparator 136 compares the voltage value of the signal VICON with the voltage value of the control voltage Ver, and outputs an L state when the voltage value of the signal VICON is less than the voltage value of the control voltage Ver. The comparator 136 outputs the H state when the voltage value of the signal VICON is equal to or higher than the voltage value of the control voltage Ver.

RSフリップフロップ137は、信号S3がH状態になると、出力信号QをH状態に変更し、R端子がH状態になるまで、出力信号QをH状態に保持する。また、RSフリップフロップ137は、コンパレータ136の出力信号がH状態になると、出力信号QをL状態に変更し、S端子がH状態になるまで、出力信号QをL状態に保持する。RSフリップフロップ137の出力信号Qは、ドライバ43を介して駆動信号G3として出力される。   When the signal S3 is in the H state, the RS flip flop 137 changes the output signal Q to the H state, and holds the output signal Q in the H state until the R terminal is in the H state. Further, when the output signal of the comparator 136 is in the H state, the RS flip flop 137 changes the output signal Q to the L state, and holds the output signal Q in the L state until the S terminal is in the H state. An output signal Q of the RS flip flop 137 is output as a drive signal G3 through the driver 43.

RSフリップフロップ138は、信号S4がH状態になると、出力信号QをH状態に変更し、R端子がH状態になるまで、出力信号QをH状態に保持する。また、RSフリップフロップ138は、コンパレータ136の出力信号がH状態になると、出力信号QをL状態に変更し、S端子がH状態になるまで、出力信号QをL状態に保持する。RSフリップフロップ138の出力信号Qは、ドライバ44を介して駆動信号G4として出力される。   When the signal S4 is in the H state, the RS flip flop 138 changes the output signal Q to the H state, and holds the output signal Q in the H state until the R terminal is in the H state. Further, when the output signal of the comparator 136 is in the H state, the RS flip flop 138 changes the output signal Q to the L state, and holds the output signal Q in the L state until the S terminal is in the H state. The output signal Q of the RS flip flop 138 is output as a drive signal G4 through the driver 44.

次に、図面を参照して、本実施形態による電源装置1の動作について説明する。
まず、図4を参照して、本実施形態によるDC/DCコンバータ10の制御部13によるスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、スイッチング素子Q4、スイッチング素子Q5、及びスイッチング素子Q6の制御について説明する。
図4は、本実施形態によるDC/DCコンバータ10の制御の一例を示すタイムチャートである。
この図において、波形W1〜W6の各波形は、上から順に、駆動信号G1〜G6の電圧波形を示している。また、この図において、横軸は時間を示し、縦軸は論理レベルを示している。
Next, the operation of the power supply device 1 according to the present embodiment will be described with reference to the drawings.
First, with reference to FIG. 4, control of switching element Q1, switching element Q2, switching element Q3, switching element Q4, switching element Q5, and switching element Q6 by control unit 13 of DC / DC converter 10 according to the present embodiment explain.
FIG. 4 is a time chart showing an example of control of the DC / DC converter 10 according to the present embodiment.
In this figure, the respective waveforms of the waveforms W1 to W6 indicate voltage waveforms of the drive signals G1 to G6 in order from the top. Also, in this figure, the horizontal axis indicates time, and the vertical axis indicates logic level.

時刻T1において、制御部13は、まず、スイッチング素子Q1の駆動信号G1、スイッチング素子Q4の駆動信号G4、及びスイッチング素子Q6の駆動信号G6をH状態にする。なお、この場合、制御部13は、スイッチング素子Q2の駆動信号G2、スイッチング素子Q3の駆動信号G3、及びスイッチング素子Q5の駆動信号G5をL状態に維持する。これにより、スイッチング素子Q1、スイッチング素子Q4、及びスイッチング素子Q6がON状態になり、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q5がOFF状態になる。その結果、電源線VIからスイッチング素子Q1、共振コンデンサC5、一次側コイルTL11、直列リアクトルL1、及びスイッチング素子Q4の経路により電流が流れる。これにより、一次側コイルTL11から二次側コイルTL12に電力が発生する。また、二次側コイルTL12に接続されている同期整流回路30では、スイッチング素子Q6を介してこの電力を整流し、チョークコイルL2及び平滑コンデンサCoを介して、平滑化された直流電圧を電源線VOに出力する。   At time T1, first, the control unit 13 sets the drive signal G1 of the switching element Q1, the drive signal G4 of the switching element Q4, and the drive signal G6 of the switching element Q6 to the H state. In this case, control unit 13 maintains drive signal G2 for switching element Q2, drive signal G3 for switching element Q3, and drive signal G5 for switching element Q5 in the L state. Thereby, the switching element Q1, the switching element Q4, and the switching element Q6 are turned on, and the switching element Q2, the switching element Q3, and the switching element Q5 are turned off. As a result, current flows from the power supply line VI through the path of the switching element Q1, the resonant capacitor C5, the primary coil TL11, the series reactor L1, and the switching element Q4. As a result, power is generated from the primary coil TL11 to the secondary coil TL12. The synchronous rectification circuit 30 connected to the secondary coil TL12 rectifies this power via the switching element Q6 and smoothes the DC voltage smoothed via the choke coil L2 and the smoothing capacitor Co. Output to VO.

制御部13は、電圧検出部12の出力信号Voと、基準電圧Vrefとが一致するように、電流検出部11が検出した電流値に基づき制御波形生成部130が生成した制御波形の電圧(VICON)が所定の値に達するまで、スイッチング素子Q4のON状態を維持する。また、制御部13は、スイッチング素子Q1のON状態の期間(ターンオン期間)が所定のデューティ(所定の固定のデューティ)になるようにスイッチング素子Q1のON状態を維持する。   The control unit 13 controls the voltage of the control waveform generated by the control waveform generation unit 130 based on the current value detected by the current detection unit 11 so that the output signal Vo of the voltage detection unit 12 matches the reference voltage Vref. The switching element Q4 is maintained in the ON state until the) reaches a predetermined value. Further, the control unit 13 maintains the ON state of the switching element Q1 so that the ON period (turn-on period) of the switching element Q1 has a predetermined duty (a predetermined fixed duty).

時刻T2において、制御波形生成部130が生成した制御波形の電圧(VICON)が所定の値に達し、制御部13は、駆動信号G4をL状態にして、スイッチング素子Q4をOFF状態にする。このスイッチング素子Q4のON状態の期間DT2は、出力信号Vo及び負荷RLの消費電流により変化する。すなわち、制御部13は、カレントモード制御によりPWM(パルス幅変調)して、スイッチング素子Q4のON状態の期間DT2を制御する。   At time T2, the voltage (VICON) of the control waveform generated by the control waveform generation unit 130 reaches a predetermined value, and the control unit 13 sets the drive signal G4 to the L state and sets the switching element Q4 to the OFF state. The period DT2 of the ON state of the switching element Q4 is changed by the consumption current of the output signal Vo and the load RL. That is, the control unit 13 performs PWM (pulse width modulation) by current mode control to control the period DT2 of the ON state of the switching element Q4.

また、時刻T3において、スイッチング素子Q1のON状態の期間が所定のデューティに達し、制御部13は、駆動信号G1及び駆動信号G6をL状態にして、スイッチング素子Q1及びスイッチング素子Q6をOFF状態にする。ここで、所定のデューティとは、例えば、期間TT1におけるON状態の期間DT1の割合(例えば、50%など)であり、予め定められた1周期(期間TT1)当たりの導通時間(期間DT1)の比率(DT1/TT1×100)を示す時比率である。なお、本実施形態では、この所定のデューティを約50%として説明する。また、制御部13は、駆動信号G2、駆動信号G3、及び駆動信号G5をH状態にして、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q5をON状態にする。   Further, at time T3, the ON period of the switching element Q1 reaches a predetermined duty, and the control unit 13 turns the drive signal G1 and the drive signal G6 to the L state, and turns the switching element Q1 and the switching element Q6 to the OFF state. Do. Here, the predetermined duty is, for example, a ratio (for example, 50%, etc.) of the period DT1 in the ON state in the period TT1, and the conduction time (period DT1) per one predetermined period (period TT1). It is a duty ratio which shows a ratio (DT1 / TT1x100). In the present embodiment, this predetermined duty is described as about 50%. Further, the control unit 13 sets the drive signal G2, the drive signal G3, and the drive signal G5 to the H state, and turns the switching element Q2, the switching element Q3, and the switching element Q5 to the ON state.

制御部13は、電圧検出部12の出力信号Voと、基準電圧Vrefとが一致するように、電流検出部11が検出した電流値に基づき制御波形生成部130が生成した制御波形の電圧(VICON)が所定の値に達するまで、スイッチング素子Q3のON状態を維持する。また、制御部13は、スイッチング素子Q2のON状態の期間(ターンオン期間)が所定のデューティ(所定の固定のデューティ)になるようにスイッチング素子Q2のON状態を維持する。   The control unit 13 controls the voltage of the control waveform generated by the control waveform generation unit 130 based on the current value detected by the current detection unit 11 so that the output signal Vo of the voltage detection unit 12 matches the reference voltage Vref. The switching element Q3 is maintained in the ON state until the) reaches a predetermined value. Further, the control unit 13 maintains the ON state of the switching element Q2 such that the ON state period (turn-on period) of the switching element Q2 has a predetermined duty (a predetermined fixed duty).

時刻T4において、制御波形生成部130が生成した制御波形の電圧(VICON)が所定の値に達し、制御部13は、駆動信号G3をL状態にして、スイッチング素子Q3をOFF状態にする。このスイッチング素子Q3のON状態の期間DT4は、出力信号Vo及び負荷RLの消費電流により変化する。すなわち、制御部13は、カレントモード制御によりPWM(パルス幅変調)して、スイッチング素子Q3のON状態の期間DT4を制御する。   At time T4, the voltage (VICON) of the control waveform generated by the control waveform generation unit 130 reaches a predetermined value, and the control unit 13 sets the drive signal G3 to the L state to set the switching element Q3 to the OFF state. The period DT4 of the ON state of the switching element Q3 changes due to the consumption current of the output signal Vo and the load RL. That is, the control unit 13 performs PWM (pulse width modulation) by current mode control to control the period DT4 of the ON state of the switching element Q3.

また、時刻T5において、スイッチング素子Q2のON状態の期間が所定のデューティに達し、制御部13は、駆動信号G2をL状態にして、スイッチング素子Q2をOFF状態にする。制御部13は、駆動信号G2及び駆動信号G5をL状態にして、スイッチング素子Q2及びスイッチング素子Q5をOFF状態にする。また、制御部13は、駆動信号G1、駆動信号G4、及び駆動信号G6をH状態にして、スイッチング素子Q1、スイッチング素子Q4、及びスイッチング素子Q6をON状態にする。
このように、制御部13は、第2の期間(例えば、期間DT3)において、スイッチング素子Q2を所定のデューティによりON状態に制御するとともに、スイッチング素子Q3をカレントモード制御によりON状態に制御する。
Further, at time T5, the ON period of the switching element Q2 reaches a predetermined duty, and the control unit 13 sets the drive signal G2 to the L state, and turns the switching element Q2 to the OFF state. The control unit 13 sets the drive signal G2 and the drive signal G5 to the L state, and sets the switching element Q2 and the switching element Q5 to the OFF state. Further, the control unit 13 sets the drive signal G1, the drive signal G4, and the drive signal G6 to the H state, and turns the switching element Q1, the switching element Q4, and the switching element Q6 to the ON state.
Thus, in the second period (for example, period DT3), the control unit 13 controls the switching element Q2 to the ON state with a predetermined duty, and controls the switching element Q3 to the ON state by current mode control.

続く時刻T5〜時刻T9までの処理は、上述した時刻T1〜時刻T5までの処理と同様であるので、ここではその説明を省略する。このように、制御部13は、第1の期間(期間DT1)の処理と第2の期間(期間DT3)の処理とを交互に繰り返して、フルブリッジ回路20が有するスイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4のON状態及びOFF状態を制御する。
なお、図4において、スイッチング素子Q1〜Q4は、例えば、直列リアクトルL1と寄生容量C1〜C4、及び配線容量との共振により、ZVS動作するものとする。
The subsequent processing from time T5 to time T9 is the same as the processing from time T1 to time T5 described above, and thus the description thereof is omitted here. As described above, the control unit 13 alternately repeats the process of the first period (period DT1) and the process of the second period (period DT3) to switch the switching element Q1 and the switching element Q2 included in the full bridge circuit 20. Control ON and OFF states of the switching element Q3 and the switching element Q4.
In FIG. 4, switching elements Q1 to Q4 perform ZVS operation, for example, due to resonance between series reactor L1, parasitic capacitances C1 to C4, and wiring capacitance.

次に、図5を参照して、図3に示す制御部13におけるカレントモード制御の動作について説明する。
図5は、本実施形態による軽負荷時のカレントモード制御の一例を示すタイムチャートである。
Next, the operation of current mode control in control unit 13 shown in FIG. 3 will be described with reference to FIG.
FIG. 5 is a time chart showing an example of current mode control at light load according to the present embodiment.

この図において、各信号は、上から順に、DC/DCコンバータ10の出力電流Io、キャリア信号、駆動信号G1、駆動信号G2、信号Vict、信号SEL、信号SELO、信号SLOP、コンパレータ136の入力信号(VICON、Ver)、コンパレータ136の出力信号、信号S3、駆動信号G3、信号S4、及び駆動信号G4を示している。ここで、信号Victは、電流検出部11によって一次側電流Ictを電圧に変換した信号であり、一次側電流Ictに対応する。また、信号SELは、上述した切替判定部133によって生成される選択信号であり、信号SELOは、信号SELによって切り替えられた選択出力部134の出力信号である。   In this figure, each signal is, in order from the top, the output current Io of DC / DC converter 10, carrier signal, drive signal G1, drive signal G2, signal Vict, signal SEL, signal SELO, signal SLOP, input signal of comparator 136 (VICON, Ver), the output signal of the comparator 136, the signal S3, the drive signal G3, the signal S4, and the drive signal G4 are shown. Here, the signal Vict is a signal obtained by converting the primary current Ict into a voltage by the current detection unit 11, and corresponds to the primary current Ict. Further, the signal SEL is a selection signal generated by the switching determination unit 133 described above, and the signal SELO is an output signal of the selection output unit 134 switched by the signal SEL.

また、波形W11は、出力電流Ioの波形を示している。また、波形W12〜W24は、それぞれ、キャリア信号、駆動信号G1、駆動信号G2、信号Vict、信号SEL、信号SELO、信号SLOP、信号VICON、コンパレータ136の出力信号、信号S3、駆動信号G3、信号S4、及び駆動信号G4の電圧波形を示している。   A waveform W11 indicates the waveform of the output current Io. Waveforms W12 to W24 respectively indicate the carrier signal, drive signal G1, drive signal G2, signal Vict, signal SEL, signal SELO, signal SLOP, signal VICON, output signal of comparator 136, signal S3, drive signal G3, signal The voltage waveform of S4 and the drive signal G4 is shown.

この図において、横軸は時間を示し、縦軸は、出力電流Ioが電流を示し、信号Vict、信号SELO、信号SLOP、及び入力信号(VICON、Ver)が電圧を示し、その他の信号は、論理レベルを示している。また、この図において、キャリア信号の期間TRAは、図4における期間DT1に対応し、期間TRBは、図4における期間DT3に対応する。
また、図5に示す例は、軽負荷時であるため、定期的に回生電流が発生し、出力電流Ioには、期間TRCのような負の電流となる期間が存在する(波形W11参照)。
In this figure, the horizontal axis represents time, and the vertical axis represents the output current Io representing the current, the signal Vict, the signal SELO, the signal SLOP, and the input signal (VICON, Ver) representing the voltage, and the other signals It shows the logic level. Further, in this figure, period TRA of the carrier signal corresponds to period DT1 in FIG. 4, and period TRB corresponds to period DT3 in FIG.
Further, since the example shown in FIG. 5 is at the time of light load, a regenerative current is generated periodically, and a period of negative current such as the period TRC exists in the output current Io (see waveform W11). .

時刻T11において、まず、制御部13が、駆動信号G1をH状態にする(波形W13参照)とともに、駆動信号G2をL状態にする(波形W14参照)。すなわち、制御部13の制御信号生成部140が、信号S1をH状態にして、ドライバ41を介して、駆動信号G1をH状態にするとともに、信号S2をL状態にして、ドライバ42を介して、駆動信号G2をL状態にする。また、駆動信号G1がH状態になると、切替判定部133は、信号SELにL状態を出力する(波形W16参照)。これにより、選択出力部134は、反転部132が出力した反転信号VINを信号SELOに出力する(波形W17参照)。その結果、加算部135は、信号SLOPと、信号SELO(反転信号VIN)とを加算した信号VICONをコンパレータ136に出力する(波形W19参照)。   At time T11, first, the control unit 13 sets the drive signal G1 to the H state (see the waveform W13), and sets the drive signal G2 to the L state (see the waveform W14). That is, the control signal generation unit 140 of the control unit 13 sets the signal S1 to the H state, sets the drive signal G1 to the H state through the driver 41, and sets the signal S2 to the L state, and sets the signal S2 to the L state. , And sets the drive signal G2 to the L state. When the drive signal G1 is in the H state, the switching determination unit 133 outputs the L state to the signal SEL (see the waveform W16). Thereby, the selection output unit 134 outputs the inverted signal VIN output from the inverting unit 132 to the signal SELO (see the waveform W17). As a result, the adding unit 135 outputs a signal VICON obtained by adding the signal SLOP and the signal SELO (inverted signal VIN) to the comparator 136 (see the waveform W19).

また、一方で、時刻T11において、制御信号生成部140が、信号S4をH状態にする(波形W23参照)。これにより、RSフリップフロップ138がセットされ、制御部13は、駆動信号G4をH状態にする(波形W24参照)。   On the other hand, at time T11, the control signal generation unit 140 sets the signal S4 to the H state (see the waveform W23). As a result, the RS flip flop 138 is set, and the control unit 13 sets the drive signal G4 to the H state (see the waveform W24).

次に、信号VICONの電圧が増加して行き、時刻T12において、コントロール電圧Verに達すると(波形W19参照)、コンパレータ136が、H状態を出力する(波形W20参照)。これにより、RSフリップフロップ138がリセットされ、制御部13は、駆動信号G4をL状態にする(波形W24参照)。   Next, when the voltage of the signal VICON increases and reaches the control voltage Ver at the time T12 (see the waveform W19), the comparator 136 outputs the H state (see the waveform W20). As a result, the RS flip flop 138 is reset, and the control unit 13 sets the drive signal G4 to the L state (see the waveform W24).

次に、時刻T13において、信号SLOPが上昇から下降に切り替わる(波形W18参照)ことにより、加算部135が、信号SLOPと、信号SELO(反転信号VIN)とを加算した信号VICONは、急激に下降する(波形W19参照)。   Next, at time T13, the signal SLOP switches from rising to falling (see the waveform W18), whereby the signal VICON obtained by the addition unit 135 adding the signal SLOP and the signal SELO (inverted signal VIN) falls rapidly. (See waveform W19).

次に、時刻T14において、制御部13が、駆動信号G1をL状態にする(波形W13参照)とともに、駆動信号G2をH状態にする(波形W14参照)。すなわち、制御部13の制御信号生成部140が、信号S1をL状態にして、ドライバ41を介して、駆動信号G1をL状態にするとともに、信号S2をH状態にして、ドライバ42を介して、駆動信号G2をH状態にする。また、駆動信号G2がH状態になると、切替判定部133は、信号SELにL状態を出力する(波形W16参照)。これにより、選択出力部134は、バッファ部131が出力した正相信号VIPを信号SELOに出力する(波形W17参照)。その結果、加算部135は、信号SLOPと、信号SELO(正相信号VIP)とを加算した信号VICONをコンパレータ136に出力する(波形W19参照)。   Next, at time T14, the control unit 13 sets the drive signal G1 to the L state (see the waveform W13) and sets the drive signal G2 to the H state (see the waveform W14). That is, the control signal generation unit 140 of the control unit 13 sets the signal S1 to the L state, sets the drive signal G1 to the L state via the driver 41, and sets the signal S2 to the H state, and via the driver 42. , And sets the drive signal G2 to the H state. In addition, when the drive signal G2 is in the H state, the switching determination unit 133 outputs the L state to the signal SEL (see the waveform W16). Thus, the selection output unit 134 outputs the positive phase signal VIP output from the buffer unit 131 to the signal SELO (see the waveform W17). As a result, the adding unit 135 outputs a signal VICON obtained by adding the signal SLOP and the signal SELO (positive phase signal VIP) to the comparator 136 (see the waveform W19).

また、一方で、時刻T14において、制御信号生成部140が、信号S3をH状態にする(波形W21参照)。これにより、RSフリップフロップ137がセットされ、制御部13は、駆動信号G3をH状態にする(波形W22参照)。   On the other hand, at time T14, the control signal generation unit 140 sets the signal S3 to the H state (see the waveform W21). As a result, the RS flip flop 137 is set, and the control unit 13 sets the drive signal G3 to the H state (see the waveform W22).

次に、信号VICONの電圧が増加して行き、時刻T15において、コントロール電圧Verに達すると(波形W19参照)、コンパレータ136が、H状態を出力する(波形W20参照)。これにより、RSフリップフロップ137がリセットされ、制御部13は、駆動信号G3をL状態にする(波形W22参照)。   Next, when the voltage of the signal VICON increases and reaches the control voltage Ver at time T15 (see the waveform W19), the comparator 136 outputs the H state (see the waveform W20). As a result, the RS flip flop 137 is reset, and the control unit 13 sets the drive signal G3 to the L state (see the waveform W22).

次に、時刻T16において、信号SLOPが上昇から下降に切り替わる(波形W18参照)ことにより、加算部135が、信号SLOPと、信号SELO(正相信号VIP)とを加算した信号VICONは、急激に下降する(波形W19参照)。   Next, at time T16, the signal SLOP switches from rising to falling (see the waveform W18), whereby the signal VICON obtained by the addition unit 135 adding the signal SLOP and the signal SELO (positive phase signal VIP) sharply It descends (see waveform W19).

次に、時刻T17において、上述した時刻T11と同様に、制御部13が、駆動信号G1をH状態にする(波形W13参照)とともに、駆動信号G2をL状態にする(波形W14参照)。
続く、時刻T17〜T23、及び時刻T23〜T29の動作は、上述した時刻T11〜T17の動作と同様であるので、ここではその説明を省略する。
Next, at time T17, the control unit 13 sets the drive signal G1 to the H state (see the waveform W13) and sets the drive signal G2 to the L state (see the waveform W14) as in the above-described time T11.
The subsequent operations of times T17 to T23 and times T23 to T29 are the same as the operations of times T11 to T17 described above, and thus the description thereof is omitted here.

このように、軽負荷時に、波形W11に示すように、回生電流が発生するような場合であっても、本実施形態のDC/DCコンバータ10は、PWMによりカレントモード制御を行うことができる。
なお、上述した図5に示す通り、制御部13は、一次側電流Ict(電圧Victに対応)の立ち上がり、又は、立ち下がりのタイミングで、一次側電流(正相信号VIPに対応)と反転電流(反転信号VINに対応)とを切り替えて、制御波形(信号VICONの波形)を生成する。
As described above, even when a regenerative current is generated as shown by the waveform W11 at the time of light load, the DC / DC converter 10 of the present embodiment can perform current mode control by PWM.
As shown in FIG. 5 described above, the controller 13 controls the primary current (corresponding to the positive phase signal VIP) and the reverse current at the rising or falling timing of the primary current Ict (corresponding to the voltage Vict). (Corresponding to the inverted signal VIN) to generate a control waveform (waveform of the signal VICON).

次に、本実施形態による制御部13における通常負荷時のカレントモード制御について説明する。
ここで、通常負荷時とは、軽負荷時よりも負荷が大きく、軽負荷時のように、回生電流が発生しない状態である。
Next, current mode control under normal load in the control unit 13 according to the present embodiment will be described.
Here, the normal load state is a state in which the load is larger than the light load state, and the regenerative current is not generated as in the light load state.

通常負荷時には、負荷が大きいため、出力電流Ioには、回生電流が発生しない点が、上述した軽負荷時と異なる。そのため、信号Vict、信号SELO、及び信号VICONの波形が、図5に示す通常負荷時と異なっているが、制御部13の動作は、図5に示す通常負荷時と同様である。すなわち、通常負荷時における制御部13のカレントモード制御の動作は、信号Vict、信号SELO、及び信号VICONの波形が異なるが、上述した図5に示す時刻T11〜T29における動作と同様である。   Since the load is large at the time of normal load, a point at which a regenerative current is not generated in the output current Io is different from that at the time of light load described above. Therefore, although the waveforms of the signal Vict, the signal SELO, and the signal VICON are different from those in the normal load shown in FIG. 5, the operation of the control unit 13 is the same as that in the normal load shown in FIG. That is, the current mode control operation of control unit 13 at the time of normal load is the same as the operation at time T11 to T29 shown in FIG. 5 described above, although the waveforms of signal Vict, signal SELO and signal VICON are different.

このように、本実施形態による制御部13は、軽負荷時と、通常負荷時とで制御方法を変更する必要がなく同一の制御方法により、カレントモード制御を実現することができる。   As described above, the control unit 13 according to the present embodiment can implement current mode control by the same control method without the need to change the control method between light load and normal load.

なお、上述したように、本実施形態による制御部13は、軽負荷時と、通常負荷時とで同一の制御方法により、カレントモード制御を実行するが、軽負荷時と、通常負荷時とで制御方法とで異なる制御方法を切り替えて実行してもよい。但し、この場合、制御部13は、少なくとも軽負荷時に、図5に示す制御方法により、カレントモード制御を実行するものとする。すなわち、制御部13は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形(VICON)を生成する。そして、制御部13は、生成した制御波形(VICON)に基づいて、カレントモード制御方式でスイッチング素子(Q1〜Q4)のオン・オフを制御する。   As described above, the control unit 13 according to the present embodiment executes current mode control by the same control method at light load and normal load, but at light load and normal load. Different control methods may be switched and executed depending on the control method. However, in this case, the control unit 13 executes current mode control according to the control method shown in FIG. 5 at least at light load. That is, the control unit 13 generates a control waveform (VICON) based on the primary side current or the reverse current at least at light load. Then, the control unit 13 controls on / off of the switching elements (Q1 to Q4) by the current mode control method based on the generated control waveform (VICON).

次に、図6を参照して、本実施形態による三相のカレントモード制御について説明する。
図6は、本実施形態による三相のカレントモード制御の一例を示すタイムチャートである。
この図において、各信号は、上から順に、三相分のコンパレータ136の入力信号(VICON、Ver)、駆動信号G4(U相、V相、W相)を示している。また、波形W50は、コントロール電圧Verの波形を示し、波形W51は、U相の信号VICON(DC/DCコンバータ10−1の信号VICON)の波形を示している。波形W52は、V相の信号VICON(DC/DCコンバータ10−2の信号VICON)の波形を示し、また、波形W53は、W相の信号VICON(DC/DCコンバータ10−3の信号VICON)の波形を示している。また、波形W54は、U相の駆動信号G4(U)を示し、波形W55は、V相の駆動信号G4(V)を示し、波形W56は、W相の駆動信号G4(W)を示している。
Next, three-phase current mode control according to the present embodiment will be described with reference to FIG.
FIG. 6 is a time chart showing an example of three-phase current mode control according to the present embodiment.
In this figure, each signal shows the input signal (VICON, Ver) of the comparator 136 for three phases and the drive signal G4 (U phase, V phase, W phase) sequentially from the top. A waveform W50 indicates the waveform of the control voltage Ver, and a waveform W51 indicates the waveform of the U-phase signal VICON (the signal VICON of the DC / DC converter 10-1). A waveform W52 shows a waveform of a V-phase signal VICON (signal VICON of the DC / DC converter 10-2), and a waveform W53 shows a W-phase signal VICON (signal VICON of the DC / DC converter 10-3). The waveform is shown. A waveform W54 indicates a U-phase drive signal G4 (U), a waveform W55 indicates a V-phase drive signal G4 (V), and a waveform W56 indicates a W-phase drive signal G4 (W). There is.

また、この図において、横軸は時間を示し、縦軸は入力信号(VICON、Ver)が電圧を示し、その他の信号は、論理レベルを示している。
なお、この図に示す例は、説明上、駆動信号G4についての一例について記載しているが、基本的には、駆動信号G3の場合も同様であり、ここではその説明を省略する。
Also, in this figure, the horizontal axis shows time, the vertical axis shows the voltage of the input signal (VICON, Ver), and the other signals show logic levels.
Note that although the example shown in this figure describes an example of the drive signal G4 for the sake of explanation, basically the same applies to the drive signal G3, and the description thereof is omitted here.

時刻T51において、各DC/DCコンバータ10の制御信号生成部140は、信号S4を所定の期間、H状態にする。これにより、各RSフリップフロップ138は、H状態を出力し、各ドライバ44が、波形W54〜波形W56に示すように、各駆動信号G4(駆動信号G4(U)、駆動信号G4(V)、駆動信号G4(W))をH状態にする。
これにより、各DC/DCコンバータ10のスイッチング素子Q4がON状態になり、波形W51〜波形W53に示すように、各信号VICONが上昇する。ここで、U相、V相、及びW相では、三相交流の位相が異なるため、各信号VICONの上昇波形が異なる。ここで、コントロール電圧Verの電圧値は、波形W50に示すように、各DC/DCコンバータ10において等しい同一の電圧値である。
At time T51, control signal generation unit 140 of each DC / DC converter 10 sets signal S4 to the H state for a predetermined period. As a result, each RS flip flop 138 outputs the H state, and each driver 44 outputs each drive signal G4 (drive signal G4 (U), drive signal G4 (V), and so on) as shown by waveforms W54 to W56. The drive signal G4 (W) is set to the H state.
As a result, the switching element Q4 of each DC / DC converter 10 is turned ON, and each signal VICON rises as shown by the waveforms W51 to W53. Here, since the phases of the three-phase alternating current are different in the U phase, the V phase, and the W phase, the rising waveforms of the respective signals VICON are different. Here, the voltage values of the control voltage Ver are equal and the same voltage value in each DC / DC converter 10 as shown by the waveform W50.

次に、時刻T52において、U相の信号VICONの電圧値が、コントロール電圧Verに達すると、U相のコンパレータ136は、H状態を出力し、ドライバ44が、波形W54に示すように、駆動信号G4(U)をL状態にする。これにより、U相のDC/DCコンバータ10−1のスイッチング素子Q4がカレントモード制御によりOFF状態になる。   Next, at time T52, when the voltage value of the U-phase signal VICON reaches the control voltage Ver, the U-phase comparator 136 outputs the H state, and the driver 44 outputs a drive signal as shown by the waveform W54. Set G4 (U) to the L state. Thereby, the switching element Q4 of the U-phase DC / DC converter 10-1 is turned off by the current mode control.

また、時刻T53において、V相の信号VICONの電圧値が、コントロール電圧Verに達すると、V相のコンパレータ136は、H状態を出力し、ドライバ44が、波形W55に示すように、駆動信号G4(V)をL状態にする。これにより、V相のDC/DCコンバータ10−2のスイッチング素子Q4がカレントモード制御によりOFF状態になる。   Also, at time T53, when the voltage value of V-phase signal VICON reaches control voltage Ver, V-phase comparator 136 outputs an H state, and driver 44 produces drive signal G4, as shown by waveform W55. Set (V) to the L state. Thus, the switching element Q4 of the V-phase DC / DC converter 10-2 is turned off by the current mode control.

また、時刻T54において、W相の信号VICONの電圧値が、コントロール電圧Verに達すると、W相のコンパレータ136は、H状態を出力し、ドライバ44が、波形W56に示すように、駆動信号G4(W)をL状態にする。これにより、W相のDC/DCコンバータ10−3のスイッチング素子Q4がカレントモード制御によりOFF状態になる。   Also, at time T54, when the voltage value of the W-phase signal VICON reaches the control voltage Ver, the W-phase comparator 136 outputs the H state, and the driver 44 outputs the drive signal G4, as shown by the waveform W56. Set (W) to L state. Thus, the switching element Q4 of the W-phase DC / DC converter 10-3 is turned off by the current mode control.

このように、本実施形態による三相のカレントモード制御の場合、DC/DCコンバータ10(10−1、10−2、10−3)は、各DC/DCコンバータ10の制御波形の電流ピーク値(ここでは、信号VICONのピーク値が対応)が一致するように制御する。すなわち、DC/DCコンバータ10(10−1、10−2、10−3)は、一次側コイルTL11に流れる電流波形の各電流ピーク値が三相で一致するように、スイッチング素子Q3及びスイッチング素子Q4をカレントモード制御する。換言すると、DC/DCコンバータ10(10−1、10−2、10−3)は、DC/DCコンバータ10(10−1、10−2、10−3)における全ての制御波形の電流ピーク値が一致するように制御する。   Thus, in the case of three-phase current mode control according to the present embodiment, the DC / DC converters 10 (10-1, 10-2, 10-3) have current peak values of control waveforms of the respective DC / DC converters 10. (Here, the peak values of the signal VICON correspond to each other) are controlled to match. That is, in the DC / DC converter 10 (10-1, 10-2, 10-3), the switching element Q3 and the switching element are arranged such that the current peak values of the current waveform flowing through the primary coil TL11 coincide in three phases. Control Q4 in current mode. In other words, DC / DC converters 10 (10-1, 10-2, 10-3) are current peak values of all control waveforms in DC / DC converter 10 (10-1, 10-2, 10-3). Control to match.

なお、上述した本実施形態の一例では、三相の各DC/DCコンバータ10がそれぞれ制御部13を備える例を説明したが、本実施形態では、制御部13の一部を共用して、三相を一括制御することが可能である。ここで、図8を参照して、本実施形態による三相を一括制御する場合の一例について説明する。   In the example of the above-described embodiment, the three-phase DC / DC converter 10 includes the control unit 13. However, in the present embodiment, the control unit 13 is partially shared. It is possible to control the phases collectively. Here, with reference to FIG. 8, an example in the case of collectively controlling three phases according to the present embodiment will be described.

図7は、本実施形態による三相一括制御の一例を示すブロック図である。
この図に示す制御部13aは、制御信号生成部140と、制御波形生成部(130−1、130−2、130−3)と、コンパレータ(136−1、136−2、136−3)と、RSフリップフロップ(138−1、138−2、138−3)とを備えている。
なお、この図に示す例では、各DC/DCコンバータ10のスイッチング素子Q4を駆動する駆動信号G4について説明し、その他の部分の図示を省略している。
FIG. 7 is a block diagram showing an example of three-phase collective control according to the present embodiment.
The control unit 13a shown in this figure includes a control signal generation unit 140, control waveform generation units (130-1, 130-2, 130-3), and comparators (136-1, 136-2, 136-3). , RS flip-flops (138-1, 138-2, 138-3).
In the example shown in this figure, the drive signal G4 for driving the switching element Q4 of each DC / DC converter 10 is described, and the other parts are omitted.

制御信号生成部140は、三相のDC/DCコンバータ10において処理を共用しており、生成した信号S1、信号S2、信号S4、信号SLOP、及び信号Verを三相のDC/DCコンバータ10に供給する。また、信号Vict(U)、信号Vict(V)、及び信号Vict(W)は、三相の各DC/DCコンバータ10において検出された信号Victである。   The control signal generation unit 140 shares processing with the three-phase DC / DC converter 10, and generates the generated signal S1, signal S2, signal S4, signal SLOP, and signal Ver into the three-phase DC / DC converter 10. Supply. Also, the signal Vict (U), the signal Vict (V), and the signal Vict (W) are the signal Vict detected in each of the three-phase DC / DC converters 10.

また、制御波形生成部(130−1、130−2、130−3)は、制御信号生成部140が一括して生成した信号S1、信号S2、及び信号SLOPと、各DC/DCコンバータ10がそれぞれ検出した信号Vict(U)、信号Vict(V)、及び信号Vict(W)とに基づいて、各相の信号VICONを生成する。制御波形生成部(130−1、130−2、130−3)のそれぞれの構成は、上述した制御波形生成部130と同一である。   Further, in the control waveform generation units (130-1, 130-2, and 130-3), each of the DC / DC converters 10 includes the signal S1, the signal S2, and the signal SLOP generated collectively by the control signal generation unit 140. The signal VICON of each phase is generated based on the detected signal Vict (U), the signal Vict (V), and the signal Vict (W). The configuration of each of the control waveform generation units (130-1, 130-2, 130-3) is the same as that of the control waveform generation unit 130 described above.

コンパレータ(136−1、136−2、136−3)は、制御信号生成部140が一括して生成したコントロール電圧Verと、各DC/DCコンバータ10の制御波形生成部(130−1、130−2、130−3)が生成した各相の信号VICONとをそれぞれ比較する。コンパレータ(136−1、136−2、136−3)のそれぞれの構成は、上述したコンパレータ136と同一である。   The comparators (136-1, 136-2, and 136-3) control voltage generation unit (130-1, 130- 2, and 130-3) compare the signal VICON of each phase generated. The configuration of each of the comparators (136-1, 136-2, 136-3) is the same as the comparator 136 described above.

RSフリップフロップ(138−1、138−2、138−3)のそれぞれの構成は、上述したRSフリップフロップ138と同一である。RSフリップフロップ138−1は、ドライバ44−1を介して、U相の駆動信号G4(U)を出力し、RSフリップフロップ138−2は、ドライバ44−2を介して、V相の駆動信号G4(V)を出力する。また、RSフリップフロップ138−3は、ドライバ44−3を介して、W相の駆動信号G4(W)を出力する。   The configuration of each of the RS flip flops (138-1, 138-2, 138-3) is the same as the RS flip flop 138 described above. The RS flip flop 138-1 outputs the U phase drive signal G4 (U) through the driver 44-1, and the RS flip flop 138-2 outputs the V phase drive signal through the driver 44-2. Output G4 (V). Also, the RS flip flop 138-3 outputs the W phase drive signal G4 (W) through the driver 44-3.

なお、ドライバ(44−1、44−2、44−3)のそれぞれの構成は、上述したドライバ44と同一である。
また、図8に示す例では、説明上、DC/DCコンバータ10のスイッチング素子Q3を駆動する駆動信号G3についての図示を省略しているが、駆動信号G3についても駆動信号G4と同様である。
The configuration of each of the drivers (44-1, 44-2, 44-3) is the same as that of the driver 44 described above.
Further, in the example shown in FIG. 8, the drive signal G3 for driving the switching element Q3 of the DC / DC converter 10 is omitted for the sake of description, but the drive signal G3 is also similar to the drive signal G4.

このように、本実施形態では、上述した制御信号生成部140のように、複数のDC/DCコンバータ10における制御信号を共用することで、制御部13の構成を簡略化することができる。   As described above, in the present embodiment, as in the control signal generation unit 140 described above, the configuration of the control unit 13 can be simplified by sharing control signals in the plurality of DC / DC converters 10.

以上説明したように、本実施形態による電源装置1は、DC/DCコンバータ10を備える。DC/DCコンバータ10は、フルブリッジ回路20(ブリッジ回路)と、トランスTL1と、同期整流回路30と、制御部13とを備えている。フルブリッジ回路20は、スイッチング素子(Q1〜Q4)を有する。トランスTL1は、フルブリッジ回路20が直接的又は間接的に接続される一次側コイルTL11と、一次側コイルTL11と絶縁された二次側コイル(TL12、TL13)と、を有する。同期整流回路30は、二次側コイル(TL12、TL13)に接続され、制御部13は、フルブリッジ回路20が有するスイッチング素子(Q1〜Q4)のオン・オフをカレントモード制御方式で制御する。さらに、制御部13は、一次側コイルTL11の電圧が負から正になるタイミングで当該一次側電流(例えば、正相信号VIP)に切り替え、一次側コイルTL11の電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流(例えば、反転信号VIN)に切り替え、一次側電流及び反転電流に基づいて制御波形(例えば、信号VICON)を生成する。そして、制御部13は、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子(Q1〜Q4)のオン・オフを制御する。   As described above, the power supply device 1 according to the present embodiment includes the DC / DC converter 10. The DC / DC converter 10 includes a full bridge circuit 20 (bridge circuit), a transformer TL1, a synchronous rectification circuit 30, and a control unit 13. The full bridge circuit 20 has switching elements (Q1 to Q4). The transformer TL1 has a primary coil TL11 to which the full bridge circuit 20 is directly or indirectly connected, and a secondary coil (TL12, TL13) insulated from the primary coil TL11. The synchronous rectification circuit 30 is connected to the secondary side coils (TL12, TL13), and the control unit 13 controls on / off of the switching elements (Q1 to Q4) of the full bridge circuit 20 by a current mode control method. Furthermore, the control unit 13 switches to the primary side current (for example, the positive phase signal VIP) when the voltage of the primary side coil TL11 changes from negative to positive, and when the voltage of the primary side coil TL11 changes from positive to negative. The primary side current is switched to the inverted current (for example, the inversion signal VIN), and a control waveform (for example, the signal VICON) is generated based on the primary side current and the inversion current. Then, the control unit 13 controls on / off of the switching elements (Q1 to Q4) by the current mode control method based on the generated control waveform.

これにより、本実施形態による電源装置1は、一次側電流と、反転電流とを切り替えて、制御波形(例えば、信号VICON)を生成するので、カレントモード制御に適切な制御波形を生成することができる。そのため、本実施形態による電源装置1は、例えば、一次側に回生電流が発生した場合でも、容易にカレントモード制御方式の制御を行うことができる。よって、本実施形態による電源装置1は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる。
また、本実施形態による電源装置1は、各相電流のバランスが取れるため、電源の変換効率を向上させることができるとともに、スイッチング素子(Q1〜Q4)の応答を向上させることができる。
As a result, the power supply device 1 according to the present embodiment switches the primary side current and the inversion current to generate a control waveform (for example, the signal VICON), so that a control waveform suitable for current mode control can be generated. it can. Therefore, the power supply device 1 according to the present embodiment can easily perform control of the current mode control method even when, for example, a regenerative current is generated on the primary side. Therefore, the power supply device 1 according to the present embodiment can improve the conversion efficiency of the power supply and can perform current mode control at the time of light load when performing synchronous rectification on the secondary side.
Further, the power supply device 1 according to the present embodiment can improve the conversion efficiency of the power supply and can improve the response of the switching elements (Q1 to Q4) since the balance of each phase current can be improved.

また、本実施形態では、制御部13は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形を生成する。
これにより、本実施形態による電源装置1は、少なくとも軽負荷時に、一次側電流又は反転電流に基づいて制御波形を生成する制御方式を実行し、軽負荷時以外(通常負荷時など)に、例えば、変換効率や応答速度の良い他の制御方式と適切に併用することが可能になる。そのため、本実施形態による電源装置1は、さらに電源の変換効率や反応速度を向上させつつ、軽負荷時にカレントモード制御を行うことができる。
Further, in the present embodiment, the control unit 13 generates a control waveform based on the primary side current or the reverse current at least at light load.
Thus, the power supply device 1 according to the present embodiment executes a control method of generating a control waveform based on the primary current or the reverse current at least at light load, for example, at light load (except for normal load), for example. It becomes possible to appropriately use in combination with other control methods with good conversion efficiency and response speed. Therefore, the power supply device 1 according to the present embodiment can perform current mode control at light load while further improving the conversion efficiency and the reaction speed of the power supply.

また、本実施形態では、制御部13は、一次側電流と反転電流とを、スイッチング素子(Q1〜Q4)をスイッチングするごとに、交互に切り替えて、制御波形を生成する。
これにより、本実施形態による電源装置1は、より簡易な手段により、一次側電流と反転電流とを切り替えて、カレントモード制御のための制御波形を適切に生成することができる。
Further, in the present embodiment, the control unit 13 alternately switches the primary side current and the inversion current each time the switching elements (Q1 to Q4) are switched to generate a control waveform.
As a result, the power supply device 1 according to the present embodiment can switch between the primary current and the reversal current by more simple means, and can appropriately generate a control waveform for current mode control.

また、本実施形態では、制御部13は、一次側電流の立ち上がり、又は、立ち下がりのタイミングで、一次側電流と反転電流とを切り替えて、制御波形を生成する。
これにより、本実施形態による電源装置1は、より簡易な手段により、一次側電流と反転電流とを切り替えて、カレントモード制御のための制御波形を適切に生成することができる。
Further, in the present embodiment, the control unit 13 switches the primary current and the inversion current at the rise or fall timing of the primary current to generate a control waveform.
As a result, the power supply device 1 according to the present embodiment can switch between the primary current and the reversal current by more simple means, and can appropriately generate a control waveform for current mode control.

また、本実施形態では、フルブリッジ回路20は、スイッチング素子Q1(第1のスイッチング素子)、スイッチング素子Q2(第2のスイッチング素子)、スイッチング素子Q3(第3のスイッチング素子)、及びスイッチング素子Q4(第4のスイッチング素子)を有し、当該4つのスイッチング素子(Q1〜Q4)をブリッジ接続して構成する。制御部13は、トランスTL1の一次側コイルTL11の第1端に接続されるスイッチング素子Q1及びスイッチング素子Q2を所定の固定のデューティにより制御するとともに、一次側コイルTL11の第2端に接続されるスイッチング素子Q3及びスイッチング素子Q4をPWM(パルス幅変調)によりカレントモード制御方式で制御する。
これにより、本実施形態による電源装置1は、PWM(パルス幅変調)により制御するので、カレントモード制御を、より簡易な構成により行うことが可能になる。
Further, in the present embodiment, the full bridge circuit 20 includes the switching element Q1 (first switching element), the switching element Q2 (second switching element), the switching element Q3 (third switching element), and the switching element Q4. (The fourth switching element), and the four switching elements (Q1 to Q4) are bridge-connected. The control unit 13 controls the switching element Q1 and the switching element Q2 connected to the first end of the primary coil TL11 of the transformer TL1 with a predetermined fixed duty, and is connected to the second end of the primary coil TL11. The switching element Q3 and the switching element Q4 are controlled by PWM (pulse width modulation) in a current mode control system.
Thus, since the power supply device 1 according to the present embodiment is controlled by PWM (pulse width modulation), current mode control can be performed with a simpler configuration.

また、本実施形態による電源装置1は、DC/DCコンバータ10を複数(例えば、3個)備え、複数のDC/DCコンバータ10は、各DC/DCコンバータ10の制御波形の電流ピーク値が一致するように制御する。すなわち、複数のDC/DCコンバータ10は、複数のDC/DCコンバータ10における全ての制御波形の電流ピーク値が一致するように制御する。
これにより、本実施形態による電源装置1は、複数相の交流電源を入力とした場合であっても、全ての電流ピーク値が一致するようにカレントモード制御することにより、各相電流のバランスが取れるため、容易に電源の変換効率を向上させることができる。
Further, the power supply device 1 according to the present embodiment includes a plurality of (for example, three) DC / DC converters 10, and in the plurality of DC / DC converters 10, the current peak values of the control waveforms of the respective DC / DC converters 10 coincide. Control to do so. That is, the plurality of DC / DC converters 10 are controlled such that the current peak values of all the control waveforms in the plurality of DC / DC converters 10 coincide with each other.
As a result, the power supply device 1 according to the present embodiment performs current mode control such that all current peak values match even when AC power of multiple phases is input, so that the balance of each phase current can be reduced. Since it can be taken out, the conversion efficiency of the power supply can be easily improved.

また、本実施形態では、DC/DCコンバータ10は、一次側コイルTL11と直列に接続されている直列リアクトルL1を備えている。
これにより、本実施形態による電源装置1は、直列リアクトルL1と、寄生容量(C1〜C4、C6、C7)、及び配線容量との共振により、スイッチング素子Q1〜Q6をZVS動作させることができる。このことにより、本実施形態による電源装置1は、スイッチング損失を低減させることができるので、さらに電源の変換効率を向上させることができる。
Further, in the present embodiment, the DC / DC converter 10 includes the series reactor L1 connected in series with the primary coil TL11.
Thereby, the power supply device 1 according to the present embodiment can perform the ZVS operation on the switching elements Q1 to Q6 by the resonance of the series reactor L1, the parasitic capacitances (C1 to C4, C6, C7), and the wiring capacitance. By this, since the power supply device 1 according to the present embodiment can reduce the switching loss, it is possible to further improve the conversion efficiency of the power supply.

また、本実施形態による電源制御方法は、上述したDC/DCコンバータ10を備える電源装置1の電源制御方法であって、制御部13が、一次側コイルTL11の電圧が負から正になるタイミングで当該一次側電流に切り替え、一次側コイルTL11の電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替え、一次側電流及び反転電流に基づいて制御波形を生成し、生成した当該制御波形に基づいて、カレントモード制御方式でスイッチング素子(Q1〜Q4)のオン・オフを制御する。
これにより、本実施形態による電源制御方法は、電源の変換効率を向上させるとともに、二次側を同期整流する場合に軽負荷時にカレントモード制御を行うことができる。
The power supply control method according to the present embodiment is the power supply control method of the power supply device 1 including the DC / DC converter 10 described above, and at a timing when the control unit 13 changes the voltage of the primary coil TL11 from negative to positive. Switch to the primary side current, switch to the reverse current which reversed the primary side current at the timing when the voltage of the primary side coil TL11 becomes positive to negative, generate a control waveform based on the primary side current and the reverse current, and generate Based on the said control waveform, ON / OFF of a switching element (Q1-Q4) is controlled by a current mode control system.
Thus, the power supply control method according to the present embodiment can improve the conversion efficiency of the power supply, and can perform current mode control at light load when the secondary side is synchronously rectified.

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、本実施形態の一例として、図1に示す電源装置1及び図2に示すDC/DCコンバータ10の構成を説明したが、これらに限定されるものではない。例えば、電源装置1は、3つ以上のDC/DCコンバータ10を備えた複数相の交流電源に対応する構成であってもよいし、PFC部2を備えない構成であってもよい。
また、DC/DCコンバータ10は、直列リアクトルL1、共振コンデンサC5、及びダイオード(D5、D6)の一部又は全部を備えない構成であってもよい。
In addition, this invention is not limited to said each embodiment, It can change in the range which does not deviate from the meaning of this invention.
For example, although the configurations of the power supply device 1 shown in FIG. 1 and the DC / DC converter 10 shown in FIG. 2 have been described as an example of the present embodiment, the present invention is not limited to these. For example, the power supply device 1 may be configured to be compatible with a multi-phase AC power supply including three or more DC / DC converters 10, or may be configured not to include the PFC unit 2.
In addition, the DC / DC converter 10 may not include a part or all of the series reactor L1, the resonance capacitor C5, and the diodes (D5, D6).

また、トランスTL1は、センタタップ付きの二次側コイル(TL12、TL13)を備える例を説明したが、センタタップを有さないものであってもよい。
また、同期整流回路30は、両波整流回路である例を説明したが、これに限定されるものではなく、フルブリッジなどの全波整流回路であってもよい。
また、上記の実施形態において、DC/DCコンバータ10は、フルブリッジ回路20を備える例を説明したが、フルブリッジ回路20の代わりにハーフブリッジ回路を備えるようにしてもよい。
Moreover, although the transformer TL1 demonstrated the example provided with the secondary side coil (TL12, TL13) with a center tap, you may not have a center tap.
In addition, although the synchronous rectification circuit 30 has been described as an example in which both wave rectification circuits are used, the present invention is not limited to this and may be a full wave rectification circuit such as a full bridge.
Further, in the above embodiment, although the example in which the DC / DC converter 10 includes the full bridge circuit 20 has been described, a half bridge circuit may be provided instead of the full bridge circuit 20.

また、上記の実施形態において、制御部13は、スイッチング素子Q1及びスイッチング素子Q2を50%の固定のデューティにより制御する例を説明したが、これに限定されるものではなく、他のデューティにより制御するようにしてもよい。
また、上記の実施形態において、切替判定部133は、駆動信号G1及び駆動信号G2の立ち上がりのタイミングで正相信号VIPと反転信号VINを切り替えるようにする例を説明したが、これに限定されるものではない。例えば、キャリア信号のH状態の期間(期間TRA)とL状態の期間(期間TRB)とで切り替えるようにしてもよいし、一次側電流Ict(電圧Victに対応)の立ち上がり期間と、立ち下がり期間とで切り替えるようにしてもよい。
In the above embodiment, the control unit 13 controls the switching element Q1 and the switching element Q2 with a fixed duty of 50%. However, the present invention is not limited to this. You may do it.
Further, in the above embodiment, although the example in which the switching determination unit 133 switches the positive phase signal VIP and the inversion signal VIN at the rising timing of the drive signal G1 and the drive signal G2 has been described, the present invention is limited thereto. It is not a thing. For example, switching may be performed between the period of the H state (period TRA) of the carrier signal and the period of the L state (period TRB), and the rising period and falling period of the primary side current Ict (corresponding to the voltage Vict). You may switch between

また、上記の実施形態において、制御部13が、駆動信号G5を駆動信号G1の反転信号として生成し、駆動信号G6を駆動信号G2の反転信号として生成する例を説明したが、これに限定されるものではない。例えば、制御部13は、駆動信号G5を駆動信号G4の反転信号として生成し、駆動信号G6を駆動信号G3の反転信号として生成するようにしてもよい。   In the above embodiment, the control unit 13 generates the drive signal G5 as the inverted signal of the drive signal G1 and generates the drive signal G6 as the inverted signal of the drive signal G2. It is not a thing. For example, the control unit 13 may generate the drive signal G5 as an inverted signal of the drive signal G4, and generate the drive signal G6 as an inverted signal of the drive signal G3.

また、上記の実施形態では、スイッチング素子Q1及びスイッチング素子Q2を第1のスイッチング素子及び第2のスイッチング素子として説明したが、スイッチング素子Q3及びスイッチング素子Q4を第1のスイッチング素子及び第2のスイッチング素子としてもよい。また、スイッチング素子Q3及びスイッチング素子Q4を第3のスイッチング素子及び第4のスイッチング素子として説明したが、スイッチング素子Q1及びスイッチング素子Q2を第3のスイッチング素子及び第4のスイッチング素子としてもよい。
また、制御信号生成部140は、PID制御に基づいて、コントロール電圧Verを生成する例を説明したが、他の制御方式によりコントロール電圧Verを生成してもよい。
In the above embodiment, the switching element Q1 and the switching element Q2 are described as the first switching element and the second switching element, but the switching element Q3 and the switching element Q4 are described as the first switching element and the second switching It may be an element. Although the switching element Q3 and the switching element Q4 have been described as the third switching element and the fourth switching element, the switching element Q1 and the switching element Q2 may be replaced by the third switching element and the fourth switching element.
Although the control signal generation unit 140 has described the example of generating the control voltage Ver based on PID control, the control voltage Ver may be generated by another control method.

また、上記の制御部13は、図3に示す回路構成に限定されるものではなく、他の回路構成により実現されてもよい。例えば、コンパレータ136(136−1、136−2、136−3)は、−入力端子がコントロール電圧Verの信号線に接続され、+入力端子が信号VICONの信号線に接続される例を説明したが、−入力端子が信号VICONの信号線に接続され、+入力端子がコントロール電圧Verの信号線に接続されるようにしてもよい。また、この場合、RSフリップフロップ137、及びRSフリップフロップ138(138−1、138−2、138−3)には、R端子がL状態でリセットする負論理リセットのRSフリップフロップを適用する。
また、上記の実施形態において、制御部13(13a)の各部の処理は、IC(Integrated Circuit)などの専用のハードウェアで実現してもよいし、ソフトウェア処理によって実現されてもよい。
The control unit 13 described above is not limited to the circuit configuration shown in FIG. 3 and may be realized by another circuit configuration. For example, in the comparator 136 (136-1, 136-2, 136-3), an example is described in which the-input terminal is connected to the signal line of the control voltage Ver and the + input terminal is connected to the signal line of the signal VICON However, the − input terminal may be connected to the signal line of the signal VICON, and the + input terminal may be connected to the signal line of the control voltage Ver. Also, in this case, a negative logic reset RS flip flop in which the R terminal is reset in the L state is applied to the RS flip flop 137 and the RS flip flops 138 (138-1, 138-2, 138-3).
Further, in the above embodiment, the processing of each part of the control unit 13 (13a) may be realized by dedicated hardware such as an IC (Integrated Circuit) or may be realized by software processing.

上述の電源装置1は内部に、コンピュータシステムを有している。そして、上述した制御部13(13a)の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。   The above-described power supply device 1 internally includes a computer system. The process of the control unit 13 (13a) described above is stored in a computer readable recording medium in the form of a program, and the above process is performed by the computer reading and executing this program. Here, the computer readable recording medium refers to a magnetic disk, a magneto-optical disk, a CD-ROM, a DVD-ROM, a semiconductor memory or the like. Alternatively, the computer program may be distributed to a computer through a communication line, and the computer that has received the distribution may execute the program.

1 電源装置
2、2−1、2−2、2−3 PFC部
10、10−1、10−2、10−3 DC/DCコンバータ
11 電流検出部
12 電圧検出部
13、13a 制御部
20 フルブリッジ回路
30 同期整流回路
40 ドライバ部
41、42、43、44、44−1、44−2、44−3、45、46 ドライバ
130、130−1、130−2、130−3 制御波形生成部
131 バッファ部
132 反転部
133 切替判定部
134 選択出力部
135 加算部
136、136−1、136−2、136−3 コンパレータ
137、138、138−1、138−2、138−3 RSフリップフロップ
140 制御信号生成部
C1、C2、C3、C4、C6、C7 寄生容量
C5 共振コンデンサ
Ci、Co 平滑コンデンサ
D1、D2、D3、D4、D7、D8 ボディダイオード
D5、D6 ダイオード
L1 直列リアクトル
L2 チョークコイル
Q1、Q2、Q3、Q4、Q5、Q6 スイッチング素子
TL1 トランス
TL11 一次側コイル
TL12、TL13 二次側コイル
RL 負荷
DESCRIPTION OF SYMBOLS 1 power supply device 2, 2-1, 2-2, 2-3 PFC part 10, 10-1, 10-2, 10-3 DC / DC converter 11 electric current detection part 12 voltage detection part 13, 13a control part 20 full Bridge circuit 30 Synchronous rectification circuit 40 Driver section 41, 42, 43, 44, 44-1, 44-2, 44-3, 45, 46 Driver 130, 130-1, 130-2, 130-3 Control waveform generation section 131 buffer unit 132 inversion unit 133 switching determination unit 134 selection output unit 135 addition unit 136, 136-1, 136-2, 136-3 comparator 137, 138, 138-1, 138-2, 138-3 RS flip flop 140 Control signal generator C1, C2, C3, C4, C6, C7 Parasitic capacitance C5 Resonant capacitor Ci, Co Smoothing capacitor D1, D2, D , D4, D7, D8 body diode D5, D6 diode L1 series reactor L2 choke coil Q1, Q2, Q3, Q4, Q5, Q6 switching element TL1 transformer TL11 primary coil TL12, TL13 secondary coil RL load

Claims (7)

DC/DCコンバータを備える電源装置であって、
前記DC/DCコンバータは、
スイッチング素子を有するブリッジ回路と、
前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、
前記二次側コイルに接続された同期整流回路と、
前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と、
前記一次側コイルに流れる電流を検出する電流検出部と
を備え、
前記スイッチング素子には、前記トランスの前記一次側コイルの第1端に接続される第1端側のスイッチング素子と、前記トランスの前記一次側コイルの第2端に接続される第2端側のスイッチング素子とが含まれ、
前記制御部は、
前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が負から正になるタイミングで、前記電流検出部によって検出された当該一次側コイルに流れる電流である一次側電流に切り替え、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替えて制御波形を生成し、生成した当該制御波形に基づいて、前記一次側電流と前記反転電流との切り替わりタイミングで前記第2端側のスイッチング素子をオンし、前記制御波形が、所定の値に達したタイミングで前記スイッチング素子をオフするように、前記カレントモード制御方式で前記第2端側のスイッチング素子のオン・オフを制御する
ことを特徴とする電源装置。
A power supply device comprising a DC / DC converter, comprising:
The DC / DC converter is
A bridge circuit having a switching element;
A transformer having a primary coil to which the bridge circuit is directly or indirectly connected, and a secondary coil insulated from the primary coil;
A synchronous rectifier circuit connected to the secondary coil;
A control unit that controls on / off of a switching element of the bridge circuit by a current mode control method;
A current detection unit that detects a current flowing through the primary coil;
The switching element includes a switching element on a first end side connected to a first end of the primary coil of the transformer, and a second end side connected to a second end of the primary coil of the transformer. And switching elements,
The control unit
Primary side current which is a current flowing through the primary side coil detected by the current detection unit at a timing when the voltage of the primary side coil determined from the state of the switching element on the first end side changes from negative to positive The control waveform is generated by switching to the inversion current obtained by inverting the primary side current at the timing when the voltage of the primary side coil becomes positive to negative as determined by the state of the switching element on the first end side. The switching element on the second end side is turned on at the switching timing of the primary side current and the reverse current based on the control waveform, and the switching element is turned on at the timing when the control waveform reaches a predetermined value. A power supply characterized by controlling on / off of the switching element on the second end side by the current mode control method so as to turn off. apparatus.
前記制御部は、少なくとも軽負荷時に、前記一次側電流と前記反転電流とを切り替えて前記制御波形を生成する
ことを特徴とする請求項1に記載の電源装置。
The power supply device according to claim 1, wherein the control unit switches the primary current and the inversion current at least at light load to generate the control waveform.
前記制御部は、
前記一次側電流と前記反転電流とを、前記第1端側のスイッチング素子をスイッチングするごとに、交互に切り替えて、前記制御波形を生成する
ことを特徴とする請求項1又は請求項2に記載の電源装置。
The control unit
The primary side current and the reverse current are alternately switched each time the switching element on the first end side is switched to generate the control waveform. Power supply.
前記制御部は、
前記一次側電流の立ち上がりの開始、又は、立ち下がりの開始のタイミングで、前記一次側電流と前記反転電流とを切り替えて、前記制御波形を生成する
ことを特徴とする請求項1から請求項3のいずれか一項に記載の電源装置。
The control unit
The control waveform is generated by switching between the primary side current and the inversion current at the timing of the start of the rise of the primary side current or the start of the fall of the primary side current. The power supply device according to any one of the above.
前記ブリッジ回路は、第1端側のスイッチング素子である第1のスイッチング素子及び第2のスイッチング素子第2端側のスイッチング素子である第3のスイッチング素子び第4のスイッチング素子を有し、当該4つのスイッチング素子をブリッジ接続して構成し、
前記制御部は、
前記トランスの前記一次側コイルの第1端に接続される前記第1のスイッチング素子及び前記第2のスイッチング素子を所定の固定のデューティにより制御するとともに、前記一次側コイルの第2端に接続される前記第3のスイッチング素子及び第4のスイッチング素子をパルス幅変調によりカレントモード制御方式で制御する
ことを特徴とする請求項1から請求項4のいずれか一項に記載の電源装置。
It said bridge circuit includes a first switching element and second switching element is a switching element of the first end side, and a third switching element beauty fourth switching element is a switching element of the second end side Having the four switching elements in a bridge connection,
The control unit
The first switching element and the second switching element connected to the first end of the primary coil of the transformer are controlled by a predetermined fixed duty and connected to the second end of the primary coil. The power supply device according to any one of claims 1 to 4, wherein the third switching element and the fourth switching element are controlled by pulse width modulation in a current mode control system.
前記DC/DCコンバータを複数備え、
複数の前記DC/DCコンバータは、複数の前記DC/DCコンバータにおける全ての前記制御波形の電流ピーク値が一致するように制御する
ことを特徴とする請求項1から請求項5のいずれか一項に記載の電源装置。
A plurality of the DC / DC converters,
The plurality of DC / DC converters are controlled such that the current peak values of all the control waveforms in the plurality of DC / DC converters coincide with each other. Power supply as described in.
DC/DCコンバータを備える電源装置の電源制御方法であって、
前記DC/DCコンバータは、
スイッチング素子を有するブリッジ回路と、
前記ブリッジ回路が直接的又は間接的に接続される一次側コイルと、前記一次側コイルと絶縁された二次側コイルと、を有するトランスと、
前記二次側コイルに接続された同期整流回路と、
前記ブリッジ回路が有するスイッチング素子のオン・オフをカレントモード制御方式で制御する制御部と、
前記一次側コイルに流れる電流を検出する電流検出部と
を備え、
前記スイッチング素子には、前記トランスの前記一次側コイルの第1端に接続される第1端側のスイッチング素子と、前記トランスの前記一次側コイルの第2端に接続される第2端側のスイッチング素子とが含まれ、
前記制御部が、
前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が負から正になるタイミングで、前記電流検出部によって検出された当該一次側コイルに流れる電流である一次側電流に切り替え、前記第1端側のスイッチング素子の状態により判定される前記一次側コイルの電圧が正から負になるタイミングで当該一次側電流を反転させた反転電流に切り替えて制御波形を生成し、生成した当該制御波形に基づいて、前記一次側電流と前記反転電流との切り替わりタイミングで前記第2端側のスイッチング素子をオンし、前記制御波形が、所定の値に達したタイミングで前記スイッチング素子をオフするように、前記カレントモード制御方式で前記第2端側のスイッチング素子のオン・オフを制御する
ことを特徴とする電源制御方法。
It is a power supply control method of a power supply apparatus provided with a DC / DC converter, comprising:
The DC / DC converter is
A bridge circuit having a switching element;
A transformer having a primary coil to which the bridge circuit is directly or indirectly connected, and a secondary coil insulated from the primary coil;
A synchronous rectifier circuit connected to the secondary coil;
A control unit that controls on / off of a switching element of the bridge circuit by a current mode control method;
A current detection unit that detects a current flowing through the primary coil;
The switching element includes a switching element on a first end side connected to a first end of the primary coil of the transformer, and a second end side connected to a second end of the primary coil of the transformer. And switching elements,
The control unit
Primary side current which is a current flowing through the primary side coil detected by the current detection unit at a timing when the voltage of the primary side coil determined from the state of the switching element on the first end side changes from negative to positive The control waveform is generated by switching to the inversion current obtained by inverting the primary side current at the timing when the voltage of the primary side coil becomes positive to negative as determined by the state of the switching element on the first end side. The switching element on the second end side is turned on at the switching timing of the primary side current and the reverse current based on the control waveform, and the switching element is turned on at the timing when the control waveform reaches a predetermined value. A power supply characterized by controlling on / off of the switching element on the second end side by the current mode control method so as to turn off. Control method.
JP2015063873A 2015-03-26 2015-03-26 POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD Active JP6427448B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015063873A JP6427448B2 (en) 2015-03-26 2015-03-26 POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063873A JP6427448B2 (en) 2015-03-26 2015-03-26 POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD

Publications (2)

Publication Number Publication Date
JP2016185017A JP2016185017A (en) 2016-10-20
JP6427448B2 true JP6427448B2 (en) 2018-11-21

Family

ID=57242003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063873A Active JP6427448B2 (en) 2015-03-26 2015-03-26 POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD

Country Status (1)

Country Link
JP (1) JP6427448B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7230738B2 (en) * 2019-08-09 2023-03-01 株式会社オートネットワーク技術研究所 Composite part

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530359B2 (en) * 1997-10-03 2004-05-24 新電元工業株式会社 Three-phase power factor improving converter
JP5279136B2 (en) * 2009-08-19 2013-09-04 富士通テレコムネットワークス株式会社 Power supply device and current detection method of power supply device

Also Published As

Publication number Publication date
JP2016185017A (en) 2016-10-20

Similar Documents

Publication Publication Date Title
EP2506420B1 (en) Power conversion apparatus
JP2014087134A (en) Dc/dc converter
CN106068605A (en) Power-converting device
JP6168155B2 (en) Power conversion device and power conversion method
JP5731923B2 (en) Inverter circuit, power conversion circuit, and electric propulsion vehicle
JP2004088814A (en) Dc-dc converter
JP2020102933A (en) Switching power supply device and method for controlling the same
CN110546874B (en) Power conversion system
CN115720045A (en) Voltage-boosting bidirectional direct current-direct current power supply conversion device and control method thereof
JP2013038876A (en) Dc-dc converter and battery charger
JP2018033229A (en) Voltage converter
JP6314734B2 (en) Power converter
JP2001224172A (en) Power converter
JP2009171807A (en) Three-phase voltage source inverter system
JP2017011870A (en) Dc/dc converter
JP6427448B2 (en) POWER SUPPLY DEVICE AND POWER SUPPLY CONTROL METHOD
JP6322565B2 (en) Power supply device and power supply control method
JP2012157162A (en) Insulation circuit for power transmission and power converter
CN1941589B (en) Electric power converter circuit
JP2006345641A (en) Dc/ac converter circuit and method for converting dc into ac
JP2013176173A (en) Power-supply device
JP6493033B2 (en) Power conversion device and power conversion system
JP6238298B2 (en) Switching power supply control device
JP5734120B2 (en) Power converter
JP2012010507A (en) Dc power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6427448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150