JP6429168B2 - パワー半導体装置及びパワー半導体装置の製造方法 - Google Patents

Description

本発明は、パワー半導体装置及びパワー半導体装置の製造方法に関する。

従来、半導体基体の第１主面側の表面に第１導電型又は第２導電型の不純物を導入した後、レーザ光を照射して半導体基体の第１主面側の表面を溶融させることにより形成された第１半導体領域を備えるパワー半導体装置が知られている（例えば、特許文献１参照。）。

従来のパワー半導体装置９００は、ＩＧＢＴであって、図１０に示すように、ｎ型の半導体基体９１０と、半導体基体９１０の第１主面側の表面にｐ型不純物を導入した後、レーザ照射で半導体基体９１０の第１主面側の表面を溶融させることにより形成されたコレクタ領域９２０（第１半導体領域）と、コレクタ領域９２０を覆うように形成されたコレクタ電極層９３０（第１電極層）と、半導体基体９１０の第２主面側の表面に形成されたエミッタ電極層９４０（第２電極層）とを備える。半導体基体９１０の第２主面におけるエミッタ電極層９４０と離間した位置にはゲートパッド電極層９５０が形成されている。半導体基体９１０の厚さは例えば、７０μｍである。

従来のパワー半導体装置９００においては、コレクタ電極層９３０がはんだ層（図示せず。）を介して所定の固定部材（図示せず。）に固定されており、エミッタ電極層９４０には電流取出し用の接続部材９６０が超音波接合により接合され、ゲートパッド電極層９５０には、電流制御用の第２接続部材９７０が接合されている。

従来のパワー半導体装置９００によれば、半導体基体９１０の厚さが例えば、７０μｍであることから、ＶＣＥ（ｓａｔ）を低くすることが可能なパワー半導体装置となる。

特開２００８−２４４４４６号公報

しかしながら、従来のパワー半導体装置９００においては、コレクタ領域９２０を形成する際のレーザ照射により半導体基体９１０に歪み層(図示せず。）が形成されるため、半導体基体の厚さ及び接続部材の断面積によっては、エミッタ電極層９４０に接続部材９６０を接合する際の超音波により半導体基体９１０が破壊され易く、クレタリングＣ（図１１参照。）が発生し易いという問題がある（例えば、半導体基体の厚さが薄い場合には、コレクタ領域９２０を形成する際のレーザ照射の影響が大きくなるためクレタリングＣが発生し易い。また、接続部材の断面積が大きい場合には、接合部材をエミッタ電極層９４０に接合するために必要な超音波のパワーが大きくなるためクレタリングＣが発生し易い）。図１１中、符号ＬＳは、クレタリングＣの表面に出現する模様を示し、通常、レーザ照射のパターンを模した模様となっている。このような問題は、ＩＧＢＴのみに発生する問題ではなくパワーＭＯＳＦＥＴ、ダイオードその他の半導体装置全般に発生する問題である。

そこで、本発明は、上記した問題を解決するためになされたもので、半導体基体の厚さ及び接続部材の断面積が、第２電極層に接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置を提供することを目的とする。また、そのようなパワー半導体装置を製造するパワー半導体装置の製造方法を提供することを目的とする。

［１］本発明のパワー半導体装置は、第１導電型の半導体基体と、前記半導体基体の第１主面側の表面に第１導電型又は第２導電型の不純物を導入した後、レーザ光を照射して前記半導体基体の前記第１主面側の表面を溶融させることにより形成された第１半導体領域と、前記第１半導体領域を覆うように形成された第１電極層と、前記半導体基体の第２主面側の表面に形成された第２電極層と、前記第２電極層に超音波接合により接合された電流取出し用の接続部材とを備え、前記半導体基体の厚さ及び前記接続部材の断面積は、前記第２電極層に前記接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積であるパワー半導体装置であって、平面的に見て、前記第２電極層に前記接続部材が接合された接続部材接合領域においては、前記第１半導体領域が形成されていない、又は、前記第２電極層に前記接続部材が接合されていない接続部材非接合領域においてよりも前記第１半導体領域の形成密度が低いことを特徴とする。

なお、本明細書中、「クレタリング」とは、電流取出し用の接続部材が半導体基体の一部とともに半導体基体から剥離する現象、又は、その現象が発生したときの半導体基体表面のくぼみをいう。また「接続部材の断面積」とは、ボンディング前の接続部材において、接続部材の電流経路に対して垂直な断面の面積のことをいう。さらにまた、「クレタリングが発生するおそれがある厚さ及び断面積」とは、具体的には、半導体基体の厚さが９０μｍ以下で、かつ、電流取出し用の接続部材の断面積が７００００μｍ^２以上である。

［２］本発明のパワー半導体装置においては、前記半導体基体の厚さは、９０μｍ以下であり、前記接続部材の断面積は、７００００μｍ^２以上であることが好ましい。

［３］本発明のパワー半導体装置においては、前記接続部材は、ボンディングワイヤであり、前記ボンディングワイヤの直径は、３００μｍ以上であることが好ましい。

なお、本明細書中、「ボンディングワイヤの直径」とは、ボンディング前のボンディングワイヤにおいて、ボンディングワイヤの電流経路に対して垂直な断面の直径のことをいう。

［４］本発明のパワー半導体装置においては、平面的に見て、前記接続部材接合領域の外縁から前記第１半導体領域までの距離をＬとし、前記半導体基体の厚さをＴとしたとき、Ｌ≦Ｔを満たす領域においても、前記第１半導体領域が形成されていない、又は、前記接続部材非接合領域においてよりも前記第１半導体領域の形成密度が低いことが好ましい。

［５］本発明のパワー半導体装置においては、前記第１半導体領域は、離間した状態で形成されている複数の領域からなることが好ましい。

［６］本発明のパワー半導体装置においては、前記第１半導体領域は、連続して形成されている１つの領域からなることが好ましい。

［７］本発明のパワー半導体装置においては、前記パワー半導体装置は、ＩＧＢＴであって、前記第２主面側の表面に形成された第２導電型のベース領域と、前記ベース領域の表面に形成された第１導電型のエミッタ領域と、前記第２主面の上方にゲート酸化膜を介して形成されたゲート電極層とをさらに備え、前記第１半導体領域が、第２導電型のコレクタ領域であり、前記第１電極層が、コレクタ電極層であり、前記第２電極層が、前記エミッタ領域に接続されたエミッタ電極層であり、前記第２主面側の表面における前記エミッタ電極層と離間した位置には、前記ゲート電極層と接続されているゲートパッド電極層が形成され、前記ゲートパッド電極層には、電流制御用の第２接続部材が接合されていることが好ましい。

［８］本発明のパワー半導体装置においては、前記パワー半導体装置は、パワーＭＯＳＦＥＴであって、前記第２主面側表面に形成された第２導電型のベース領域と、前記ベース領域の表面に形成された第１導電型のソース領域と、前記第２主面の上方にゲート酸化膜を介して形成されたゲート電極層とをさらに備え、前記第１半導体領域が、第１導電型のドレイン領域であり、前記第１電極層が、ドレイン電極層であり、前記第２電極層が、前記ソース領域と接続されたソース電極層であり、前記第２主面側の表面における前記ソース電極層と離間した位置には、前記ゲート電極層と接続されているゲートパッド電極層が形成され、前記ゲートパッド電極層には、電流制御用の第２接続部材が接合されていることが好ましい。

［９］本発明のパワー半導体装置においては、前記パワー半導体装置は、前記第２主面側の表面に、第２導電型のアノード領域をさらに備え、前記第１半導体領域が、カソード領域であり、前記第１電極層が、カソード電極層であり、前記第２電極層が、アノード電極層であるダイオード、又は、前記第２主面側の表面に、第１導電型のカソード領域をさらに備え、前記第１半導体領域が、アノード領域であり、前記第１電極層が、アノード電極層であり、前記第２電極層が、カソード電極層であるダイオードであることが好ましい。

［１０］本発明のパワー半導体装置の製造方法は、［１］〜［９］のいずれかに記載のパワー半導体装置を製造するためのパワー半導体装置の製造方法であって、第２主面側の表面に第２電極層が形成された第１導電型の半導体基体を準備する半導体基体準備工程と、前記半導体基体の第１主面側の表面に第１導電型又は第２導電型の不純物を導入した後、レーザ光を照射して前記半導体基体の前記第１主面側の表面を溶融させることにより、第１半導体領域を形成する第１半導体領域形成工程と、前記第１半導体領域を覆うように第１電極層を形成する第１電極層形成工程と、前記第２電極層に電流取出し用の接続部材を超音波接合により接合する接続部材接合工程とをこの順序で含み、前記半導体基体準備工程において準備する前記半導体基体の厚さ及び前記接続部材接合工程において前記第２電極層に接合する前記接続部材の断面積は、前記第２電極層に前記接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積であり、前記第１半導体領域形成工程においては、平面的に見て、前記接続部材接合工程で前記第２電極層に前記接続部材が接合される接続部材接合領域において、前記第１半導体領域を形成しない、又は、前記接続部材接合工程において前記第２電極層に前記接続部材が接合されない領域においてよりも前記第１半導体領域の形成密度が低くなるように前記第１半導体領域を形成することを特徴とする。

本発明のパワー半導体装置によれば、接続部材接合領域においては、第１半導体領域が形成されていない、又は、接続部材非接合領域においてよりも第１半導体領域の形成密度が低いことから、接続部材接合領域においては、第１半導体領域を形成する際のレーザ照射による歪み層が形成され難くなり、第２電極層に電流取出し用の接続部材を接合する際の超音波接合によって半導体基体が破壊され難くなる。その結果、本発明のパワー半導体装置は、半導体基体の厚さ及び接続部材の断面積が、第２電極層に接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

本発明のパワー半導体装置の製造方法によれば、第１半導体領域形成工程においては、平面的に見て、接続部材接合工程で第２電極層に接続部材が接合される接続部材接合領域において、第１半導体領域を形成しない、又は、接続部材接合工程において第２電極層に接続部材が接合されない領域においてよりも第１半導体領域の形成密度が低くなるように第１半導体領域を形成するため、接続部材接合領域においては、第１半導体領域を形成する際のレーザ照射による歪み層が形成され難くなり、第２電極層に電流取出し用の接続部材を接合する際の超音波接合によって半導体基体が破壊され難くなる。その結果、半導体基体の厚さ及び接続部材の断面積が、第２電極層に接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置を製造することができる。

実施形態１に係るパワー半導体装置１００を示す図である。図１（ａ）はパワー半導体装置１００のうちの第１半導体領域の配置位置を説明するために示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面図であり、図１（ｃ）は図１（ｂ）の破線Ａで囲まれた領域の拡大図である。なお、図１（ａ）は第１主面側から視た平面図である（以下、図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）及び図１０（ａ）において同じ。）。 実施形態１に係るパワー半導体装置１００をリードフレーム２００に搭載した状態を示す図である。 実施形態１に係るパワー半導体装置の製造方法を説明するために示す図である。図３（ａ）〜図３（ｃ）は各工程図である。なお、図３においては第２主面側のＭＯＳ構造等の図示を省略している（以下、図４においても同じ。）。 実施形態１に係るパワー半導体装置の製造方法を説明するために示す図である。図４（ａ）〜図４（ｃ）は各工程図である。 変形例に係るパワー半導体装置１００ａを示す図である。図５（ａ）はパワー半導体装置１００ａのうちのコレクタ領域１２０ａの配置位置を説明するために示す平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ断面図である。 実施形態２に係るパワー半導体装置１００ｂを示す図である。図６（ａ）はパワー半導体装置１００ｂのうちのコレクタ領域１２０ｂの配置位置を説明するために示す平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ断面図である。 実施形態３に係るパワー半導体装置１００ｃを示す図である。図７（ａ）はパワー半導体装置１００ｃのうちのコレクタ領域１２０ｃの配置位置を説明するために示す平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ断面図である。 実施形態４に係るパワー半導体装置１００ｄを示す図である。図８（ａ）はパワー半導体装置１００ｄのうちのドレイン領域１２０ｄの配置位置を説明するために示す平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ断面図であり、図８（ｃ）は図８（ａ）の破線Ａで囲まれた領域の拡大図である。 実施形態５に係るパワー半導体装置１００ｅを示す図である。図９（ａ）はパワー半導体装置１００ｅのうちのカソード領域１２０ｅの配置位置を説明するために示す平面図であり、図９（ｂ）は図９（ａ）のＡ−Ａ断面図である。 従来のパワー半導体装置９００を説明するために示す図である。図１０（ａ）はパワー半導体装置９００のうちのコレクタ領域９２０の配置位置を説明するために示す平面図であり、図１０（ｂ）は図１０（ａ）のＡ−Ａ断面図である。なお、図１０においては第２主面側のＭＯＳ構造等の図示を省略している。 クレタリングＣが発生したときの様子を説明するために示す図である。なお、図１１は第２主面側から視た平面図である。

以下、本発明のパワー半導体装置及びパワー半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。

なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。特に半導体基体については、実際よりも厚く表示している。

［実施形態１］
まず、実施形態１に係るパワー半導体装置１００について説明する。

実施形態１に係るパワー半導体装置１００は、ＩＧＢＴであって、図１に示すように、半導体基体１１０と、コレクタ領域１２０（第１半導体領域）と、コレクタ電極層１３０（第１電極層）と、エミッタ電極層１４０（第２電極層）を含む後述するＭＯＳ構造と、ゲートパッド電極層１５０と、電流取出し用の接続部材１６０と、電流制御用の第２接続部材１７０とを備える。

実施形態１に係るパワー半導体装置１００は、図２に示すように、リードフレーム２００に搭載されており、樹脂（図示せず。）で樹脂封止されている。リードフレーム２００は、ダイパッドを有し外側に向かってリードが伸びるダイパッド部２１０と、ダイパッド部２１０とは離間して設けられている第１リード部２２０と、ダイパッド部２１０及び第１リード部２２０とは離間して設けられている第２リード部２３０とを有する。

実施形態１に係るパワー半導体装置１００においては、コレクタ電極層１３０がはんだ層（図示せず。）を介してダイパッド部２１０のダイパッドに固定されており、エミッタ電極層１４０が電流取出し用の接続部材１６０を介して第１リード部２２０と接続されており、ゲートパッド電極層１５０が第２接続部材１７０を介して第２リード部２３０と接続されている。

半導体基体１１０は、ｎ型半導体基体である。半導体基体１１０の厚さは、９０μｍ以下であり、例えば、７０μｍである。

半導体基体１１０の第１主面側（図１（ｂ）における下側）にはコレクタ領域１２０が形成され、第２主面側（図１（ｂ）における上側）には後述するＭＯＳ構造（図１（ｃ）参照。）が形成されている。半導体基体１１０の材料としては、シリコンを用いるが、炭化珪素や窒化ガリウム等の適宜の材料を用いてもよい。

コレクタ領域１２０は、半導体基体１１０の第１主面側の表面にｐ型不純物（例えば、ボロン）をイオン注入した後、レーザ光を照射して半導体基体１１０の第１主面側の表面を所定のピッチで溶融させることにより形成されたｐ型半導体領域である。なお、半導体基体１１０の第１主面側の表面に不純物を導入する方法は、イオン注入の他に不純物を塗布する等適宜の方法を用いてもよい。また、照射するレーザとしては、グリーンレーザを用いるが、全固体レーザ、エキシマレーザ等適宜のレーザを用いてもよい。

コレクタ領域１２０は、図１（ａ）及び図１（ｂ）に示すように、半導体基体１１０の第１主面側の表面のうち、平面的に見て、コレクタ電極層１３０に接続部材１６０が接合された接続部材接合領域Ｒ１においては形成されておらず、コレクタ電極層１３０に接続部材１６０が接合されていない接続部材非接合領域Ｒ２（接続部材接合領域Ｒ１以外の領域）においてのみ形成されている。コレクタ領域１２０は、所定のピッチで互いに離間した状態で形成された複数の領域からなる。所定のピッチは、例えば１０μｍ〜５０μｍである。

ＭＯＳ構造は、図１（ｃ）に示すように、ｎ型の半導体基体１１０の第２主面側表面に形成されたｐ型のベース領域１１１と、当該ベース領域１１１の表面に形成されたｎ^＋型のエミッタ領域１１２と、ｎ型不純物が高濃度でドープされた多結晶シリコン層からなり、ゲート絶縁膜１１３を介して形成されたゲート電極層１１４と、シリコン酸化膜からなる層間絶縁膜１１５と、後述するエミッタ電極層１４０とから構成されるプレーナー型のＭＯＳ構造である。

コレクタ電極層１３０は、図１（ｂ）に示すように、コレクタ領域１２０を覆うように半導体基体１１０の第１主面側の表面に形成されている。エミッタ電極層１４０は、図１（ｂ）に示すように、半導体基体１１０の第２主面側の表面に形成され、エミッタ領域１１２と接続されている。ゲートパッド電極層１５０は、図１（ｂ）に示すように、半導体基体１１０の第１主面においてコレクタ電極層１３０と離間した位置に形成され、ゲート電極層１１４と接続されている。コレクタ電極層１３０、エミッタ電極層１４０及びゲートパッド電極層１５０の材料はそれぞれ、アルミニウム又はアルミニウムシリコン合金からなる。

接続部材１６０は、図１（ｂ）及び図２に示すように、エミッタ電極層１４０とリードフレーム２００の第１リード部２２０とを接続するためのボンディングワイヤである。接続部材１６０の断面形状は円形であり、接続部材１６０の直径は３００μｍ以上であり、例えば３５０μｍである。従って、接続部材１６０の断面積は７００００μｍ^２よりも広く、約９６１６０μｍ^２である。接続部材１６０は、ワイヤボンディング装置を用いて超音波接合によりエミッタ電極層１４０及び第１リード部２２０に接合されている。接続部材１６０の材料は例えば、アルミニウムやニッケルアルミニウム合金からなる。

電流制御用の第２接続部材１７０は、図１（ｂ）及び図２に示すように、ゲートパッド電極層１５０とリードフレーム２００の第２リード部２３０とを接続するためのボンディングワイヤである。第２接続部材１７０の断面形状は円形であり、第２接続部材１７０の直径は、接続部材１６０の直径よりも小さく、例えば１００μｍである。従って、第２接続部材１７０の断面積は、接続部材１６０の断面積よりも狭く、約７８５０μｍ^２である。第２接続部材１７０は、ワイヤボンディング装置を用いて超音波接合により第２リード部２３０及びゲートパッド電極層１５０に接合されている。第２接続部材１７０の材料は例えば、アルミニウムやニッケルアルミニウム合金からなる。

次に、実施形態１に係るパワー半導体装置の製造方法について説明する。実施形態１に係るパワー半導体装置の製造方法は、図３及び図４に示すように、半導体基体準備工程と、コレクタ領域形成工程と、コレクタ電極層形成工程と、チップ化工程と、接続部材接合工程とをこの順序で含む。以下、実施形態１に係るパワー半導体装置の製造方法を工程順に説明する。

（ａ）半導体基体準備工程
まず、第２主面側の表面にエミッタ電極層１４０を含むＭＯＳ構造及びゲートパッド電極層１５０が形成されているｎ型の半導体基体１１０を準備する（図３（ａ）参照。）。半導体基体１１０の厚さは例えば、７０μｍである。

（ｂ）コレクタ領域形成工程
次に、半導体基体１１０の第１主面側の表面全面にｐ型不純物（例えば、ボロン。）をイオン注入（図３（ｂ）参照。）した後、半導体基体１１０の第１主面側から、所定のピッチでレーザ照射して半導体基体１１０の第１主面側の表面を溶融させることにより、コレクタ領域１２０を形成する（図３（ｃ）参照。）。

コレクタ領域形成工程においては、平面的に見て、後述する接続部材接合工程でエミッタ電極層１４０に接続部材１６０が接合される接続部材接合領域Ｒ１において、コレクタ領域１２０を形成せず、接続部材非接合領域Ｒ２（接続部材接合領域Ｒ１以外の領域）においてのみコレクタ領域１２０を形成する。コレクタ領域１２０は、所定のピッチで離間した状態で形成されている複数の領域からなる。

なお、レーザ照射されなかった領域においては、コレクタ領域１２０とならない（ｎ型半導体の性質を有した状態のままである）。

（ｃ）コレクタ電極層形成工程
次に、コレクタ領域１２０を覆うように半導体基体１１０の第１主面側全体に、例えばスパッタリングなどの物理気相成長法によりコレクタ電極層１３０を形成する（図４（ａ）参照。）。

（ｄ）チップ化工程
次に、半導体基体１１０を第１主面側又は第２主面側からダイシングブレード等により切断して半導体基体１１０をチップ化する（図４（ｂ）参照。）。

（ｅ）接続部材接合工程
次に、チップ化された半導体基体１１０を、リードフレーム２００のダイパッド部２１０のダイパッド上にはんだ等の接合部材を介して固定する。次に、エミッタ電極層１４０と第１リード部２２０とを接続部材１６０を介して電気的に接続し、かつ、ゲートパッド電極層１５０と第２リード部２３０とを第２接続部材１７０を介して接続する（図２及び図４（ｃ）参照。）。

エミッタ電極層１４０と第１リード部２２０とを電流取出し用の接続部材１６０を介して接続する方法は以下の通りである。まず、ボンディングワイヤ（以下、単にワイヤという。）の端部をエミッタ電極層１４０と接触させ、ウェッジツールでワイヤの端部を上から押さえつつ超音波接合によりワイヤとエミッタ電極層１４０とを接合する。次に、ワイヤがループを形成するようにウェッジツールを移動させた後、ワイヤと第１リード部２２０とを接触させ、ウェッジツールでワイヤを上から押さえつつ超音波接合によりワイヤと第１リード部２２０とを接合する。次に、ウェッジツールを外した後、ワイヤを切断し、接続部材１６０とする。このことにより、エミッタ電極層１４０と第１リード部２２０とを接続部材１６０を介して接続することができる。

ゲートパッド電極層１５０と第２リード部２３０とを第２接続部材１７０を介して電気的に接続する方法は、接続部材１６０の断面積よりも狭い断面積を有する第２接続部材１７０を用いる点を除いては、エミッタ電極層１４０と第１リード部２２０とを接続部材１６０を介して電気的に接続する方法と同様の方法である。

この後、樹脂（図示せず。）によって樹脂封止をして、実施形態１に係るパワー半導体装置１００を形成することができる。

次に、実施形態１に係るパワー半導体装置１００及びパワー半導体装置の製造方法の効果について説明する。

実施形態１に係るパワー半導体装置１００によれば、接続部材接合領域Ｒ１にはコレクタ領域１２０が形成されていないことから、接続部材接合領域Ｒ１においては、コレクタ領域１２０を形成する際のレーザ照射による歪み層が形成され難くなりエミッタ電極層１４０に電流取出し用の接続部材１６０を接合する際の超音波接合によって半導体基体１１０が破壊され難くなる。その結果、実施形態１に係るパワー半導体装置１００は、半導体基体１１０の厚さ及び接続部材１６０の断面積が、エミッタ電極層１４０に接続部材１６０を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

また、実施形態１に係るパワー半導体装置１００によれば、半導体基体１１０の厚さが、９０μｍ以下であり、接続部材１６０の断面積が、７００００μｍ^２以上であるため、ＶＣＥ（ｓａｔ）をより一層低くすることが可能で、かつ、大電流を必要とする電子機器（例えば、電力機器）に使用可能なパワー半導体装置となる。

また、実施形態１に係るパワー半導体装置１００によれば、接続部材１６０は、ボンディングワイヤであり、ボンディングワイヤの直径は、３００μｍ以上であるため、高い設計自由度で、大電流が導通する回路にパワー半導体装置を接続することができる。

また、実施形態１に係るパワー半導体装置１００によれば、電力機器等の大電流を必要とする電子機器に用いることができるＩＧＢＴとなる。

また、実施形態１に係るパワー半導体装置１００によれば、コレクタ領域１２０が、離間した状態で形成されている複数の領域からなるため、（第１主面の全面にわたってコレクタ領域１２０を形成する）従来のパワー半導体装置９００の場合よりもレーザ照射の回数を少なくすることができ、コレクタ領域１２０を形成するのに必要な時間を短くすることができる。

実施形態１に係るパワー半導体装置の製造方法によれば、コレクタ領域形成工程においては、平面的に見て、接続部材接合工程でエミッタ電極層１４０に接続部材１６０が接合される接続部材接合領域Ｒ１にコレクタ領域１２０を形成しないため、接続部材接合領域Ｒ１において、コレクタ領域１２０を形成する際のレーザ照射による歪み層が形成され難くなり、エミッタ電極層１４０に接続部材１６０を接合する際の超音波接合によって半導体基体１１０が破壊され難くなる。その結果、半導体基体１１０の厚さ及び接続部材１６０の断面積が、エミッタ電極層１４０に接続部材１６０を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生しにくいパワー半導体装置を製造することができる。

［変形例］
変形例に係るパワー半導体装置１００ａは、基本的には実施形態１に係るパワー半導体装置１００と同様の構成を有するが、接続部材接合領域においてもコレクタ領域が形成されている点で実施形態１に係るパワー半導体装置１００の場合と異なる。すなわち、変形例に係るパワー半導体装置１００ａにおいては、図５に示すように、接続部材接合領域Ｒ１においてもコレクタ領域１２０ａが形成されている。但し、接続部材接合領域Ｒ１におけるコレクタ領域１２０ａの形成密度は、接続部材非接合領域Ｒ２におけるコレクタ領域１２０ａの形成密度よりも低い。

このように、変形例に係るパワー半導体装置１００ａは、接続部材接合領域においてもコレクタ領域が形成されている点で実施形態１に係るパワー半導体装置１００の場合とは異なるが、接続部材接合領域Ｒ１におけるコレクタ領域１２０ａの形成密度は、接続部材非接合領域Ｒ２におけるコレクタ領域１２０ａの形成密度よりも低いことから、実施形態１に係るパワー半導体装置１００と同様に、接続部材接合領域Ｒ１においては、コレクタ領域１２０ａを形成する際のレーザ照射による歪み層が形成され難くなりエミッタ電極層１４０に電流取出し用の接続部材１６０を接合する際の超音波接合によって半導体基体１１０が破壊され難くなる。その結果、実施形態１に係るパワー半導体装置１００は、半導体基体１１０の厚さ及び接続部材１６０の断面積が、エミッタ電極層１４０に接続部材１６０を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

［実施形態２］
実施形態２に係るパワー半導体装置１００ｂは、基本的には実施形態１に係るパワー半導体装置１００と同様の構成を有するが、接続部材接合領域の周囲の領域においてもコレクタ領域が形成されていない点で実施形態１に係るパワー半導体装置１００の場合と異なる。すなわち、実施形態２に係るパワー半導体装置１００ｂにおいては、図６に示すように、平面的に見て、接続部材接合領域Ｒ１の外縁からコレクタ領域１２０ｂまでの距離をＬとし、半導体基体１１０の厚さをＴとしたとき、Ｌ≦Ｔを満たす領域（接続部材接合領域の周囲の領域）においても、コレクタ領域１２０ｂが形成されていない。

このように、実施形態２に係るパワー半導体装置１００ｂは、接続部材接合領域の周囲の領域においてもコレクタ領域が形成されていない点で実施形態１に係るパワー半導体装置１００の場合とは異なるが、実施形態１に係るパワー半導体装置１００と同様に、接続部材接合領域Ｒ１にコレクタ領域１２０ｂが形成されていないことから、接続部材接合領域Ｒ１において、コレクタ領域１２０ｂを形成する際のレーザ照射による歪み層が形成され難くなりエミッタ電極層１４０に電流取出し用の接続部材１６０を接合する際の超音波接合によって半導体基体１１０が破壊され難くなる。その結果、実施形態２に係るパワー半導体装置１００ｂは、半導体基体１１０の厚さ及び接続部材１６０の断面積が、エミッタ電極層１４０に接続部材１６０を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

また、実施形態２に係るパワー半導体装置１００ｂによれば、Ｌ≦Ｔを満たす領域においても、コレクタ領域１２０ｂが形成されていないため、当該領域においても歪み層が形成され難くなり、エミッタ電極層１４０に接続部材１６０を接合する際の超音波接合によって半導体基体１１０がより一層破壊され難くなる。その結果、実施形態２に係るパワー半導体装置１００ｂは、クレタリングがより一層発生し難いパワー半導体装置となる。

なお、実施形態２に係るパワー半導体装置１００ｂは、接続部材接合領域の周囲の領域においてもコレクタ領域が形成されていない点以外の点においては実施形態１に係るパワー半導体装置１００と同様の方法であるため、実施形態１に係るパワー半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態３］
実施形態３に係るパワー半導体装置１００ｃは、基本的には実施形態１に係るパワー半導体装置１００と同様の構成を有するが、コレクタ領域の構成が実施形態１に係るパワー半導体装置１００の場合と異なる。すなわち、実施形態３に係るパワー半導体装置１００ｃにおいて、コレクタ領域１２０ｃは、図７に示すように、連続して形成されている１つの領域からなる。

このように、実施形態３に係るパワー半導体装置１００ｃは、コレクタ領域の構成が実施形態１に係るパワー半導体装置１００の場合とは異なるが、実施形態１に係るパワー半導体装置１００と同様に、接続部材接合領域Ｒ１にはコレクタ領域１２０ｃが形成されていないことから、接続部材接合領域Ｒ１において、コレクタ領域１２０ｃを形成する際のレーザ照射による歪み層が形成され難くなりエミッタ電極層１４０に接続部材１６０を接合する際の超音波接合によって半導体基体１１０が破壊され難くなる。その結果、実施形態３に係るパワー半導体装置１００ｃは、半導体基体１１０の厚さ及び接続部材１６０の断面積が、エミッタ電極層１４０に接続部材１６０を接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

また、実施形態３に係るパワー半導体装置１００ｃによれば、コレクタ領域１２０ｃは、連続して形成されている１つの領域からなるため、パワー半導体装置使用時に、コレクタ領域１２０ｃから半導体基体１１０（ドリフト層）にホールを注入しやすくなる。その結果、伝導度変調が起こりやすくなり、実施形態３に係るパワー半導体装置１００ｃは、ＶＣＥ（ｓａｔ）をより一層低くすることが可能なパワー半導体装置となる。

なお、実施形態３に係るパワー半導体装置１００ｃは、コレクタ領域の構成以外の点においては実施形態１に係るパワー半導体装置１００と同様の方法であるため、実施形態１に係るパワー半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態４］
実施形態４に係るパワー半導体装置１００ｄは、基本的には実施形態１に係るパワー半導体装置１００と同様の構成を有するが、パワー半導体装置がパワーＭＯＳＦＥＴである点が実施形態１に係るパワー半導体装置１００の場合と異なる。すなわち、実施形態４に係るパワー半導体装置１００ｄは、図８に示すように、第２主面側表面に形成されたｐ型のベース領域１１１ｄと、ベース領域１１１ｄの表面に形成されたｎ^＋型のソース領域１１２ｄと、第２主面の上方にゲート酸化膜１１３ｄを介して形成されたゲート電極層１１４ｄと、半導体基体１１０の第１主面側の表面にｎ型の不純物を導入した後、レーザ光を照射して半導体基体１１０の第１主面側の表面を溶融させることにより形成されたドレイン領域１２０ｄ（第１半導体領域）と、ドレイン領域１２０ｄを覆うように形成されたドレイン電極層１３０ｄ（第１電極層）と、半導体基体１１０ｄの第２主面側の表面に形成され、ソース領域１１２ｄと接続されたソース電極層１４０ｄ（第２電極層）とを備える。

実施形態４に係るパワー半導体装置１００ｄにおいては、第２主面側の表面におけるソース電極層１４０ｄと離間した位置には、ゲート電極層１１４ｄと接続されているゲートパッド電極層１５０ｄが形成され、ゲートパッド電極層１５０ｄには、電流制御用の第２接続部材１７０ｄが接合されている。

このように、実施形態４に係るパワー半導体装置１００ｄは、パワー半導体装置がパワーＭＯＳＦＥＴである点が実施形態１に係るパワー半導体装置１００の場合とは異なるが、実施形態１に係るパワー半導体装置１００と同様に、接続部材接合領域Ｒ１には、ドレイン領域１２０ｄが形成されていないことから、接続部材接合領域Ｒ１において、ドレイン領域１２０ｄを形成する際のレーザ照射による歪み層が形成され難くなりソース電極層１４０ｄに接続部材１６０ｄを接合する際の超音波接合によって半導体基体１１０ｄが破壊され難くなる。その結果、実施形態４に係るパワー半導体装置１００ｄは、半導体基体１１０ｄの厚さ及び接続部材１６０ｄの断面積が、ソース電極層１４０ｄに接続部材１６０ｄを接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

また、実施形態４に係るパワー半導体装置１００ｄによれば、電力機器等の大電流を必要とする電子機器に用いることができるパワーＭＯＳＦＥＴとなる。

なお、実施形態４に係るパワー半導体装置１００ｄは、パワー半導体装置がパワーＭＯＳＦＥＴである点以外の点においては実施形態１に係るパワー半導体装置１００と同様の方法であるため、実施形態１に係るパワー半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態５］
実施形態５に係るパワー半導体装置１００ｅは、基本的には実施形態１に係るパワー半導体装置１００と同様の構成を有するが、パワー半導体装置がダイオードである点が実施形態１に係るパワー半導体装置１００の場合と異なる。すなわち、実施形態５係るパワー半導体装置１００ｅは、図９に示すように、半導体基体１１０ｅの第１主面側の表面にｎ型の不純物を導入した後、レーザ光を照射して半導体基体１１０ｅの第１主面側の表面を溶融させることにより形成されたカソード領域１２０ｅ（第１半導体領域）と、第２主面側の表面に形成されたｐ型のアノード領域１１２ｅと、カソード領域１２０ｅを覆うように形成されたカソード電極層１３０ｅ（第１電極層）と、半導体基体１１０ｅの第２主面側の表面に形成されたアノード電極層１４０ｅ（第２電極層）とを備える。

このように、実施形態５に係るパワー半導体装置１００ｅは、パワー半導体装置がダイオードである点が実施形態１に係るパワー半導体装置１００の場合とは異なるが、実施形態１に係るパワー半導体装置１００と同様に、接続部材接合領域Ｒ１には、カソード領域１２０ｅが形成されていないことから、接続部材接合領域Ｒ１において、カソード領域１２０ｅを形成する際のレーザ照射による歪み層が形成され難くなりアノード電極層１４０ｅに接続部材１６０ｅを接合する際の超音波接合によって半導体基体１１０ｅが破壊され難くなる。その結果、実施形態５に係るパワー半導体装置１００ｅは、半導体基体１１０ｅの厚さ及び接続部材１６０ｅの断面積が、アノード電極層１４０ｅに接続部材１６０ｅを接合する際にクレタリングが発生するおそれがある厚さ及び断面積である場合であっても、クレタリングが発生し難いパワー半導体装置となる。

また、実施形態５に係るパワー半導体装置１００ｅによれば、電力機器等の大電流を必要とする電子機器に用いることができるダイオードとなる。

なお、実施形態５に係るパワー半導体装置１００ｅは、パワー半導体装置がダイオードである点以外の点においては実施形態１に係るパワー半導体装置１００と同様の方法であるため、実施形態１に係るパワー半導体装置１００が有する効果のうち該当する効果を有する。

以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記各実施形態において記載した構成要素の数、材質、形状、位置、大きさ、角度等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

（２）上記実施形態１〜３においては、パワー半導体装置がＩＧＢＴであり、上記実施形態４においては、パワー半導体装置がパワーＭＯＳＦＥＴであり、上記実施形態５においては、パワー半導体装置がダイオードであるが、本発明はこれに限定されるものではない。パワー半導体装置が、サイリスタ、トライアックその他のパワー半導体装置であってもよい。

（３）上記実施形態２において、Ｌ≦Ｔを満たす領域においては、エミッタ領域が形成されていないが、本発明はこれに限定されるものではない。Ｌ≦Ｔを満たす領域におけるエミッタ領域の形成密度は、接続部材非接合領域Ｒ２におけるエミッタ領域の形成密度よりも低くなるようにエミッタ領域が形成されていてもよい。

（４）上記実施形態５においては、第１半導体領域がアノード領域であるが、本発明はこれに限定されるものではない。第１半導体領域がカソード領域であってもよい。

（５）上記各実施形態において、接続部材として、ボンディングワイヤを用いたが、本発明はこれに限定されるものではない。接続部材として、ボンディングリボンを用いてもよい。

（６）上記実施形態１〜４において、ＭＯＳ構造として、プレーナー型のＭＯＳ構造を用いたが、本発明はこれに限定されるものではない。ＭＯＳ構造として、トレンチ型のＭＯＳ構造を用いてもよい。

（７）上記各実施形態において、接続部材非接合領域Ｒ２における第１半導体領域の形成密度は一定であるとしたが、本発明はこれに限定されるものではない。接続部材非接合領域Ｒ２における第１半導体領域の形成密度に粗密があってもよい。この場合、クレタリングを生じ難くするために、接続部材接合領域Ｒ１に近い領域における第１半導体領域の形成密度を小さくすることが好ましい。

１００，１００ａ，１００ｂ，１００ｃ，１００ｄ、１００ｅ…パワー半導体装置、１１０，１１０ｄ，１１０ｅ…半導体基体、１１１，１１１ｄ…ボディ領域、１１２…エミッタ領域、１１２ｄ…ソース領域、１１２ｅ…カソード領域、１１３，１１３ｄ…ゲート絶縁膜、１１４，１１４ｄ…ゲート電極層、１１５，１１５ｄ…層間絶縁膜、１２０，１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ…コレクタ領域、１２０ｅ…カソード領域、１３０…コレクタ電極層、１３０ｄ…ドレイン電極層、１３０ｅ…アノード電極層、１４０…エミッタ電極層、１４０ｄ…ドレイン電極層、１４０ｅ…カソード電極層、１５０，１５０ｄ…ゲートパッド電極層、１６０，１６０ｄ，１６０ｅ…電流取出し用の第２接続部材、１７０…電流制御用の接続部材、２００…リードフレーム、２１０…ダイパッド部、２２０…第１リード部、２３０…第２リード部、Ｒ１…接続部材接合領域、Ｒ２…接続部材非接合領域、Ｒ２ａ…Ｌ≦Ｔを満たす領域、Ｃ…クレタリング、ＬＳ…クレタリングＣの表面に出現する模様

Claims (10)

1. 第１導電型の半導体基体と、
   前記半導体基体の第１主面側の表面に第１導電型又は第２導電型の不純物を導入した後、レーザ光を照射して前記半導体基体の前記第１主面側の表面を溶融させることにより形成された第１半導体領域と、
   前記第１半導体領域を覆うように形成された第１電極層と、
   前記半導体基体の第２主面側の表面に形成された第２電極層と、
   前記第２電極層に超音波接合により接合された電流取出し用の接続部材とを備え、
   前記半導体基体の厚さ及び前記接続部材の断面積は、前記第２電極層に前記接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積であるパワー半導体装置であって、
   平面的に見て、前記第２電極層に前記接続部材が接合された接続部材接合領域においては、前記第１半導体領域が形成されていない、又は、前記第２電極層に前記接続部材が接合されていない接続部材非接合領域においてよりも前記第１半導体領域の形成密度が低いことを特徴とするパワー半導体装置。
2. 前記半導体基体の厚さは、９０μｍ以下であり、
   前記接続部材の断面積は、７００００μｍ^２以上であることを特徴とする請求項１に記載のパワー半導体装置。
3. 前記接続部材は、ボンディングワイヤであり、
   前記ボンディングワイヤの直径は、３００μｍ以上であることを特徴とする請求項２に記載のパワー半導体装置。
4. 平面的に見て、前記接続部材接合領域の外縁から前記第１半導体領域までの距離をＬとし、前記半導体基体の厚さをＴとしたとき、Ｌ≦Ｔを満たす領域においても、前記第１半導体領域が形成されていない、又は、前記接続部材非接合領域においてよりも前記第１半導体領域の形成密度が低いことを特徴とする請求項１〜３のいずれかに記載のパワー半導体装置。
5. 前記第１半導体領域は、離間した状態で形成された複数の領域からなることを特徴とする請求項１〜４のいずれかに記載のパワー半導体装置。
6. 前記第１半導体領域は、連続して形成された１つの領域からなることを特徴とする請求項１〜４のいずれかに記載のパワー半導体装置。
7. 前記パワー半導体装置は、ＩＧＢＴであって、
   前記第２主面側の表面に形成された第２導電型のベース領域と、
   前記ベース領域の表面に形成された第１導電型のエミッタ領域と、
   前記第２主面の上方にゲート酸化膜を介して形成されたゲート電極層とをさらに備え、
   前記第１半導体領域が、第２導電型のコレクタ領域であり、
   前記第１電極層が、コレクタ電極層であり、
   前記第２電極層が、前記エミッタ領域に接続されたエミッタ電極層であり、
   前記第２主面側の表面における前記エミッタ電極層と離間した位置には、前記ゲート電極層と接続されているゲートパッド電極層が形成され、
   前記ゲートパッド電極層には、電流制御用の第２接続部材が接合されていることを特徴とする請求項１〜６のいずれかに記載のパワー半導体装置。
8. 前記パワー半導体装置は、パワーＭＯＳＦＥＴであって、
   前記第２主面側表面に形成された第２導電型のベース領域と、
   前記ベース領域の表面に形成された第１導電型のソース領域と、
   前記第２主面の上方にゲート酸化膜を介して形成されたゲート電極層とをさらに備え、
   前記第１半導体領域が、第１導電型のドレイン領域であり、
   前記第１電極層が、ドレイン電極層であり、
   前記第２電極層が、前記ソース領域と接続されたソース電極層であり、
   前記第２主面側の表面における前記ソース電極層と離間した位置には、前記ゲート電極層と接続されているゲートパッド電極層が形成され、
   前記ゲートパッド電極層には、電流制御用の第２接続部材が接合されていることを特徴とする請求項１〜６のいずれかに記載のパワー半導体装置。
9. 前記パワー半導体装置は、ダイオードであって
   前記第２主面側の表面に、第２導電型のアノード領域をさらに備え、
   前記第１半導体領域が、カソード領域であり、
   前記第１電極層が、カソード電極層であり、
   前記第２電極層が、アノード電極層である、
   又は、
   前記第２主面側の表面に、第１導電型のカソード領域をさらに備え、
   前記第１半導体領域が、アノード領域であり、
   前記第１電極層が、アノード電極層であり、
   前記第２電極層が、カソード電極層であることを特徴とする請求項１〜６のいずれかに記載のパワー半導体装置。
10. 請求項１〜９のいずれかに記載のパワー半導体装置を製造するためのパワー半導体装置の製造方法であって、
    第２主面側の表面に第２電極層が形成された第１導電型の半導体基体を準備する半導体基体準備工程と、
    前記半導体基体の第１主面側の表面に第１導電型又は第２導電型の不純物を導入した後、レーザ光を照射して前記半導体基体の前記第１主面側の表面を溶融させることにより、第１半導体領域を形成する第１半導体領域形成工程と、
    前記第１半導体領域を覆うように第１電極層を形成する第１電極層形成工程と、
    前記第２電極層に電流取出し用の接続部材を超音波接合により接合する接続部材接合工程とをこの順序で含み、
    前記半導体基体準備工程において準備する前記半導体基体の厚さ及び前記接続部材接合工程において前記第２電極層に接合する前記接続部材の断面積は、前記第２電極層に前記接続部材を接合する際にクレタリングが発生するおそれがある厚さ及び断面積であり、
    前記第１半導体領域形成工程においては、平面的に見て、前記接続部材接合工程で前記第２電極層に前記接続部材が接合される接続部材接合領域において、前記第１半導体領域を形成しない、又は、前記接続部材接合工程において前記第２電極層に前記接続部材が接合されない領域においてよりも前記第１半導体領域の形成密度が低くなるように前記第１半導体領域を形成することを特徴とするパワー半導体装置の製造方法。