JP6432185B2 - Imaging apparatus, image reading apparatus, and image forming apparatus - Google Patents
Imaging apparatus, image reading apparatus, and image forming apparatus Download PDFInfo
- Publication number
- JP6432185B2 JP6432185B2 JP2014138012A JP2014138012A JP6432185B2 JP 6432185 B2 JP6432185 B2 JP 6432185B2 JP 2014138012 A JP2014138012 A JP 2014138012A JP 2014138012 A JP2014138012 A JP 2014138012A JP 6432185 B2 JP6432185 B2 JP 6432185B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- optical signal
- reset
- level
- storage capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
Description
本発明は、撮像装置、画像読取装置及び画像形成装置に関する。 The present invention relates to an imaging apparatus, an image reading apparatus, and an image forming apparatus.
Red,Green,Blueの画素がそれぞれ主走査方向に並べられた一括露光方式の撮像装置では、露光後各画素毎にリセット電圧と、フォトダイオードで光電変換した光電荷をカラムの全チャンネルで一括して電圧レベルとして各蓄積用キャパシタに書き込み、その後チャンネル順に電圧レベルとして読み出していき、相関二重サンプリング(以降CDSと記載)回路を介して画像レベルとして出力されることが知られている。 In a batch exposure type imaging device in which Red, Green, and Blue pixels are arranged in the main scanning direction, the reset voltage and the photoelectric charges photoelectrically converted by the photodiode are batched for each pixel after exposure. It is known that the voltage level is written to each storage capacitor and then read as the voltage level in the order of the channels and output as an image level via a correlated double sampling (hereinafter referred to as CDS) circuit.
また、特許文献1には、複数の画素が備える受光素子からの信号を増幅した後に容量に順次書き込んだ後、容量に書き込まれた信号を順次読み出す増幅型固体撮像装置が開示されている。
しかしながら、複数の画素からの信号を1系統で順番に処理するカラム構造では、一括書込みから読出しまでの時間がチャンネル間で異なるため、各蓄積用キャパシタから漏れるリーク電流量が異なることになる。その結果、読出した電圧レベル(即ち画像レベル)へのリーク電流の影響が色毎のチャンネル間で異なってしまうという問題があった。 However, in the column structure in which signals from a plurality of pixels are sequentially processed in one system, the time from batch writing to reading differs between channels, so that the amount of leakage current leaking from each storage capacitor differs. As a result, there is a problem that the influence of the leakage current on the read voltage level (that is, the image level) differs between channels for each color.
また、リセットレベルと信号レベルを用いてCDSを実施する場合でも、リセットレベルと信号レベルの読出し時間差がチャンネル間で異なれば、リーク電流の影響がチャンネル間で異なってしまう。 Further, even when CDS is performed using the reset level and the signal level, if the read time difference between the reset level and the signal level is different between the channels, the influence of the leakage current is different between the channels.
本発明は、上記に鑑みてなされたものであって、一括露光して色毎に順次に読み出す場合にも、リーク電流によって色毎にレベル差が生じることを低減することができる撮像装置、画像読取装置及び画像形成装置を提供することを目的とする。 The present invention has been made in view of the above, and an imaging apparatus and an image that can reduce the occurrence of a level difference for each color due to a leakage current even when batch exposure is performed and each color is sequentially read out. An object is to provide a reading device and an image forming apparatus.
上述した課題を解決し、目的を達成するために、本発明は、複数の異なる色の光を受光し、受光した光の色に応じてそれぞれ電荷を蓄積する複数の電荷蓄積部と、前記複数の電荷蓄積部が蓄積した電荷をそれぞれ電圧に変換して出力する複数の電荷検出部と、前記複数の電荷検出部がリセットされた場合に出力するリセット信号をそれぞれ蓄積する複数の第1蓄積用容量と、前記複数の電荷蓄積部が受光して前記複数の電荷検出部がそれぞれ電圧に変換した光信号をそれぞれ蓄積する複数の第2蓄積用容量と、前記複数の第1蓄積用容量及び前記複数の第2蓄積用容量から、前記光の色毎に順次に前記リセット信号又は前記光信号を読み出す場合に、前記リセット信号の読み出しタイミングと、前記光信号の読み出しタイミングとの間隔を前記光の色間で揃える制御部と、を有することを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention receives a plurality of light of different colors, and stores a plurality of charge storage units that respectively store charges according to the colors of the received light, A plurality of charge detectors for converting the charges stored in the charge storage units into voltages and outputting the voltages, and a plurality of first storages for storing reset signals output when the charge detectors are reset, respectively. A capacitor, a plurality of second storage capacitors that respectively store optical signals received by the plurality of charge storage units and converted into voltages by the plurality of charge detection units, the plurality of first storage capacitors, When reading the reset signal or the optical signal sequentially from the plurality of second storage capacitors for each color of light, the interval between the readout timing of the reset signal and the readout timing of the optical signal is set in advance. And having a control unit to align between light colors, the.
本発明によれば、一括露光して色毎に順次に読み出す場合にも、リーク電流によって色毎にレベル差が生じることを低減することができるという効果を奏する。 According to the present invention, it is possible to reduce the occurrence of a level difference for each color due to a leakage current even when batch exposure is performed and reading is performed sequentially for each color.
以下に添付図面を参照して、実施形態にかかる撮像装置について説明する。図1は、実施形態にかかる撮像装置10及びその周辺を示す図である。撮像装置10は、例えば光電変換部12、信号処理部14、制御部(タイミング制御部)16及びパラレルシリアル変換部(PS)18を有するCMOSリニアセンサであり、CPU11の制御に応じて動作する。
An imaging apparatus according to an embodiment will be described below with reference to the accompanying drawings. FIG. 1 is a diagram illustrating an
光電変換部12は、R,G,Bの色毎にそれぞれ一方向に配列されたN個の画素部(フォトダイオードを含む)120,122,124を有する。また、撮像装置10は、R,G,Bの3つの色の光をそれぞれ受光する画素部120,122,124が1つのカラム(画素群)に含まれ、カラム毎に光電変換した信号を出力するように構成されている。各画素部120,122,124は、それぞれ原稿からの反射光を光電変換し、画素毎のアナログ画像信号として出力する。
The
信号処理部14は、N個のPGA(Programmable Gain Amplifier:増幅部)140、N個のA/D変換部(ADC)142、及びN個のCDS部(D−CDS:デジタルCDS)144を有し、光電変換部12がカラム毎に出力するアナログ信号を増幅して、デジタル信号に変換し、相関二重サンプリング(CDS)による補正を行って出力する。
The
ここで、PGA140は、カラム毎に設けられ、A/D変換部142のダイナミックレンジに合わせてアナログ画像信号を増幅する。
Here, the
A/D変換部142は、PGA140が出力したアナログ画像信号をデジタル信号に変換し、CDS部144に対して出力する。CDS部144は、A/D変換部142から入力されたデジタル信号が示す光電変換部12のリセットレベル(光によらず出力される基準レベル)と、各画素(各画素部120,122,124)に蓄積された信号レベルとの差分を算出して出力するCDS処理を行う。パラレルシリアル変換部18は、複数のカラムで並列に処理され出力されたデジタル信号をシリアライズして後段に出力する。また、制御部16は、撮像装置10を構成する各部を駆動するために必要な各信号を生成し、出力する。また、制御部16は、撮像装置10が一括露光を行うように動作タイミングを制御する。
The A /
なお、図1に示した例では、複数の信号を並列に処理するカラム構成のCMOSリニアセンサを例としてあげているが、処理系統は1系統でもよい。また、R,G,Bの3画素に対し、1つのPGA140、A/D変換部142及びCDS部144を設けた3画素1カラムの構成を例として示しているが、この限りではなく、奇数画素及び偶数画素のR,G,Bを含む6画素1カラム等でもよい。さらに、撮像装置10は、A/D変換されたデジタルデータに対して、CDSを行う構成を例としているが、PGA140が増幅させたリセットレベルのアナログ信号及び信号レベルのアナログ信号を用いて、画素毎に相関二重サンプリングを行ってもよい。
In the example shown in FIG. 1, a columnar CMOS linear sensor that processes a plurality of signals in parallel is taken as an example, but a single processing system may be used. In addition, a configuration of one column of three pixels in which one
図2は、画素部120(画素部122,124)の構成を示す図である。以下、#はR(リセット)又はS(画像信号)のいずれかを示し、*はR,G,Bのいずれかを示すものとする。また、トランジスタ名と信号名を同じにして示すことがある。電荷蓄積部である受光素子PDは、埋め込みフォトダイオードである。複数の異なる色の光をそれぞれ受光する受光素子PDは、蓄積時間内に受光した光に応じた電荷をそれぞれ発生させる。電荷検出部であるフローティングディフュージョン領域FDは、浮遊拡散領域であり、電荷を電圧レベルに変換し、後段に対して出力する。
FIG. 2 is a diagram illustrating a configuration of the pixel unit 120 (
リセットトランジスタRTは、受光素子PDから光電荷が転送される前に、リセットトランジスタRTのドレイン電圧である電源電圧Vdd、又は対応するリセットトランジスタRTのソース電圧(図示せず)にリセットする。転送トランジスタTXは、受光素子PDからフローティングディフュージョン領域FDに光電荷を転送する。 The reset transistor RT resets to the power supply voltage Vdd, which is the drain voltage of the reset transistor RT, or the source voltage (not shown) of the corresponding reset transistor RT before photocharge is transferred from the light receiving element PD. The transfer transistor TX transfers photocharges from the light receiving element PD to the floating diffusion region FD.
図3は、光電変換部12の詳細な構成、及び信号処理部14の構成を示す図である。光電変換部12は、上述したようにR,G,Bの画素部120,122,124がそれぞれ一方向(主走査方向)に並べられている。光電変換部12は、n番目のカラムにおいて、各画素部120,122,124からのリセット時の信号電圧VRn(*)と、受光して光電変換を行った時の信号電圧VSn(*)とを各蓄積用キャパシタに一括して書き込む。そして、光電変換部12は、R→G→Bの順に読み出した出力PIXOUTnを、R,G,Bの3チャンネル毎に信号処理部14の1系統(1つのPGA140、A/D変換部142及びCDS部144)によって信号処理を行う(カラム構成)。
FIG. 3 is a diagram illustrating a detailed configuration of the
また、光電変換部12は、各画素部120,122,124それぞれに、リセット時用の蓄積用キャパシタCR(*)と、受光して光電変換した時用の蓄積用キャパシタCS(*)とが設けられている。第1蓄積用容量としてのCR(*)の容量と、第2蓄積用容量としてのCS(*)の容量とは、同じにされている。そして、光電変換部12には、書き込みスイッチトランジスタSLと、各チャンネルの各蓄積用キャパシタに所定のタイミングで書き込み及び読み出しを行うためのスイッチトランジスタCR_*及びCS_*が設けられている。ここでは、トランジスタ名と信号名が同じにされている。上述したように、光電変換部12を構成する各部を制御する信号は、制御部16が出力している。
Further, the
PGA140は、画素部120,122,124から1系統で出力されるPIXOUTnに対し、A/D変換部142のダイナミックレンジに合わせるように増幅を行って出力する。A/D変換部142は、PGA140から入力されるアナログ画像信号をアナログ−デジタル変換し、CDS部144に対して出力する。CDS部144は、リセット信号のデジタル出力と、光信号(画像信号)のデジタル出力とを用いて減算処理を行い、最終的な画像出力CDSOUTnを出力する。
The
図4は、撮像装置10の第1動作例を示すタイミングチャートである。図4に示した第1動作例は、暗時入力(リセット時のレベル=光入力時のレベル)の場合のnカラム目での1ラインあたりの一括露光(書込み)から信号読み出しまでの撮像装置10の動作となっている。なお、電荷の極性はマイナスであるため、明時になるほど電圧値は低くなる。
FIG. 4 is a timing chart illustrating a first operation example of the
まず、フローティングディフュージョン領域FDは、受光素子PDから光電荷が転送される前に、リセットトランジスタRTによってリセットトランジスタRTのドレイン電圧である電源電圧Vdd又は対応するリセットトランジスタRTのソース電圧(図示せず)にリセットされる(T30)。 First, in the floating diffusion region FD, before the photoelectric charge is transferred from the light receiving element PD, the reset transistor RT causes the power supply voltage Vdd that is the drain voltage of the reset transistor RT or the source voltage (not shown) of the corresponding reset transistor RT. (T30).
その後、撮像装置10は、フローティングディフュージョン領域FDのリセット電荷をリセット信号に変換し、書き込みスイッチトランジスタSL、スイッチトランジスタCR_*を全チャンネル一斉にONして全画素一斉にリセット信号蓄積用キャパシタCR(*)に転送する(T31)。
After that, the
次に、撮像装置10は、スイッチトランジスタCR_*を全チャンネル一斉にOFFして、転送トランジスタTXをONにし、受光素子PDからの光電荷をリセット電荷転送後のフローティングディフュージョン領域FDに転送し、光電荷を光信号に変換する(T32)。
Next, the
次に、撮像装置10は、転送トランジスタTXをOFFにして、スイッチトランジスタCS_*を全チャンネル一斉にONして、光信号蓄積用キャパシタCS(*)に転送する(T33)。
Next, the
そして、撮像装置10は、スイッチトランジスタCS_*を全チャンネル一斉にOFFにして、リセット信号、光信号の各蓄積用キャパシタの一括書き込みを終了させる。
Then, the
次に、撮像装置10は、選択トランジスタSWをONして、同時にスイッチトランジスタCR_RをまずONすることにより、R画素のリセット信号蓄積用キャパシタCR(R)に蓄積されているリセット信号電圧VRn(R)をPIXOUTnに転送する(T34)。なお、図4に示したVRn(R)の黒点は、読出し終了時のレベルを表す。このレベルが後段のPGA140によって増幅され、A/D変換部142によってAD変換される(他のチャンネルの黒点も同様)。
Next, the
リセット信号電圧VRn(R)を転送後、撮像装置10は、スイッチトランジスタCR_RをOFFして、同様にスイッチトランジスタCS_RをONすることにより、R画素の光信号蓄積用キャパシタCS(R)に蓄積されている光信号電圧VSn(R)をPIXOUTnに転送する(T35)。そして、撮像装置10は、光信号電圧VSn(R)を転送後に、スイッチトランジスタCS_RをOFFする。
After transferring the reset signal voltage VRn (R), the
撮像装置10は、G画素、B画素に対しても、それぞれの蓄積用キャパシタ(CR(G),CS(G),CR(B),CS(B))に蓄積されている各信号を同様に処理する(T36)。
The
このように、T30〜T36までのPIXOUTnは、信号の読み出しにより、チャンネル順に電位変動していく(Rのリセット信号電圧VRn(R)→Rの光信号電圧VSn(R)→Gのリセット信号電圧VRn(G)→Gの光信号電圧VSn(G)→Bのリセット信号電圧VRn(B)→Bの光信号電圧VSn(B))。 In this manner, PIXOUTn from T30 to T36 changes in potential in the order of the channels by reading signals (R reset signal voltage VRn (R) → R optical signal voltage VSn (R) → G reset signal voltage. VRn (G) → G optical signal voltage VSn (G) → B reset signal voltage VRn (B) → B optical signal voltage VSn (B)).
ところで、信号を読み出す蓄積用キャパシタは、一般的に蓄積後の電圧を保持しておく期間に、リーク電流が生じることが知られている。キャパシタには絶縁されている電極間に僅かな電流が流れており、一般的に微小であるため、その放電特性は直線近似になると考えられる。よって、一括書込み動作完了後からチェンネル順に容量の電圧を読み出していく場合、CR(R),CS(R),CR(G),CS(G),CR(B),CS(B)が読み出されるときの時間差によって、リーク電流量に差が生じ、電圧値にずれが生じる。 Incidentally, it is known that a storage capacitor for reading a signal generally generates a leakage current during a period in which the voltage after storage is held. Since a slight current flows between the insulated electrodes in the capacitor and is generally very small, the discharge characteristic is considered to be a linear approximation. Therefore, when the voltage of the capacitor is read in channel order after the batch write operation is completed, CR (R), CS (R), CR (G), CS (G), CR (B), and CS (B) are read. Due to the time difference between the two, a difference occurs in the amount of leakage current, and a deviation occurs in the voltage value.
撮像装置10は、CDS部144によってリセット信号と光信号との差分演算を行うので、リセット信号と光信号とのリーク電流による影響差が最終的なCDS後の出力値CDSOUTnに影響する。また、リセット信号と光信号とのリーク電流による影響差がチャンネル間で異なると、色味として均一な入力(黒や白)がされた場合、最終的なCDS後の出力値がRGB間で異なってしまう。
Since the
例えば、第1動作例では、RGBの3チャンネル間でリセット信号の読出しタイミングと光信号の読出しタイミングが異なっている(Tr_r−Ts_r≠Tr_g−Ts_g≠Tr_b−Ts_b)と、光信号−リセット信号の差、即ちCDS後の出力値CDSOUTnがチャンネル間で異なってしまう(VSn(R)−VRn(R)≠VSn(G)−VRn(G)≠VSn(B)−VRn(B))。 For example, in the first operation example, the reset signal read timing and the optical signal read timing differ between the three RGB channels (Tr_r−Ts_r ≠ Tr_g−Ts_g ≠ Tr_b−Ts_b). The difference, that is, the output value CDSOUTn after CDS differs between channels (VSn (R) −VRn (R) ≠ VSn (G) −VRn (G) ≠ VSn (B) −VRn (B)).
図5は、撮像装置10の第2動作例(各キャパシタ容量が大きい場合の暗時入力時)を示すタイミングチャートである。第2動作例では、撮像装置10は、RGB各チャンネルの一括書込み後のリセット信号の読出しタイミングTr_*と光信号の読出しタイミングTs_*の間隔を揃える(Tr_r−Ts_r=Tr_g−Ts_g=Tr_b−Ts_b)ように、制御部16が制御を行う。
FIG. 5 is a timing chart illustrating a second operation example of the imaging apparatus 10 (during dark input when each capacitor capacity is large). In the second operation example, the
撮像装置10の各キャパシタ容量が大きい場合、蓄積用キャパシタ電圧VRn(*),VSn(*)でのリーク電流によるレベルの減衰は、一般的に直線に近似して考えることが可能である。レベルの減衰が直線近似される場合、レベルの減衰は時間差に対する比例関係が成り立つ。よって、各画素部の読出し時間差が同じであれば、光信号−リセット信号の差、即ちCDS後の出力値CDSOUTnへのリーク電流の影響をチャンネル間で揃えることができる。つまり、撮像装置10は、第2動作例として示した動作を行う場合、色味として均一な入力(黒や白)がされたときに、オフセット差や色再現性の低下を防止することができる(VSn(R)−VRn(R)=VSn(G)−VRn(G)=VSn(B)−VRn(B))。
When the capacitance of each capacitor of the
図6は、撮像装置10の第3動作例(各キャパシタ容量が小さい場合)を示すタイミングチャートである。図3に示したように、蓄積用キャパシタは、各画素に備わっており、撮像装置10において占める面積の割合は大きい。また、キャパシタのリーク電流の放電特性は、一般的には直線に近似して考えることができる。しかし、キャパシタは、等価回路が単純なキャパシタに並列接続された絶縁抵抗であり、絶縁抵抗値と容量値の積を自己放電時定数τとして、理論上は非直線状に電圧が減衰していく。キャパシタは、容量値CR(*),CS(*)が小さくされた場合、放電時定数τr(*),τs(*)が小さくなって、リーク電流量が大きくなり、放電時間に対して放電特性が直線に近似できなくなる。
FIG. 6 is a timing chart illustrating a third operation example (when each capacitor capacity is small) of the
この場合、リーク電流によるキャパシタ電圧VRn(*),VSn(*)の減衰は、図5に示したような直線ではなく、非直線状(指数関数)に変化していくと考えられる。つまり、RGB間でリセット信号の読出しタイミングTr_*と光信号の読出しタイミングTs_*の間隔が揃えられていても、一括書込み完了から読出し時間までの絶対時間が異なっている(Tr_r≠Tr_g≠Tr_b、Ts_r≠Ts_g≠Ts_b)と、RGB間でリセット信号電圧−光信号電圧の差が異なってしまう(VSn(R)−VRn(R)≠VSn(G)−VRn(G)≠VSn(B)−VRn(B))。即ち、CDS後の出力値へのリークの影響がチャンネル間で異なってしまう。 In this case, the attenuation of the capacitor voltages VRn (*) and VSn (*) due to the leakage current is considered to change in a non-linear manner (exponential function) instead of the straight line as shown in FIG. That is, even if the interval between the read timing Tr_ * of the reset signal and the read timing Ts_ * of the optical signal is uniform between RGB, the absolute time from the completion of batch writing to the read time is different (Tr_r ≠ Tr_g ≠ Tr_b, Ts_r ≠ Ts_g ≠ Ts_b), and the difference between the reset signal voltage and the optical signal voltage differs between RGB (VSn (R) −VRn (R) ≠ VSn (G) −VRn (G) ≠ VSn (B) − VRn (B)). That is, the influence of leakage on the output value after CDS differs between channels.
減衰曲線は、指数関数として考えられるため、図6では一括書込み完了後(放電開始後)、最初の読出しチャンネルであるRedが光信号−リセット信号の差(VSn(R)−VRn(R))が大きく、次いでGreen(VSn(G)−VRn(G))、Blue(VSn(B)−VRn(B))の順で差が小さくなっていく。 Since the attenuation curve can be considered as an exponential function, in FIG. 6, after completion of batch writing (after the start of discharge), Red, which is the first readout channel, is the difference between the optical signal and the reset signal (VSn (R) −VRn (R)). And then the difference decreases in the order of Green (VSn (G) −VRn (G)) and Blue (VSn (B) −VRn (B)).
図7は、撮像装置10の第4動作例(光信号:暗時読取時)を示すタイミングチャートである。放電時定数τr(*),τs(*)は同じだが、リセット信号と光信号とでリーク電流による影響をRGB間で揃えるために、制御部16は、リセット信号と光信号の読出しタイミングの間隔を各チャンネルで異ならせている。
FIG. 7 is a timing chart illustrating a fourth operation example of the imaging device 10 (optical signal: when reading in the dark). Although the discharge time constants τr (*) and τs (*) are the same, in order to make the influence of the leakage current between the reset signal and the optical signal uniform between RGB, the
具体的には、制御部16は、最初の読出しチャンネルであるRedにおいては変化量が最も大きく、Green、Blueと後ろになるにつれて、変化の割合が小さくなっていくようにしている。制御部16は、リセット信号と光信号の読出し時間の間隔をTr_r−Ts_r < Tr_g−Ts_g < Tr_b−Ts_bとして、放電時定数τr(*),τs(*)に応じて、最終的にVSn(R)−VRn(R)=VSn(G)−VRn(G)=VSn(B)−VRn(B)になるように各チャンネルの読出し時間を設定する。
Specifically, the
この場合、制御部16は、一括書込み完了から読出し時間までの時間が異なっていても(Tr_r≠Tr_g≠Tr_b、Ts_r≠Ts_g≠Ts_b)、RGB間で光信号−リセット信号に差異がないようにRGBそれぞれの読出しタイミングを設定する。よって、撮像装置10は、光信号−リセット信号、即ちCDS後の出力値CDSOUTnをチャンネル間で揃えることができ、暗時画像でとくに顕著となるオフセット差を抑制することができる。
In this case, even if the time from the completion of batch writing to the reading time is different (Tr_r ≠ Tr_g ≠ Tr_b, Ts_r ≠ Ts_g ≠ Ts_b), the
なお、撮像装置10は、CDS動作をA/D変換部142がデジタルデータに変換した後に行っているが、これは一例であり、アナログ信号で差分をとってCDS動作を行うように構成されてもよい。
The
次に、撮像装置10の第1変形例について説明する。撮像装置10の第1変形例は、蓄積用キャパシタの容量値がRGB間で異なるように構成されている。以下、図8,9を用いて、撮像装置10の第1変形例について説明する。図8は、撮像装置10の第1変形例の第1動作例(光信号:暗時読取時)を示すタイミングチャートである。
Next, a first modification of the
撮像装置10の第1変形例は、リセット信号と光信号のリーク電流による影響をRGB間で揃えるために、各チャンネルの読出しタイミングでリセット信号と光信号にリーク電流量の差がないように自己放電時定数τr(*),τs(*)を各チャンネルで異ならせている。具体的には、撮像装置10の第1変形例は、図3に示したCR(*),CS(*)を、CR(R)(CS(R))>CR(G)(CS(G))>CR(B)(CS(B))となるように、蓄積用キャパシタの容量値がRGB間で異なるようにされている。
The first modification of the
この場合、一括書込み完了から読出し時間までの時間が異なっていても(Tr_r≠Tr_g≠Tr_b 、Ts_r≠Ts_g≠Ts_b)、RGB間で光信号−リセット信号に差異がないようにRGBそれぞれでリセット蓄積用キャパシタと光信号蓄積用キャパシタの容量値CR(*),CS(*)が設定されているので、光信号−リセット信号、即ちCDS後の出力値CDSOUTnがチャンネル間で揃い(VSn(R)−VRn(R)=VSn(G)−VRn(G)=VSn(B)−VRn(B))、暗時画像でとくに顕著となるオフセット差が抑制される。 In this case, even if the time from the completion of batch writing to the reading time is different (Tr_r ≠ Tr_g ≠ Tr_b, Ts_r ≠ Ts_g ≠ Ts_b), reset accumulation is performed for each RGB so that there is no difference in light signal-reset signal between RGB. Since the capacitance values CR (*) and CS (*) of the capacitor for optical signal and the capacitor for storing optical signal are set, the optical signal-reset signal, that is, the output value CDSOUTn after CDS is aligned between channels (VSn (R) −VRn (R) = VSn (G) −VRn (G) = VSn (B) −VRn (B)), an offset difference that is particularly noticeable in a dark image is suppressed.
なお、撮像装置10の第1変形例も、CDS動作をA/D変換部142がデジタルデータに変換した後に行っているが、これは一例であり、アナログ信号で差分をとってCDS動作を行うように構成されてもよい。
In the first modification of the
図9は、撮像装置10の第1変形例の第2動作例(光信号:明時(白)読取時)を示すタイミングチャートである。撮像装置10の第1変形例は、暗時入力の場合にはオフセット差を吸収できていたが、明時入力では、暗時入力(リセットレベル)に比べて、同じ読出し時間でもリーク電流による影響が小さい。これは、一括書込み終了(放電開始)時の電圧が低いと、放電開始からの差分として暗時より小さくなるためである。
FIG. 9 is a timing chart showing a second operation example (optical signal: bright (white) reading) of the first modification of the
撮像装置10の第1変形例は、この状態でRGB各々光信号−リセット信号の減算をしてしまうと、CDS後の出力値CDSOUTnがチャンネル間で異なってしまう(VSn(R)−VRn(R)≠VSn(G)−VRn(G)≠VSn(B)−VRn(B))。このように、撮像装置10の第1変形例は、暗時画像ほど顕著にはならないが、明時入力、且つ指数関数として放電されるリーク電流によるRGB間のレベル差については完全に抑制することができない。
In the first modification of the
次に、撮像装置10の第2変形例について説明する。図10は、撮像装置10の第2変形例の概要を示す図である。図10においては、光電変換部12の詳細な構成、及び信号処理部14の変形例が示されており、図3に示した構成部分と実質的に同じ構成には同一の符号が付してある。レベル補正部20は、例えばA/D変換部142が出力したデジタル信号に対し、リーク電流によるレベル変動を補正する。
Next, a second modification of the
図11は、レベル補正部20の構成例を示す図である。レベル補正部20は、演算部201〜206が蓄積用キャパシタの容量値CR(*),CS(*)と、絶縁抵抗値R(*)を、予め設計値として保持している。
FIG. 11 is a diagram illustrating a configuration example of the
以下、レベル補正部20が行う補正を、リセット信号を例にして説明する。一括書込み終了時(放電開始、リセット信号ではT31終了時、光信号ではT33終了時)をt=0とし、そのときのリセット信号のアナログ−デジタル変換後の画像レベルをDr0n(*)、リセット信号を取得した時刻をt=tr、そのときの画像レベルをDrn(*)とすると、それらの関係は下式1のようになる。
Hereinafter, the correction performed by the
ここで求めたいリーク発生前の値、即ちDr0n(*)のため、上式1をDr0n(*)について解くと、下式2のようになる。
Since the
レベル補正部20は、Drn(*)、t、CR(*)、R(*)で値はわかっているため、主走査方向の全画素に同時に上式2を適用し、Dr0n(*)を求めることにより、リークの影響を受けていない値に置き換え、後段のCDS部144に出力する。
Since the
レベル補正部20は、これを光信号にも適用し、下式3,4によってt=tsのときのDsn(*)を使い、Ds0n(*)に置き換える。この動作を、レベル補正部20は、A/D変換部142やCDS部144と同様に、RGBの順で行っていく。
The
なお、レベル補正部20は、RGBそれぞれのリセット信号及び光信号の計6チャンネル分の演算部201〜206を有し、対応チャンネルごとにスイッチトランジスタCR_*,CS_*をON・OFFすることにより、各チャンネルの信号が演算部201〜206に入力されるが、蓄積用キャパシタ容量値C#(*)(#:R,S)が同じ値であれば演算部が共通にされてもよい。
The
このように、撮像装置10の第2変形例は、入力が飽和レベルでなければ、どのような露光レベルの入力であっても、一括書込み終了直後の値にレベル補正ができる。つまり、撮像装置10の第2変形例は、白側(明時)の入力でのリーク電流によるレベル変化に対応することができ、リーク電流によるチャンネル間の差異やレベル変化を抑制することができる。
As described above, in the second modification of the
図12は、レベル補正部20の変形例(レベル補正部20a)の構成を示す図である。レベル補正部20aは、演算部201〜206に対し、蓄積用キャパシタの容量値C#(*)と絶縁抵抗値R(*)の情報(τ#(*)に相当)を記憶するメモリ211〜216をそれぞれ備えている。そして、レベル補正部20aは、情報(τ#(*)に相当)を変更可能にされている。
FIG. 12 is a diagram illustrating a configuration of a modified example (level correction unit 20 a) of the
図13は、レベル補正部20aを有する撮像装置10の第2変形例の第1動作例(レベル補正式取得モードの1ライン内動作)を示すタイミングチャートである。レベル補正部20aを有する撮像装置10の第2変形例は、図示しないレジスタ制御、又は外部からの制御信号に応じてレベル補正式取得モードのON/OFFを切り替える。なお、図13においては、説明簡略化のために、いずれかの1チャンネルのみについて示されている。
FIG. 13 is a timing chart showing a first operation example (in-line operation in the level correction expression acquisition mode) of the second modified example of the
レベル補正部20を有する撮像装置10の第2変形例は、上述したように放電時定数τ#(*)として、蓄積用キャパシタの容量値C#(*)と絶縁抵抗値R(*)の情報を予め演算部201〜206が保持している。一般的には、容量値C#(*)、及び絶縁抵抗値R(*)は、周辺環境、経時変化、及び撮像装置10の第2変形例の製造バラツキ等で変動する。このように、容量値C#(*)、及び絶縁抵抗値R(*)の変動があると、演算部201〜206が保持している値と、実際の値とが異なってしまい、Dr0n(*)、Ds0n(*)を求める場合に精度が低下してしまう。
As described above, the second modification of the
レベル補正部20aを有する撮像装置10の第2変形例(以下、撮像装置10aと記す)は、一括書込み時からの経過時間とそのときの画像データを複数点(図13では2点)サンプルし、その傾向からリーク電流によるキャパシタ電圧V#n(*)の減衰の式をそれぞれ生成して、そのときの放電時定数τ#(*)を求め、レベル補正式を算出する。
The second modification of the
図13に示したように、撮像装置10aは、以下の順に動作する。まず、レベル補正式取得モードがONになると、リセットトランジスタRTをONし、リセット信号電圧を蓄積用キャパシタに入力する(T120)。 As illustrated in FIG. 13, the imaging device 10a operates in the following order. First, when the level correction type acquisition mode is turned on, the reset transistor RT is turned on, and the reset signal voltage is input to the storage capacitor (T120).
次に、スイッチトランジスタC#_*をOFFし、書き込みが終了する(T121)。なお、図13に示した例では、転送トランジスタTXはとくにONしないが、暗時状態(リセット電圧と等価)である場合、転送トランジスタTXをONして、リセットトランジスタRTをONしないようにされてもよい。 Next, the switch transistor C # _ * is turned OFF, and writing is completed (T121). In the example shown in FIG. 13, the transfer transistor TX is not particularly turned on. However, in the dark state (equivalent to the reset voltage), the transfer transistor TX is turned on and the reset transistor RT is not turned on. Also good.
次に、選択トランジスタSWをONして、同時にスイッチトランジスタC#_*をONすることにより、蓄積用キャパシタC#n(*)に蓄積されている信号をPIXOUTnに転送する。 Next, by turning on the selection transistor SW and simultaneously turning on the switch transistor C # _ *, the signal stored in the storage capacitor C # n (*) is transferred to PIXOUTn.
この転送後、スイッチトランジスタC#_*をOFFして、そのとき(t=T1)の画像データD#1nを取得し、図12に示したメモリ211〜216に記憶させる(T122)。
After this transfer, the switch transistor C # _ * is turned OFF, and the image
同様に、T1以降のタイミング(T123)で、再度スイッチトランジスタC#_*をONし、蓄積用キャパシタC#n(*)の電圧をPIXOUTnに転送し、そのとき(t=T2)の画像データD#2nを取得し、図12に示したメモリ211〜216に記憶させる(T124)。
Similarly, at the timing after T1 (T123), the switch transistor C # _ * is turned on again, and the voltage of the storage capacitor C # n (*) is transferred to PIXOUTn. At that time (t = T2), the image data D # 2n is acquired and stored in the
取得するD#1n,D#2nのデータは、1ライン内の特定カラムの平均値でも特定の1画素での値でもよい。撮像装置10aは、取得したT1,T2,D#1n,D#2nの値を用いて、リークによる電圧の減衰曲線の式を導出する。
The data of
まず、t=0のとき1とした下式5,6の連立方程式を作成し、放電時定数τ#(*)について解く。 First, simultaneous equations (5) and (6) below are set to 1 when t = 0, and the discharge time constant τ # (*) is solved.
つまり、下式7が最終的な放電時定数τ#(*)を求める式となり、算出結果を、図12に示したメモリ211〜216に記憶させる。
That is, the following expression 7 is an expression for obtaining the final discharge time constant τ # (*), and the calculation result is stored in the
なお、撮像装置10aは、他のチャンネルにおいても順番に同様の手法で放電時定数τ#(*)を求め、メモリ211〜216に記憶させ、レベル補正式取得モードを終了する。よって、撮像装置10aは、レベル補正式取得モードにおいて少なくともチャンネル数分のライン数だけ取得に時間が必要となる。その後、撮像装置10aは、画像データ出力時には、メモリ211〜216に記憶させた放電時定数τ#(*)を用いて、上述したレベル補正式によりレベル補正を行っていく。このように、撮像装置10aは、周辺環境や経時変化、製造バラツキ等で変動した放電時定数τ#(*)を、レベル補正式取得モードにおいて更新することにより、上式2,4の計算式に反映させることができる。
Note that the imaging device 10a sequentially obtains the discharge time constant τ # (*) in the same manner in the other channels and stores it in the
図14は、レベル補正部20aを有する撮像装置10の第2変形例の第2動作例(レベル補正式取得モードの複数ライン動作)を示すタイミングチャートである。上述した撮像装置10aの第1動作例では、複数の所定のタイミングで出力レベルを取得する場合に、1ライン内のみでの取得データで放電時定数の算出を行っていたが、1ライン内のみでは突発的な外乱等のノイズの影響などがあると、精度を上げられないことがある。また、1ライン内の特定カラムの平均値も、電源電圧Vddにおいて配線パターン等に起因してレベル分布があると、取得した値が変動してしまう。
FIG. 14 is a timing chart showing a second operation example (multiple line operation in the level correction expression acquisition mode) of the second modification of the
よって、撮像装置10aの第2動作例では、電源電圧Vddの変動の影響を受けていない画素において、複数ラインに同じ動作をさせて、取得したそれらの平均値を求めることにより、ノイズの影響を抑えた取得レベルでリーク電流の式を導出し、リーク補正精度のロバスト性を向上させる。 Therefore, in the second operation example of the imaging device 10a, in a pixel that is not affected by the fluctuation of the power supply voltage Vdd, the same operation is performed on a plurality of lines, and the average value obtained is obtained to thereby reduce the influence of noise. The leak current equation is derived with a suppressed acquisition level, and the robustness of the leak correction accuracy is improved.
具体的には、図14に示したように、撮像装置10aは、各チャンネルに対して1ラインではなく、複数ラインにおいて毎ライン同じタイミングT1,T2で画像データD1_m、D2_mを取得する(図14ではm=Mライン分取得)。撮像装置10aは、これらの平均値を取得レベルとして、下式8,9に代入を行い、最終的に下式10に基づいて放電時定数を求めていく。
Specifically, as illustrated in FIG. 14, the imaging device 10a acquires the image data D1_m and D2_m at the same timing T1 and T2 for each line in a plurality of lines instead of one line for each channel (FIG. 14). Then, m = M lines) The imaging device 10a uses these average values as acquisition levels and substitutes them into the following equations 8 and 9, and finally obtains the discharge time constant based on the following
これにより、撮像装置10aは、ノイズの影響や1ライン内の電源電圧の変動影響を抑えた取得レベルによって放電時定数τ#(*)を算出することができる。ただし、この場合には平均ライン数が増加し、レベル補正式取得モードの動作時間が増えるため、ノイズ影響と処理時間との関係から平均ライン数が決められている。 Thereby, the imaging device 10a can calculate the discharge time constant τ # (*) based on the acquisition level in which the influence of noise and the fluctuation influence of the power supply voltage in one line are suppressed. However, in this case, the average number of lines increases, and the operation time of the level correction type acquisition mode increases. Therefore, the average number of lines is determined from the relationship between the noise effect and the processing time.
次に、実施形態にかかる撮像装置10を備えた画像読取装置及び画像形成装置について説明する。図15は、撮像装置10を有する画像読取装置60を備えた画像形成装置50の概要を示す図である。画像形成装置50は、画像読取装置60と画像形成部70とを有する例えば複写機やMFP(Multifunction Peripheral)などである。
Next, an image reading apparatus and an image forming apparatus provided with the
画像読取装置60は、例えば撮像装置10、LEDドライバ(LED_DRV)600及びLED602を有する。LEDドライバ600は、例えば制御部16が出力するライン同期信号などに同期して、LED602を駆動する。LED602は、原稿に対して光を照射する。撮像装置10は、ライン同期信号などに同期して、原稿からの反射光を受光して図示しない複数の受光素子(PD)が電荷を発生させて蓄積を開始する。そして、撮像装置10は、パラレルシリアル変換等を行った後に、画像データを画像形成部70に対して出力する。
The
画像形成部70は、処理部80とプリンタエンジン82とを有し、処理部80とプリンタエンジン82とがインターフェイス(I/F)84を介して接続されている。
The
処理部80は、LVDS800、画像処理部802及びCPU11を有する。CPU11は、図示しないメモリなどに記憶されたプログラムを実行し、撮像装置10などの画像形成装置50を構成する各部を制御する。また、CPU11又は制御部16などは、各PDが受光量に応じて電荷を発生させることを略同時に開始するよう制御する。
The
撮像装置10は、LVDS800に対して例えば画像読取装置60が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。LVDS800は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル10ビットデータに変換する。画像処理部802は、変換された10ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン82に対して出力する。プリンタエンジン82は、受入れた画像データを用いて印刷を行う。
The
なお、画像読取装置60は、撮像装置10がリーク電流による画像レベル変動を抑えられているため、スキャナ画像のオフセット差や色再現性の向上が可能である。また、レベル補正式取得モードを画像読取装置60の電源投入時、及び読取動作以外の待機時の少なくともいずれかにONすることにより、リーク電流による画像レベル変動の補正精度を最適化することができる。また、画像読取装置60は、スキャンモード開始前にレベル補正式取得モードをONすることにより、電源投入後の周辺環境の変化による影響も抑えることが可能である。
Note that the
また、画像形成装置50は、撮像装置10がリーク電流による画像レベル変動を抑えられているため、コピー画像のオフセット差や色再現性の向上が可能となる。また、レベル補正式取得モードを画像形成装置50の電源投入時、及び読取動作以外の待機時の少なくともいずれかにONすることにより、リーク電流による画像レベル変動の補正精度を最適化することができる。また、画像形成装置50は、コピーモード開始前にレベル補正式取得モードをONすることで電源投入後の周辺環境の変化による影響も抑えることが可能となる。
Further, the
以上、各実施形態について説明したが、それらの各部の具体的な構成、処理の内容、データの形式等は、実施形態で説明したものに限るものではない。また、以上説明した実施形態の構成は、相互に矛盾しない限り任意に組み合わせて実施可能であることは勿論である。 Each embodiment has been described above, but the specific configuration, processing contents, data format, and the like of each unit are not limited to those described in the embodiment. Moreover, it is needless to say that the configurations of the embodiments described above can be implemented in any combination as long as they do not contradict each other.
PD 電荷蓄積部(受光素子)
FD 電荷検出部(フローティングディフュージョン領域)
CR(*) 第1蓄積用容量
CS(*) 第2蓄積用容量
10 撮像装置
11 CPU
12 光電変換部
14 信号処理部
16 制御部
18 パラレルシリアル変換部
20,20a レベル補正部
50 画像形成装置
60 画像読取装置
70 画像形成部
120,122,124 画素部
140 PGA
142 A/D変換部
144 CDS部
201〜206 演算部
211〜216 メモリ
PD Charge storage unit (light receiving element)
FD Charge detector (floating diffusion region)
CR (*) First storage capacitor CS (*)
DESCRIPTION OF
142 A /
Claims (8)
前記複数の電荷蓄積部が蓄積した電荷をそれぞれ電圧に変換して出力する複数の電荷検出部と、
前記複数の電荷検出部がリセットされた場合に出力するリセット信号をそれぞれ蓄積する複数の第1蓄積用容量と、
前記複数の電荷蓄積部が受光して前記複数の電荷検出部がそれぞれ電圧に変換した光信号をそれぞれ蓄積する複数の第2蓄積用容量と、
前記複数の第1蓄積用容量及び前記複数の第2蓄積用容量から、前記光の色毎に順次に前記リセット信号又は前記光信号を読み出す場合に、前記リセット信号の読み出しタイミングと、前記光信号の読み出しタイミングとの間隔を前記光の色間で揃える制御部と、
を有することを特徴とする撮像装置。 A plurality of charge storage units that receive a plurality of different colors of light and store charges according to the colors of the received light; and
A plurality of charge detection units that convert the charges accumulated in the plurality of charge accumulation units into voltages and output the respective voltages;
A plurality of first storage capacitors for respectively storing reset signals output when the plurality of charge detection units are reset;
A plurality of second storage capacitors for storing optical signals received by the plurality of charge storage units and converted into voltages by the plurality of charge detection units, respectively;
When the reset signal or the optical signal is read out sequentially for each color of the light from the plurality of first storage capacitors and the plurality of second storage capacitors, the reset signal read timing, and the optical signal A control unit that aligns the interval between the reading timing of the light between the colors of the light,
An imaging device comprising:
前記複数の第1蓄積用容量及び前記複数の第2蓄積用容量のリーク電流量に基づいて、前記リセット信号の読み出しタイミングと、前記光信号の読み出しタイミングとの間隔を前記光の色毎に制御すること
を特徴とする請求項1に記載の撮像装置。 The controller is
Based on the leakage current amounts of the plurality of first storage capacitors and the plurality of second storage capacitors, the interval between the reset signal read timing and the optical signal read timing is controlled for each color of the light. The imaging apparatus according to claim 1, wherein:
を特徴とする請求項1または2に記載の撮像装置。 The reset read from the plurality of first storage capacitors and the plurality of second storage capacitors based on the capacitance value and the insulation resistance value of each of the plurality of first storage capacitors and the plurality of second storage capacitors. the imaging apparatus according to claim 1 or 2, characterized by further comprising a level correcting unit for correcting the level of the signal and the optical signal.
1回の前記リセット信号又は前記光信号の読み出しにおける複数の所定のタイミングで前記複数の第1蓄積用容量及び前記複数の第2蓄積用容量から読み出した前記リセット信号又は前記光信号のレベルからリーク電流の放電時定数を算出し、算出した放電時定数に基づいて、前記リセット信号及び前記光信号のレベルを補正すること
を特徴とする請求項3に記載の撮像装置。 The level correction unit
Leakage from the level of the reset signal or the optical signal read from the plurality of first storage capacitors and the plurality of second storage capacitors at a plurality of predetermined timings in one read of the reset signal or the optical signal The imaging apparatus according to claim 3 , wherein a current discharge time constant is calculated, and the levels of the reset signal and the optical signal are corrected based on the calculated discharge time constant.
複数回の前記リセット信号又は前記光信号の読み出しにおいて、前記放電時定数を複数回算出し、算出した複数の放電時定数に基づいて、前記リセット信号及び前記光信号のレベルを補正すること
を特徴とする請求項4に記載の撮像装置。 The level correction unit
In the reading of the reset signal or the optical signal a plurality of times, the discharge time constant is calculated a plurality of times, and the levels of the reset signal and the optical signal are corrected based on the calculated plurality of discharge time constants. The imaging device according to claim 4 .
を特徴とする画像読取装置。 Image reading apparatus characterized by having an imaging device according to any one of claims 1 to 5.
前記レベル補正部は、
電源投入時、及び読取動作以外の待機時の少なくともいずれかに、前記リセット信号及び前記光信号のレベルを補正すること
を特徴とする画像読取装置。 It has an imaging device given in any 1 paragraph of Claims 3 thru / or 5 ,
The level correction unit
An image reading apparatus that corrects the level of the reset signal and the optical signal at least when the power is turned on and at the time of standby other than the reading operation.
前記画像読取装置が読取った画像データに基づく画像を形成する画像形成部と
を有することを特徴とする画像形成装置。 An image reading apparatus according to claim 6 or 7,
An image forming apparatus comprising: an image forming unit that forms an image based on image data read by the image reading apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014138012A JP6432185B2 (en) | 2014-07-03 | 2014-07-03 | Imaging apparatus, image reading apparatus, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014138012A JP6432185B2 (en) | 2014-07-03 | 2014-07-03 | Imaging apparatus, image reading apparatus, and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016015693A JP2016015693A (en) | 2016-01-28 |
| JP6432185B2 true JP6432185B2 (en) | 2018-12-05 |
Family
ID=55231560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014138012A Active JP6432185B2 (en) | 2014-07-03 | 2014-07-03 | Imaging apparatus, image reading apparatus, and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6432185B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115866426B (en) * | 2022-11-30 | 2024-05-03 | 天津大学 | Multimode multiplexing pixel structure based on transverse overflow integrated capacitor |
| CN118695123B (en) * | 2024-08-26 | 2025-01-03 | 珠海燧景科技有限公司 | Image sensor, image sensing method, imaging system, and program product |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118770B2 (en) * | 1985-02-21 | 1995-12-18 | 富士写真フイルム株式会社 | Image reader |
| JP2005268937A (en) * | 2004-03-16 | 2005-09-29 | Mitsubishi Electric Corp | Photoelectric conversion device |
| JP4858281B2 (en) * | 2006-05-16 | 2012-01-18 | コニカミノルタホールディングス株式会社 | Solid-state imaging device |
-
2014
- 2014-07-03 JP JP2014138012A patent/JP6432185B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016015693A (en) | 2016-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6451104B2 (en) | Photoelectric conversion element, image reading apparatus, image forming apparatus, and signal control method | |
| EP3430800B1 (en) | High dynamic range imaging sensor array | |
| EP3439289A1 (en) | Imaging element and imaging device | |
| US10630912B2 (en) | Image sensor, image capturing apparatus, and method for controlling image sensor | |
| US20160112660A1 (en) | Photoelectric conversion element, image reading device, image forming apparatus, and photoelectric conversion method | |
| JP6132583B2 (en) | Photoelectric conversion device | |
| US8780236B2 (en) | Imaging apparatus for correcting noise when a quantity of pixels in an invalid pixel area is small | |
| JP2017169143A (en) | Imaging device, driving method thereof, and imaging apparatus | |
| JP2009239694A (en) | Solid-state imaging apparatus and imaging system | |
| US10205898B2 (en) | Minimizing a data pedestal level in an image sensor | |
| US20140034812A1 (en) | Voltage generation circuit, analog-to-digital conversion circuit, solid-state imaging device, and imaging apparatus | |
| CN112640440A (en) | Imaging method, imaging device, movable platform and electronic equipment | |
| US9930273B2 (en) | Image pickup apparatus, image pickup system, and control method for the image pickup apparatus for controlling transfer switches | |
| US20180027202A1 (en) | Image sensing device and control method thereof | |
| US20170078598A1 (en) | Imaging apparatus and imaging method thereof using correlated double sampling | |
| KR101545406B1 (en) | Solid-state imaging device | |
| JP6432185B2 (en) | Imaging apparatus, image reading apparatus, and image forming apparatus | |
| JP6365040B2 (en) | Imaging apparatus, image reading apparatus, and image forming apparatus | |
| JP2016167773A (en) | Imaging apparatus and processing method of imaging apparatus | |
| US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
| JP2011151549A (en) | Signal processing apparatus, imaging device, and signal processing method | |
| JP2012175690A (en) | Solid state imaging device | |
| US10863130B2 (en) | Backside illuminated global shutter imaging array | |
| US9900531B2 (en) | Photographing apparatus and method for the light leakage correction | |
| US20120038806A1 (en) | Image shooting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181022 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6432185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |