JP6433966B2 - 情報処理装置、情報処理方法、およびプログラム - Google Patents

Description

本発明は、情報処理装置、情報処理方法、およびプログラムに関する。

近年、パーソナルコンピュータ（ＰＣ）を始めとする情報処理装置では、装置そのものに音楽を録音、再生することができる機能、ゲームをすることができる機能など多種多様な機能が備えられている。また、情報処理装置のコストダウンを目的として、搭載部品自体の形状変更が進み、Ｍ／Ｂ（マザーボード）上のハードウェアの構成自体も実に多様に変化している。

Ｍ／Ｂ上に多種多様なハードウェアを備える情報処理装置の開発試作において、新たなハードウェアをＭ／Ｂ上に搭載される時には、予めコンピュータに備えられているＣＰＵ(Central Processing Unit)、メモリ、キーボードやマウス等の入出力装置等との動作を制御するためのプログラムであるＢＩＯＳ(Basic Input / Output System)に基づいた動作確認作業が欠かせない。この動作確認作業は、情報処理装置の電源投入時に起動されるＢＩＯＳが、接続デバイスにアクセスすることで機能の初期化をするＰＯＳＴ(Power On Self Test)を実行することで実現される。

ＰＯＳＴを実行することで、ハードウェアとコンピュータの組み合わせに問題が無いかを処理内容に関連する情報としてユーザが目視できる形で出力される。この時に出力される情報をＢＩＯＳ ＰＯＳＴ ＣＯＤＥと呼び、開発者はこのＢＩＯＳ ＰＯＳＴ ＣＯＤＥの出力を確認することで、どのような問題が生じているかを確認することが可能となる。

従来、このＢＩＯＳ ＰＯＳＴ ＣＯＤＥを確認する方法として、特許文献１に記載されているように、Ｍ／Ｂ上にＣＰＵとチップセットとに接続された７セグメントユニットにＢＩＯＳ ＰＯＳＴ ＣＯＤＥを出力させる方法が公開されている。更に７セグメントユニットに代わって専用のデバックカードなどを接続させてＢＩＯＳ ＰＯＳＴ ＣＯＤＥを出力させるなどの方法も提案されており、上記２つの方法のいずれかでＢＩＯＳの処理内容を確認することが一般的であった。

しかし、従来のように７セグメントユニット、もしくは専用のデバックカードなどで確認するためには、７セグメントユニット、もしくは専用のデバックカードをＭ／Ｂを配置するためのスペースの確保が必要となる。近年ではパーソナルコンピュータを始めとする情報処理装置は小型化、そして上記に記したよう機能の多様化が求められている中で、７セグメントユニット、もしくは専用のデバックカードを配置するためのスペースを確保することは難しくなっている。

特開２００１−３３１３４２号公報

本発明は、このような実情に鑑みてなされたものであって、専用のデバイスを備えること無しに、ＢＩＯＳの処理内容の確認を行うことを可能とさせる情報処理装置、および埋め込みコントローラを提供することを目的とする。

本発明に係る情報処理装置は、ＣＰＵ(Central Processing Unit)と、ＣＰＵに接続されたチップセットと、ＣＰＵがＢＩＯＳ(Basic Input / Output System)に基づいてＰＯＳＴ(Power On Self Test)を実行し、逐次出力される処理結果を、チップセットに接続されたバスを介して取得する埋め込みコントローラ（ＥＣ）と、埋め込みコントローラと接続されている入力デバイスと、を備え、埋め込みコントローラは、逐次出力される処理結果のうち、直近の処理結果を記憶する第１の記憶手段と、入力デバイスに対する所定の入力操作により発せられた信号を検出するトリガー検出手段と、信号の検出に基づいて、直近の処理結果を不揮発に記憶する第２の記憶手段と、を有する、ことを特徴とする。

本発明に係る情報処理を実現させるための方法は、ＣＰＵ(Central Processing Unit)がＢＩＯＳ(Basic Input / Output System)に基づいてＰＯＳＴ(Power On Self Test)を実行し、逐次出力される処理結果を取得し、逐次出力される処理結果のうち、直近の処理結果を記憶するステップと、外部の入力デバイスにより発せられた信号を検出するステップと、信号の検出に基づいて、直近の処理結果を不揮発に記憶するステップと、を有する、ことを特徴とする。

本発明に係る情報処理を実現させるためのプログラムは、ＣＰＵ(Central Processing Unit)がＢＩＯＳ(Basic Input / Output System)に基づいてＰＯＳＴ(Power On Self Test)を実行し、逐次出力される処理結果を取得し、逐次出力される処理結果のうち、直近の処理結果を記憶する処理と、外部の入力デバイスにより発せられた信号を検出する処理と、信号の検出に基づいて、直近の処理結果を不揮発に記憶する処理と、をコンピュータに実行させる、ことを特徴とする。

本発明によれば、確認用のデバイスを備えること無しに、ＢＩＯＳの処理内容の確認を行うことが可能となる。

本発明の実施形態にかかる情報処理装置１のハードウェア構成図である。 本発明の実施形態にかかる情報処理装置１の機能ブロック図である。 本発明の実施形態にかかるＢＩＯＳ処理内容、およびＢＩＯＳ ＰＯＳＴ ＣＯＤＥの一例である。 本発明の実施形態にかかるＢＩＯＳ ＰＯＳＴ ＣＯＤＥ確認の一例である。 本発明の実施形態にかかるフローチャートの一例である。

以下、本発明の実施の形態について詳細に説明する。

まず、本実施形態の情報処理装置１のハードウェア構成について図１を用いて説明する。ここでの情報処理装置とは、例えばパーソナルコンピュータ、タブレット端末、スマートフォンなどのネットワークに接続が可能な情報端末、プリンター、ＦＡＸなどの画像形成装置などＭ／Ｂ（マザーボード）上に制御機能を有するコンピュータ全般が対象となる。また、複数のコンピュータにネットワークを通じて処理要求を行うホストコンピュータやサーバなどであっても良い。尚、情報処理装置１の構成は、図１に示したものと必ずしも同じである必要はなく、本実施形態を実現できるハードウェアを備えていればそれで十分である。例えば、埋め込みコントローラ１３に内蔵されているメモリ１３０１、および通信Ｉ／Ｆ１７は必須の構成ではない。更にＣＤ、もしくはＤＶＤなどに記憶されているデータを読み書きする光学ドライブなどを追加で備えていてもよい。

情報処理装置１は、所定のプログラムを実行することにより、情報処理装置１の全体の制御を実現するためのＣＰＵ１０と、情報処理装置１の電源が投入されたときにＣＰＵ１０が読出すプログラムを記憶する読出専用の不揮発メモリであるマスクＲＯＭ、ＥＰＲＯＭ、またはＳＳＤなどと、ＣＰＵ１０がプログラムを読み出し、演算処理等により生成したデータを一時的に書き込む作業用の揮発メモリであるＳＲＡＭやＤＲＡＭなどから構成されるメインメモリ１１、ＣＰＵ１０と接続され、コンピュータの機能の動作を制御するチップセット１２、情報処理装置１固有のシーケンスや機能を制御する埋め込みコントローラ１３、マウスや入力キーで構成されるキーボードなどの入力デバイス１４、プロジェクター、もしくは液晶、および有機ＥＬなどのパネルを用いたディスプレイを備えた表示装置１５、情報処理装置１の電源が切断されたときに種々のデータの記録を保持することが可能なＨＤＤ１６と、を備えており、これらはチップセット１２と接続されている。

また、情報処理装置１は、通信Ｉ／Ｆ１７を更に備えている。情報処理装置１は通信Ｉ／Ｆ１７を介してネットワーク２００に接続されている。通信Ｉ／Ｆ１７は、ＣＰＵ１０の動作に基づいてネットワーク２００経由でアクセス可能な各種情報にアクセスするものであり、通信Ｉ／Ｆ１７の具体的としてＵＳＢポートやＬＡＮポート、無線ＬＡＮポートなどがあり、外部の機器とデータの送受信が行えればどのようなものでも構わない。

ＣＰＵ１０とチップセット１２との接続方式の一例としてＤＭＩ
(Direct Media Interface)があるが、この限りではない。また、チップセット１２の構成に関しても、ノースブリッジとサウスブリッジを有する２チップ構成に限定されず、１チップの構成であってもよい。

不揮発メモリ１８にＢＩＯＳが格納されており、ＣＰＵ１０の動作に基づいてＢＩＯＳが読み出される。ＢＩＯＳの処理内容の一例を図３として示す。ＢＩＯＳは図３のように実行処理内容にそれぞれコード（以下、ＢＩＯＳ ＰＯＳＴ ＣＯＤＥと表記）が関連付けられている。例えばＢＩＯＳ ＰＯＳＴ ＣＯＤＥが「３２」であれば、その処理内容は「ＣＰＵポストメモリー初期化が開始される。」であり、処理を実行し、問題無ければ次のコード「３３」の処理を実行する。

埋め込みコントローラ１３は、情報処理装置１固有のシーケンスや機能の制御、および情報処理装置１に備えられている各デバイスへの電力供給制御等も行う。本実施形態では、ＣＰＵ１０とチップセット１２によるＢＩＯＳの実行（ＰＯＳＴ）によりチップセット１２から出力された処理結果を、LPC Bus２０を介して取得して記憶する機能も有する。

図２は、本発明の実施形態にかかる情報処理装置１の機能ブロック図である。図２に示すように、本発明にかかる情報処理装置１は、第１の記憶手段１００と、トリガー検出手段１０１と、第２の記憶手段１０２と、を備えている。

情報処理装置１の第１の記憶手段１００は、埋め込みコントローラ１３により、チップセット１２から出力されたＢＩＯＳの実行（ＰＯＳＴ）による処理結果を取得し、取得した処理結果を、一時的に記憶する。埋め込みコントローラ１３は、自身が備えている制御装置（図示せず）に基づいて、ＣＰＵ１０とチップセット１２によるＢＩＯＳの実行をモニターし、チップセット１２よりＢＩＯＳの処理結果が逐次出力され、出力された処理結果をLPC Bus２０を介して取得する。取得した処理結果のうち、直近の処理結果を揮発性のメモリに記憶する。揮発性のメモリは埋め込みコントローラ１３自身が備えているものでもよいし、埋め込みコントローラ１３がアクセス可能であればその他のメモリでもよい。データ量の都合上、直近の処理結果を記憶するために、所定の時間間隔を設け、その
時間間隔の中で取得した処理結果のうち、最新の処理結果を常時上書きするよう処理をすることが好ましい。

情報処理装置１の第１の記憶手段１００は、埋め込みコントローラ１３が取得したＢＩＯＳの実行による処理結果を、埋め込みコントローラ１３が所定の揮発性メモリに記憶するよう処理することで実現が可能である。

情報処理装置１のトリガー検出手段１０１は、埋め込みコントローラ１３により、入力デバイス１４に対する所定の入力操作により発せられた信号を検出する。入力デバイス１４は、例えばマウスや入力キーで構成されるキーボードであり、埋め込みコントローラ１３と接続可能であれば、スイッチ、ゲームコントローラなどでもよい。

ユーザが入力デバイス１４に対して所定の入力操作を行う。所定の入力操作は、入力デバイス１４ごとにそれぞれ定めることができる。例えばマウスであれば「右クリック１回と左クリック２回」など、キーボードであれば「１♯４％６￥を同時に入力」などを一例として設定することができる。

情報処理装置１がＣＰＵ１０とチップセット１２によりＢＩＯＳを実行（ＰＯＳＴ）している場合、ユーザである開発者が現在のＢＩＯＳの実行状況を確認したい時などに上記のように入力デバイス１４に対して入力操作を行う。入力デバイス１４に所定の入力操作が実行されると、入力デバイス１４から出力された信号を埋め込みコントローラ１３がトリガーとして検出する。

尚、トリガーとして検出する所定の入力操作は、予め埋め込みコントローラ１３の制御装置に格納されているプログラムで規定するか、もしくは情報処理装置１のメインメモリ１１に格納されているプログラムで規定されていてもよい。

情報処理装置１のトリガー検出手段１０１は、入力デバイス１４に入力操作されることで出力された信号を、埋め込みコントローラ１３が自身の入出力Ｉ／Ｆを介して受信することで実現が可能である。

情報処理装置１の第２の記憶手段１０２は、埋め込みコントローラ１３により、入力デバイス１４から受信した信号の検出に基づいて、ＢＩＯＳの実行による直近の処理結果を不揮発に記憶する。ここでは、埋め込みコントローラ１３が自身で備える不揮発メモリであるメモリ１３０１にＢＩＯＳの実行による直近の処理結果を記憶する場合を考える。

埋め込みコントローラ１３は、チップセット１２から出力されたＢＩＯＳの実行処理を取得し、取得した処理結果のうち、直近の処理結果を所定の揮発性メモリに記憶することは上述した通りである。トリガー検出手段１０１により、入力デバイス１４から信号を検出したときに、埋め込みコントローラ１３は、信号をトリガーとして検出した時点での揮発性メモリに記憶されているＢＩＯＳの直近の処理結果を読み出し、読み出した処理結果を不揮発性のメモリであるメモリ１３０１に記憶する。このようにＢＩＯＳの処理結果を不揮発に記憶することで、ユーザ、つまり開発者が確認を行いたいタイミングでＢＩＯＳの実行処理状況を記憶することが可能となる。

尚、埋め込みコントローラ１３は、自身がアクセス可能な不揮発性メモリを外部に備えていれば、自身がＢＩＯＳの直近の処理結果を記憶するための不揮発性メモリを備えていなくてもよい。

情報処理装置１の第２の記憶手段１０２は、埋め込みコントローラ１３により、入力デバイス１４から受信したトリガーとしての信号の検出に基づいて、ＢＩＯＳの実行による直近の処理結果を所定の不揮発性メモリに記憶することで実現が可能である。

以上のような構成により、ユーザ、つまり開発者が、自身がＢＩＯＳの実行処理を確認したいタイミングでのＢＩＯＳの処理結果を記憶することが可能となる。不揮発に記憶されたＢＩＯＳの処理結果は、例えば一度情報処理装置１の電源を落としても記憶されているため、ユーザが確認したいタイミングで読み出して確認することが可能となる。

ユーザが不揮発に記憶したＢＩＯＳの直近の処理結果を読み出して確認する場合を考えてみる。ＢＩＯＳの処理結果の表示は、例えば表示装置１５を用いることができる。情報処理装置１が例えばパーソナルコンピュータなどの通信端末とした場合、ＯＳに埋め込みコントローラ１３を動作させるツールとしてのアプリケーションを備えておき、アプリケーションの表示画面を表示装置１５などに表示し、表示画面内での操作に基づいて出力表示を実行することで、記憶したＢＩＯＳの直近の処理結果を読み出す。

表示装置１５により読み出されたＢＩＯＳの処理結果を図４として示す。図４は図３と同様に、実行処理内容にそれぞれＢＩＯＳ ＰＯＳＴ ＣＯＤＥが関連付けられたものであり、「実行フラグ」としてそれぞれ〇、×として評価したものである。ここでは、ＢＩＯＳ ＰＯＳＴ ＣＯＤＥが「３３」の処理に問題があり、実行フラグが×と評価されたＢＩＯＳの直近の処理結果を読み出されたものとしている。このようにして、ユーザは問題の発生した処理内容を確認することが可能となる。尚、問題の発生したＢＩＯＳ ＰＯＳＴ ＣＯＤＥの表記は、上記のような実行フラグによる判定に限定されず、例えばＢＩＯＳ ＰＯＳＴ ＣＯＤＥの文字の色や形を変えて表記したり、ポップアップなどで「エラーが発生しました ＢＩＯＳ ＰＯＳＴ ＣＯＤＥ「△△」」などとしてもよい。ユーザが、「どの処理でエラーが発生している」かの確認ができれば表記はどのようにしてもよい。

図５は、本発明の実施形態にかかるフローチャートの一例である。

まず、チップセット１２より逐次出力されるＢＩＯＳの処理結果を取得する（ステップ１）。

取得されたＢＩＯＳの処理結果のうち、直近の処理結果を揮発性のメモリに記憶する（ステップ２）。入力デバイス１４からトリガー信号が検出されたか否かを確認する（ステップ３）。入力デバイス１４からトリガー信号が検出された場合、直近の処理結果を不揮発性のメモリに記憶する（ステップ４）。入力デバイス１４からトリガー信号が検出されなければステップ２からの処理を引き続き行う。

以上のように、本実施形態では、予め備えられている埋め込みコントローラ１３の動作に基づいて、７セグメントユニットや専用のデバックカードを備えることなく、ＢＩＯＳの実行による処理結果を記憶することが可能となる。７セグメントユニットや専用のデバックカードを用いる必要が無いため、コスト面で非常にメリットがある。そして、Ｍ／Ｂ上に上記パーツを備えるスペースを必要としないため、装置自体の小型化、およびＭ／Ｂのスペースの有効活用に繋げることが可能となる。

また、本実施形態では、チップセット１２と埋め込みコントローラ１３がLPC Bus
２０を介して接続されているため、埋め込みコントローラ１３以外のデバイスなどの影響による動作の不具合が発生している場合であっても、埋め込みコントローラ１３がチップセット１２より逐次出力されるＢＩＯＳの処理結果を、他のデバイスにより生じた動作の不具合の影響を受けることなく取得できる構成を実現している。

尚、本実施形態の他の実施形態として、埋め込みコントローラ１３により不揮発に記憶されたＢＩＯＳの直近の処理結果を、自身の情報処理装置１だけでなく、ネットワーク２００により接続されており、埋め込みコントローラ１３にアクセスできるよう接続されていれば他の装置から読み出し出力表示するような構成も可能である。従来のように自身の装置の７セグメントユニットや専用のデバックカードなどで表示するものではなく、ＢＩＯＳの処理結果をデータとして記憶するため、自装置以外の他の装置からでも確認できる点でも有用であると言える。

本願発明を実現できるような構成であれば、用いる装置の具備する内容、および装置の数量などは本実施形態に限定されない。

１００ 第１の記憶手段
１０１ トリガー検出手段
１０２ 第２の記憶手段

Claims (7)

1. ＣＰＵ(Central Processing Unit)と、
   前記ＣＰＵに接続されたチップセットと、
   前記ＣＰＵがＢＩＯＳ(Basic Input / Output System)に基づいてＰＯＳＴ(Power On Self Test)を実行し、逐次出力される処理結果を、前記チップセットに接続されたバスを介して取得する埋め込みコントローラ（ＥＣ）と、
   前記埋め込みコントローラと接続されている入力デバイスと、
   を備え、
   前記埋め込みコントローラは、
   前記逐次出力される処理結果のうち、直近の処理結果を記憶する第１の記憶手段と、
   前記入力デバイスに対する所定の入力操作により発せられた信号を検出するトリガー検出手段と、
   前記信号の検出に基づいて、前記第１の記憶手段で記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第２の記憶手段と、
   を有する、
   ことを特徴とする情報処理装置。
2. 前記第１の記憶手段は、前記直近の処理結果を、該ＥＣ自身が有する揮発性の第１のメモリに記憶する、
   ことを特徴とする請求項１に記載の情報処理装置。
3. 前記第２の記憶手段は、前記信号の検出に基づいて、前記直近の処理結果を、該ＥＣ自身が有する不揮発性の第２のメモリに記憶する、
   ことを特徴とする請求項１、又は２に記載の情報処理装置。
4. 前記不揮発に記憶された直近の処理結果を、所定のアクセスに基づいて読み出して出力する処理結果出力手段と、
   前記読み出された直近の処理結果を、ＢＩＯＳ ＰＯＳＴ ＣＯＤＥと共に表示する表示手段と、
   を更に備える、
   ことを特徴とする請求項１から３のいずれか１項に記載の情報処理装置。
5. 前記入力デバイスは、マウス、又はキーボードである、
   ことを特徴とする請求項１から４のいずれか１項に記載の情報処理装置。
6. 埋め込みコントローラ（ＥＣ）を有する情報処理装置の情報処理方法であって、
   前記埋め込みコントローラが、
   ＣＰＵ(Central Processing Unit)によりＰＯＳＴ(Power On Self Test)されたＢＩＯＳ(Basic Input / Output System)の、逐次出力される処理結果を、バスを介して取得し、前記逐次出力される処理結果のうち、直近の処理結果を記憶する第１の記憶ステップと、
   外部の入力デバイスにより発せられた信号を検出する検出ステップと、
   前記信号の検出に基づいて、前記第１の記憶ステップで記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第２の記憶ステップと、
   を有する、
   ことを特徴とする情報処理方法。
7. 情報処理装置に備えられた埋め込みコントローラ（ＥＣ）が実行するプログラムであって、
   ＣＰＵ(Central Processing Unit)によりＰＯＳＴ(Power On Self Test)されたＢＩＯＳ(Basic Input / Output System)の、逐次出力される処理結果を、バスを介して取得し、前記逐次出力される処理結果のうち、直近の処理結果を記憶する第１の記憶処理と、
   外部の入力デバイスにより発せられた信号を検出する検出処理と、
   前記信号の検出に基づいて、前記第１の記憶処理で記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第２の記憶処理と、
   をコンピュータに実行させる、
   ことを特徴とするプログラム。

Images