Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6435544B2 - 集積回路装置 - Google Patents
[go: Go Back, main page]

JP6435544B2 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP6435544B2
JP6435544B2 JP2014123928A JP2014123928A JP6435544B2 JP 6435544 B2 JP6435544 B2 JP 6435544B2 JP 2014123928 A JP2014123928 A JP 2014123928A JP 2014123928 A JP2014123928 A JP 2014123928A JP 6435544 B2 JP6435544 B2 JP 6435544B2
Authority
JP
Japan
Prior art keywords
register
controller
event
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014123928A
Other languages
English (en)
Other versions
JP2016002695A (ja
Inventor
櫻井 直樹
直樹 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naltec Inc
Original Assignee
Naltec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Naltec Inc filed Critical Naltec Inc
Priority to JP2014123928A priority Critical patent/JP6435544B2/ja
Publication of JP2016002695A publication Critical patent/JP2016002695A/ja
Application granted granted Critical
Publication of JP6435544B2 publication Critical patent/JP6435544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、複数のインターフェイスコントローラが集積された集積回路装置に関するものである。
特許文献1には、画像形成装置における制御系の接続を簡素化するとともに、その消費電力を低減することが記載されている。特許文献1では、多機能複写機は、多機能複写機全体の動作を制御するメインコントローラと、メインコントローラによる制御の下でスキャナの動作を制御するスキャンコントローラと、メインコントローラによる制御の下でプリントエンジンの動作を制御するプリントコントローラと、メインコントローラによる制御の下でタッチパネルディスプレイの動作を制御するUIコントローラとを備える。そして、スキャンコントローラ、メインコントローラ、UIコントローラおよびプリンタコントローラを、この順番で、Thunderbolt(登録商標)インタフェース(コントローラおよびケーブル)を用いてデイジーチェーン接続する。
特開2014−27628
多機能複写機(MFP)などのように複数の機能が連動して処理を行うシステムにおいてメインコントローラが各コントローラを協調制御する必要がある。そのために、高性能で処理速度の速いプロセッサあるいはマイクロコンピュータがメインコントローラとして使用され、さらに、メインコントローラと各コントローラとが高速で広帯域のバスで接続される。
本発明の一態様は、外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置である。複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、集積回路装置は、さらに、複数のインターフェイスコントローラの少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、イベントを検出すると、レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、検出されたイベントに関連付された設定値に更新するレジスタコントローラと、レジスタコントローラがレジスタ群の各レジスタに設定値を並列に供給する専用バスとを有する。
この集積回路装置は、多機能な装置において、その装置の全体を制御するメインコントローラと、複数のデバイスとの間に設置されるワンチップ化された集積回路装置、たとえば、LSIあるいはASICと称されるものである。多機能プリンタ(MFP)であれば、集積回路装置は、メインコントローラと、スキャナ、プリンタ、ディスプレイなどの複数のデバイスとの間に配置され、これらの間のデータ転送を制御する。
メインコントローラが複数のデバイスを協調制御する際の1つの処理は、複数のデバイスのコントロールに要する複数のレジスタの設定値を更新することである。この集積回路装置においては、集積回路装置内のレジスタコントローラがレジスタ群の各レジスタの設定値を更新する。したがって、メインコントローラが協調制御に要する処理と処理時間とを省略できる。このため、メインコントローラの処理能力を他の制御に用いたり、メインコントローラを汎用の比較的処理能力の低いマイクロコンピュータ(マイコン)で実現することが可能となる。
さらに、ワンチップ化された集積回路内にレジスタコントローラとレジスタ群とを配置できるのでレジスタコントローラとレジスタ群の各レジスタとを専用バスにより並列に接続できる。このため、数クロックサイクルで協調制御に必要なレジスタの値を同期して更新できる。したがって、複数のデバイスが関与する処理の速度を向上できる。また、メインコントローラと各デバイスのコントローラとを接続する広帯域のバスを省略することも可能となるので低コストで、処理速度の速い装置を提供できる。
レジスタコントローラは、リセットの際に、外部メモリからレジスタ群に設定する設定値を内部メモリにロードする機能を含むことが望ましい。レジスタ群の設定値を更新するために要する処理時間をさらに短縮できる。
集積回路装置は、メインコントローラとデータを入出力するメインインターフェイスコントローラと、メインインターフェイスコントローラと複数のインターフェイスコントローラとを接続する内部バスとを有し、複数のインターフェイスコントローラのそれぞれは、少なくとも1つのレジスタに対するアクセスを内部バスと専用バスとに切り替えるセレクタ回路を含む。メインコントローラが各レジスタにアクセスすることができ、メインコントローラが各レジスタの値を更新したり、デバッグのために参照したりすることができる。
集積回路装置は、定期的にイベントを生成してレジスタコントローラに供給するタイマを有していてもよい。集積回路装置は、外部デバイスからのトリガ信号によりイベントを生成してレジスタコントローラに供給する第1のユニットを有していてもよい。集積回路装置は、外部センサーの測定値によりイベントを生成してレジスタコントローラに供給する第2のユニットを有していてもよい。レジスタコントローラが、メインコントローラからの更新コマンドをイベントとして認識する機能を含んでいてもよい。レジスタコントローラは、検出されたイベントに関連付されたレジスタの値を更新すると、メインコントローラに更新済みを連絡する機能を含んでいてもよい。
本発明の他の態様の1つは、上記の集積回路装置と、メインコントローラとを有する制御ボードである。また、本発明の他の態様の1つは、制御ボードと、複数のデバイスとを有する装置(システム)である。装置の一形態は、複数のデバイスとして、スキャナと、プリンタとを含む多機能プリンタ(MFP)である。MFPは、スキャナに原稿を供給する原稿自動送り装置を有するものも含まれる。
異なる他の態様の1つは、外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置の制御方法である。複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、集積回路装置は、さらに、複数のインターフェイスコントローラの少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、レジスタ群の各レジスタに設定値を並列に供給する専用バスにより各レジスタと接続されたレジスタコントローラとを含む。
当該制御方法は、レジスタコントローラがイベントを検出すると、レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、専用バスを介して検出されたイベントに関連付された設定値に更新するステップを含む。
制御方法は、さらに、レジスタコントローラがリセットを検出すると、外部メモリからレジスタ群に設定する設定値を内部メモリにロードするステップを含んでいてもよい。
MFPの概略構成を示すブロック図。 プリンタIFコントローラの構成を示すブロック図。 デバイスコントローラの処理の概要を示すフローチャート。
図1に、多機能プリンタ(多機能複写機、Multi-Function Printer、MFP)の概略構成をブロック図により示している。このMFP1は、MFP1の全体的な制御を行うメインコントローラである汎用マイコン3と、原稿からデータを入力するスキャナ機構(スキャナメカ)5と、データを出力するプリンタ機構(プリンタメカ)6と、LCDなどの表示機能を含む操作用のパネル7と、スキャナメカ5に原稿を自動送りするドキュメントフィーダ(ADF)8と、汎用マイコン3と、スキャナメカ5、プリンタメカ6、パネル7を含む複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有するデバイスコントローラ10とを含む。
デバイスコントローラ10は、複数の回路を搭載したワンチップのLSIまたはASICと称される半導体集積回路装置(半導体集積回路)である。デバイスコントローラ10と汎用マイコン3とは制御ボード50に搭載(実装)され、外部バス51により接続されている。制御ボード50には、汎用マイコン3のプログラムの格納領域、作業領域、さらに、後述するレジスタ群の設定値情報52を格納する領域を含む不揮発メモリ(ROM)53と、スキャンデータや処理中のデータのバッファとなるDRAM58などが搭載されている。ROM53は外部バス51に接続されている。DRAM58はデバイスコントローラ10のバッファとして機能するように接続されている。
デバイスコントローラ10は、外部バス51を介して汎用マイコン3などとのデータ交換を処理するマイコンバスインターフェイスコントローラ(マイコンバスIFコントローラ)11と、スキャナメカ5からデータを取得するスキャナインターフェイスコントローラ(スキャナIFコントローラ)12と、プリンタメカ6にデータを出力するプリンタインターフェイスコントローラ(プリンタIFコントローラ)13と、操作パネル7との間のデータの入出力を制御するパネルインターフェイスコントローラ(パネルIFコントローラ)14と、DRAM58との間のデータの入出力を制御するDRAMIFコントローラ15と、汎用外部IFとしての機能をサポートする外部IFコントローラ16と、それぞれのIFコントローラ12〜16のレジスタの設定を制御するレジスタコントローラ20と、これらを接続する内部バス17とを含む。
これらのIFコントローラ12〜16は、それぞれのIFコントローラ12〜16における処理を制御したり、処理中に参照されるレジスタ群31を含む。それぞれのIFコントローラ12〜16のレジスタ群31は、少なくとも1つのレジスタを含む。さらに、それぞれのIFコントローラ12〜16は、レジスタ群31に対するアクセスを制御するセレクタユニット32を含む。デバイスコントローラ10は、レジスタコントローラ20とレジスタ群31の各レジスタとを並列に接続する専用バス29を含み、セレクタユニット32は、レジスタ群31の各レジスタに対するアクセスを専用バス29と内部バス17とに切り替える機能を含む。
デバイスコントローラ10は、さらに、画像処理などのデバイスコントローラ10の内部でクローズする処理を行う処理ユニット19を1または複数含んでいてもよい。処理ユニット19も、レジスタ群31と、セレクタユニット32とを含み、レジスタコントローラ20によりレジスタ群31の各レジスタの設定値が更新される。
デバイスコントローラ10は、さらに、イベント61を発生してレジスタコントローラ20に供給するいくつかのユニットを含む。タイマ41は、前のイベント61から予め設定された時間が経過するとイベントを発生し、その信号(イベント信号)61を、専用線45を介してレジスタコントローラ20に供給する。内部バス17を介してイベント信号61を供給してもよい。また、イベントは割り込み信号としてレジスタコントローラ20に供給されてもよい。以下においても同様である。
ADC(アナログデジタルコンバータ)42は、外部センサー49からの測定値を評価し、予め設定された範囲または閾値に達するとイベントを発生し、専用線45を介してレジスタコントローラ20に供給する。
割り込みコントローラ43は外部デバイスからの割り込み信号あるいは外部トリガ信号を検出するとイベントを発生し、その信号61をレジスタコントローラ20に供給する。外部デバイスの一例はADF8であり、ADF8から用紙検出の割り込み信号を取得するとイベントを発生してレジスタコントローラ20に供給する。
デバイスコントローラ10は、さらに、これらのイベント61の発生を記憶するステータスレジスタ46を有する。レジスタコントローラ20はステータスレジスタ46に格納されたイベントの履歴により、次に処理する内容を判断することができる。
レジスタコントローラ20は、供給されたイベントの種類を判断するイベント認識ユニット22と、専用バス29を介してレジスタ群31の中の所定のレジスタの値を更新するレジスタ設定値更新ユニット(更新ユニット)24とを含む。更新ユニット24は、イベント認識ユニット22がイベントを検出すると、それをトリガとしてレジスタ群31の中の検出されたイベントに関連付されたレジスタの値(設定値)65を、専用バス29を介して、検出されたイベントに関連付された設定値に更新する。イベント認識ユニット22は、デバイスコントローラ10の内部で生成されたイベントを認識する機能の他に、マイコン3からのレジスタ更新コマンドを、デバイスコントローラ10のレジスタ群31を更新するイベントとして認識する機能22aを含む。
レジスタコントローラ20は、さらに、レジスタの設定値情報を格納する内部メモリ(SRAM)25と、リセット(電源投入、初期化)を検出すると、外部メモリ(ROM)53に格納されたレジスタの設定値情報52をSRAM25にダウンロードするロードユニット21とを含む。ロードユニット21は、初期設定として設定値情報52をロードする機能に加え、マイコン3からのロードコマンドにより、ROM53に格納された設定値情報52から、その後、レジスタ群31の更新に必要となる設定値情報52をSRAM25にロードする機能を含む。更新ユニット24は、SRAM25にロードされた設定値情報52に含まれている所定の設定値65を、イベントの発生をトリガとして、イベントに関連付けられたレジスタ群31の各レジスタに並列に供給して更新する。
レジスタコントローラ20は、さらに、あるイベントの発生によりレジスタに設定値65を供給してレジスタを更新すると、汎用マイコン3に更新済みの信号67を供給するフィードバックユニット23を含む。更新済みの信号67は、デバイスコントローラ10から割り込み信号として汎用マイコン3に供給される。
図2に、IFコントローラの一例としてプリンタIFコントローラ13のさらに詳しい構成を示している。プリンタIFコントローラ13は、印刷用のデータを生成してプリンタメカ6に出力する処理回路(処理ユニット)13aと、内部バス17を介したデータ転送を制御するバスコントローラ13bとを含む。処理回路13aは、レジスタ群31を含む。
レジスタ群31に含まれる複数のレジスタ33に対するアクセスは、セレクタユニット32により、専用バス29と、内部バス17とに切り替えられる。バスコントローラ13bは、内部バス17から供給されるコマンドによりセレクタユニット32を制御し、レジスタ群31の単位で、またはレジスタ33の単位で、レジスタ33に対するアクセスを専用バス29と内部バス17とに切り替える。たとえば、処理に時間を要してもよいデバッグモードにおいては、レジスタ33に対するアクセスを内部バス17に切り替えることにより、レジスタ33の内部状態の制御および監視を汎用マイコン3により行うことができる。
通常処理モードにおいては、レジスタ33に対するアクセスを専用バス29に切り替えることにより、レジスタ33の更新をレジスタコントローラ20が行い、汎用マイコン3の負荷を低減できる。それとともに、デバイスコントローラ10の内部で、専用バス29を用いて複数のレジスタ33を並列に更新できるので、レジスタ33の更新に要する時間を大幅に短縮でき、デバイスコントローラ10に接続されている各デバイス5〜7による処理時間を短縮できる。また、デバイス5〜7が協調して処理する場合に、各IFコントローラ12〜14のレジスタが順次更新するのを待つ必要がなくなり、各デバイス5〜7の待ち時間を短縮できる。このため、MFP1の動作速度を向上できる。
たとえば、プリンタIFコントローラ13の処理回路13aは、データ回転角度パラメータ(90度、180度、270度)やデータトリミングパラーメータ(余白挿入、余白削除)を格納するレジスタ33を含む。面付け印刷や両面印刷を行う場合に、スキャンデータごとにこれらのレジスタ33のパラメータを更新する必要がある。デバイスコントローラ10においては、たとえば、ADF8からの用紙検出割り込み信号によりイベントが発生し、レジスタコントローラ20が検出すると、レジスタコントローラ20はプリンタIFコントローラ13の複数のレジスタ33を並列に更新し、処理回路13aにおける処理をスタートする。それとともに、汎用マイコン3に更新済みの情報67を供給し、汎用マイコン3はプリンタメカ6をスタートする。処理回路13aは、スキャンIFコントローラ12から入力されたデータを補正し、フォーマット変換(CMYK変換)し、データ回転し、さらにトリミングすることによりプリントアウトするデータを生成する。処理回路13aは、生成したデータをプリンタメカ6に送り、プリンタメカ6は印刷を開始する。
レジスタコントローラ20は、プリンタIFコントローラ13のレジスタ33を更新する処理と平行して、スキャナIFコントローラ12、パネルIFコントローラ14のレジスタ33も更新する。スキャナIFコントローラ12は用紙検出により更新されたレジスタ33の設定値により読み取り処理を開始する。パネルIFコントローラ14は、たとえば、レジスタ33に設定されている読み取りページ数が更新され、パネル7の表示を更新する。
MFP1においては、これらのレジスタ33を更新する処理およびそれに続く処理がデバイスコントローラ10の内部で、イベントの発生により自律的に開始される。したがって、メインコントローラである汎用マイコン3の負荷を低減できる。また、ワンチップ化されたデバイスコントローラ10の内部に、複数のレジスタ33に並列にアクセスする専用バス29を設け、レジスタコントローラ20は、専用バス29を介して自律的に複数のレジスタ33を更新する。このため、複数のレジスタ33の更新に要する処理時間を数クロック程度まで短縮でき、デバイスコントローラ10に接続されているスキャナメカ5、プリンタメカ6、パネル7の動作を、よりスムーズに、遅延が少ない状態で制御できる。
MFP1においては、ADF(Auto Document Feeder)8による連続スキャンを行う場合、直前のスキャン終了から次のスキャン開始までの間(用紙間)に次のスキャンのための準備を行う必要がある。この準備には、スキャナIFコントローラ12やプリンタIFコントローラ13などのレジスタ33を更新することが含まれる。従来のMFPではMFPコントローラが持つ膨大なレジスタの更新に時間が掛かってしまい、レジスタ更新が完了するまで次のスキャンを待たせておく必要があるためMFPのコピー性能(枚/分)が低下してしまうという問題があった。
このMFP1においては、ソフトウェアサイドの汎用マイコン3ではなく、ハードウェアサイドのデバイスコントローラ10が自律的にレジスタ33を高速に再設定する。このため、MFP1においては、用紙間の処理時間が大幅に削減され、コピー性能が低下するといった問題を解消できる。
図3に、デバイスコントローラ10において実行される処理をレジスタの更新を中心に示している。デバイスコントローラ10においては、レジスタコントローラ20がデバイスコントローラ10の全体の処理を制御するメインプロセッサあるいはシーケンサとしての機能を含む。レジスタの更新を中心とする以下の処理は、ハードウェアで制御されてもよく、マイクロプログラムなどのソフトウェアで制御されてもよい。
まず、デバイスコントローラ10が電源投入などによりリセットされると、ステップ71において、デバイスコントローラ10が初期設定される。この際、レジスタコントローラ20のロードユニット21は、外部のROM53から初期化後に必要とされる適当なパターン数分のレジスタ設定値情報52を内部SRAM25にロードする。
初期設定後は、ステップ72において、ロードユニット21がマイコン3からロードコマンドを認識すると、それをトリガとして、ステップ73においてデバイスコントローラ10のレジスタ群31に設定するレジスタ設定値情報52を外部ROM53から内部SRAM25にロードする。レジスタ設定値情報52は、外部ROM53に格納されていてもよいし、適当なタイミングでマイコン3がネットワークなどにアクセスしてクラウドからダウンロードしてもよい。
初期設定後は、ステップ74において、イベント認識ユニット22がマイコン3から更新コマンドを認識すると、ステップ78において、それをトリガとして更新ユニット24がデバイスコントローラ10の内部の所定のレジスタ群31のレジスタ33の設定値を更新する。ステップ79において、フィードバックユニット23が汎用マイコン3にレジスタの更新をフィードバックする。ステップ80において、デバイスコントローラ10の各IFコントローラ12〜16は設定値が更新されたレジスタ群31を参照して処理を開始する。
処理を実行中に、ステップ75においてタイマ41が一定周期で生成するイベントを生成したり、ステップ76においてADC42がセンサー値の変動によりイベントを発生させたり、ステップ77において割り込みコントローラ43が外部割込み(外部トリガ信号)を検出してイベントを発生すると、レジスタコントローラ20のイベント認識ユニット22が各イベントを認識し、それをトリガとして、更新ユニット24がデバイスコントローラ(ASIC)10の全てのレジスタ群31またはイベントに関連付けられたレジスタ群31をハードウェア的に自動で一斉に更新する。
ステップ79において、レジスタ更新が完了後、汎用マイコン3の側へ割り込みを出力する。更新した内容、たとえば、更新トリガとなったイベントの種別やレジスタ設定パターン番号等が、デバイスコントローラ10の内部のステータスレジスタ46に格納される。マイコン3は割り込みを受信することで、次のジョブ、たとえばADF8によるスキャンを実行または再開する。
内部のタイマ41により一定周期で生成するイベントの例は、ADFスキャン時に用紙センサーの割り込みのみでは問題が発生する場合であり、内部タイマ41を使うことでレジスタ群31を更新しても問題が発生しない最速のタイミングでトリガをかけて、レジスタ群31を更新することによりスキャンスピードの低下を抑制できる。割り込み応答に問題が発生すると、次のスキャン開始が遅くなることで連続印刷の目標性能が出ないケースがあるが、内部タイマ41によりイベントを定期的に発生することにより問題を解消でき、ADF8によるスキャン動作を最速にすることが可能となる。
センサ49の一例は温度センサーおよび/または湿度センサーである。プリンタのタイプによっては、温度や湿度の変化により印刷した画質に影響が出ることがある。したがって、ADC42は温度や湿度が変動して閾値に達したり、所定の範囲になるとイベントを生成する。そのイベントにより、レジスタコントローラ20は、画像処理を行う処理ユニット19のレジスタ群31の設定値を自動更新し、印刷結果の濃度を微調整する。
割り込みコントローラ43が生成するイベントの一例はADF8からの用紙検出の割り込みであり、これについては上記において説明した通りである。また、このデバイスコントローラ10は、DRAMIFコントローラ15を含み、DRAM58をスキャンデータのバッファとして利用したり、画像処理ユニット19のバッファとして利用したりすることができる。たとえば、一旦DRAM58に格納されたスキャンデータを各モジュール19で処理させながら最終的にプリンタIFコントローラ13やパネルIFコントローラ14までデータを転送し、プリンタメカ6やパネル7に出力する。DRAMIFコントローラ15は、転送処理を制御する内部DMACとしての機能を含む。データの格納アドレスはスキャンデータごとに異なるので、レジスタコントローラ20は、ADF8からの割り込み信号や、DRAMIFコントローラ15あるいは処理ユニット19などからの転送終了の信号(不図示)をイベントとして認識し、所定のレジスタ群31のレジスタ33の設定値を自動更新する。
このように、本例のデバイスコントローラ10においては、全てのレジスタ33を同タイミングで更新可能な構成を含み、数クロック分の時間で全レジスタ33が更新可能である。したがって、汎用マイコン3が各レジスタ33を順次更新していた処理(数百ミリ秒〜数秒程度)を、デバイスコントローラ10のハードウェアが自律的に行うことで数クロック分の時間(数マイクロ〜数十マイクロ秒程度)に抑えることが可能となる。これによって大きな負荷となっていたレジスタ値更新処理の大幅な高速化が可能となり、デバイスコントローラ10を含む製品の性能を向上できる。MFP1においては、ADF8の用紙検出センサーによって連続スキャンの用紙間を検出することにより、デバイスコントローラ10の内部で、自律的に数クロックでレジスタの設定値が更新される。したがって、連続スキャンの処理速度をソフトウェア処理を理由に調整する必要が低下し、スキャンスピードを向上することが容易となる。
また、上記では、メインコントローラとして汎用マイコンを採用したシステムを例に説明しているが、メインコントローラはASICであってもよく、CPUまたはMPUであってもよい。デバイスコントローラ10の内部のレジスタの設定値の更新をデバイスコントローラ10自身が行えるので、メインコントローラ3の処理負荷を低減できる。したがって、低コストの汎用マイコン3を採用し、高速なバスを用意しなくても十分な処理速度を備えたMFPなどの多機能な装置を提供できる。
なお、上記では、デバイスコントローラ10を採用した装置の一例としてMFPを説明しているが、多数のデバイスを制御する他の装置あるいはシステムにおいても本発明を適用できる。たとえば、多数のプリンタや表示装置を備えたPOSや、自動車あるいはロボットなどの制御システムに適用できる。
1 MFP、 3 汎用マイコン、 10 デバイスコントローラ
20 レジスタコントローラ

Claims (11)

  1. 外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置であって、
    前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、
    前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、
    イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、
    前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスと
    前記メインコントローラとデータを入出力するメインインターフェイスコントローラと、
    前記メインインターフェイスコントローラと前記複数のインターフェイスコントローラとを接続する内部バスとをさらに有し、
    前記複数のインターフェイスコントローラのそれぞれは、前記少なくとも1つのレジスタに対するアクセスを前記内部バスと前記専用バスとに切り替えるセレクタ回路を含む、集積回路装置。
  2. 外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置であって、
    前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、
    前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、
    イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、
    前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、
    前記レジスタコントローラは、前記メインコントローラからの更新コマンドをイベントとして認識する機能を含む、集積回路装置。
  3. 外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置であって、
    前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、
    前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、
    イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、
    前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、
    前記レジスタコントローラは、前記検出されたイベントに関連付されたレジスタの値を更新すると、前記メインコントローラに更新済みを連絡する機能を含む、集積回路装置。
  4. 請求項1ないし3のいずれかにおいて、
    前記レジスタコントローラは、リセットの際に、外部メモリから前記レジスタ群に設定する設定値を前記内部メモリにロードする機能を含む、集積回路装置。
  5. 請求項1ないしのいずれかにおいて、
    定期的にイベントを生成して前記レジスタコントローラに供給するタイマをさらに有する集積回路装置。
  6. 請求項1ないしのいずれかにおいて、
    外部デバイスからのトリガ信号によりイベントを生成して前記レジスタコントローラに供給する第1のユニットをさらに有する集積回路装置。
  7. 請求項1ないしのいずれかにおいて、
    外部センサーの測定値によりイベントを生成して前記レジスタコントローラに供給する第2のユニットをさらに有する集積回路装置。
  8. 請求項1ないしのいずれかに記載の集積回路装置と、
    前記メインコントローラとを有する制御ボード。
  9. 請求項に記載の制御ボードと、
    前記複数のデバイスとを有する装置。
  10. 請求項において、
    前記複数のデバイスは、スキャナと、プリンタとを含み、
    さらに、前記スキャナに原稿を供給する原稿自動送り装置を有する装置。
  11. 外部のメインコントローラと複数のデバイスとの間のデータの転送をそれぞれ制御する複数のインターフェイスコントローラを有する集積回路装置を有する装置であって、
    前記複数のインターフェイスコントローラはそれぞれ少なくとも1つのレジスタを含み、
    前記集積回路装置は、
    前記複数のインターフェイスコントローラの前記少なくとも1つのレジスタを含むレジスタ群に設定する設定値が格納された内部メモリと、
    イベントを検出すると、前記レジスタ群の中の検出されたイベントに関連付されたレジスタの値を、前記検出されたイベントに関連付された設定値に更新するレジスタコントローラと、
    前記レジスタコントローラが前記レジスタ群の各レジスタに設定値を並列に供給する専用バスとをさらに有し、さらに、
    前記集積回路装置と前記メインコントローラとを有する制御ボードと、
    前記複数のデバイスとを有し、
    前記複数のデバイスは、スキャナと、プリンタとを含み、
    さらに、前記スキャナに原稿を供給する原稿自動送り装置を有する装置。
JP2014123928A 2014-06-17 2014-06-17 集積回路装置 Expired - Fee Related JP6435544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014123928A JP6435544B2 (ja) 2014-06-17 2014-06-17 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014123928A JP6435544B2 (ja) 2014-06-17 2014-06-17 集積回路装置

Publications (2)

Publication Number Publication Date
JP2016002695A JP2016002695A (ja) 2016-01-12
JP6435544B2 true JP6435544B2 (ja) 2018-12-12

Family

ID=55222382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014123928A Expired - Fee Related JP6435544B2 (ja) 2014-06-17 2014-06-17 集積回路装置

Country Status (1)

Country Link
JP (1) JP6435544B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002024081A (ja) * 2000-07-10 2002-01-25 Hitachi Ltd 半導体集積回路装置
JP4270796B2 (ja) * 2002-03-08 2009-06-03 株式会社リコー 画像形成装置及び画像形成装置における周辺制御部用集積回路へのアクセス方法
JP2003241983A (ja) * 2002-02-14 2003-08-29 Canon Inc 情報処理装置及び情報処理方法
US7673177B2 (en) * 2003-07-01 2010-03-02 Samsung Electronics Co., Ltd. Circuit and method for providing PCB power-on self test capability for peripheral devices
JP2006256275A (ja) * 2005-03-18 2006-09-28 Canon Inc 装置および画像形成装置
JP2006285452A (ja) * 2005-03-31 2006-10-19 Kyocera Mita Corp パネル制御装置及び表示装置
JP2007306707A (ja) * 2006-05-11 2007-11-22 Toshiba Corp ステッピングモータ制御装置、画像形成装置、及びシーケンス制御装置
JP2008011273A (ja) * 2006-06-29 2008-01-17 Murata Mach Ltd デバイス制御装置およびデータ処理装置
JP2011110801A (ja) * 2009-11-26 2011-06-09 Kyocera Mita Corp 画像記録装置
JP2012027671A (ja) * 2010-07-23 2012-02-09 Renesas Electronics Corp 半導体集積回路装置
JP5542787B2 (ja) * 2011-12-08 2014-07-09 シャープ株式会社 画像形成装置
JP2014027628A (ja) * 2012-07-30 2014-02-06 Fuji Xerox Co Ltd 画像形成装置

Also Published As

Publication number Publication date
JP2016002695A (ja) 2016-01-12

Similar Documents

Publication Publication Date Title
US10120316B2 (en) Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium
US8954772B2 (en) Data processing apparatus capable of controlling power supply, control method therefor, and storage medium
US10466752B2 (en) Information processing apparatus that offers chance of eliminating hang-up state, control method therefor, and storage medium
KR101636184B1 (ko) 화상 형성 장치, 화상 형성 장치의 제어 방법 및 컴퓨터 판독가능 기록매체
US10536600B2 (en) Printing apparatus capable of holding received print job and control method of printing apparatus
US20140160507A1 (en) Image processing apparatus, method for controlling image processing apparatus, and program
US8148852B2 (en) Electronic device and printing device
JP5581906B2 (ja) 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体
JP6435544B2 (ja) 集積回路装置
US10652418B2 (en) Image forming apparatus and control method supplying a clock to image processing unit in accordance with an event
US8537405B2 (en) Controller, control apparatus, and image-forming apparatus
US20140362393A1 (en) Image forming apparatus, image forming apparatus control method, and recording medium storing image forming apparatus control program
US10277769B2 (en) Image forming apparatus and job execution management method therefor
JP2008307733A (ja) 画像形成装置
US11451684B2 (en) Processor having a plurality of cores and a controller that switches power states based on cores state
JP7523925B2 (ja) 情報処理装置及びその制御方法、並びにプログラム
JP2014071485A (ja) 記録装置
JP5928874B2 (ja) 画像形成装置
US11789673B2 (en) Image forming apparatus, control method of image forming apparatus, and storage medium storing program having transition event occurring during switching process of power state
JP7298355B2 (ja) 情報処理装置
JP2018169560A (ja) 画像形成装置、同装置の省電力復帰方法及び省電力復帰プログラム
JP2010042632A (ja) 印刷システム、印刷装置、印刷方法
JP6071684B2 (ja) 画像形成装置及びその制御方法、並びにプログラム
JP2015075727A (ja) 印刷システム、印刷システムの制御方法、及びプログラム
JP2010130618A (ja) 画像形成装置、画像形成装置の設定値修正方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181019

R150 Certificate of patent or registration of utility model

Ref document number: 6435544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees