JP6435706B2 - Circuit board model generator - Google Patents
Circuit board model generator Download PDFInfo
- Publication number
- JP6435706B2 JP6435706B2 JP2014167664A JP2014167664A JP6435706B2 JP 6435706 B2 JP6435706 B2 JP 6435706B2 JP 2014167664 A JP2014167664 A JP 2014167664A JP 2014167664 A JP2014167664 A JP 2014167664A JP 6435706 B2 JP6435706 B2 JP 6435706B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit board
- component
- board model
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、回路基板モデル生成装置に関するものである。 The present invention relates to a circuit board model generation device.
回路基板の動作や特性を評価するために、回路基板の具体的形状及び各電子部品の具体的位置を特定したモデルデータ（回路基板モデル）を生成し、そのデータに基づきシミュレーションを行う手法が知られている。例えば特許文献１では、回路基板のアートワークデータから部品情報（配線形状データ、部品位置データ、及び部品種別データ）を読み取り、部品モデルの生成候補となる各候補部品を記憶部（３２）に記憶された三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成する技術が開示されている。
In order to evaluate the operation and characteristics of a circuit board, a method for generating model data (circuit board model) specifying the specific shape of the circuit board and the specific position of each electronic component and performing a simulation based on the data is known. It has been. For example, in
ところで、上記特許文献の技術では、回路基板モデルのデータを生成する際に、各候補部品を記憶部（３２）に記憶された三次元情報及び特性値を反映して自動的に配線構造に組み込むために、回路基板のアートワークデータに電子部品の部品種別を特定するデータ（部品種別データ）が含まれている必要がある。即ち、回路基板のアートワークデータに部品種別データが含まれていることで、部品種別データにそれぞれ対応する候補部品の三次元情報及び特性値を記憶部から検索することができるようになる。 By the way, in the technique of the above-mentioned patent document, when generating circuit board model data, each candidate component is automatically incorporated into the wiring structure reflecting the three-dimensional information and characteristic values stored in the storage unit (32). Therefore, it is necessary to include data (component type data) for specifying the component type of the electronic component in the artwork data of the circuit board. That is, since the part type data is included in the artwork data of the circuit board, the three-dimensional information and characteristic values of candidate parts corresponding to the part type data can be retrieved from the storage unit.
ところで、このような部品種別データを予めアートワークデータに含めるためには、基板配線ツールを利用してアートワークデータを作成するデータ作成者が、回路基板モデルに使用する電子部品の仕様を正確に把握している必要がある。しかしながら、一般的に、上記データ作成者と回路基板モデル生成装置を利用してシミュレーションを行う設計者とは異なるために、データ作成者では、回路基板モデルに使用する電子部品の仕様を正確に把握することが困難である。例えば、上記データ作成者は、１つの電子部品としてコンデンサを採用することは把握できても、その部品名まで正確に把握することが困難である。一方で、設計者は、専門的な知識を必要とする基板配線ツールを十分に操作できないため、部品種別データを入力するようなアートワークデータの作成に関与することが難しかった。そのため、上記データ作成者に頼らずに部品種別データを予めアートワークデータに含めるためには、不慣れな作業下において非常に多くの工数が必要となり、回路基板モデルの生成のための作業負荷が大きく作業時間の長時間化が避けられなかった。 By the way, in order to include such component type data in artwork data in advance, a data creator who creates artwork data using a board wiring tool accurately specifies the specifications of electronic components used in a circuit board model. It is necessary to know. However, in general, the data creator is different from the designer who performs the simulation using the circuit board model generation device, so the data creator accurately grasps the specifications of the electronic components used in the circuit board model. Difficult to do. For example, even if the data creator can grasp that a capacitor is adopted as one electronic component, it is difficult to accurately grasp the name of the component. On the other hand, since the designer cannot sufficiently operate the board wiring tool that requires specialized knowledge, it has been difficult for the designer to be involved in the creation of artwork data for inputting part type data. Therefore, in order to include the part type data in the artwork data in advance without relying on the data creator, a very large number of man-hours are required under unfamiliar work, and the work load for generating the circuit board model is large. Longer working hours were inevitable.
本発明は、上述した課題を解決するためになされたものであり、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ生成可能な構成を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a configuration capable of generating a circuit board model for performing a simulation for evaluating the electromagnetic influence of a circuit board while reducing the work load. For the purpose.
上記目的を達成するため、請求項１の発明は、
少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する複数の部品記号データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品記号データ、前記部品位置データをそれぞれ取得する基本データ取得部と、
複数の前記部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得する部品表取得部と、
選定候補となる複数の候補部品のそれぞれに対して、各候補部品の特性値を対応付けて記憶する記憶部と、
前記基本データ取得部によって取得された複数の前記部品記号データと、前記部品表取得部によって取得された前記部品表データとに基づき、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の特性値を前記記憶部から検索する検索部と、
前記基本データ取得部によって取得された前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部と、を備え
前記記憶部には、選定候補となる複数の前記候補部品のそれぞれに対して、各候補部品の前記特性値及び三次元情報が対応付けられて記憶されており、
前記各候補部品の三次元情報には、電極部として形成される２つの外側部と、該外側部の内側の２つの内側部とからなる仮想的な固定図形と、前記内側部が向かい合う方向に延び、且つ、部品の中心位置を通る仮想的な設定ポートとが含まれ、
前記生成部は、前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の前記特性値及び前記三次元情報を反映して組み込み、
前記候補部品の前記設定ポートが配線構造よりも高い位置に設定されている場合、前記設定ポートと交差するように配線構造の一部が延びても、これらを上下に離間して配置してショートしないよう特定することで前記回路基板モデルのデータを生成することを特徴とする。
In order to achieve the above object, the invention of
At least wiring shape data for specifying a wiring shape of a circuit board, a plurality of component symbol data for specifying component symbols of a plurality of electronic components to be mounted on the circuit board, and each of the electronic components on the circuit board A basic data acquisition unit for acquiring the wiring shape data, the component symbol data, and the component position data, respectively, from the circuit board artwork data including a plurality of component position data for specifying the position of
A parts table acquisition unit that acquires parts table data in which a part name specifying information capable of specifying a part name in association with each of the plurality of part symbols or a part name specifying condition capable of specifying a part name is defined;
A storage unit that stores a characteristic value of each candidate part in association with each of a plurality of candidate parts that are selection candidates;
Based on the plurality of component symbol data acquired by the basic data acquisition unit and the component table data acquired by the component table acquisition unit, each component name of the plurality of electronic components to be mounted on the circuit board And a search unit that searches the storage unit for characteristic values of the candidate parts respectively corresponding to the specified part names,
In the wiring structure specified by the wiring shape data acquired by the basic data acquisition unit, the component symbol of the electronic component at each position is placed at the position of each electronic component specified by the plurality of component position data. A generation unit that generates data of a circuit board model that incorporates at least the characteristic values of the candidate parts searched by the search unit for the configuration of the candidate parts corresponding to
The storage unit stores the characteristic value and three-dimensional information of each candidate part in association with each of the plurality of candidate parts that are selection candidates.
The three-dimensional information of each candidate part includes a virtual fixed figure composed of two outer parts formed as electrode parts and two inner parts inside the outer part, and a direction in which the inner parts face each other. And a virtual setting port extending through the center position of the part,
In the wiring structure specified by the wiring shape data, the generation unit corresponds to the position of each electronic component specified by the plurality of component position data, and corresponds to the component symbol of the electronic component at each position. The configuration of the candidate part is incorporated by reflecting at least the characteristic value and the three-dimensional information of each candidate part searched by the search unit,
When the setting port of the candidate part is set at a position higher than the wiring structure, even if a part of the wiring structure extends so as to intersect the setting port, these are arranged so as to be spaced apart vertically. The data of the circuit board model is generated by specifying not to do so .
請求項１の発明では、回路基板のアートワークデータから、配線形状データ、部品記号データ、部品位置データがそれぞれ取得される。そして、別途取得した部品表データとアートワークデータから取得した部品記号データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の特性値を記憶部から検索する構成となっている。そして、生成部では、配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の特性値を反映して組み込むように回路基板モデルのデータを生成する。
この構成によれば、アートワークデータの配線形状データで特定される配線構造において、部品位置データによって特定される各電子部品の位置に、部品記号データに基づいて特定される各電子部品の特性値を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。特に、アートワークデータに含まれる各電子部品に対応する部品名を、部品表データに基づき記憶部を参照して自動的に読み出す構成であるため、別途部品表データを作成することで、アートワークデータ作成時に詳細仕様まで特定した部品名を入力する必要がない。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルのデータを、作業負担を抑えつつ生成することが可能となる。
According to the first aspect of the present invention, wiring shape data, component symbol data, and component position data are obtained from the circuit board artwork data. Then, based on the separately acquired parts table data and the part symbol data acquired from the artwork data, each part name of a plurality of electronic parts to be mounted on the circuit board is specified, and the candidate corresponding to each specified part name The characteristic value of the part is retrieved from the storage unit. Then, in the wiring structure specified by the wiring shape data, the generation unit has each candidate component corresponding to the component symbol of the electronic component at each position at the position of each electronic component specified by the plurality of component position data. Circuit board model data is generated so as to incorporate the configuration by reflecting the characteristic values of the retrieved candidate parts.
According to this configuration, in the wiring structure specified by the wiring shape data of the artwork data, the characteristic value of each electronic component specified based on the component symbol data at the position of each electronic component specified by the component position data Circuit board model data can be generated to automatically and accurately incorporate. In particular, since the part name corresponding to each electronic part included in the artwork data is automatically read by referring to the storage unit based on the parts table data, the artwork can be created by creating separate parts table data. There is no need to enter the part name specified up to the detailed specification when creating the data. Therefore, it is possible to generate circuit board model data for performing a simulation for evaluating the electromagnetic influence of the circuit board while suppressing the work load.
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
（回路基板モデル生成装置の概要）
まず、図１、図２を参照し、回路基板モデル生成装置１０の全体構成等について説明する。図２に示す回路基板モデル生成装置１０は、回路基板のアートワークデータから読み取った情報に基づいて、回路基板モデルを生成する装置として構成されている。
[First embodiment]
Hereinafter, a first embodiment embodying the present invention will be described with reference to the drawings.
(Outline of circuit board model generator)
First, the overall configuration of the circuit board
回路基板モデル生成装置１０で生成される「回路基板モデルのデータ」は、基板での配線構造及び複数の電子部品の各位置及び各構造を特定し、且つ各電子部品の具体的内容（特性等）を特定するデータである。そして、このようなデータで表現される回路基板の仮想的内容（回路基板の配線形状及び各電子部品の構成、特性等を仮想的に定めて表現される構成）が「回路基板モデル」である。この回路基板モデルは、例えば、回路基板において生じる電磁気的な影響を解析する電磁界シミュレーションなど、回路の動作や特性を評価する回路シミュレーションを行うためのモデルとなる。つまり、本構成の回路基板モデル生成装置１０によって「回路基板モデルのデータ」が生成されれば、回路基板モデルの具体的内容（即ち、回路基板での配線パターンの形状、各電子部品の位置、各電子部品の構成（サイズや高さ等）、各電子部品の電気的特性（抵抗値や容量などの定数等）など）が特定でき、このような具体的内容を評価対象として、公知の電磁界シミュレーションなどを行うことができるのである。
The “circuit board model data” generated by the circuit board
ここで、回路基板モデル生成装置１０の基本的機能について説明する。回路基板モデル生成装置１０は、図１に示すように、基板配線ツールによって作成されたアートワークデータを取得する構成となっている。なお、基板配線ツールは、回路基板モデル生成装置１０内に設けられていてもよく、回路基板モデル生成装置１０とは異なる装置に設けられていてもよい。そして、回路基板モデル生成装置１０は、その取得したアートワークデータから、回路基板の配線形状を特定する配線形状データと、回路基板に搭載される複数の電子部品の部品記号（後述する）をそれぞれ特定する複数の部品記号データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとをそれぞれ読み取る構成となっている。また、回路基板モデル生成装置１０は、複数の部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報が定められた部品表データを読み取る構成となっている。更に、その読み取られた複数の部品記号データと部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ３０の記憶部３２から検索する。そして、その読み取られた配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだデータ（回路基板モデルのデータ）を生成するようになっている。以下、このような基本的機能を実現するための各構成について詳述する。
Here, basic functions of the circuit board
（回路基板モデル生成装置のハードウェア構成）
この回路基板モデル生成装置１０は、図２に示すように、例えばコンピュータとして構成され、後述するプログラム（図３参照）を実行して回路基板モデルを生成する本体部２０と、「回路基板モデル」の一部をなす「部品モデル」を生成するための候補となる多数の電子部品（候補部品）のデータを格納する部品モデルライブラリ保管サーバ３０とを備えている。なお、「部品モデル」は、「回路基板モデル」で表現される各部品の仮想的内容（各電子部品の構成、特性等を仮想的に定めて表現される各構成）である。具体的には、各部品モデルは、少なくとも、「部品を特定する固有情報（例えば型番）」、「回路基板での位置」、「大きさ情報（高さ等）」、「向き」などの情報によって特定される回路基板での各部品の具体的内容となっている。そして、このような「部品モデル」を定めるためのデータとして、部品モデルライブラリ保管サーバ３０に格納される各候補部品のデータが利用されるようになっている。
(Hardware configuration of circuit board model generation device)
As shown in FIG. 2, the circuit board
図２に示すように、本体部２０は、ＣＰＵ２１、記憶部２２、表示部２３、操作部２４、及び通信部２５を備えた構成となっている。また、部品モデルライブラリ保管サーバ３０は、同様に、ＣＰＵ、記憶部３２、表示部、操作部、及び通信部を備えた構成となっている（図２では、記憶部３２以外の構成を省略して示す）。以下、回路基板モデル生成装置１０の各構成について具体的に説明する。
As shown in FIG. 2, the
ＣＰＵ２１は、各種情報処理を行うように構成されており、主に当該回路基板モデル生成装置１０全体の制御を行うように機能する。また、記憶部２２に記憶された様々なプログラムを実行し、プログラムに従った処理を行うように機能する。
The
記憶部２２は、ＲＯＭ、ＲＡＭ、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成され、ＣＰＵ２１が読み出して実行する各種プログラム、回路基板のアートワークデータ、検索したデータ、部品表データ、その他のデータなどを記憶するように構成されている。例えば、図３に示す処理を行うためのプログラムなどが記憶部２２に記憶されており、ＣＰＵ２１は、このプログラムを記憶部２２から読み出して実行するように構成されている。
The
表示部２３は、液晶表示装置などの公知の表示装置によって構成されており、各プログラムによる処理結果などを表示可能に構成されている。具体的には、例えば回路基板モデルの生成に用いる回路図（基板配線ツールによって作成された回路図（図４参照））や、図３に示す処理によって生成された回路基板モデル（図８参照）などを表示可能となっている。
The
操作部２４は、キーボードやマウス等の公知の入力装置によって構成されており、ユーザ（回路基板モデル生成装置１０の使用者など）による外部操作が可能となるように構成されている。
The
通信部２５は、外部装置と通信を行うための通信インターフェースとして構成されている。この通信部２５は、ＣＰＵ２１からの指令に応じて、部品モデルライブラリ保管サーバ３０から候補部品の三次元情報及び特性値等のデータを受信するように構成されている。また、通信部２５は、ＣＰＵ２１からの指令に応じて、部品モデルライブラリ保管サーバ３０に候補部品の三次元情報及び特性値等のデータ等を送信するように構成されている。
The
部品モデルライブラリ保管サーバ３０の記憶部３２は、ＲＯＭ、ＲＡＭ、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成されている。この記憶部３２には、図７に示すような、選定候補となる複数の候補部品の品番と、各候補部品の各三次元情報及び各特性値とをそれぞれ対応付けたデータ（部品ライブラリ）が格納されている。この部品ライブラリでは、登録された候補部品（選定候補となる電子部品）毎に、その品番と三次元情報及び特性値とが対応付けられており、このような候補部品のデータが多数リスト化されている。
The
（アートワークデータ）
次に、回路基板モデルの生成に利用する「回路基板のアートワークデータ」について説明する。回路基板のアートワークデータは、公知の基板設計ツール（基板配線ツール）で生成されたＣＡＤデータである。なお、コンピュータを基板設計ツールとして機能させるためのプログラムを記憶部２２に記憶しておくこともできる。この場合、ＣＰＵ２１が当該プログラム（例えば、公知の手法でＣＡＤデータを生成するプログラム）を実行することで回路基板モデル生成装置１０を基板設計ツールとして機能させることが可能である。この場合、「回路基板のアートワークデータ」も回路基板モデル生成装置１０で生成されることになる。逆に、「回路基板のアートワークデータ」を、回路基板モデル生成装置１０以外の装置で生成し、これを回路基板モデル生成装置１０に受け渡すことも可能である。
(Artwork data)
Next, “circuit board artwork data” used for generating a circuit board model will be described. The circuit board artwork data is CAD data generated by a known board design tool (board wiring tool). Note that a program for causing a computer to function as a board design tool may be stored in the
回路基板モデル生成装置１０で利用される「回路基板のアートワークデータ」は、少なくとも、回路基板の配線形状を特定する配線形状データと、回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する複数の部品記号データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとを含むデータとして構成されている。
The “circuit board artwork data” used in the circuit board
具体的には、「回路基板のアートワークデータ」には、「配線形状データ」として、回路基板での配線パターンの位置及び形状を特定するデータが含まれており、これにより、図８に示すような配線パターンの配線構造５０（図８の回路基板のレイアウトにおいて、電子部品のレイアウトを除いた配線部分の構造）が特定されるようになっている。即ち、「配線形状データ」を読み取ることで、図８のような配線構造５０の図形を表現できるようになっている。具体的には、回路基板においてどの位置に配線パターンが配置されるかを特定し得るデータとなっている。本構成では、例えば、回路基板の基板上の所定位置を原点とし、基板表面に沿った所定方向をＸ方向、基板表面に沿った方向のうちＸ方向と直交する方向をＹ方向、Ｘ方向及びＹ方向と直交する方向をＺ方向とした座標系を用いている。そして、「配線形状データ」は、このような座標空間における配線パターンの配置を特定できるデータとなっており、更に、配線パターンが配置される各位置での配線の幅や厚さなどを特定できるようになっている。なお、「配線形状データ」には、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれていてもよい。
Specifically, the “circuit board artwork data” includes, as “wiring shape data”, data specifying the position and shape of the wiring pattern on the circuit board, and as shown in FIG. A
また、「回路基板のアートワークデータ」には、回路基板に搭載されるべき複数の電子部品の部品記号をそれぞれ特定する「部品記号データ」が含まれている。電子部品の「部品記号」とは、各電子部品の通し番号（「部品Ｎｏ」、図５参照）となっており、この「部品記号」によって、回路（図４）内のどの部品であるかを特定できるようになっている。 Further, the “circuit board artwork data” includes “component symbol data” for specifying the component symbols of a plurality of electronic components to be mounted on the circuit substrate. The “component symbol” of the electronic component is a serial number of each electronic component (“component No.”, see FIG. 5), and this “component symbol” indicates which component in the circuit (FIG. 4). It can be specified.
また、「回路基板のアートワークデータ」には、回路基板における各電子部品のそれぞれの位置を特定する「部品位置データ」が含まれている。この「部品位置データ」は、上述の「部品記号データ」によって特定される各電子部品の回路基板での位置を特定するデータとなっている。具体的には、上述したようにＸ方向、Ｙ方向、Ｚ方向が定められた座標空間において、「部品記号データ」によって特定される各電子部品の基板面上での位置（Ｘ座標及びＹ座標）及び各電子部品の向きを特定するデータとなっている（図５参照：後述）。 Further, the “circuit board artwork data” includes “component position data” for specifying the position of each electronic component on the circuit board. The “component position data” is data for specifying the position of each electronic component specified by the above “component symbol data” on the circuit board. Specifically, in the coordinate space in which the X direction, the Y direction, and the Z direction are determined as described above, the position (X coordinate and Y coordinate) of each electronic component specified by the “component symbol data” on the board surface. ) And data for specifying the orientation of each electronic component (see FIG. 5: described later).
なお、アートワークデータには、上記配線形状データ、部品記号データ、部品位置データ以外のデータ、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれる構成であってもよい。なお、本構成で用いる「回路基板のアートワークデータ」は、最終的に上述した「配線形状データ」「部品記号データ」「部品位置データ」などが含まれていれば、公知のどのような手法で生成されたものであってもよく、どのようなソフトウェアで生成されたものであってもよい。 The artwork data may include data other than the wiring shape data, component symbol data, and component position data, for example, data related to the shape and position of a via penetrating the substrate. Note that the “circuit board artwork data” used in this configuration finally includes any of the above-mentioned “wiring shape data”, “component symbol data”, “component position data”, etc. It may be generated by any software, or may be generated by any software.
このようなアートワークデータは、回路基板モデル生成装置１０によって取得或いは生成された後、記憶部２２に一時的に記憶され、後述する生成処理（図３）に利用される。なお、このアートワークデータは、実際の基板製造時に用いるデータ（例えば各電子部品の表面実装時に用いるチップマウント用のデータ）として構成されるものであってもよい。
Such artwork data is acquired or generated by the circuit board
（部品表データ）
次に、回路基板モデルの生成に利用する「部品表データ」について説明する。「部品表データ」は、複数の部品記号にそれぞれ対応付けて電子部品の部品名を特定可能な部品名特定情報を定めるデータである。ここで、電子部品の「部品名」とは、電子部品としての機能や形状、その電子部品が有する抵抗値等の特性値等による電子部品の分類であり、具体的には、抵抗、コンデンサ、コイル等の機能や、製造するメーカ等の要素によって分類される構成である。また、「部品名」は、候補部品の部品種別を特定し得る固有データであればよく、本構成では、「部品名」として型番（部品メーカ品番（以下、単に品番ともいう））が用いられている（図５参照：後述）。
(BOM data)
Next, “parts table data” used for generating a circuit board model will be described. The “parts table data” is data that defines part name specifying information that can specify part names of electronic parts in association with a plurality of part symbols. Here, the “component name” of an electronic component is a classification of the electronic component based on a function and shape as an electronic component, a characteristic value such as a resistance value of the electronic component, and specifically, a resistor, a capacitor, The configuration is classified according to the function of the coil and the like, and the factors of the manufacturer to be manufactured. The “part name” may be unique data that can identify the part type of the candidate part. In this configuration, a model number (part manufacturer part number (hereinafter also simply referred to as a part number)) is used as the “part name”. (See FIG. 5: described later).
具体的には、図６に示すように、「部品表データ」は、部品記号に相当する電子部品の部品Ｎｏと、電子部品の部品名に相当する品番とが対応付けられたデータとして構成されている。この「部品表データ」は、例えば回路基板モデル生成装置１０以外の装置で作成し、これを回路基板モデル生成装置１０に受け渡し、記憶部２２に一時的に記憶され、後述する生成処理（図３）に利用される。なお、「部品表データ」は、ユーザが操作部２４に対して外部操作を行うことによって回路基板モデル生成装置１０に入力され、記憶部２２に一時的に記憶される構成であってもよい。
Specifically, as shown in FIG. 6, the “parts table data” is configured as data in which a part number of an electronic part corresponding to a part symbol is associated with a part number corresponding to a part name of the electronic part. ing. This “parts table data” is created by a device other than the circuit board
（回路基板モデルの生成処理）
次に、回路基板モデル生成装置１０で行われる回路基板モデルの生成処理の流れについて、図３に示すフローチャート等を用いて説明する。図３の処理は、記憶部２２に記憶されたプログラム（自動配置プログラム）に基づき、所定条件の成立時（例えばユーザによる所定操作時）にＣＰＵ２１によって実行される処理である。
(Circuit board model generation process)
Next, the flow of the circuit board model generation process performed by the circuit board
以下では、例えば、図４に示す回路図のアートワークデータと図６に示す部品表データとが予め入力されて記憶部２２に予め入力されて記憶されている場合を代表例として説明する。図３の生成処理では、まず、ＣＰＵ２１が、記憶部２２に記憶されている上述のアートワークデータ及び部品表データを読み出す（ステップＳ１）。そして、この読み出したアートワークデータから部品記号データ等の部品情報を取得する（ステップＳ２）。このアートワークデータには、図４の回路図を構成する複数の電子部品の部品情報（各電子部品の部品記号データ及び部品位置データ）が含まれており、Ｓ２ではこのような各電子部品の部品情報を取得することになる。
Hereinafter, for example, a case where the artwork data of the circuit diagram illustrated in FIG. 4 and the parts table data illustrated in FIG. 6 are input in advance and stored in the
例えば、図４の回路では、ＩＣ、ＭＯＳトランジスタ、抵抗、コンデンサ、コイルなどの電子部品が配線に組み合わされて配置される構成となっており、各電子部品に対し、ＩＣ、ＭＯＳ１、ＭＯＳ２、Ｒ０１、Ｒ０２、Ｃ０１、Ｃ０２、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ２１、Ｌ１といった部品Ｎｏが割り当てられている。そして、アートワークデータに含まれる各電子部品の部品情報が図５のように構成されている。このように、アートワークデータでは、各電子部品が回路内においてどのように接続され、どのように電源端子（＋Ｂ）、出力端子（ＯＵＴ）、グランド端子（ＧＮＤ）が設けられているか特定できるようになっている。 For example, in the circuit of FIG. 4, electronic components such as ICs, MOS transistors, resistors, capacitors, and coils are arranged in combination with wiring. For each electronic component, IC, MOS1, MOS2, R01 , R02, C01, C02, C11, C12, C13, C14, C21, and L1 are assigned component numbers. The component information of each electronic component included in the artwork data is configured as shown in FIG. Thus, in the artwork data, it is possible to specify how each electronic component is connected in the circuit and how the power supply terminal (+ B), the output terminal (OUT), and the ground terminal (GND) are provided. It has become.
アートワークデータに含まれる各電子部品の部品情報は、図５のように、上述した「部品Ｎｏ」に加えて、各部品の、部品Ｎｏ、品名、中心座標、向き（角度）などを特定する情報として構成されている。「品名」は、電子部品を機能で区別した種類の名称であり、例えばＩＣ、ＭＯＳ（ＭＯＳトランジスタ）、Ｒｅｓｉｓｔｏｒ（抵抗）、Ｃｏｎｄｅｎｓｏｒ（コンデンサ）、Ｃｏｉｌ（コイル）などである。また、「中心座標」は、取付対象となる基板で設定された上記座標系（ＸＹＺ座標系）におけるＸＹ平面での各電子部品の中心位置である。なお、各電子部品の中心位置の座標としては、例えば、各電子部品の両端子を結ぶ線分の中点の位置を示す座標とすることができる。また、「向き（角度）」は、電子部品の回路図における配置角度である。なお、各電子部品には、それぞれ基準方向が定められており、この「向き（角度）」は、各電子部品に定められた基準方向と基板表面の所定方向（例えばＹ方向）とのなす角度となっている。例えば、図４、図８に示すＩＣ（図５のＡＡ１のＩＣ）は、長手方向が基準方向となっており、図５の例では、このＩＣの向きとして、この基準方向とＹ方向とのなす角度が０°となる向きが定められている。他の電子部品も同様に個別に基準方向が定められており、図５のデータでは、この基準方向とＹ方向とのなす角度を「向き（角度）」として定めている。 As shown in FIG. 5, the component information of each electronic component included in the artwork data specifies the component No., product name, center coordinate, orientation (angle), etc. of each component in addition to the above-mentioned “component No”. It is structured as information. The “product name” is a name of a type in which electronic components are distinguished by function, for example, IC, MOS (MOS transistor), Resistor (resistor), Condenser (capacitor), Coil (coil), or the like. The “center coordinate” is the center position of each electronic component on the XY plane in the coordinate system (XYZ coordinate system) set on the substrate to be attached. In addition, as a coordinate of the center position of each electronic component, it can be set as the coordinate which shows the position of the midpoint of the line segment which ties both terminals of each electronic component, for example. The “direction (angle)” is an arrangement angle in the circuit diagram of the electronic component. A reference direction is defined for each electronic component, and this “direction (angle)” is an angle formed by a reference direction defined for each electronic component and a predetermined direction (for example, Y direction) on the substrate surface. It has become. For example, in the IC shown in FIGS. 4 and 8 (IC of AA1 in FIG. 5), the longitudinal direction is the reference direction. In the example of FIG. 5, the direction of this IC is the difference between the reference direction and the Y direction. The direction in which the formed angle is 0 ° is determined. Similarly, other electronic components have their respective reference directions, and in the data of FIG. 5, the angle formed by the reference direction and the Y direction is defined as “direction (angle)”.
図３の生成処理では、ステップＳ２において、アートワークデータで特定される回路（図４参照）の全ての電子部品の部品記号データ及び部品位置データを取得する。例えばアートワークデータが図４のような回路を想定する場合、ステップＳ２では、「部品記号データ」として図５に示す各「部品Ｎｏ」を特定する。例えば図５の例では、部品記号としてＣ１３の「部品Ｎｏ」を特定する。同様に、ステップＳ２では、図４に示す回路の他の部品の「部品Ｎｏ」も特定することになる。 In the generation process of FIG. 3, in step S2, part symbol data and part position data of all electronic parts of the circuit (see FIG. 4) specified by the artwork data are acquired. For example, when the artwork data is assumed to be a circuit as shown in FIG. 4, in step S2, each “component No.” shown in FIG. 5 is specified as “component symbol data”. For example, in the example of FIG. 5, “Part No.” of C13 is specified as the part symbol. Similarly, in step S2, “component No.” of other components of the circuit shown in FIG. 4 is also specified.
ステップＳ２の後には、ステップＳ２にてアートワークデータから取得した部品記号データに対して、ステップＳ１にて読み出した部品表データに基づいて部品Ｎｏ（部品記号）と品番（部品名）の対応を取る（Ｓ３）。これによって、ＣＰＵ２１によって取得された複数の部品記号データと、ＣＰＵ２１によって取得された部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各品番（部品名）を特定する。具体的には、ステップＳ２で特定した「部品Ｎｏ」に基づいて、当該「部品Ｎｏ」に対応付けられた「品番」を部品表データから特定する。例えば、図５の例では、ステップＳ２で特定した「部品Ｎｏ」のＣ１３に対して、ステップＳ３で図６に示す「品番」であるＥＥ４を特定する。同様に、ステップＳ３では、図４に示す回路の他の部品の「品番」も特定することになる。
After step S2, the correspondence between the part number (part symbol) and the part number (part name) is made based on the part table data read out in step S1 for the part symbol data acquired from the artwork data in step S2. Take (S3). As a result, based on the plurality of component symbol data acquired by the
なお、本構成では、Ｓ１〜Ｓ３の処理を実行し得るＣＰＵ２１が「基本データ取得部」の一例に相当し、上述の基板配線ツール（基板設計ツール）によって生成されたアートワークデータから、配線形状データ、部品記号データ、部品位置データをそれぞれ取得するように機能する。また、ＣＰＵ２１が「部品表取得部」の一例に相当し、複数の部品Ｎｏにそれぞれ対応付けて品番を特定可能な部品名特定情報が定められた部品表データを取得するように機能する。
In this configuration, the
ステップＳ３の後には、Ｓ３で特定した各品番（部品名）に基づいて記憶部３２に格納された部品ライブラリの検索を行う（Ｓ４）。具体的には、ステップＳ３で特定された品番の内、未検索のいずれかの品番を部品ライブラリで検索する（Ｓ４）。そして、その検索対象の品番が部品ライブラリに存在するか否かを判断する（Ｓ５）。Ｓ４で検索対象となった品番がステップＳ５において存在しないと判断された場合には、ステップＳ５にてＮｏに進み、その品番の電子部品については部品モデルを配置しないように扱う（Ｓ６）。Ｓ４で検索対象となった品番がステップＳ５において存在すると判断された場合には、ステップＳ５にてＹｅｓに進み、その品番に紐づけられた各種情報（三次元情報及び各特性値）を図７に示す部品ライブラリから読み出す。
After step S3, the parts library stored in the
なお、ＣＰＵ２１は、「検索部」の一例に相当し、特定された各品番にそれぞれ対応する候補部品の三次元情報及び特性値を記憶部３２から検索するように機能する。
The
部品モデルライブラリ保管サーバ３０の記憶部３２には、図７に示すような部品ライブラリが格納されており、回路基板モデル生成時の選定候補となる候補部品ごとに各種情報が対応付けられてデータベース化されている。部品ライブラリにデータが登録される「候補部品」は、回路基板モデルの生成処理の際に選定候補となりうる電子部品であり、本構成では、このような候補となる多数の電子部品（候補部品）の各種情報（三次元形状や特性値を特定し得るデータ）が予めデータベース化されている。候補部品の「三次元情報」は、回路基板モデルの生成時に部品モデルに反映されるデータであって、例えば部品モデルの三次元形状、サイズ（例えば回路基板モデルの基板上を占める面積、或いはＸ方向及びＹ方向のそれぞれの長さ等）、高さ（例えば回路基板モデルの基板からの高さ）などを特定するデータである。また、候補部品の「特性値」とは、回路基板モデルの生成時に部品モデルに反映される特性データであり、例えば候補部品の種類が抵抗であれば、特性値は抵抗値や耐圧値などであり、候補部品の種類がコンデンサであれば、特性値は容量値や耐圧値であり、候補部品の種類がコイルであれば、特性値はインダクタンス値や耐圧値である。
7 is stored in the
具体的には、図７に示す部品ライブラリでは、候補となる電子部品（候補部品）ごとに、品番、部品メーカ、種類、実装方法、諸元（容量、耐圧、サイズ、高さ）、ＬＣＲ設定ポートの値（容量、ＥＳＬ、ＥＳＲ）、ｍｏｄｅｌ‐ｐａｔｈなどが記録されている。ここで、「品番」は、候補部品の部品種別を特定する部品種別データに相当し、上述の部品メーカ品番（型番）と同じ概念である。「部品メーカ」は、候補部品を製造するメーカの名称である。また、「種類」は、候補部品を機能で区別した種類の名称であり、例えば抵抗、コイル、積層セラミックコンデンサなどである。また、「実装方法」は、候補部品の配線形状への実装方法であり、例えば候補部品が表面実装部品（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）である場合に、ＳＭＤと示される。また、「諸元」は、候補部品の有する特性値（例えば、容量値、耐圧値等）や三次元情報（例えば、サイズ、高さ等）であり、「ＬＣＲ設定ポートの値」は、集中定数素子として有する特性値の設定値（例えば、容量値、ＥＳＬ（等価直列インダクタンス）の値、ＥＳＲ（等価直列抵抗）の値等）であり、「ｍｏｄｅｌ‐ｐａｔｈ」は、記憶部３２の記憶領域における候補部品のデータの所在を示す文字列である。なお、「諸元」の「サイズ」は、例えば候補部品を基板に搭載する場合における基板上での部品搭載に要する面積のデータであり、「高さ」は、例えば候補部品における底部（各候補部品毎に定められる所定の底部）からの高さのデータである。
Specifically, in the component library shown in FIG. 7, for each candidate electronic component (candidate component), product number, component manufacturer, type, mounting method, specifications (capacity, withstand voltage, size, height), LCR setting Port values (capacity, ESL, ESR), model-path, and the like are recorded. Here, the “part number” corresponds to part type data that specifies the part type of the candidate part, and has the same concept as the part manufacturer part number (model number) described above. “Part manufacturer” is the name of the manufacturer that manufactures the candidate part. The “type” is a name of a type in which candidate parts are distinguished by function, such as a resistor, a coil, and a multilayer ceramic capacitor. The “mounting method” is a method for mounting a candidate component on a wiring shape. For example, when the candidate component is a surface mount device (SMD), it is indicated as SMD. “Specification” is a characteristic value (for example, capacitance value, pressure resistance value, etc.) or three-dimensional information (for example, size, height, etc.) of a candidate part, and “LCR setting port value” is a concentrated value. The set value of the characteristic value as a constant element (for example, capacitance value, ESL (equivalent series inductance) value, ESR (equivalent series resistance) value, etc.), and “model-path” is a storage area of the
図３の生成処理では、例えば、Ｓ４での検索対象の部品が部品Ｎｏ「Ｃ１３」の電子部品である場合、この「Ｃ１３」の部品の部品メーカ品番（型番）である「ＥＥ４」を部品ライブラリから検索する。この場合、図７に示す部品ライブラリにおいて「ＥＥ４」の品番（型番）の電子部品（候補部品）が特定されるため、Ｓ５でＹｅｓに進み、Ｓ７では、まず、部品ライブラリから、「ＥＥ４」の品番（型番）の電子部品（候補部品）についての各部品情報を読み出す。具体的には、「ＥＥ４」の品番（型番）の三次元情報（サイズ及び高さ）と特性値（容量及び耐圧）を読み出す。そして、Ｓ１で読み出したアートワークデータの配線形状データで特定される配線構造５０において、当該部品（Ｓ４で検索対象となった部品）をその読み出した三次元情報（サイズ及び高さ）を反映した形で配置した実装構造を特定するデータを生成する。即ち、ステップＳ６で生成されたデータにより、アートワークデータの配線形状データで特定される配線構造において、Ｓ４で検索対象となった部品がどの位置にどのような大きさ及び高さで配置されているかを特定できるようになる。
In the generation processing of FIG. 3, for example, when the part to be searched in S4 is an electronic part with the part number “C13”, “EE4” which is the part manufacturer part number (model number) of this “C13” part is stored in the part library. Search from. In this case, since the electronic part (candidate part) of the product number (model number) of “EE4” is specified in the part library shown in FIG. 7, the process proceeds to Yes in S5, and in S7, first, “EE4” is retrieved from the part library. Each part information about the electronic part (candidate part) of the product number (model number) is read out. Specifically, the three-dimensional information (size and height) and characteristic values (capacity and pressure resistance) of the product number (model number) of “EE4” are read. Then, in the
具体的には、Ｃ１３の部品の三次元情報及び特性値を反映し、ステップＳ７にて部品モデルを組み込む場合、図８のように、アートワークデータ（Ｓ１で取得されたデータ）の配線形状データで特定される配線構造５０において、Ｃ１３の部品の位置（アートワークデータに含まれる部品位置データによって特定される位置であり、図５の例では、中心座標（Ｘ，Ｙ）が（２７．５，１５．３）の位置）に、部品ライブラリで特定される当該Ｃ１３の部品（品番「ＥＥ４」の部品）のサイズ及び高さの仮想的な構造体（「ＥＥ４」の部品の仮想的な三次元的図形）を配置する。また、このＣ１３の部品（品番「ＥＥ４」の部品）は、高さがＨ５となっているため、当該部品のＸ方向、Ｙ方向の中心座標だけでなく、Ｚ方向の中心座標も特定できる。例えば、配線構造５０の上面がＺ方向の基準位置（零の位置）であれば、この部品のＺ方向の中心位置の座標はＨ５／２となる。また、部品Ｎｏ．がＣ１３である電子部品は、図５の部品位置データによって角度０°と特定されるため、当該電子部品において予め定められた基準方向と基板の所定方向（例えばＹ方向）とのなす角度が０°となるように配置する。なお、図８では、このＣ１３の電子部品の配置位置を一点鎖線ＡＲ１として示している。
Specifically, when the three-dimensional information and characteristic values of the part C13 are reflected and the part model is incorporated in step S7, the wiring shape data of the artwork data (data acquired in S1) as shown in FIG. In the
このように、配線形状データで特定される仮想的な配線構造５０に、部品モデル（電子部品を示す仮想的な構造体）を組み込んだレイアウト（回路基板モデル）を特定し得るデータを生成すれば、このデータを利用して、回路基板での配線レイアウト及び部品のレイアウトを三次元的に特定できるようになる。特に、このように生成される回路基板モデルでは、回路基板での配線パターンの三次元構造（配線構造５０）だけでなく、回路基板に実装される各部品の三次元構造（各部品のＸ方向、Ｙ方向、Ｚ方向の中心位置、高さ、サイズ）をも特定できるようになっている。なお、回路基板モデルを生成する際に配線構造５０に対して組み込まれる部品モデルの図形（外形形状）は、例えば図７に示す部品ライブラリにおいて各候補部品毎に予め定められていればよい。
In this manner, if data that can specify a layout (circuit board model) in which a component model (virtual structure indicating an electronic component) is incorporated in the
このように、ステップＳ７では、配線形状データで特定される仮想的な配線構造５０に対してＳ４で検索対象となった部品についての部品モデル（電子部品を示す仮想的な構造体）を組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品については当該部品に対応付けられた特性値（部品ライブラリで対応付けられた特性値）を対応付けておく。そして、ステップＳ６又はＳ７の後のステップＳ８では、Ｓ１で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけＳ４以降の処理を繰り返したか否か判定する。アートワークデータで特定される全電子部品の中で、Ｓ４以降の処理（検索処理等）を行っていない未処理の電子部品が存在する場合にはステップＳ８でＮｏに進み、その未処理の電子部品のいずれかに対してＳ４以降の処理を同様に行う。
In this way, in step S7, a part model (virtual structure indicating an electronic part) for the part that was searched in S4 is incorporated into the
例えば、上述したように部品ＮｏがＣ１３の電子部品に対してＳ４以降の処理を行った後のＳ８において、部品ＮｏがＬ１、Ｒ０１等の電子部品についてＳ４以降の処理が行われていないと判定された場合、未処理のＬ１の電子部品に対してＳ４〜Ｓ８の処理を行い、その後、未処理のＲ０１の電子部品に対してＳ４〜Ｓ８の処理を行うといった具合に、各電子部品の部品モデルを生成する処理を行う。そして、Ｓ１で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけＳ４以降の処理を繰り返した場合には、Ｓ８にてＹｅｓに進み、最終的に生成されたレイアウト（配線形状データで特定される仮想的な配線構造５０に対して、全ての電子部品の部品モデル（電子部品を示す仮想的な構造体）を組み込んだレイアウト）を最終的な「回路基板モデル」とし、このようなレイアウトを特定し、表示し得るデータを「回路基板モデルのデータ」として扱う（Ｓ９）。
For example, as described above, in S8 after the processing after S4 is performed on the electronic component whose component No is C13, it is determined that the processing after S4 is not performed for the electronic components whose component No is L1, R01, and the like. In this case, the processing of S4 to S8 is performed on the unprocessed L1 electronic component, and then the processing of S4 to S8 is performed on the unprocessed R01 electronic component. Process to generate the model. If the processes after S4 are repeated by the number of points of all the electronic components specified by the part symbol data of the artwork data acquired at S1, the process proceeds to Yes at S8, and finally the generated layout is generated. The final “circuit board model” (a layout in which component models of all electronic components (virtual structures indicating electronic components) are incorporated into the
なお、このように生成されたレイアウト（配線形状データで特定される仮想的な配線構造５０に部品モデル（電子部品を示す仮想的な構造体）を組み込んだレイアウト）は、例えば表示部２３で表示できるようになっている。即ち、表示部２３は、生成された「回路基板モデルのデータ」を基に、アートワークデータに含まれる配線形状データによって特定される配線構造５０（回路基板での配線パターンの仮想的図形）の表示と、図３の生成処理で生成された複数の部品モデルの図形（配線基板に実装される各部品の仮想的な図形）の表示とを組み合わせて表示するように機能する。
The layout generated in this way (a layout in which a part model (virtual structure indicating an electronic part) is incorporated in the
本構成では、Ｓ７等の処理を実行するＣＰＵ２１が「生成部」の一例に相当し、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成するように機能する。
In this configuration, the
以下では、「回路基板モデル」の一部をなす「部品モデル」を更に詳しく説明する。
図３の生成処理で生成される「回路基板モデル」では、上述したように配線基板での各電子部品の位置及び向きを特定可能となっているが、より具体的には、各電子部品の仮想的な固定図形（ソリッドモデル）と各電子部品のＬＣＲを設定するための設定ポートの位置とを特定可能となっている。
In the following, the “component model” that forms part of the “circuit board model” will be described in more detail.
In the “circuit board model” generated by the generation process of FIG. 3, as described above, the position and orientation of each electronic component on the wiring board can be specified. More specifically, A virtual fixed figure (solid model) and a position of a setting port for setting the LCR of each electronic component can be specified.
例えば、上述した部品Ｎｏ．「Ｃ１３」の部品モデルとして、例えば図９に示すような部品モデル４０が構成されるようになっている。この部品モデル４０は、仮想的な設定ポート４１と、仮想的な固定図形（ソリッドモデル）４２とを備える構成となっている。また、固定図形４２は、２つの内側部４２Ａ，４２Ａと、配線構造５０と接続される電極部として構成される２つの外側部４２Ｂ，４２Ｂとによって構成される。なお、このような固定図形４２（特に、内側部４２Ａ，４２Ａや外側部４２Ｂ，４２Ｂの形状及び当該部品内でのこれらの位置）は、部品ライブラリにおいて各部品毎に予め定められているとよい。そして、設定ポート４１は、２つの内側部４２Ａ，４２Ａが向かい合う方向に延び、且つ部品モデル４０の部品（ここでは、「Ｃ１３」の部品）の中心位置（上述したように求められたＸ方向、Ｙ方向、Ｚ方向の中心位置）を通る線状の図形として配置される。
For example, the above-described part No. As a part model of “C13”, for example, a
この例では、外側部４２Ｂ，４２Ｂが電極に相当するため、部品モデル４０で特定される部品は、配線構造５０においてこの外側部４２Ｂ，４２Ｂに重なる部分にそれぞれ接続されていることが特定される。また、設定ポート４１は、配線構造５０の表面よりも高い位置に設定されている場合、例えば図１０のように、この設定ポート４１と交差するように配線構造５０の一部が延びていても、これらが上下に離間して配置されショートしていないことが特定される。このように本構成では、配線構造５０の一部を跨ぐような部品モデル４０を容易に実現することができる。従って、回路基板モデルで表現される仮想的な配線パターン及び電子部品において、意図しない相互干渉を回避することができ、実際に想定される構造（短絡が発生していない構造）に近いモデルを生成することができる。
In this example, since the
例えば、図５に示す「部品Ｎｏ．」がＣ１３である電子部品（品番ＥＥ４の電子部品）は、部品位置データである図５に示す座標（Ｘ，Ｙ）＝（２７．５，１５．３）及び図７のライブラリで特定される当該部品の高さ（Ｈ５）に基づいて、中心位置の座標（Ｘ，Ｙ，Ｚ）が（２７．５，１５．３，Ｈ５／２）と特定される。また、内側部４２Ａ，４２Ａが対向する方向が当該部品の基準方向である場合、部品位置データ（図５）により、この基準方向と基板の基準方向（例えばＹ方向）とのなす角度が０°となるように配置される。このような部品の部品モデルでは、設定ポート４１は、Ｙ方向に延び且つ中心位置の座標（２７．５，１５．３，Ｈ５／２）を通るように配置される。そして、設定ポート４１では、例えばその中心位置の座標（２７．５，１５．３，Ｈ５／２）の位置に、部品ライブラリで特定される当該部品の特性値（例えば、Ｌ，Ｃ，Ｒ）が反映された成分が存在するように扱われる。例えば、Ｃ１３の電子部品（品番ＥＥ４の電子部品）は、容量値（Ｃ）が２．２μＦと設定されるため、（２７．５，１５．３，Ｈ５／２）の位置に２．２μＦの容量成分が存在するものとして扱われる。なお、品番ＥＥ４の電子部品では、抵抗値やインダクタンスが特に定められていないため、抵抗値（Ｒ）やインダクタンス（Ｌ）は０と設定される。
For example, an electronic component (part number EE4) having “component No.” C13 shown in FIG. 5 has the coordinates (X, Y) = (27.5, 15.3) shown in FIG. ) And the height (H5) of the part specified in the library of FIG. 7, the coordinates (X, Y, Z) of the center position are specified as (27.5, 15.3, H5 / 2). The Further, when the direction in which the
（第１実施形態の主な効果）
以上のような本構成によれば、アートワークデータの配線形状データで特定される配線構造５０において、部品位置データによって特定される各電子部品の位置に、部品記号データに基づいて特定される各電子部品の特性値を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。特に、アートワークデータに含まれる各電子部品に対応する部品名を、部品表データに基づき記憶部３２を参照して自動的に読み出す構成であるため、別途部品表データを作成することで、アートワークデータ作成時に詳細仕様まで特定した部品名を入力する必要がない。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルのデータを、作業負担を抑えつつ生成することが可能となる。
(Main effects of the first embodiment)
According to the present configuration as described above, in the
また、本構成によれば、アートワークデータに含まれる各電子部品の三次元情報までも、記憶部３２を参照して自動的に読み出すことができる。そのため、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、三次元的なデータとして生成することが可能となる。
Further, according to this configuration, even the three-dimensional information of each electronic component included in the artwork data can be automatically read with reference to the
なお、このように生成された「回路基板モデルのデータ」は、様々な解析に用いることができる。例えば、上述の生成処理（図３）によって生成された「回路基板モデル」を評価対象として回路の動作や特性を計算するような公知の回路シミュレータ（例えば、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータ）のプログラムが記憶部２２に記憶されている場合、ＣＰＵ２１がこのプログラムを実行することで、上記「回路基板モデル」を公知の手法で評価することができる。この場合、回路基板モデル生成装置１０は回路シミュレータとしても機能することになる。例えば、図３の処理で得られた「回路基板モデル」に対して公知の方法で電磁界シミュレーションを行った場合、回路基板に発生する電磁界の強度分布を色のグラデーション等によって回路基板モデルと組み合わせて表示部２３に表示することで、電磁界シミュレーションの結果を可視化することもできる。
The “circuit board model data” generated in this way can be used for various analyses. For example, a well-known circuit simulator (for example, analyzing the electromagnetic influence generated in a circuit board) that calculates the operation and characteristics of the circuit using the “circuit board model” generated by the above generation process (FIG. 3) as an evaluation target. When the program of the known electromagnetic field simulator) is stored in the
［第２実施形態］
次に、第２実施形態について、図１１〜図１３を用いて説明する。本第２実施形態の回路基板モデル生成装置１０は、主に、複数種類の部品表データを取得して、各種類の部品表データ毎に種類別の回路基板モデルのデータを生成する点が第１実施形態と異なっており、それ以外の構成、例えばアートワークデータ、部品表データの基本構成は第１実施形態と同一である。そのため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
[Second Embodiment]
Next, 2nd Embodiment is described using FIGS. 11-13. The circuit board
まず、図１１等を参照し、第２実施形態に係る回路基板モデル生成装置１０の基本的機能について説明する。回路基板モデル生成装置１０は、図１１に示すように、第１実施形態と同様に、基板配線ツールによって作成されたアートワークデータを取得する構成となっている。そして、回路基板モデル生成装置１０は、その取得したアートワークデータから上述した配線形状データと、複数の部品記号データと、複数の部品位置データとをそれぞれ読み取る構成となっている。また、回路基板モデル生成装置１０は、複数種類の部品表データを読み取る構成となっている。更に、その読み取られた複数の部品記号データと複数種類の部品表データとに基づき、各種類の部品表データ毎に、回路基板に搭載されるべき複数の電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ３０の記憶部３２から検索する。そして、各種類の部品表データ毎に回路基板モデルのデータをそれぞれ生成するようになっている。以下、このような基本的機能を実現するための各構成について詳述する。
First, the basic function of the circuit board
（回路基板モデルの生成処理）
次に、回路基板モデル生成装置１０で行われる回路基板モデルの生成処理の流れについて、図１２に示すフローチャート等を用いて説明する。図１２の処理は、記憶部２２に記憶されたプログラム（自動配置プログラム）に基づき、所定条件の成立時（例えばユーザによる所定操作時）にＣＰＵ２１によって実行される処理である。
(Circuit board model generation process)
Next, the flow of the circuit board model generation process performed by the circuit board
以下では、例えば、第１実施形態と同様に、図４に示す回路図のアートワークデータと図１３に示す部品表データとが記憶部２２に予め入力されて記憶されている場合を代表例として説明する。図１２の生成処理において、Ｓ１１、Ｓ１２の処理は、それぞれ図３のＳ１、Ｓ２の処理と同様であるため、詳細な説明は省略する。図１２の生成処理では、まず、ＣＰＵ２１が、記憶部２２に記憶されている上述のアートワークデータ及び図１３に示す複数種類の部品表データを読み出す（ステップＳ１１）。そして、この読み出したアートワークデータから、図４の回路図を構成する電子部品の情報（各電子部品の部品記号データ及び部品位置データ）を取得する（Ｓ１２）。
なお、本構成でもＣＰＵ２１が「部品表取得部」の一例に相当し、複数の部品記号に対する部品名特定情報の対応付けが異なる複数種類の部品表データを取得するように機能する。
In the following, for example, as in the first embodiment, a case where the artwork data of the circuit diagram shown in FIG. 4 and the parts table data shown in FIG. 13 are input and stored in advance in the
In this configuration as well, the
ここで、複数種類の部品表データは、それぞれ複数の部品記号に対する部品名特定情報（「部品名」）の対応付けが異なる構成となっている。具体的には、Ｓ１１では、図１３に示すような第１〜第６部品表データを読み出す。第１〜第６部品表データでは、部品Ｎｏ「Ｃ１１」〜「Ｃ１４」と対応付けられる部品名の組み合わせが異なっている。例えば、第１部品表データでは、部品Ｎｏの「Ｃ１１」及び「Ｃ１２」にそれぞれ部品メーカ品番（以下、単に品番ともいう）の「ＥＥ３」が対応付けられ、「Ｃ１３」及び「Ｃ１４」にそれぞれ品番の、「ＥＥ４」が対応付けられている。また、第２部品表データでは、部品Ｎｏの「Ｃ１１」及び「Ｃ１２」にそれぞれ品番の「ＥＥ５」が対応付けられ、「Ｃ１３」及び「Ｃ１４」にそれぞれ品番の「ＥＥ４」が対応付けられている。 Here, the plurality of types of parts table data have different configurations in which the part name specifying information (“part name”) is associated with a plurality of part symbols. Specifically, in S11, first to sixth parts table data as shown in FIG. 13 is read. In the first to sixth parts table data, the combinations of part names associated with the part numbers “C11” to “C14” are different. For example, in the first BOM data, “EE3” of the part manufacturer part number (hereinafter, also simply referred to as “part number”) is associated with “C11” and “C12” of the part numbers, respectively, and “C13” and “C14” respectively. The product number “EE4” is associated. In the second parts table data, the part numbers “EE5” are associated with the part numbers “C11” and “C12”, and the part numbers “EE4” are associated with “C13” and “C14”, respectively. Yes.
ステップＳ１２の後には、Ｓ１１で読み出した複数の部品表データの内、未処理のいずれかの部品表データを選択する（Ｓ１３）。そして、ステップＳ１２にてアートワークデータから取得した部品記号データに対して、ステップＳ１３にて選択した部品表データに基づいて部品Ｎｏ（部品記号）と品番（部品名）の対応を取る（Ｓ１４）。例えば、ステップＳ１３で第１部品表データを選択した場合、ステップＳ１２で特定した「部品Ｎｏ」のＣ１１〜Ｃ１４に対して、それぞれ図１３に示す「品番」であるＥＥ３、ＥＥ３、ＥＥ４、ＥＥ４を特定する。同様に、ステップＳ１４では、第１実施形態と同様の回路（図４参照）の他の部品の「品番」も特定することになる。 After step S12, one of the unprocessed parts table data is selected from the plurality of parts table data read in S11 (S13). Then, with respect to the part symbol data acquired from the artwork data in step S12, the correspondence between the part number (part symbol) and the part number (part name) is taken based on the part table data selected in step S13 (S14). . For example, when the first BOM data is selected in step S13, EE3, EE3, EE4, and EE4 that are “product numbers” shown in FIG. 13 are respectively displayed for C11 to C14 of “part number” specified in step S12. Identify. Similarly, in step S14, “part number” of other parts of the circuit (see FIG. 4) similar to that of the first embodiment is also specified.
ステップＳ１４の後には、Ｓ１３で選択した第１部品表データに関して、Ｓ１４で特定した各品番（部品名）に基づいて記憶部３２に格納された部品ライブラリ（図７参照）の検索を行う（Ｓ１５）。なお、Ｓ１５〜Ｓ１９の処理は、第１実施形態のＳ４〜Ｓ８（図３参照）と同様であるため、詳細な説明は省略する。そして、その検索対象の品番が部品ライブラリに存在するか否かを判断する（Ｓ１６）。Ｓ１５で検索対象となった品番がステップＳ１６において存在しないと判断された場合には、ステップＳ１６にてＮｏに進み、その品番の電子部品については部品モデルを配置しないように扱う（Ｓ１７）。Ｓ１５で検索対象となった品番がステップＳ１６において存在すると判断された場合には、ステップＳ１６にてＹｅｓに進み、その品番に紐づけられた情報を第１実施形態と同様の部品ライブラリ（図７参照）から読み出す。そして、ステップＳ１８では、配線形状データで特定される仮想的な配線構造５０（図８参照）に対してＳ１６で検索対象となった部品についての部品モデル（電子部品を示す仮想的な構造体）を組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品については当該部品に対応付けられた特性値（部品ライブラリで対応付けられた特性値）を対応付けておく。
After step S14, the parts library (see FIG. 7) stored in the
なお、ＣＰＵ２１は、本第２実施形態において「検索部」の一例に相当し、各種類の部品表データ毎に、特定された各品番にそれぞれ対応する候補部品の三次元情報及び特性値を記憶部３２から検索するように機能する。
The
次に、ステップＳ１７又はＳ１８の後のステップＳ１９では、Ｓ１１で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけＳ１５以降の処理を繰り返したか否か判定する。アートワークデータで特定される全電子部品の中で、Ｓ１５以降の処理（検索処理等）を行っていない未処理の電子部品が存在する場合にはステップＳ１９でＮｏに進み、その未処理の電子部品のいずれかに対してＳ１５以降の処理を同様に行う。そして、Ｓ１１で取得したアートワークデータの部品記号データによって特定される全ての電子部品の点数分だけＳ１５以降の処理を繰り返した場合には、Ｓ１９にてＹｅｓに進む。そして、配線形状データで特定される配線構造５０（図８参照）に対して、全ての電子部品の部品モデルを組み込んだ回路基板モデルを生成し、このようなレイアウトを特定して表示し得るデータを回路基板モデルのデータとして扱う（Ｓ２０）。 Next, in step S19 after step S17 or S18, it is determined whether or not the processing after S15 has been repeated by the number of points of all electronic components specified by the part symbol data of the artwork data acquired in S11. If there is an unprocessed electronic component that has not been subjected to the processing after S15 (search processing, etc.) among all the electronic components specified by the artwork data, the process proceeds to No in step S19, and the unprocessed electronic component is processed. The process after S15 is similarly performed on any of the parts. If the processes after S15 are repeated by the number of points of all electronic components specified by the part symbol data of the artwork data acquired at S11, the process proceeds to Yes at S19. Then, for the wiring structure 50 (see FIG. 8) specified by the wiring shape data, a circuit board model in which component models of all electronic components are incorporated is generated, and such layout can be specified and displayed. Are handled as circuit board model data (S20).
次に、ステップＳ１１で読み出したすべての部品表データ（図１３の例では第１〜第６部品表データ）についてＳ１３以降の処理を繰り返したか否か判定する（Ｓ２１）。すべての部品表データの中で、Ｓ１３以降の処理（部品表データに基づく検索処理等）を行っていない未処理の部品表データが存在する場合にはＳ２１でＮｏに進み、その未処理の部品表データのいずれかに対してＳ１３以降の処理を同様に行う。 Next, it is determined whether or not the processes after S13 have been repeated for all the parts table data read in step S11 (first to sixth parts table data in the example of FIG. 13) (S21). If there is unprocessed parts table data that has not been subjected to the processing after S13 (search process based on the parts table data, etc.) among all the parts table data, the process proceeds to No in S21, and the unprocessed parts The process after S13 is similarly performed on any of the table data.
例えば、上述したように第１部品表データに対してＳ１３以降の処理を行った後のＳ２１において、第２〜第６部品表データについてＳ１３以降の処理が行われていないと判定された場合、未処理の第２部品表データに対してＳ１３〜Ｓ２０の処理を行い、その後、未処理の第３部品表データに対してＳ１３〜Ｓ２０の処理を行うといった具合に、各部品表データ（例えば第２〜第６部品表データ）に基づいた回路基板モデルを生成する処理を行う。そして、全ての部品表データに基づいて回路基板モデルを生成した場合には、Ｓ２１でＹｅｓに進み、それぞれの部品表データに対応する回路基板モデルのレイアウトを特定して表示し得るデータを種類別の回路基板モデルのデータとして扱い、回路基板モデルの生成処理を終了する。 For example, when it is determined in S21 after the processing after S13 is performed on the first parts table data as described above, the processing after S13 is not performed for the second to sixth parts table data. Each of the parts table data (for example, the first part table data) is processed such that the processes of S13 to S20 are performed on the unprocessed second parts table data and then the processes of S13 to S20 are performed on the unprocessed third parts table data. The circuit board model based on the second to sixth parts table data) is generated. If the circuit board model is generated based on all the parts table data, the process proceeds to Yes in S21, and the types of data that can be displayed by specifying the layout of the circuit board model corresponding to each part table data are classified. The circuit board model generation process is terminated.
なお、本第２実施形態において、Ｓ１８等の処理を実行するＣＰＵ２１が「生成部」の一例に相当し、各種類の前記部品表データ毎に、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品記号に対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んでなる、種類別の回路基板モデルのデータを生成するように機能する。
In the second embodiment, the
（第２実施形態の主な効果）
この構成によれば、異なる複数種類の部品表データを用意することで、それぞれの部品表データに対応する種類別の回路基板モデルのデータを一括して生成することができる。そのため、種類が異なる複数の回路基板モデルのデータを個別に生成する場合に比べて、作業負荷の増大及び作業時間の長時間化を抑えることができる。そして、このように種類別の回路基板モデルのデータを一括して生成することで、これら回路基板モデルに関するシミュレーションを効率的に行うことができるようになる。即ち、一部の部品の詳細仕様のみを変更してシミュレーションを繰り返し行いたい場合、従来のようにアートワークデータ作成時に異なる部品名を繰り返し入力するような負担を回避できる。
(Main effects of the second embodiment)
According to this configuration, by preparing different types of parts table data, it is possible to collectively generate circuit board model data for each type corresponding to each part table data. For this reason, it is possible to suppress an increase in work load and an increase in work time as compared with the case where data of a plurality of circuit board models of different types are individually generated. And by generating the data of the circuit board models for each type in this way, it becomes possible to efficiently perform the simulation related to these circuit board models. In other words, when it is desired to repeat the simulation by changing only the detailed specifications of some parts, it is possible to avoid the burden of repeatedly inputting different part names when creating artwork data as in the prior art.
［第３実施形態］
次に、第３実施形態について、図１４〜図１９を用いて説明する。本第３実施形態の回路基板モデル生成装置１０は、アートワークデータから読み取った情報に基づいて回路基板モデルを生成するだけでなく、生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成となっている。特に、最適な解析結果が得られるまで特性値の範囲内で候補部品を変更して回路基板モデルのデータを生成し、シミュレーションによる解析を繰り返す構成である。この点が主に第１実施形態と異なっており、それ以外の構成、例えばアートワークデータの基本構成等は第１実施形態と同一である。そのため、第１実施形態と同様の構成については第１実施形態と同一の符号を付し、詳細な説明は省略する。
[Third Embodiment]
Next, a third embodiment will be described with reference to FIGS. The circuit board
（回路基板モデル生成装置の構成）
本第３実施形態の回路基板モデル生成装置１０は、回路シミュレータとしても機能する構成である。例えば、以下で説明する回路基板モデルの生成処理によって生成された「回路基板モデル」を評価対象として、回路の動作や特性を計算するような公知の回路シミュレータ（例えば、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータ）のプログラムが記憶部２２に記憶されている。そして、ＣＰＵ２１がこのようなプログラムを実行することで、「回路基板モデル」を公知の手法で評価する構成となっている。なお、回路基板モデル生成装置１０以外の装置に回路シミュレータの機能を持たせる構成としてもよい。そして、回路基板モデル生成装置１０で生成した回路基板モデルのデータを、このようなシミュレータ装置に通信部２５を介して受け渡してシミュレーションを実行させる構成としてもよい。
(Configuration of circuit board model generator)
The circuit board
（部品表データ）
本第３実施形態の部品表データは、図１５に示すように、各部品Ｎｏに対して品番及び候補部品の特性値の範囲（以下、単に特性値の範囲という）のいずれか一方が対応付けられた情報として構成されている。即ち、部品表データに定められる複数の部品Ｎｏのうち少なくとも１つには、部品名特定条件として１つの部品Ｎｏに対して複数の部品名を特定可能な特性値の範囲が設定されている。例えば、部品Ｎｏである「Ｃ１１」に対して、下限値が１μＦであり上限値が１０μＦである特性値の範囲が対応付けられている。また、部品Ｎｏ「Ｃ１２」、「Ｃ１３」、「Ｃ１４」に対して、それぞれ１μＦ〜１０μＦ、１μＦ〜２．２μＦ、１μＦ〜２．２μＦである特性値の範囲が対応付けられている。なお、「特性値の範囲」は、部品名特定可能条件の一例に相当し、部品名を特定可能なデータとして構成されている。
(BOM data)
In the parts table data of the third embodiment, as shown in FIG. 15, each part No is associated with either a part number or a characteristic value range of candidate parts (hereinafter simply referred to as a characteristic value range). Information. That is, at least one of the plurality of component Nos defined in the component table data is set with a characteristic value range in which a plurality of component names can be specified for one component No as a component name specifying condition. For example, a range of characteristic values having a lower limit value of 1 μF and an upper limit value of 10 μF is associated with the component No. “C11”. Moreover, the characteristic value ranges of 1 μF to 10 μF, 1 μF to 2.2 μF, and 1 μF to 2.2 μF are associated with the component numbers “C12”, “C13”, and “C14”, respectively. The “characteristic value range” corresponds to an example of a component name specifying condition, and is configured as data that can specify a component name.
（回路基板モデルの生成・解析処理）
次に、回路基板モデル生成装置１０で行われる回路基板モデルのデータの生成・解析処理について図１４に示すフローチャート等を用いて説明する。図１４の処理は、記憶部２２に記憶されたプログラム（自動配置プログラム及びシミュレータプログラム）に基づき、所定条件の成立時（例えばユーザによる所定操作時）にＣＰＵ２１によって実行される処理である。
(Circuit board model generation / analysis processing)
Next, circuit board model data generation / analysis processing performed by the circuit board
以下では、例えば、第１実施形態と同様に、図４に示す回路図のアートワークデータと図１５に示す部品表データとが記憶部２２に予め入力されて記憶されている場合を代表例として説明する。図１４の生成処理において、Ｓ３１、Ｓ３２の処理は、それぞれ図３のＳ１、Ｓ２の処理と同様であるため、詳細な説明は省略する。図１４の生成処理では、まず、ＣＰＵ２１が、記憶部２２に記憶されている上述のアートワークデータ及び図１５に示す部品表データを読み出す（ステップＳ３１）。そして、この読み出したアートワークデータから、図４の回路図を構成する電子部品の情報（各電子部品の部品記号データ及び部品位置データ）を取得する（Ｓ３２）。
In the following, for example, as in the first embodiment, a case where the artwork data of the circuit diagram shown in FIG. 4 and the parts table data shown in FIG. explain. In the generation process of FIG. 14, the processes of S31 and S32 are the same as the processes of S1 and S2 of FIG. In the generation process of FIG. 14, first, the
ステップＳ３２の後には、部品表データと部品ライブラリ（図７参照）から生成可能な回路基板モデルのモデル数（品番の組み合わせパターンの数）Ｎを導出する（Ｓ３３）。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と品番（部品名）の対応を取る。部品表データにおいて特性値の範囲が定められていない部品Ｎｏに対しては、部品表データに基づいて直接品番を特定する。一方で、部品表データにおいて特性値の範囲が定められている部品Ｎｏに対しては、部品ライブラリから「特性値の範囲」に含まれる特性値を備えた候補部品に対応する品番をすべて特定する。例えば、部品Ｎｏ「Ｃ１１」に対して、部品表データに特性値の範囲１μＦ〜１０μＦが定められているため、部品ライブラリに記憶されている１μＦ〜１０μＦの範囲の容量を持つコンデンサの品番をすべて特定する。同様に部品Ｎｏ「Ｃ１２」〜「Ｃ１４」に対して、部品表データの特性値の範囲から該当する品番をすべて特定する。このようにして、部品表データに基づいて導出可能な各部品Ｎｏに対する品番の組み合わせパターンの数Ｎを特定する。例えば、部品ライブラリにおいて種類がコンデンサであり容量が１μＦの候補部品の品番が記憶されている場合には、部品Ｎｏ「Ｃ１１」〜「Ｃ１４」に対して、それぞれ容量が１μＦの当該候補部品の品番が特定され、部品表データの品番によって必然的に１つに特定されるその他の部品Ｎｏ（例えば、「Ｃ０１」等）に対する品番と合わせて１つの品番の組み合わせパターンが特定される。同様に、部品Ｎｏに対する品番のその他の組み合わせ可能なパターンを特定することで数値Ｎを導出する。なお、以下、品番の組み合わせパターンをそれぞれ第１〜第Ｎ水準と称して識別する。
After step S32, the number of circuit board model models (number of combination patterns of product numbers) N that can be generated from the parts table data and the parts library (see FIG. 7) is derived (S33). First, for the part symbol data acquired from the artwork data, the correspondence between the part symbol and the part number (part name) is determined based on the part table data. For a part number whose characteristic value range is not defined in the parts table data, the product number is directly specified based on the parts table data. On the other hand, for part Nos for which characteristic value ranges are defined in the parts table data, all part numbers corresponding to candidate parts having characteristic values included in the “characteristic value range” are specified from the part library. . For example, since the
また、回路基板モデルの生成・解析回数を示す変数をｎとして、Ｓ３３では、ｎを１に初期化する。なお、回路基板モデルの生成・解析処理を繰り返す工程は、第１水準、第２水準、第３水準…第Ｎ水準の順に行われるものとする。即ち、ｎ番目に行われる生成・解析処理は、第ｎ水準の回路基板モデルのデータに基づいて行われる。例えば、以下の説明では、上述した構成で、部品Ｎｏ「Ｃ１１」〜「Ｃ１４」に対してそれぞれ容量が１μＦの候補部品の品番が特定される品番の組み合わせパターンを、第１水準として識別する。 Also, a variable indicating the number of generation / analysis of the circuit board model is set to n, and n is initialized to 1 in S33. It should be noted that the process of repeating the generation / analysis process of the circuit board model is performed in the order of the first level, the second level, the third level, and the Nth level. That is, the nth generation / analysis process is performed based on the data of the nth level circuit board model. For example, in the following description, in the configuration described above, a combination pattern of product numbers in which the product numbers of candidate components having a capacity of 1 μF are identified for the component numbers “C11” to “C14” is identified as the first level.
次に、第ｎ水準について回路基板モデルの生成処理を行う（Ｓ３４）。なお、Ｓ３４の処理は、第１実施形態における回路基板モデルの生成処理Ｓ３〜Ｓ９と同様の処理であり、詳細な説明は省略する。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と部品名の対応を取る（図３のＳ３参照）。例えば、第１水準の回路基板モデル生成処理の場合、部品Ｎｏ「ＩＣ」「ＭＯＳ１」等は図１５の部品表データに特性値の範囲が定められていないため、「ＡＡ１」「ＢＢ１」等の品番が対応付けられる。また、部品Ｎｏ「Ｃ１１」〜「Ｃ１４」に対しては、それぞれ容量が上記特性値の範囲を満たす数値のうちもっとも小さな値となる候補部品の品番が対応付けられることになる。その後、第１実施形態のＳ４〜Ｓ８と同様の処理を行い、配線形状データで特定される仮想的な配線構造５０（図８参照）に対して部品モデルを組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品に部品ライブラリで特定した特性値を対応付けることで回路基板モデルが生成される。 Next, a circuit board model generation process is performed for the nth level (S34). Note that the process of S34 is the same as the circuit board model generation processes S3 to S9 in the first embodiment, and a detailed description thereof will be omitted. First, with respect to the part symbol data acquired from the artwork data, the correspondence between the part symbol and the part name is determined based on the part table data (see S3 in FIG. 3). For example, in the case of the first level circuit board model generation process, the characteristic values of component numbers “IC”, “MOS1”, etc. are not defined in the component table data of FIG. 15, and therefore, “AA1”, “BB1”, etc. Part number is associated. In addition, the part numbers “C11” to “C14” are associated with the part numbers of candidate parts that have the smallest value among the numerical values that satisfy the range of the characteristic values. Thereafter, the same processing as S4 to S8 in the first embodiment is performed, and data that can represent a layout in which a part model is incorporated into a virtual wiring structure 50 (see FIG. 8) specified by the wiring shape data. A circuit board model is generated by associating the built-in component with the characteristic value specified in the component library.
なお、ＣＰＵ２１は、「検索部」の一例に相当し、特性値の範囲が設定されていない部品Ｎｏについて記憶部３２に記憶される候補部品の特性値を検索すると共に、特性値の範囲が設定された部品Ｎｏについて当該特性値の範囲に対応して記憶部３２に記憶される全ての候補部品の特性値を検索するように機能する。また、ＣＰＵ２１は、「生成部」の一例に相当し、特性値の範囲に対応して検索された候補部品の特性値毎に、回路基板モデルのデータをそれぞれ生成可能な構成である。
The
図１６（Ａ）は、回路基板モデル生成装置１０で生成された第１水準の回路基板モデルの一部を構成する構造モデルを示している。以下、回路基板モデルを生成する際に、Ｓ３４の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データなどによって特定される構造を組み合わせた図１６（Ａ）のような仮想的構造（構造モデル）を用いる構成を採用する。即ち、図１６（Ａ）に示すように、回路基板６０（回路基板の仮想的構造）に対して、ヒートシンク形状データによって特定されるヒートシンク７０のレイアウト（ヒートシンクの仮想的構造）、ハーネス８０のレイアウト（ハーネスの仮想的構造）、筐体９０のレイアウト（筐体の仮想的構造）が特定されるようになっている。そして、各電子部品の具体的内容（三次元情報及び特性値）を図１６（Ａ）に示す構造モデルにおいて、部品位置データによって特定される各電子部品の位置に組み込むことで、図１６（Ｂ）（Ｃ）のような図形（一部の部品モデルを省略し、部品モデルのソリッドモデル部分を省略）として表示される回路基板モデルのデータが生成される。
FIG. 16A shows a structural model that constitutes a part of the first level circuit board model generated by the circuit board
Ｓ３４の処理の後、Ｓ３４で生成した回路基板モデルを評価対象として、回路の動作や特性を計算するようなシミュレーションに基づいて解析を行う（Ｓ３５）。以下では、回路基板において生じる電磁気的な影響を解析する電磁界シミュレーションを行う構成について説明する。まず、図１６（Ａ）に示す構造モデルにおいて、ノイズ源を模擬した解析ポートをその位置及び向きを特定可能に回路基板モデルのデータに組み込む。ここで、解析ポートは、ノイズ源の特性値を設定可能な仮想的な設定ポートとして構成され、図１６（Ｂ）の符号Ｐ１，Ｐ２にて例示するように、構造モデルにおいて設定した位置座標に配置される図形となっている。ここで、ノイズ源としては、例えば、マイコンのクロックやＤＣ−ＤＣコンバータなどのスイッチング電源、ＭＯＳＦＥＴのドレイン‐ソース間部分などが想定される。 After the process of S34, the circuit board model generated in S34 is used as an evaluation object, and an analysis is performed based on a simulation for calculating the operation and characteristics of the circuit (S35). Below, the structure which performs the electromagnetic field simulation which analyzes the electromagnetic influence which arises in a circuit board is demonstrated. First, in the structural model shown in FIG. 16A, an analysis port simulating a noise source is incorporated into circuit board model data so that the position and orientation thereof can be specified. Here, the analysis port is configured as a virtual setting port in which the characteristic value of the noise source can be set. As illustrated by reference numerals P1 and P2 in FIG. It is a figure to be placed. Here, as the noise source, for example, a clock of a microcomputer, a switching power supply such as a DC-DC converter, a drain-source portion of a MOSFET, and the like are assumed.
同様に、図１６（Ａ）に示す構造モデルにおいて、コネクタをその位置座標及び特性値を反映して組み込む処理を行う。即ち、図１６（Ｂ）（Ｃ）に示すように、構造モデルにおいて、コネクタを模擬した解析ポートＰ３をその位置及び向きを特定可能に回路基板モデルのデータに組み込む。ここで、解析ポートＰ３は、コネクタの特性値を設定可能な仮想的な設定ポートとして構成され、構造モデルにおいて設定した位置座標に配置される図形（矩形枠状の図形）となっている。 Similarly, in the structural model shown in FIG. 16A, processing for incorporating the connector by reflecting its position coordinates and characteristic values is performed. That is, as shown in FIGS. 16B and 16C, in the structural model, the analysis port P3 simulating the connector is incorporated in the data of the circuit board model so that the position and orientation can be specified. Here, the analysis port P3 is configured as a virtual setting port that can set the characteristic value of the connector, and is a figure (rectangular frame-like figure) arranged at the position coordinates set in the structural model.
そして、ノイズ源を組み込んだ回路基板モデルのデータを評価対象として、ＣＰＵ２１が、記憶部２２に記憶されている電磁界シミュレータ（回路基板において生じる電磁気的な影響を解析する公知のシミュレータ）のプログラムを実行する。電磁界シミュレータでは、例えばノイズ源（解析ポートＰ１，Ｐ２）から図１６（Ｂ）（Ｃ）に示すコネクタ（解析ポートＰ３）の位置まで伝播するノイズ（電磁波ノイズ）の量を計算する。図１７は、第１水準の回路基板モデルを用いたシミュレーションの解析結果を示すグラフであり、コネクタで検出されるノイズ量（ノイズ電流量（単位ｄＢμＡ））の周波数依存性を示している。なお、ノイズ量の検出位置は、図１６（Ｃ）に示すようなコネクタの接続が想定される位置であり、このコネクタは、例えばバッテリ端子、モータ端子、信号線（ハーネス等）等と接続することを想定される。また、例えばヒートシンク７０は、図１６（Ｃ）に示すように、アートワークデータから読み取られるグランドプレーン形状データによって特定されるグランドプレーン７２（グランドプレーンの仮想的構造）と接続され、アース用導体として機能するように回路基板モデルのデータに組み込まれている。なお、その他にもターミナルやリードフレームを模擬した解析ポートを回路基板モデルに組み込んでもよく、例えばこれらの解析ポートに電気的な物性値（電気抵抗率、誘電損失、誘電率など）を設定する。図１７に示すノイズ量が大きいほど、その回路基板モデルのノイズ性能が悪いことになる。Ｓ３５の処理では、シミュレーションによる解析結果を図１７のようなノイズ量の周波数依存性として導出する。
Then, using the data of the circuit board model incorporating the noise source as an evaluation object, the
なお、ＣＰＵ２１は、「解析部」の一例に相当し、ＣＰＵ２１によって生成された１又は複数の回路基板モデルのデータに基づいて、回路基板の動作又は特性をシミュレーションによって解析するように機能する。
The
Ｓ３５の後に、Ｓ３５で導出した解析結果が予め定めた評価基準を満たすか否か判断する（Ｓ３６）。ここで、評価基準の設定方法の例について説明する。まず、基準となる回路基板モデルのデータを反映して実空間に作成された回路基板を用意する。そして、その回路基板の回路の動作時にコネクタから検出されるノイズ量を実測する。ここでは、例えば第１水準の回路基板モデルを基準となる回路基板モデルとする場合について説明する。図１８（Ａ）は、第１水準の回路基板モデルのデータを反映して実空間に作成した回路基板において、コネクタに到達するノイズ量の周波数依存性を実測した結果を示す図である。図１８（Ａ）のように得られる基準回路の実測したノイズ量の周波数依存性において、所定の周波数の範囲（例えば１５ＭＨｚ〜２５ＭＨｚ）における最大値と所定の規格値（例えば２０ｄＢμＡ）との差（図１８（Ａ）では５ｄＢμＡ）を導出し、これを基準幅とする。また、図１８（Ｂ）は、第１水準の回路基板モデルのデータに基づき、コネクタに到達するノイズ量の周波数依存性を解析した結果を示す図である。そして、図１８（Ｂ）に示すように、基準回路の解析したノイズ量の周波数依存性において、所定の周波数の範囲（上述の例では１５ＭＨｚ〜２５ＭＨｚ）における最大値から基準幅（上述の例では５ｄＢμＡ）分だけ低いノイズ量の値を評価基準値として設定する。なお、基準となる回路基板モデルは、第１水準の回路基板モデル以外の第２〜第Ｎ水準の回路基板モデルや、その他の解析処理に用いない回路基板モデルであってもよく、この場合、評価基準の設定を例えば回路基板モデルの生成・解析処理の開始前に行うことになる。 After S35, it is determined whether or not the analysis result derived in S35 satisfies a predetermined evaluation criterion (S36). Here, an example of an evaluation criterion setting method will be described. First, a circuit board created in a real space reflecting data of a reference circuit board model is prepared. Then, the amount of noise detected from the connector during operation of the circuit on the circuit board is measured. Here, for example, a case where the first-level circuit board model is used as a reference circuit board model will be described. FIG. 18A is a diagram illustrating a result of actually measuring the frequency dependence of the amount of noise reaching the connector in a circuit board created in real space reflecting the data of the first level circuit board model. In the frequency dependence of the actually measured noise amount of the reference circuit obtained as shown in FIG. 18A, the difference between the maximum value in a predetermined frequency range (for example, 15 MHz to 25 MHz) and a predetermined standard value (for example, 20 dBμA) ( In FIG. 18A, 5 dBμA) is derived and used as a reference width. FIG. 18B is a diagram illustrating a result of analyzing the frequency dependence of the amount of noise reaching the connector based on the data of the first level circuit board model. Then, as shown in FIG. 18B, in the frequency dependence of the noise amount analyzed by the reference circuit, the reference width (in the above example, from the maximum value in a predetermined frequency range (15 MHz to 25 MHz in the above example)). The value of the noise amount that is lower by 5 dBμA) is set as the evaluation reference value. Note that the reference circuit board model may be a second to Nth level circuit board model other than the first level circuit board model, or a circuit board model that is not used for other analysis processing. For example, the evaluation criteria are set before starting the generation / analysis processing of the circuit board model.
なお、ＣＰＵ２１は、「評価部」の一例に相当し、ＣＰＵ２１にて１つの回路基板モデルのデータが解析される毎に予め定められた評価基準を用いて解析結果を評価するように機能する。
The
そして、Ｓ３５で導出した解析結果が設定した評価基準を満たすか否か判断する（Ｓ３６）。例えば、Ｓ３５で導出した第１水準の回路基板モデルを用いた解析結果（図１９参照）において、周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値は、図１９に示すように評価基準値を上回っているため、評価基準を満たさないと判断する（Ｓ３６でＮｏ）。そして、Ｓ３７で現在の水準番号ｎの値に１を加えて（即ち、ｎをインクリメント）、ｎの値がＮの値以下であれば（Ｓ３８でＹｅｓ）、Ｓ３４の処理に戻り、Ｓ３４以降の処理を繰り返す。このように、本構成では、Ｓ３４まで進んだ後、第ｎ水準の回路基板モデルを用いた解析結果が評価基準を満たすまでの間（ノイズ量の周波数依存性において、周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値が評価基準値を下回るまでの間）、またはｎの値が全パターン数Ｎの値を上回るまでの間、Ｓ３４〜Ｓ３８の処理を繰り返す。一方、Ｓ３６の処理において、第ｎ水準の回路基板モデルを用いた解析結果が評価基準を満たすと判断された場合、Ｓ３６でＹｅｓに進み、Ｓ３９の処理を行う。
Then, it is determined whether or not the analysis result derived in S35 satisfies the set evaluation criteria (S36). For example, in the analysis result using the first level circuit board model derived in S35 (see FIG. 19), the maximum value in the frequency range of 15 MHz to 25 MHz exceeds the evaluation reference value as shown in FIG. It is determined that the evaluation standard is not satisfied (No in S36). In S37, 1 is added to the value of the current level number n (that is, n is incremented), and if the value of n is less than or equal to the value of N (Yes in S38), the process returns to S34, and after S34 Repeat the process. As described above, in the present configuration, after the process proceeds to S34, the analysis result using the n-th level circuit board model satisfies the evaluation standard (in the frequency range of the
例えば、ｎ＝２としてＳ３４で生成した第２水準の回路基板モデルをＳ３５で解析した結果は、図１９に示すようになり、周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値は、評価基準値を上回っているため、評価基準を満たさないと判断する（Ｓ３６でＮｏ）。さらに、ｎ＝３としてＳ３４で生成した第３水準の回路基板モデルをＳ３５で解析した結果は、図１９に示すようになり、周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値は、評価基準値を下回っているため、評価基準を満たすと判断する（Ｓ３６でＹｅｓ）。
For example, the result of analyzing in S35 the second level circuit board model generated in S34 with n = 2 is as shown in FIG. 19, and the maximum value in the
そして、Ｓ３６でＹｅｓに進み、評価基準を満たした回路基板モデルの水準を出力し（Ｓ３９）、回路基板モデルの生成・解析処理を終了する。例えば、第３水準の回路基板モデルが評価基準を満たした場合、「第３水準の回路基板モデルが評価基準を満たす」などの文章や、第３水準の回路基板モデルの図形等を表示部２３に表示する。
なお、表示部２３は、「出力部」の一例に相当し、ＣＰＵ２１により解析結果が評価基準を満たすと評価されると、当該解析結果に関する情報を評価結果として出力するように機能する。
Then, the process proceeds to Yes in S36, the level of the circuit board model satisfying the evaluation criteria is output (S39), and the circuit board model generation / analysis process is terminated. For example, when the third level circuit board model satisfies the evaluation standard, the
The
一方で、Ｓ３８でＮｏに進んだ場合、回路基板モデルの生成・解析処理を終了する。ここで、例えば、それぞれの回路基板モデルのデータの解析結果の中から最適な解析結果を報知する構成であってもよい。例えば、ノイズ量の周波数依存性において周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値が最も小さい回路基板モデルの水準を、Ｓ３９と同様の表示方法によって出力する構成であってもよい。 On the other hand, if the process proceeds to No in S38, the circuit board model generation / analysis process ends. Here, for example, a configuration may be adopted in which an optimal analysis result is notified from the analysis results of the data of each circuit board model. For example, the circuit board model level having the smallest maximum value in the frequency range of 15 MHz to 25 MHz in the frequency dependence of the noise amount may be output by the display method similar to S39.
（第３実施形態の主な効果）
このように、候補部品の特性値の範囲に対応した全ての特性値を検索することが可能であるため、より多くの候補部品の組み合わせパターンで回路基板モデルのデータを生成することが可能となる。
(Main effects of the third embodiment)
As described above, since it is possible to search for all the characteristic values corresponding to the characteristic value range of the candidate parts, it is possible to generate circuit board model data with more combinations of candidate parts. .
特に、ＣＰＵ２１によって回路基板モデルのデータが解析される毎に評価基準を用いて評価を行い出力するため、全ての回路基板モデルのデータについて解析を終えた後に評価がなされる場合と比較して、短い処理時間で評価基準を満たす回路基板モデルのデータに関する解析結果の情報を自動的に導出することが可能になる。
In particular, every time the circuit board model data is analyzed by the
［第４実施形態］
次に、第４実施形態について、図２０、図２１を用いて説明する。本第４実施形態の回路基板モデル生成装置１０は、上記第３実施形態と同様に、アートワークデータから読み取った情報に基づいて回路基板モデルを生成するだけでなく、生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成となっている。特に、本第４実施形態の回路基板モデル生成装置１０は、候補部品の特性値のすべての組み合わせパターンにおいて、それぞれの回路基板モデルのデータの解析結果の中から最適な解析結果（評価の高い解析結果）を導出する構成である点が主に第３実施形態と異なる。それ以外の構成、例えば回路基板モデル生成装置１０の構成や、アートワークデータの基本構成等は第３実施形態と同一である。そのため、第３実施形態と同様の構成については第３実施形態と同一の符号を付し、詳細な説明は省略する。
[Fourth Embodiment]
Next, 4th Embodiment is described using FIG. 20, FIG. Similar to the third embodiment, the circuit board
（回路基板モデルの生成・解析処理）
次に、回路基板モデル生成装置１０で行われる回路基板モデルのデータの生成・解析処理について図２０に示すフローチャート等を用いて説明する。図２０の処理は、記憶部２２に記憶されたプログラム（自動配置プログラム及びシミュレータプログラム）に基づき、所定条件の成立時（例えばユーザによる所定操作時）にＣＰＵ２１によって実行される処理である。
(Circuit board model generation / analysis processing)
Next, circuit board model data generation / analysis processing performed by the circuit board
以下では、例えば、第３実施形態と同様に、図４に示す回路図のアートワークデータと図１５に示す部品表データとが記憶部２２に記憶されている場合を代表例として説明する。図２０の生成処理において、Ｓ４１〜Ｓ４５の処理は、それぞれ図１４のＳ３１〜Ｓ３５の処理と同様であるため、詳細な説明は省略する。図２０の生成処理では、まず、ＣＰＵ２１が、記憶部２２に記憶されている上述のアートワークデータ及び第３実施形態と同様の部品表データ（図１５参照）を読み出す（ステップＳ４１）。そして、この読み出したアートワークデータから部品記号データ等の部品情報を取得する（Ｓ４２）。
Hereinafter, as in the third embodiment, for example, the case where the artwork data of the circuit diagram illustrated in FIG. 4 and the parts table data illustrated in FIG. 15 are stored in the
ステップＳ４２の後には、第３実施形態と同様に、部品表データと部品ライブラリ（図７参照）から生成可能な回路基板モデルのモデル数（品番の組み合わせパターンの数）Ｎを導出する（Ｓ４３）。また、回路基板モデルの生成・解析回数を示す変数をｎとして、Ｓ４３では、ｎを１に初期化する。なお、第３実施形態と同様に、回路基板モデルの生成・解析処理を繰り返す工程は、第１水準、第２水準、第３水準…第Ｎ水準の順に行われるものとする。即ち、ｎ番目に行われる生成・解析処理は、第ｎ水準の回路基板モデルのデータに基づいて行われる。例えば、以下の説明では、上述した構成で、部品Ｎｏ「Ｃ１１」〜「Ｃ１４」に対してそれぞれ容量値が上記特性値の範囲を満たす数値のうち最も小さな値となる候補部品の品番の組み合わせパターンを、第１水準として識別する。 After step S42, as in the third embodiment, the number N of circuit board model models (number of product number combination patterns) N that can be generated from the parts table data and the parts library (see FIG. 7) is derived (S43). . Also, a variable indicating the number of generation / analysis of the circuit board model is n, and n is initialized to 1 in S43. As in the third embodiment, it is assumed that the step of repeating the circuit board model generation / analysis process is performed in the order of the first level, the second level, the third level, and the Nth level. That is, the nth generation / analysis process is performed based on the data of the nth level circuit board model. For example, in the following description, with the above-described configuration, the combination pattern of the part numbers of candidate parts having the smallest value among the numerical values satisfying the above characteristic value ranges for the part numbers “C11” to “C14”. Is identified as the first level.
次に、第ｎ水準について回路基板モデルの生成処理を行う（Ｓ４４）。まず、アートワークデータから取得した部品記号データに対して、部品表データに基づいて部品記号と品番（部品名）の対応を取る（図３のＳ３の処理を参照）。そして、第１実施形態のＳ４〜Ｓ８と同様の処理を行い、配線形状データで特定される仮想的な配線構造５０（図８参照）に対して部品モデルを組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品に部品ライブラリで特定した特性値を対応付けることで回路基板モデルが生成される。 Next, a circuit board model generation process is performed for the nth level (S44). First, with respect to the part symbol data acquired from the artwork data, the correspondence between the part symbol and the product number (part name) is determined based on the part table data (see the process of S3 in FIG. 3). Then, the same processing as S4 to S8 in the first embodiment is performed, and data that can represent a layout in which a component model is incorporated into the virtual wiring structure 50 (see FIG. 8) specified by the wiring shape data. A circuit board model is generated by associating the built-in component with the characteristic value specified in the component library.
本構成では、第３実施形態と同様に、回路基板モデルを生成する際に、Ｓ４４の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データによって特定される構造とを組み合わせた仮想的構造（構造モデル）を用いる構成を採用する（図１６（Ａ）参照）。そして、各電子部品の具体的内容（三次元情報及び特性値）を、構造モデルにおいて、部品位置データによって特定される各電子部品の位置に組み込むことで、具現化した図形（部品モデルのソリッドモデル部分は省略）として表示される回路基板モデルのデータが生成される（図１６（Ｂ）（Ｃ）参照）。 In this configuration, as in the third embodiment, when generating a circuit board model, as a base for incorporating an electronic component in the process of S44, it is read not only from the wiring structure specified by the wiring shape data but also from artwork data. A configuration using a virtual structure (structural model) in combination with a structure specified by heat sink shape data, harness shape data, and housing shape data is adopted (see FIG. 16A). Then, by embedding the specific contents (three-dimensional information and characteristic values) of each electronic component in the position of each electronic component specified by the component position data in the structural model, the figure (solid model of the component model) is realized. Data of the circuit board model displayed as (the portion is omitted) is generated (see FIGS. 16B and 16C).
Ｓ４４の処理の後、Ｓ４４で生成した回路基板モデルを評価対象として、回路の動作や特性を計算するようなシミュレーションに基づいて解析を行う（Ｓ４５）。なお、本構成でも、ノイズ源を組み込んだ回路基板モデルのデータを評価対象として、ＣＰＵ２１が、記憶部２２に記憶されている第３実施形態と同様の電磁界シミュレータのプログラムを実行する構成とする。そのため、詳細な説明は省略する。例えば、第１水準の回路基板モデルのシミュレーションによる解析結果は、Ｓ４５の処理によって、図２１の「第１水準」に示すようなノイズ量の周波数依存性として導出される。図２１は、複数の水準の回路基板モデルを用いたシミュレーションの解析結果をまとめて示すグラフであり、コネクタで検出されるノイズ量（ノイズ電流量（単位ｄＢμＡ））の周波数依存性を示している。
After the processing in S44, the circuit board model generated in S44 is used as an evaluation object, and analysis is performed based on a simulation for calculating the operation and characteristics of the circuit (S45). In this configuration, the
Ｓ４５の後に、第１〜第ｎ水準の回路基板モデルのそれぞれの解析結果を、予め定めた評価基準に基づいて比較し、現段階までに解析された水準のうちノイズ量が最小となる最適な水準（最も評価が高い水準）を特定する（Ｓ４６）。具体的には、所定の周波数の範囲（例えば１５ＭＨｚ〜２５ＭＨｚ）において、ノイズ量の最大値が最も小さい水準を特定し、そのノイズ量の最大値をＡｍｉｎとする。 After S45, the analysis results of the first to n-th level circuit board models are compared based on a predetermined evaluation criterion, and the optimum noise level is minimized among the levels analyzed up to the present stage. The level (the highest evaluation level) is specified (S46). Specifically, in the predetermined frequency range (for example, 15 MHz to 25 MHz), the level with the smallest maximum noise amount is specified, and the maximum noise amount is set to Amin.
Ｓ４６の後に、ｎの値がＮの値よりも小さいか否か（即ち、Ｓ４６で第１〜第Ｎ水準の回路基板モデルの全てについて他の水準と比較を行ったか否か）判断する（Ｓ４７）。そして、ｎの値がＮの値よりも小さい場合には（Ｓ４７でＹｅｓ）、現在の水準番号ｎの値に１を加えて（即ち、ｎをインクリメント）、Ｓ４４の処理に戻り、Ｓ４４以降の処理を繰り返す。このように、本構成では、Ｓ４４まで進んだ後、ｎの値が全パターン数Ｎの値を上回るまでの間、Ｓ４４〜Ｓ４８の処理を繰り返す。 After S46, it is determined whether or not the value of n is smaller than the value of N (that is, whether or not all of the first to Nth level circuit board models have been compared with other levels in S46) (S47). ). If the value of n is smaller than the value of N (Yes in S47), 1 is added to the value of the current level number n (that is, n is incremented), and the process returns to S44, and after S44. Repeat the process. As described above, in this configuration, after proceeding to S44, the processes of S44 to S48 are repeated until the value of n exceeds the value of the total number of patterns N.
例えば、Ｓ４３で品番の組み合わせパターンの数Ｎが５と特定された場合、まず、Ｓ４６では、Ｓ４５で導出した第１水準の回路基板モデルを用いた解析結果（図２１参照）において、周波数の範囲１５ＭＨｚ〜２５ＭＨｚにおける最大値を最小値Ａｍｉｎとする。そして、この時点でｎ＝１であるため、Ｓ４７でＹｅｓに進み、ｎ＝２として（Ｓ４８）、第２水準の回路基板モデルについて解析を行う（Ｓ４４〜Ｓ４６）。Ｓ４６では、第２水準に関する解析におけるノイズ量の最大値Ａ２は、第１水準に関する解析におけるノイズ量の最大値Ａ１よりも小さいため（図２１参照）、第２水準の最大値Ａ２をＡｍｉｎとする。そして、この時点でｎ＝２であるため、Ｓ４７でＹｅｓに進み、ｎ＝３として（Ｓ４８）、第３水準の回路基板モデルについて解析を行う（Ｓ４４〜Ｓ４６）。Ｓ４６では、第３水準に関する解析におけるノイズ量の最大値Ａ３は、第２水準に関する解析におけるノイズ量の最大値Ａ２より小さいため（図２１参照）、第３水準の最大値Ａ３をＡｍｉｎとする。同様に、ｎ＝４での比較処理（Ｓ４６）では、第４水準の最大値Ａ４がＡｍｉｎとなり、ｎ＝５での比較処理（Ｓ４６）では、第５水準の最大値Ａ５がＡｍｉｎとなる。 For example, when the number N of the combination patterns of the product number is specified as 5 in S43, first, in S46, in the analysis result (see FIG. 21) using the first level circuit board model derived in S45, the frequency range The maximum value in 15 MHz to 25 MHz is set as the minimum value Amin. Since n = 1 at this time, the process proceeds to Yes in S47, where n = 2 (S48), and the second level circuit board model is analyzed (S44 to S46). In S46, since the maximum value A2 of the noise amount in the analysis regarding the second level is smaller than the maximum value A1 of the noise amount in the analysis regarding the first level (see FIG. 21), the maximum value A2 of the second level is set to Amin. . Since n = 2 at this time, the process proceeds to Yes in S47, where n = 3 (S48), and the third level circuit board model is analyzed (S44 to S46). In S46, since the maximum value A3 of the noise amount in the analysis regarding the third level is smaller than the maximum value A2 of the noise amount in the analysis regarding the second level (see FIG. 21), the maximum value A3 of the third level is set to Amin. Similarly, in the comparison process (S46) when n = 4, the maximum value A4 of the fourth level is Amin, and in the comparison process (S46) when n = 5, the maximum value A5 of the fifth level is Amin.
なお、ＣＰＵ２１は、「評価部」の一例に相当し、ＣＰＵ２１にて解析された全ての回路基板モデルのデータについて評価して、最も評価が高い回路基板モデルのデータを抽出するように機能する。
The
Ｓ４９では、特定された最適な回路基板モデルの水準を出力し、回路基板モデルの生成・解析処理を終了する。例えば、Ｓ４３で品番の組み合わせパターンの数Ｎが５と特定され、上述したように図２１に示すような解析結果が得られた場合、「第５水準の回路基板モデルが最適な回路基板モデルである」などの文章や、第５水準の回路基板モデルの図形等を表示部２３に表示する。
なお、表示部２３は、「出力部」の一例に相当し、ＣＰＵ２１により抽出された最も評価が高い回路基板モデルのデータに関する情報を評価結果として出力するように機能する。
In S49, the level of the specified optimum circuit board model is output, and the circuit board model generation / analysis process ends. For example, when the number N of combination patterns of product numbers is specified as 5 in S43 and the analysis result as shown in FIG. 21 is obtained as described above, “the circuit board model at the fifth level is the optimum circuit board model. A sentence such as “A certain” or a graphic of the fifth level circuit board model is displayed on the
The
（第４実施形態の主な効果）
このように、候補部品の特性値の範囲に対応した全ての特性値を検索することが可能であるため、より多くの候補部品の組み合わせパターンで回路基板モデルのデータを生成することが可能となる。
(Main effects of the fourth embodiment)
As described above, since it is possible to search for all the characteristic values corresponding to the characteristic value range of the candidate parts, it is possible to generate circuit board model data with more combinations of candidate parts. .
また、全ての回路基板モデルのデータの中から、所望の評価内容に関する評価が最も高い回路基板モデルのデータを特定することができる。そのため、確実に少なくとも一つの最適な回路基板モデルのデータ（例えば、ノイズの伝播が最小となる回路基板モデルのデータ）を導出することができる。また、全ての回路基板モデルのデータについて評価を行うため、比較対象が多くなり、より評価の高い回路基板モデルのデータの特定が可能になる。 Further, it is possible to specify the data of the circuit board model having the highest evaluation regarding the desired evaluation contents from the data of all the circuit board models. Therefore, it is possible to reliably derive at least one optimum circuit board model data (for example, circuit board model data that minimizes noise propagation). In addition, since all circuit board model data is evaluated, the number of comparison objects increases, and it becomes possible to specify data of a circuit board model with higher evaluation.
［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
[Other Embodiments]
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
上記各実施形態では、部品表データにおいて、部品記号に対応付けて部品名を特定可能な部品名特定情報として「品番」が定められている構成を例示した。しかしながら、部品表データにおいて、部品名を特定可能なデータとして「品番」以外のデータを用いる構成としてもよい。例えば、部品表データに、部品記号に対応付けて容量値などの「定数」が、部品名特定条件として定められている構成であってもよい。即ち、部品記号「Ｃ１１」に容量値「Ｑ１１」が対応付けられる構成である。このような構成によっても、取得された部品記号データと、本構成のような部品表データとに基づき、回路基板に搭載されるべき複数の電子部品の各部品名を特定することができる。
このような構成では、ＣＰＵ２１が「部品表取得部」の一例に相当し、複数の部品Ｎｏにそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得するように機能する。
In each of the embodiments described above, the configuration in which “part number” is defined as the part name specifying information that can specify the part name in association with the part symbol in the parts table data is exemplified. However, in the parts table data, data other than “product number” may be used as data that can specify the part name. For example, a configuration may be adopted in which “constants” such as capacitance values are defined as part name specifying conditions in association with part symbols in the parts table data. That is, the capacitance value “Q11” is associated with the component symbol “C11”. Also with such a configuration, it is possible to specify each component name of a plurality of electronic components to be mounted on the circuit board based on the acquired component symbol data and the component table data as in this configuration.
In such a configuration, the
上記第１実施形態では、「回路基板のアートワークデータ」として、配線形状データ、部品種別データ、及び部品位置データを含む構成を例示したが、これら以外のデータを含んでいてもよい。例えば、アートワークデータには、回路基板に組み合わされるヒートシンクの形状及び当該ヒートシンクの回路基板に対する相対位置を特定するヒートシンク形状データ、及び回路基板に組み合わされるハーネスの形状及び当該ハーネスの回路基板に対する相対位置を特定するハーネス形状データ、若しくは回路基板に組み合わされる筐体の形状及び当該筐体の回路基板に対する相対位置を特定する筐体形状データ、の少なくともいずれかを含む構成としてもよい。この場合、「回路基板モデル」は、基板、配線、各電子部品の仮想的な構造だけでなく、第３実施形態で示した構成（図１６（Ａ）参照）と同様に、ヒートシンクやハーネスの仮想的な構造をも表現した内容となる。例えば、アートワークデータにヒートシンク形状データ及びハーネス形状データが両方含まれる場合、「回路基板モデルのデータ」が生成されれば、回路基板での配線構造や、回路基板での各電子部品の位置、向き、構造、特性だけでなく、回路基板に対するヒートシンクの相対位置及び形状も特定でき、回路基板に対するハーネスの相対位置及び形状も特定できるようになる。このように、ヒートシンクやハーネス或いは筐体などを組み込んだ回路基板モデルを生成することで、これらの影響を考慮したより高精度なシミュレーションが可能となる。
具体的には、「ヒートシンク形状データ」は、回路基板に対するヒートシンクの相対位置（例えば、上述のＸＹＺ座標系におけるヒートシンクの中心位置及びヒートシンクの向き）及びヒートシンクの外形形状を特定するデータが含まれている。また、ヒートシンクの材質を特定するデータなどが含まれていてもよい。このデータにより、図１６（Ａ）に示すような回路基板モデルにおいて、回路基板６０（回路基板の仮想的構造）に対するヒートシンク７０のレイアウト（ヒートシンクの仮想的構造）が特定されるようになっている。即ち、「ヒートシンク形状データ」を読み取ることで、図１６（Ａ）のようなヒートシンク７０の図形を表現できるようになっている。
「ハーネス形状データ」は、回路基板に対するハーネスの相対位置（例えば、上述のＸＹＺ座標系における各ハーネスの中心位置及び各ハーネスの向き）及び各ハーネスの外形形状を特定するデータが含まれている。また、ハーネスの材質を特定するデータなどが含まれていてもよい。このデータにより、図１６（Ａ）に示すような回路基板モデルにおいて、回路基板６０（回路基板の仮想的構造）に対する各ハーネス８０のレイアウト（ハーネスの仮想的構造）が特定されるようになっている。即ち、「ハーネス形状データ」を読み取ることで、図１６（Ａ）のようなハーネス８０の図形を表現できるようになっている。
「筐体形状データ」は、回路基板に対する筐体の相対位置（例えば、上述のＸＹＺ座標系における筐体の中心位置及び筐体の向き）及び筐体の外形形状を特定するデータが含まれている。また、筐体の材質を特定するデータなどが含まれていてもよい。このデータにより、図１６（Ａ）に示すような回路基板モデルにおいて、回路基板６０（回路基板の仮想的構造）に対する各筐体９０のレイアウト（筐体の仮想的構造）が特定されるようになっている。即ち、「筐体形状データ」を読み取ることで、図１６（Ａ）のような筐体９０の図形を表現できるようになっている。
In the first embodiment, the configuration including the wiring shape data, the component type data, and the component position data is exemplified as the “circuit board artwork data”. However, data other than these may be included. For example, the artwork data includes the heat sink shape data specifying the shape of the heat sink combined with the circuit board and the relative position of the heat sink to the circuit board, and the shape of the harness combined with the circuit board and the relative position of the harness to the circuit board. It is good also as a structure containing at least any one of the harness shape data which identify | isolates, or the shape of the housing | casing combined with a circuit board, and the relative position with respect to the circuit board of the said housing | casing. In this case, the “circuit board model” is not only the virtual structure of the board, wiring, and each electronic component, but also the configuration of the third embodiment (see FIG. 16A). The content also represents a virtual structure. For example, if artwork data includes both heat sink shape data and harness shape data, if `` circuit board model data '' is generated, the wiring structure on the circuit board, the position of each electronic component on the circuit board, In addition to the orientation, structure, and characteristics, the relative position and shape of the heat sink with respect to the circuit board can be specified, and the relative position and shape of the harness with respect to the circuit board can also be specified. Thus, by generating a circuit board model incorporating a heat sink, a harness, a housing, or the like, a more accurate simulation can be performed in consideration of these effects.
Specifically, the “heat sink shape data” includes data specifying the relative position of the heat sink with respect to the circuit board (for example, the center position of the heat sink and the orientation of the heat sink in the above-described XYZ coordinate system) and the outer shape of the heat sink. Yes. Moreover, the data etc. which specify the material of a heat sink may be contained. With this data, in the circuit board model as shown in FIG. 16A, the layout of the heat sink 70 (virtual structure of the heat sink) with respect to the circuit board 60 (virtual structure of the circuit board) is specified. . That is, by reading the “heat sink shape data”, the figure of the
The “harness shape data” includes data for specifying the relative position of the harness with respect to the circuit board (for example, the center position of each harness and the orientation of each harness in the XYZ coordinate system described above) and the outer shape of each harness. Moreover, the data etc. which identify the material of a harness may be contained. With this data, in the circuit board model as shown in FIG. 16A, the layout (virtual structure of the harness) of each
“Case shape data” includes data specifying the relative position of the casing with respect to the circuit board (for example, the center position of the casing and the orientation of the casing in the XYZ coordinate system described above) and the outer shape of the casing. Yes. Moreover, the data etc. which specify the material of a housing | casing may be included. With this data, the layout (virtual structure of the casing) of each
また、上記各実施形態では、基板設計ツール（基板配線ツール）として機能するプログラムが記憶部２２に記憶され、回路基板モデル生成装置１０内でアートワークデータが生成される構成を例示したが、この例に限られない。例えば、図３の処理に用いるアートワークデータが外部装置から通信部２５を介して回路基板モデル生成装置１０に入力されるような構成であってもよい。この場合、外部から取得したアートワークデータが図３の処理に用いられることになる。
In each of the above embodiments, a program that functions as a board design tool (board wiring tool) is stored in the
また、上記各実施形態では、部品モデルライブラリ保管サーバ３０の記憶部３２に図７のような部品ライブラリ（各候補部品と各候補部品の各三次元情報とを対応付けてリスト化したデータ）が記憶される構成を示したが、このような部品ライブラリが本体部２０の記憶部２２に記憶されていてもよい。
Further, in each of the above-described embodiments, a part library (data in which each candidate part and each three-dimensional information of each candidate part are associated and listed) is stored in the
また、上記第３，４実施形態では、回路基板モデル生成装置１０が回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成を示したが、別途、回路基板モデル解析装置を用意することによって、回路基板モデル生成装置１０が生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う構成としてもよい。すなわち、回路基板モデル生成装置１０とこの回路基板モデル生成装置１０が生成した回路基板モデルのデータに基づいてシミュレーションによる解析を行う回路基板モデル解析装置とを備える回路基板モデル解析システムとして構成することもできる。この場合、回路基板モデル解析装置は、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータのプログラムを記憶する記憶部と、このプログラムを実行性して回路基板モデルの評価を行うＣＰＵと、ＣＰＵによる評価結果を出力する出力部とを少なくとも備える構成とすることができる。
In the third and fourth embodiments, the circuit board
１０…回路基板モデル生成装置
２１…ＣＰＵ（基本データ取得部、部品表取得部、検索部、生成部、解析部、評価部）
２３…表示部（出力部）
３２…記憶部
５０…配線構造
DESCRIPTION OF
23 ... Display section (output section)
32 ...
Claims (6)
複数の前記部品記号にそれぞれ対応付けて部品名を特定可能な部品名特定情報又は部品名を特定可能な部品名特定条件が定められた部品表データを取得する部品表取得部（２１）と、
選定候補となる複数の候補部品のそれぞれに対して、各候補部品の特性値を対応付けて記憶する記憶部（３２）と、
前記基本データ取得部によって取得された複数の前記部品記号データと、前記部品表取得部によって取得された前記部品表データとに基づき、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の前記特性値を前記記憶部から検索する検索部（２１）と、
前記基本データ取得部によって取得された前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部（２１）と、
を備え、
前記記憶部には、選定候補となる複数の前記候補部品のそれぞれに対して、各候補部品の前記特性値及び三次元情報が対応付けられて記憶されており、
前記各候補部品の三次元情報には、電極部として形成される２つの外側部と、該外側部の内側の２つの内側部とからなる仮想的な固定図形と、前記内側部が向かい合う方向に延び、且つ、部品の中心位置を通る仮想的な設定ポートとが含まれ、
前記生成部は、前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品記号に対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部によって検索されたそれぞれの前記候補部品の前記特性値及び前記三次元情報を反映して組み込み、
前記候補部品の前記設定ポートが配線構造よりも高い位置に設定されている場合、前記設定ポートと交差するように配線構造の一部が延びても、これらを上下に離間して配置してショートしないよう特定することで前記回路基板モデルのデータを生成することを特徴とする回路基板モデル生成装置（１０）。 At least wiring shape data for specifying a wiring shape of a circuit board, a plurality of component symbol data for specifying component symbols of a plurality of electronic components to be mounted on the circuit board, and each of the electronic components on the circuit board A basic data acquisition unit (21) for acquiring the wiring shape data, the component symbol data, and the component position data from the circuit board artwork data including a plurality of component position data for specifying the position of the circuit board. When,
A parts table acquisition unit (21) for acquiring parts table data in which a part name specifying information capable of specifying a part name in association with a plurality of part symbols or a part name specifying condition capable of specifying a part name is defined;
A storage unit (32) for storing a characteristic value of each candidate part in association with each of a plurality of candidate parts as selection candidates;
Based on the plurality of component symbol data acquired by the basic data acquisition unit and the component table data acquired by the component table acquisition unit, each component name of the plurality of electronic components to be mounted on the circuit board A search unit (21) for searching the storage unit for the characteristic value of the candidate part corresponding to each specified part name;
In the wiring structure specified by the wiring shape data acquired by the basic data acquisition unit, the component symbol of the electronic component at each position is placed at the position of each electronic component specified by the plurality of component position data. A generation unit (21) for generating data of a circuit board model in which the configuration of each of the candidate parts corresponding to is reflected reflecting at least the characteristic value of each of the candidate parts searched by the search unit;
With
The storage unit stores the characteristic value and three-dimensional information of each candidate part in association with each of the plurality of candidate parts that are selection candidates.
The three-dimensional information of each candidate part includes a virtual fixed figure composed of two outer parts formed as electrode parts and two inner parts inside the outer part, and a direction in which the inner parts face each other. And a virtual setting port extending through the center position of the part,
In the wiring structure specified by the wiring shape data, the generation unit corresponds to the position of each electronic component specified by the plurality of component position data, and corresponds to the component symbol of the electronic component at each position. The configuration of the candidate part is incorporated by reflecting at least the characteristic value and the three-dimensional information of each candidate part searched by the search unit,
When the setting port of the candidate part is set at a position higher than the wiring structure, even if a part of the wiring structure extends so as to intersect the setting port, these are arranged so as to be spaced apart vertically. The circuit board model generation device (10) is characterized by generating data of the circuit board model by specifying not to .
前記検索部は、複数の前記部品記号データと、前記部品表取得部によって取得された複数種類の前記部品表データとに基づき、各種類の前記部品表データ毎に、前記回路基板に搭載されるべき複数の前記電子部品の各部品名を特定し、特定された各部品名にそれぞれ対応する前記候補部品の前記特性値を前記記憶部から検索し、
前記生成部は、各種類の前記部品表データ毎に前記回路基板モデルのデータをそれぞれ生成することを特徴とする請求項１に記載の回路基板モデル生成装置。 The parts table acquisition unit acquires a plurality of types of the parts table data,
The search unit is mounted on the circuit board for each type of the component table data based on the plurality of the component symbol data and the plurality of types of the component table data acquired by the component table acquisition unit. Identifying each component name of the plurality of electronic components to be searched, searching the storage unit for the characteristic value of the candidate component corresponding to each identified component name,
The circuit board model generation apparatus according to claim 1, wherein the generation unit generates data of the circuit board model for each type of the parts table data.
前記解析部の解析結果を評価する評価部（２１）と、
前記評価部の評価結果を出力する出力部（２３）と、
を備えたことを特徴とする請求項１又は請求項２に記載の回路基板モデル生成装置。 An analysis unit (21) for analyzing operation or characteristics of the circuit board by simulation based on data of the one or more circuit board models generated by the generation unit;
An evaluation unit (21) for evaluating the analysis result of the analysis unit;
An output unit (23) for outputting an evaluation result of the evaluation unit;
The circuit board model generation device according to claim 1, further comprising:
前記生成部は、前記特性値の範囲に対応して検索された前記候補部品の前記特性値毎に、前記回路基板モデルのデータをそれぞれ生成可能であることを特徴とする請求項３に記載の回路基板モデル生成装置。 At least one of the plurality of component symbols defined in the parts table data is set with a range of the characteristic values that can specify a plurality of component names for one component symbol as the component name specifying condition. The search unit searches the characteristic value of the candidate component stored in the storage unit for the component symbol for which the characteristic value range is not set, and the component in which the characteristic value range is set Search the characteristic values of all the candidate parts stored in the storage unit corresponding to the range of the characteristic value for the symbol,
The generating unit, for each of the characteristic values of the candidate component searched corresponding to the range of the characteristic value, according to claim 3, characterized in that the data of the circuit board model can be generated, respectively Circuit board model generation device.
前記評価部は、前記解析部にて１つの前記回路基板モデルのデータが解析される毎に前記評価基準を用いて評価し、
前記出力部は、前記評価部により前記解析結果が前記評価基準を満たすと評価されると、当該解析結果に関する情報を前記評価結果として出力することを特徴とする請求項４に記載の回路基板モデル生成装置。 Evaluation criteria used in the evaluation unit are predetermined,
The evaluation unit evaluates using the evaluation criteria every time data of one circuit board model is analyzed by the analysis unit,
The circuit board model according to claim 4 , wherein the output unit outputs information on the analysis result as the evaluation result when the evaluation unit evaluates that the analysis result satisfies the evaluation criterion. Generator.
前記出力部は、前記評価部により抽出された前記最も評価が高い前記回路基板モデルのデータに関する情報を前記評価結果として出力することを特徴とする請求項４に記載の回路基板モデル生成装置。 The evaluation unit evaluates data of all the circuit board models analyzed by the analysis unit, and extracts data of the circuit board model having the highest evaluation,
5. The circuit board model generation device according to claim 4 , wherein the output unit outputs information on the data of the circuit board model having the highest evaluation extracted by the evaluation unit as the evaluation result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014167664A JP6435706B2 (en) | 2014-08-20 | 2014-08-20 | Circuit board model generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014167664A JP6435706B2 (en) | 2014-08-20 | 2014-08-20 | Circuit board model generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016045576A JP2016045576A (en) | 2016-04-04 |
| JP6435706B2 true JP6435706B2 (en) | 2018-12-12 |
Family
ID=55636123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014167664A Expired - Fee Related JP6435706B2 (en) | 2014-08-20 | 2014-08-20 | Circuit board model generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6435706B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109657374B (en) * | 2018-12-25 | 2023-10-27 | 中科曙光信息产业成都有限公司 | Modeling system and modeling method for printed circuit board |
| KR102737730B1 (en) * | 2019-10-14 | 2024-12-04 | 삼성전자주식회사 | Method of modeling high speed channel in semiconductor package and method of designing semiconductor package using the same |
| CN119521558B (en) * | 2024-11-09 | 2025-09-23 | 珠海嘉钡电子有限公司 | Silk-screen printing method for solder mask surface of integrated circuit board |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01271879A (en) * | 1988-04-22 | 1989-10-30 | Fujitsu Ltd | Automatic selection system for parts arrangement chart number |
| JP2850720B2 (en) * | 1993-10-07 | 1999-01-27 | 横河電機株式会社 | BOM creation system |
| JPH10105594A (en) * | 1996-10-01 | 1998-04-24 | Hitachi Ltd | Mounting product design quality analysis method and mounting product design quality analysis system |
| JP4401135B2 (en) * | 2003-09-30 | 2010-01-20 | 富士通株式会社 | Analysis model creation device |
| JP2006154983A (en) * | 2004-11-26 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | Thermal design simulation method for printed circuit board and thermal design simulation support program for printed circuit board |
| JP2009075993A (en) * | 2007-09-25 | 2009-04-09 | Hitachi Ltd | Design support system |
-
2014
- 2014-08-20 JP JP2014167664A patent/JP6435706B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016045576A (en) | 2016-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8104003B2 (en) | Technique for creating analysis model and technique for creating circuit board model | |
| JP5121757B2 (en) | Circuit constant analysis method and circuit simulation method for equivalent circuit model of multilayer chip inductor | |
| US20150269297A1 (en) | Methods for reducing post layout circuit simulation results | |
| US8479140B2 (en) | Automatically creating vias in a circuit design | |
| US20010034875A1 (en) | Computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise | |
| JP2006209590A (en) | Electromagnetic field analysis apparatus, analysis method, and analysis program | |
| JP6435706B2 (en) | Circuit board model generator | |
| JP4401135B2 (en) | Analysis model creation device | |
| US8185864B2 (en) | Circuit board analyzer and analysis method | |
| JP2001175702A (en) | Circuit design method | |
| US20120022833A1 (en) | Library for electric circuit simulation, recording medium storing it, and library generation system | |
| US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
| JP6136709B2 (en) | Circuit board model generator | |
| JP7125208B2 (en) | NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD | |
| JP5003407B2 (en) | Printed circuit board design system, printed circuit board design method and program | |
| JP7506115B2 (en) | Circuit board analysis device and analysis method | |
| US20190005179A1 (en) | Circuit comparing method and electronic device | |
| JP4858702B2 (en) | Power supply voltage fluctuation analysis system, power supply voltage fluctuation analysis method and program | |
| JP4444140B2 (en) | Interference analysis method, interference analysis apparatus, interference analysis program, and recording medium recording the interference analysis program | |
| JPWO2006109750A1 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
| CN103116662A (en) | Wiring automatic check system and method | |
| JP2006171818A (en) | Crosstalk verification device and crosstalk verification method | |
| JP2005100171A (en) | Countermeasure circuit diagram creation apparatus, electronic circuit board design apparatus, countermeasure circuit diagram creation method, countermeasure circuit diagram creation program, and recording medium recording the program | |
| US20170344688A1 (en) | Component placement method and information processing apparatus | |
| US20130212551A1 (en) | Power supply circuit design system and power supply circuit design method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181029 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6435706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |